KR20080069931A - 맞물림 구조를 포함한 칩 캐리어 - Google Patents

맞물림 구조를 포함한 칩 캐리어 Download PDF

Info

Publication number
KR20080069931A
KR20080069931A KR1020080007661A KR20080007661A KR20080069931A KR 20080069931 A KR20080069931 A KR 20080069931A KR 1020080007661 A KR1020080007661 A KR 1020080007661A KR 20080007661 A KR20080007661 A KR 20080007661A KR 20080069931 A KR20080069931 A KR 20080069931A
Authority
KR
South Korea
Prior art keywords
base material
etching
lead frame
compound
die pad
Prior art date
Application number
KR1020080007661A
Other languages
English (en)
Inventor
사이 티아오 찬
유에 겐 유
홍 구
대위 싱
연 짜오
Original Assignee
에이에스엠 테크놀러지 싱가포르 피티이 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 테크놀러지 싱가포르 피티이 엘티디 filed Critical 에이에스엠 테크놀러지 싱가포르 피티이 엘티디
Publication of KR20080069931A publication Critical patent/KR20080069931A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

리드 프레임 및 상기 리드 프레임을 제조하는 방법이 제공되는데, 여기서 제1 및 제2 평평한 측들을 갖는 베이스 재료는 우선 미리 정해진 에칭 레벨로 제1 측으로부터 선택적으로 에칭되어 에칭된 영역들을 생성한다. 그 후, 상기 베이스 재료의 제1 측상의 에칭된 영역들은 충전 화합물로 충전되고 나서 상기 베이스 재료는 상기 에칭 레벨로 상기 제2 측으로부터 에칭되어 상기 제2 측상에 충전 화합물을 노출시킨다.
리드 프레임, 충전 화합물, 베이스 재료, 에칭, 에칭 레벨

Description

맞물림 구조를 포함한 칩 캐리어{CHIP CARRIER INCORPORATING AN INTERLOCKING STRUCTURE}
본 발명은 전자 장치들에 관한 것이며, 특히 반도체들의 조립 및 패키징 동안 반도체 집적 회로 칩들을 지지하도록 사용되는 리드 프레임들과 같은 칩 캐리어들에 관한 것이다.
통상적으로, 리드 프레임들은 전기 상호접속들을 자신들 상에 설치된 반도체 회로(들)에 제공하도록 사용된다. 전형적으로, 리드 프레임들을 제조하기 위하여 사용되는 베이스 재료는 구리 합금, 스테인레스 스틸 또는 합금 42이다. 그러나, 더욱 작고 더욱 얇은 패키지 크기를 갖지만 더 높은 리드 카운트들을 갖는 고성능 장치들에 대한 강한 요구가 값비싼 볼-그리드 어레이("BGA") 패키지들과 같은 라미네이트 기판들의 이용에 급속도로 증가되었다.
몰딩 화합물이 리드 프레임의 단지 한 측상의 리드 프레임 상으로 몰딩되는 QFN("Quad Flat No-Lead") 패키지들이 개발되었다. 이들 패키지들은 소형이며, 비용 효율적이고 제품 수율이 양호한 것으로 알려져 있다. 이들은 BGA 패키지들과 성능 및 효율면에서 경쟁중이다. QFN 패키지들은 또한 개선된 공면성(co-planarity) 및 열손실(heat dissipation)을 포함하여 고속 회로들에 부합한 특정한 기계적 이점들을 갖는다. QFN 패키지들이 때때로 안테나들로서 작용하여 고주파수 애플리케이션들에서 "잡음"을 발생시킬 수 있는 걸 윙 리드들(gull wings leads)을 갖지 않기 때문에, 이들의 전기적 성능은 전통적인 리드화된 패키지들에 비해 우수하다.
QFN 패키지들은 저-리드 카운트 어레이들에 최적으로 사용된다. 그럼에도 불구하고, 표준 리드 프레임 패키지들과 비교할 때 QFN 패키지들의 또 다른 이점은 고밀도 상호접속을 제공하는 성능을 갖는다는 것이다. QFN 패키지의 리드들은 전형적으로 1, 2 또는 3-로우 형태들로 배열된다. QFN 패키지들은 또한 리드 프레임 기반으로 한 패키징이 라미네이트 기반으로 한 기판들보다 비용면에서 더 낮다는 점을 이용하는데, 그 이유는 많은 비용이 드는 제조 단계들을 통해서 인쇄 회로 기판을 제조하는 것보다 리드 프레임을 형성하기 위하여 얇은 구리 조각을 단지 에칭하는 것이 비용이 덜 들기 때문이다.
그러나, 기존 리드 프레임 제조 공정들은 전기 상호접속들의 다수의 로우들을 용이하게 포함할 수 있는 BGA 패키지들과 비교할 때 유사한 성능을 갖는 리드 프레임들을 여전히 제조할 수 없다. 이와 같은 고성능 리드 프레임들을 제조할 수 있는 리드 프레임을 제조하는 새로운 공정을 개발할 필요가 여전히 있다는 것이 명백하다.
따라서, 본 발명의 목적은 값비싼 BGA 기판들 효율적인 대용품으로서 사용될 수 있는 리드 프레임과 같은 칩 캐리어를 개발하고자 하는 것이다.
본 발명의 또 다른 목적은 전통적인 리드 프레임들과 비교하여 상대적으로 더 많은 수의 리드들을 갖는 칩 캐리어를 제조하는 것인데, 이 리드들은 맞물림 구조로 적절하게 지지되어, 리드 프레임이 고밀도 패키징에 적합하게 되도록 한다.
본 발명의 제1 양상을 따르면, 리드 프레임을 제조하는 방법은:제1 및 제2 평평한 측들을 베이스 재료에 제공하는 단계; 미리 정해진 에칭 레벨로 상기 제1 측으로부터 상기 베이스 재료를 선택적으로 에칭하여 에칭된 영역들을 생성하는 단계; 충전 화합물로 상기 베이스 재료의 제1 측상의 에칭된 영역들을 충전하는 단계; 및 상기 에칭 레벨로 상기 제2 측으로부터 상기 베이스 재료를 에칭하여 상기 제2 측상의 상기 충전 화합물을 노출시키는 단계를 포함한다.
본 발명의 제2 양상을 따르면, 리드 프레임은: 실질적으로 평평한 제1 및 제2 측들을 갖는 베이스 재료로서, 상기 베이스 재료는 또한 적어도 하나의 다이 패드 및 상기 베이스 재료의 에칭된 영역들에 의해 분리되는 다수의 리드들을 한정하는, 베이스 재료; 및 상기 다이 패드 및 상기 리드들을 맞물림하기 위하여 상기 베이스 재료의 에칭된 부분들에 형성된 충전 화합물을 포함하는데, 상기 충전 화합물은 상기 베이스 재료의 제1 및 제2 측들과 실질적으로 동일 평면이 되도록 형성된 다.
본 발명의 제3 양상을 따르면, 리드 프레임은: 실질적으로 평평한 제1 및 제2 측들을 갖는 베이스 재료로서, 상기 베이스 재료는 또한 적어도 하나의 다이 패드 및 상기 베이스 재료의 에칭된 영역들에 의해 분리되는 다수의 리드들을 한정하는, 베이스 재료; 상기 다이 패드 및 상기 리드들을 맞물리기 위하여 상기 베이스 재료의 에칭된 영역들에 형성된 충전 화합물; 및 상기 충전 화합물을 상기 베이스 재료에 록킹하도록 동작되는 상기 에칭된 영역들의 주변 에지들을 따라서 위치되는 만입(indentations) 형태의 록킹 특징(locking features)을 포함한다.
지금부터 본 발명의 바람직한 실시예들을 도시한 첨부 도면들과 관련하여 더욱 상세하게 설명할 것이다. 도면들 및 관련된 설명의 특이성은 청구항들에 규정된 바와 같은 일반적인 광의의 표현으로 알 수 없다.
도1은 반도체 다이(11)를 지지하기 위하여 사용되는 본 발명의 바람직한 실시예를 따른 리드 프레임의 부분 절단 평면도이다. 리드 프레임은 리드들(12) 및 반도체 다이(11)가 본딩되는 다이 패드(10)를 포함한다. 반도체 다이는 미세 와이어(13), 전형적으로 골드 와이어를 이용하여 리드들(12)에 연결된다. 리드들(12) 및 다이 패드(10)는 니켈 및 니켈 합금의 제1 층과 팔라듐, 금, 은 및 이들의 합금들의 제2 층으로 도금되어 리드들(12) 및 와이어들(13) 간의 접속성을 향상시키고 인쇄 회로 기판상으로의 리드들(12) 및 다이 패드(10)의 땜납성을 향상시킨다.
바람직하게는, 리드 프레임은 리드들(12)의 내부 및 외부 링들을 포함하여 리드 프레임에서 전기 접속 밀도를 증가시킨다.
도2a 내지 도2f는 제조 공정의 제1 파트동안 각종 스테이지들에서 베이스 재료의 단면도를 도시한 것으로서, 상기 베이스 재료는 도1의 리드 프레임을 제조하기 위한 것이다. 도2a는 리드 프레임이 형성되어야 하는 제1 및 제2 평평한 측들을 갖는 베이스 금속(20)으로 이루어진 금속성 베이스 재료를 도시한다. 베이스 재료는 예를 들어 약 0.003 내지 0.020 인치의 두께를 갖는 얇은 구리 시트를 포함할 수 있다.
도2b는 베이스 금속(20)의 제1 측상의 표면에 도포되는 포토레지스트 층(21)을 도시한다. 포토레지스트(21)는 감광성 아크릴 폴리머 시스템을 포함할 수 있고 시트 형태로 또는 액체로서 도포될 수 있다. 이의 두께는 0.0002 내지 0.003인치의 범위일 수 있다.
도2c는 마스킹되며, 광에 노출되고 나서 리드 프레임 패턴을 형성하기 위하여 선택적으로 에칭 제거될 베이스 금속의 특정 영역들(22)을 노출시키기 위하여 포토레지스트 층(21)의 마스킹되지 않은 영역들을 제거하도록 현상된다.
도2d는 제1의 1/2 에칭 공정 후 리드 프레임 구조를 도시한 것으로서, 이 공정동안 베이스 금속(20)의 노출된 영역들(22)은 원하는 리드 프레임 패턴을 제조하기 위하여 베이스 금속(20)의 시트의 두께의 1/2에서 미리 정해진 에칭 레벨로 선택적으로 에칭 제거한다. 이 에칭 공정은 전형적으로 에천트로서 염화 제2철 또는 염화 제2 구리를 사용한다. 게다가, 종래 기술에서 많은 다른 널리 공지된 에칭 공정들 및 에천트들이 존재하고 본 발명은 임의의 특정 에칭 공정으로 제한되지 않는 다.
도2e에서, 남아있는 포토레지스트는 에칭된 베이스 재료로부터 스트립되어 1/2 에칭된 리드 프레임 패턴(24)을 남겨둔다. 이 스트립핑 공정은 바람직하게는 알칼라인 용액을 갖는 수용해액(aqueous dissolution)을 이용하여 성취된다.
그 후, 베이스 재료(20)의 제1 측상의 에칭된 영역들은 충전 화합물(25)로 충전된다. 도2f는 몰딩 화합물 또는 플러깅 잉크와 같은 충전 화합물(25)이 몰딩 또는 인쇄 각각에 의해 리드 프레임(24)의 1/2-에칭된 영역들에서 캐비티들로 도입된 후의 1/2-에칭된 리드 프레임(24)을 도시한다. 이 공정 후, 리드들(12) 및 다이 패드들(10) 둘 다는 경화된 플라스틱 몰딩 화합물 또는 플러깅 잉크에 의해 둘러싸여지고 맞물리게 된다. 종래의 다운스트림 공정들과 호환하기 위하여, 몰딩 화합물은 바람직하게는 반도체 패키징 산업에서 통상적으로 사용되는 열경화성 수지형 플라스틱 화합물이다. 충전 화합물(25)을 주입한 후, 화학적 디플래시(chemical deflash) 또는 기계적 디플래시 중 어느 하나 이들 둘 다에 의해 흘러나오는 플러깅 잉크 또는 몰딩 화합물의 디플래싱이 바람직하게 실행되어 과다 충전 화합물을 제거한다.
대안적으로, 상술된 바와 같이 베이스 금속(20)의 제1 측을 에칭하기 전 전기분해 또는 다른 도금 공정에 의해 베이스 금속의 제2 측의 선택된 영역들의 전체에 걸쳐서 하나 이상의 도금층들(28)(도3 및 4 참조)을 증착시킬 수 있다. 이 경우에, 베이스 금속의 제2 측은 제1 측 상의 에칭 동안 도금층들(28)을 보호하도록 적절하게 커버되어야 한다. 제1 측상에 에칭 후, 에칭된 영역들은 충전 화합물(25)로 유사하게 충전된다.
도2에 서술된 공정 후, 2개의 옵션들 중 하나는 최종 리드 프레임을 제조하도록 사용될 수 있다.
도3a 내지 3d는 완성된 리드 프레임을 제조하기 위하여 본 발명의 제1 바람직한 실시예를 따른 제조 공정의 제2 파트 동안 각종 스테이지들에서 베이스 재료의 단면도를 도시한 것이다. 도3a는 라미네이션 후 리드 프레임을 도시한 것으로서, 이 라미네이션 동안 테이프, 포토레지스트, 프린트 레지스트 또는 다른 커버층은 에칭 마스크(26)로서 제1 측에 도포되어 몰딩된 리드 프레임 패턴을 커버함으로써, 제1 측(이는 이미 1/2 에칭되어 있다)의 최상부 표면이 제2 에칭 공정 동안 추가 에칭되는 것을 방지한다.
도3b에서, 실질적으로 제2 측 상의 커버되지 않은 표면의 전체는 선택적인 에칭 없이 1/2 에칭되고 제2 에칭 공정 후 리드 프레임 구조(27)가 도시된다. 이 제2 에칭 공정 동안, 에칭 마스크에 의해 커버되지 않는 구리 시트의 표면은 리드 프레임 구조(27)를 제조하기 위하여 상기 에칭 레벨로 베이스 금속(20) 두께의 실질적으로 1/2로 에칭 제거된다. 이 에칭 공정은 도2d에 설명된 공정과 동일하지만, 바라직하게는 선택적인 마스킹 없이 수행되어 베이스 금속(20)의 제2 측의 전체가 에칭 레벨로 에칭되도록 한다. 제2 측으로부터 베이스 금속(20)을 에칭한 후, 충전 화합물(25)은 제2 측 상에 노출된다.
도3c는 디라미네이션(delamination) 또는 디 테이핑(de-taping) 후의 리드 프레임 구조(27)를 도시한 것으로서, 이 공정 동안 에칭 마스크로서 사용되는 보호 층(26)이 제거된다.
도3d는 도금 공정 후의 완성된 리드 프레임(29)을 도시한 것으로서, 이 공정 동안 여러 도금층들(28)은 충전 화합물(25)에 의해 충전되지 않은 베이스 금속(20)의 제1 및 제2 측들의 영역들 상으로 증착된다. 첫째로, 니켈 또는 니켈 합금의 중간층(28)은 바람직하게는 무전해 도금 공정에 의해 도포된다. 중간층의 두께는 전형적으로 0.25 내지 10 미크론들일 수 있고 더욱 바람직하게는 0.5 내지 5 미크론들이다. 두번째, 그 후 하나 이상의 보호 층들이 바람직하게는 무전해 도금 또는 침지 공정에 의해 도금될 수 있는데, 여기서 팔라듐, 팔라듐 합금, 금, 금 합금, 및 은으로부터 선택된 적어도 하나의 금속이 도금된다. 보호층의 두께는 바람직하게는 0.001 내지 5 미크론들이다. 충전 화합물(25)은 전도체가 아니기 때문에, 이들 도금층들(28)은 그 상으로 도금되지 않는다. 이로 인해, 본 발명의 바람직한 실시예를 따른 리드 프레임이 제조된다.
도4a 내지 4g는 완성된 리드 프레임을 제조하기 위하여 본 발명의 제2 바람직한 실시예를 따른 제조 공정의 제2 파트 동안 각종 스테이지에서 베이스 재료의 단면도를 도시한 것이다. 이 실시예에서, 도금은 우선 리드 프레임 구조(27)의 한 표면상에, 특히 제1 측상에 수행된다. 도4a는 라미네이션 후의 리드 프레임을 도시한 것으로서, 이 공정 동안 테이프, 포토레지스트, 프린트 레지스트 또는 다른 커버층이 도금 마스크(26)로서 도포되어 구리 시트를 커버함으로써, 도금 동안 구리 시트의 충전되지 않은 제2 측 상에서 도금이 발생되는 것을 방지한다.
도4b는 도금후의 리드 프레임을 도시한 것으로서, 여기서 니켈/팔라듐, 니켈 /금, 니켈/팔라듐/금 및/또는 은 및 주석을 포함할 수 있는 도금층(28)이 바람직하게는 전기도금 및/또는 무전해 도금에 의해 도금될 수 있다. 이들 도금층들(28)의 도금 두께는 바람직하게는 0.001 내지 5미크론 범위에 있다.
도4c는 제2 측용 커버층으로서 사용되는 에칭 마스크가 제거되는 디마스킹 후 리드 프레임 구조를 도시한 것이다.
도4d는 라미네이션 후의 리드 프레임 구조를 도시한 것으로서, 이 공정 동안 테이프, 포토레지스트, 프린트 레지스트 또는 에칭 마스크(26)와 같은 다른 커버층이 도포되어 제2 에칭 공정동안 리드 프레임의 제1 측 상의 1/2 에칭된 표면의 에칭을 방지한다.
도4e는 제2 에칭 후의 리드 프레임 구조를 도시한 것으로서, 이 공정동안 베이스 재료의 제2 측은 충전 화합물(25)을 드러내기 위하여 시트 깊이의 1/2에서 에칭 제거된다. 이 에칭 공정은 도3b에 대해서 설명된 에칭 공정과 동일하다.
베이스 금속(20)의 제2 측 전체가 이미 제1 측을 에칭하기 전 도금층들(28)로 도금된 상술된 대안적인 공정에서, 제2 측의 전체는 에칭되지 않아야 한다. 대신, 제2 측 상의 도금층들(28)이 최종 제품에 유지되어야 하는 영역들은 이와 같은 에칭 동안 커버되어야 한다. 그러므로, 이 경우에, 충전 화합물(25)이 위치되는 베이스 금속(20)의 선택된 영역들 만 제2 측상에서 에칭 제거되어 베이스 금속(20)의 제2 측 상의 충전 화합물(25)을 노출시킨다. 그러므로, 베이스 금속(20)의 제2 측이 이미 도금되어 있기 때문에, 도4f와 관계하여 후술되는 바와 같은 베이스 금속(20)의 제2 측의 부가적인 도금은 불필요하다.
도4f는 베이스 금속(20)의 제2 측을 에칭한 후 제2 측의 도금 후의 리드 프레임을 도시한 것이다. 여러 도금층들(28)은 충전 화합물(25)에 의해 충전되지 않는 영역들 상으로 증착된다. 한 가지 옵션은 도금에 의해, 바람직하게는 무전해 도금을 이용함으로써 니켈 또는 니켈 합금의 중간 층을 도포하기 위한 것이다. 니켈 층의 두께는 전형적으로 0.25 내지 10 미크론들일 수 있고, 더욱 바람직하게는 0.5 내지 5 미크론들 범위일 수 있다. 그 후, 하나 이상의 보호층들이 바람직하게는 무전해 또는 침지 도금에 의해 도금되는데, 이 동안 팔라듐, 팔라듐 합금, 금 및 금 합금으로 이루어진 그룹으로부터 선택된 적어도 하나의 금속이 도금된다. 보호층의 두께는 바람직하게는 0.001 내지 5 미크론의 범위이다. 또 다른 옵션은 바람직하게는 무전해 또는 침지 도금에 의해 0.001 내지 5 미크론 범위 내의 은 또는 주석 층을 도금시키는 것이다. 충전 화합물(25)이 전도체가 아니기 때문에, 이들 도금층들(28)은 그 상으로 도금하지 않는다.
도4g는 디라미네이션 또는 디테이핑 후 완성된 리드 프레임 구조(29)를 도시한 것으로서, 이 동안 에칭 마스크(26) 또는 커버 층으로서 사용되는 라미네이션은 제거된다.
도5a 내지 도5d는 본 발명의 바람직한 실시예들을 따른 제조 공정을 이용하여 제조될 수 있는 리드 프레임들의 각종 레이아웃들을 도시한 것이다. 도5a는 2-로우 리드들의 레이아웃을 갖는 리드 프레임(14)의 평면도이다. 이 구성에서, 각 다이 패드(10)를 둘러싸는 리드들(12)의 2개의 로우들이 존재한다. 각 다이 패드(10)는 다수의 리드들(12)에 의해 둘러싸이고 리드들(12) 및 다이 패드(10)는 리 드 프레임(14)의 베이스 재료의 에칭된 영역들(16)에 의해 분리된다. 충전 화합물(25)은 리드 프레임(14)의 에칭된 영역들(16)로 도입되어 다이 패드(10) 및 리드들(12)이 맞물려진다. 도3d 및 4g에 도시된 바와 같이, 충전 화합물(25)은 베이스 재료의 제1 및 제2 평평한 측들과 실질적으로 동일 평면이 되도록 형성된다. 이 리드들(12)은 정사각형 또는 직사각형일 수 있고 규칙적인 인-라인 패턴들로 배열될 수 있다.
도5b는 3-로우 리드들의 레이아웃을 갖는 리드 프레임(14)의 평면도이다. 이 구성에서, 각 다이 패드(10)를 둘러싸는 3개의 로우들의 리드들(12)이 존재한다. 이 리드들(12)은 정사각형 또는 직사각형일 수 있고 규칙적인 인-라인 패턴들로 배열될 수 있다. 이 레이아웃은 리드 프레임(14)이 2-로우 리드들의 레이아웃보다 더 높은 리드 카운트를 수용하도록 한다.
도5c는 3-로우 리드들의 레이아웃을 갖는 또 다른 리드 프레임(14)의 평면도이지만 이 리드들은 규칙적인 인-라인 패턴 대신에 스태거링된 패턴을 갖는다. 이 스태거링된 패턴은 많은 수의 와이어 본딩 루프 레이아웃 옵션들을 용이하게 하는 이점을 갖는다.
도5d는 3-로우 스태거링된 리드들의 레이아웃을 갖는 또한 다른 리드 프레임(14)의 평면도이지만 이 리드들(12)은 4변형 형상들 대신에 라운드 형상들로 에칭된다. 이 라운드 리드들(12)은 몰딩 동안 몰딩 화합물의 흐름을 용이하게 하도록 지원할 수 있다.
도6a 내지 6e는 본 발명의 바람직한 실시예들을 따른 리드 프레임들의 몰딩 동안 몰드 보이드 형성을 방지하고 몰드 록킹을 향상시키도록 작용하는 각종 특징들을 도시한다. 도6a는 몰딩 화합물로 리드 프레임(14)을 몰딩할 때 몰드 보이드를 방지하고 충전 화합물로의 록킹을 향상시키기 위한 여러 특징들을 도시한다.
한 가지 록킹 특징은 몰딩 후 몰딩된 화합물을 록킹하도록 작용하는 다이 패드(10)의 에지들을 다라서 사전-에칭되고 이격되는 다수의 노취들 형태일 수 있는 노취-인 특징들(30)을 포함하여 몰딩된 화합물이 이동되는 것을 방지한다. 노취-인 특징들(30)은 또한 몰드-흐름을 용이하게 하고 몰드 보이드를 제거한다. 이들 노취-인 특징들은 정사각형 또는 직사각형 형상의 4변형일 수 있다.
부가적인 록킹 특징들은 리드 프레임(14)에 충전 화합물(25)을 록킹시키도록 동작되는 리드 프레임(14)의 에칭된 영역들(16)의 주변 에지들을 따라서 만입 형태로 될 수 있다. 만입부들은 T-록(31)과 같은 에칭된 영역들(16)의 측들을 따른 실질적으로 T-자형이거나 M-록(32)과 같은 코너들에서 실질적으로 M-자형일 수 있다. T-록(31) 및 M-록(32)은 또한 몰드 보이드들이 리드 프레임(14)의 몰딩 패널 에지들 상에 형성되는 것을 방지하도록 돕는다.
도6b는 반원형 형상인 다이 패드(10)의 에지들 상에 노취-인 특징들(33) 형태의 몰드 록킹 및 보이드 방지 특징들을 도시한 리드 프레임(14)의 평면도이다. 반원형 형상들은 몰드 보이드들에서 우수한 성능을 도시한다.
도6c는 다수의 소형 패드들(34)에 의해 전체 다이 패드(10)가 포함되는 다이 패드(10) 상에 또 다른 로드 록킹 특징을 도시한다. 각 소형 패드(34)는 에칭된 영역들(16)에서 충전 화합물(25)에 의해 둘러싸여질 때 충전 화합물(25)을 위한 록 킹 특징로서 작용할 수 있다.
도6d는 베이스 재료로 충전 화합물을 록킹하기 위한 록킹 특징들로서 작용하는 노출된 타이 바들(35)을 도시한 것이다. 각 노출된 타이 바(35)는 다이 패드(10)를 코너 리드(12)에 연결하고 타이 바들(35)은 바람직하게는 각 다이 패드(10)의 코너들에 위치된다. 다이 패드(10)가 대형 다이에 부합되게 설계될 때 극히 유용하다. 게다가, 도6a 및 도6d의 특징들은 결합되어 더 양호한 리드 프레임 성능을 성취한다.
도6e는 리드 프레임(14) 상에 금속성 다이 패드(10)를 갖지 않는 리드 프레임(14)의 평면도이다. 금속성 다이 패드(10) 대신에, 리드 프레임(14) 상에 설치되는 다이스는 다이 패드 위치에서 상술된 바와 같이 리드 프레임(14)의 에칭된 영역들(16) 상으로 도입되는 충전 화합물 상에 바로 위치된다.
본 발명을 따르면, 베이스 재료의 한 측으로부터 베이스 재료를 가장 먼저 에칭하고 다이 패드들 및 리드들을 유지하기 위한 맞물림 리드 프레임 패턴으로서 몰딩 화합물 또는 플러깅 잉크와 같은 충전 화합물을 도포함으로써 리드 프레임을 제조하기 위한 방법이 본원에 설명되어 있다. 그 후, 베이스 재료는 대향측으로부터 에칭되어 충전 화합물을 노출시킨다. 이는 리드 프레임의 리드 카운트를 크게 증가시키고 또한 최종 패키지 두께를 감소시킨다.
새로운 리드 프레임이 개시되어 있는데, 이 리드 프레임은 리드 프레임 패턴을 맞물리기 위하여 몰딩 화합물 또는 플러깅 잉크와 같은 충전 화합물을 이용함으로써 종래 기술의 방법들과 비교하여 리드 카운트를 크게 증가시키고 패키징 두께 를 감소시킨다. 본 발명의 바람직한 실시예들은 2mil 만큼 적은 두께로 더 얇은 리드 프레임을 제조하도록 한다. 본 발명의 공정은 또한 리드 프레임 및 이를 맞물리는 충전 화합물 간을 양호하게 접촉시킨다.
사용된 포토레지스트, 몰딩 화합물, 플러깅 잉크, 프린트 레지스트 및 테이프의 유형들과 같은 상술된 각종 공정들의 규정들, 리드 프레임을 형성하기 위하여 베이스 재료를 에칭하는 공정, 리드들 및 패드들 간의 맞물림을 형성하기 위한 잉크를 플러깅하거나 몰딩하는 공정, 흘러나오는 몰드를 제거하기 위한 디플래시 공정 및 도금층들을 증착시키는 공정은 단지 예시를 위해서 제공되고 등가의 결과들을 제공하는 다른 공정들 및 재료들이 이 대신에 사용될 수 있다는 것을 인지하여야 한다.
본 발명의 원리들이 본원에 설명된 방법과 관련하여 증명되었지만, 본 발명을 실행시 다양한 출발이 행해질 수 있다는 것을 인지하여야 한다. 본 발명이 범위는 본원에 서술된 특정 방법으로 제한되지 않고 이하의 청구범위에 의해 서만 제한되어야 한다.
본 발명을 따른 리드 프레임 및 이의 제조의 특징들은 첨부 도면과 관련한 이하의 상세한 설명으로부터 더욱 완전하게 이해할 수 있을 것이다.
도1은 본 발명의 바람직한 실시예를 따른 리드 프레임의 부분 절단 평면도.
도2a 내지 도2f는 제조 공정의 제1 파트 동안 각종 스테이지들에서 베이스 재료를 도시한 단면도로서, 충전 화합물은 도1의 리드 프레임을 제조하기 위하여 베이스 재료에 포함된다.
도3a 내지 3d는 완성된 리드 프레임을 제조하기 위하여 본 발명의 제1 바람직한 실시예에 따른 제조 공정의 제2 파트 동안 각종 스테이지들에서 베이스 재료를 도시한 단면도.
도4a 내지 4g는 완성된 리드 프레임을 제조하기 위하여 본 발명의 제2 바람직한 실시예를 따른 제조 공정의 제2 파트 동안 각종 스테이지들에서 베이스 재료를 도시한 단면도.
도5a 내지 5d는 본 발명의 바람직한 실시예들을 따른 제조 공정을 이용하여 제조될 수 있는 리드 프레임들의 각종 레이아웃들을 도시한 도면.
도6a 내지 6d는 본 발명의 바람직한 실시예들을 따른 리드 프레임들의 몰딩 동안 몰드 보이드 형성을 방지하고 충전 화합물에 대한 록킹을 향상시키도록 작용하는 각종 특징들을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명*
10: 다이 패드
11: 반도체 다이
12: 리드
13: 와이어
20:베이스 금속

Claims (23)

  1. 리드 프레임을 제조하는 방법에 있어서:
    제1 및 제2 평평한 측들을 베이스 재료에 제공하는 단계;
    상기 베이스 재료의 상기 제1 측으로부터 상기 베이스 재료를 미리 정해진 에칭 레벨로 선택적으로 에칭하여 에칭된 영역들을 생성하는 단계;
    충전 화합물로 상기 베이스 재료의 제1 측상의 에칭된 영역들을 충전하는 단계; 및
    상기 베이스 재료의 상기 제2 측으로부터 상기 베이스 재료를 상기 에칭 레벨로 에칭하여 상기 제2 측상의 상기 충전 화합물을 노출시키는 단계를 포함하는, 리드 프레임 제조 방법.
  2. 제1항에 있어서, 상기 에칭 레벨은 실질적으로 상기 베이스 재료의 두께의 1/2인, 리드 프레임 제조 방법.
  3. 제1항에 있어서, 상기 충전 화합물은 플러깅 잉크(plugging ink)를 포함하는, 리드 프레임 제조 방법.
  4. 제3항에 있어서, 상기 충전 화합물로 상기 에칭된 영역들을 충전하는 단계는 상기 플러깅 잉크를 상기 에칭된 영역들 상에 프린트하는 단계를 포함하는, 리드 프레임 제조 방법.
  5. 제1항에 있어서, 상기 충전 화합물은 몰딩 화합물을 포함하는, 리드 프레임 제조 방법.
  6. 제1항에 있어서, 상기 충전 화합물을 도입한 후 상기 베이스 재료의 제1 측으로부터 과다 충전 화합물을 제거하는 단계를 더 포함하는, 리드 프레임 제조 방법.
  7. 제1항에 있어서, 상기 제2 측이 커버(cover)되지 않을 때 상기 제2 측으로부터 상기 베이스 재료를 에칭하면서 상기 베이스 재료의 상기 제1 측을 커버하는 단계를 더 포함하는, 리드 프레임 제조 방법.
  8. 제7항에 있어서, 상기 제2 측을 에칭한 후 충전 화합물에 의해 충전되지 않는 상기 베이스 재료의 상기 제1 및 제2 측들의 영역들 상에 도금층들을 증착시키는 단계를 더 포함하는, 리드 프레임 제조 방법.
  9. 제1항에 있어서, 실질적으로 상기 베이스 재료의 상기 제2 측의 전체는 상기 에칭 레벨로 에칭되어, 선택적인 에칭 없이 상기 제2 측상에 상기 충전 화합물을 노출시키는, 리드 프레임 제조 방법.
  10. 제1항에 있어서, 상기 베이스 재료의 상기 제2 측상의 선택된 영역들 만이 상기 에칭 레벨로 선택적으로 에칭함으로써 에칭되어 상기 제2 측상에 상기 충전 화합물을 노출시키는, 리드 프레임 제조 방법.
  11. 제1항에 있어서, 상기 베이스 재료의 상기 제2 측을 커버하고, 상기 제2 측을 에칭하기 전 상기 베이스 재료의 상기 제1 측상에 도금층들을 증착시키는 단계를 더 포함하는, 리드 프레임 제조 방법.
  12. 제11항에 있어서, 상기 베이스 재료의 상기 제2 측을 에칭하기 전, 도금된 상기 베이스 재료의 상기 제1 측을 커버하는 단계를 포함하는, 리드 프레임 제조 방법.
  13. 제12항에 있어서, 상기 베이스 재료의 상기 제2 측을 에칭한 후, 상기 제2 측상에 하나 이상의 도금층들을 증착시키는 단계를 더 포함하는, 리드 프레임 제조 방법.
  14. 제1항에 있어서, 상기 베이스 재료의 상기 제1측으로부터 상기 베이스 재료를 선택적으로 에칭하기 전, 제공되는 상기 베이스 재료의 상기 제2 측상에 도금층들을 증착시키는 단계를 더 포함하는, 리드 프레임 제조 방법.
  15. 제14항에 있어서, 상기 제2 측으로부터 상기 베이스 재료를 에칭하는 단계는 상기 커버링된 도금층들을 에칭함이 없이 상기 제2 측상의 상기 충전 화합물을 노출시키도록 상기 제2 측으로부터 상기 베이스 재료를 상기 에칭 레벨로 선택적으로 에칭하면서, 상기 제2 측상에 도금되는 상기 도금층들을 선택적으로 커버하는 단계를 더 포함하는, 리드 프레임 제조 방법.
  16. 리드 프레임에 있어서,
    실질적으로 평평한 제1 및 제2 측들을 갖는 베이스 재료로서, 상기 베이스 재료는 또한 적어도 하나의 다이 패드 및 상기 베이스 재료의 에칭된 영역들에 의해 분리되는 다수의 리드들을 한정하는, 상기 베이스 재료; 및
    상기 다이 패드 및 상기 리드들을 맞물리기(interlocking) 위해 상기 베이스 재료의 상기 에칭된 영역들에 형성되는 충전 화합물을 포함하고,
    상기 충전 화합물은 상기 베이스 재료의 상기 제1 및 제2 평평한 측들과 실질적으로 동일 평면이 되도록 형성되는, 리드 프레임.
  17. 제16항에 있어서, 상기 베이스 재료에 상기 충전 화합물을 록킹(locking)하도록 동작되는, 상기 다이 패드의 에지들에 따라서 이격된 다수의 노취들(notches)을 포함하는 상기 베이스 재료상의 록킹 특징들(locking features)을 포함하는, 리드 프레임.
  18. 제17항에 있어서, 상기 노취들은 반원형 또는 4변형을 포함하는, 리드 프레임.
  19. 제16항에 있어서, 상기 베이스 재료에 상기 충전 화합물을 록킹하도록 동작되는, 리드에 다이 패드를 연결하는 타이 바(tie bar)를 포함하는 상기 베이스 재료 상의 록킹 특징을 포함하는, 리드 프레임.
  20. 제16항에 있어서, 각 다이 패드는 상기 다이 패드에 상기 충전 화합물을 록킹하도록 동작되는, 충전 화합물에 의해 둘러싸인 다수의 소형 패드들을 포함하는, 리드 프레임.
  21. 제16항에 있어서, 상기 베이스 재료에 상기 충전 화합물을 록킹하도록 동작되는, 에지된 영역들(edged areas)의 주변 에지들을 따라서 위치되는 다수의 만입부들을 포함하는, 리드 프레임.
  22. 제21항에 있어서, 상기 다수의 만입부들은 실질적으로 T-자형 또는 M-자형인, 리드 프레임.
  23. 리드 프레임에 있어서,
    실질적으로 평평한 제1 및 제2 측들을 갖는 베이스 재료로서, 상기 베이스 재료는 또한 적어도 하나의 다이 패드 및 상기 베이스 재료의 에칭된 영역들에 의해 분리되는 다수의 리드들을 한정하는, 상기 베이스 재료;
    상기 다이 패드 및 상기 리드들을 맞물리기 위해 상기 베이스 재료의 상기 에칭된 영역들에 형성되는 충전 화합물; 및
    상기 베이스 재료에 상기 충전 화합물을 록킹하도록 동작되는, 상기 에칭된 영역들의 주변 에지들을 따라서 위치되는 만입 형태의 록킹 특징들을 포함하는, 리드 프레임.
KR1020080007661A 2007-01-24 2008-01-24 맞물림 구조를 포함한 칩 캐리어 KR20080069931A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88641007P 2007-01-24 2007-01-24
US60/886,410 2007-01-24

Publications (1)

Publication Number Publication Date
KR20080069931A true KR20080069931A (ko) 2008-07-29

Family

ID=39640988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080007661A KR20080069931A (ko) 2007-01-24 2008-01-24 맞물림 구조를 포함한 칩 캐리어

Country Status (6)

Country Link
US (1) US20080174981A1 (ko)
JP (1) JP2008182240A (ko)
KR (1) KR20080069931A (ko)
CN (1) CN101231958B (ko)
SG (1) SG144859A1 (ko)
TW (1) TW200837920A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110752B2 (en) * 2008-04-08 2012-02-07 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
JP5529494B2 (ja) * 2009-10-26 2014-06-25 株式会社三井ハイテック リードフレーム
CN101840902B (zh) * 2010-04-30 2011-06-15 江苏长电科技股份有限公司 芯片直接置放引线框结构及其生产方法
US9805956B2 (en) * 2013-01-23 2017-10-31 Asm Technology Singapore Pte Ltd Lead frame and a method of fabrication thereof
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US10153424B2 (en) * 2016-08-22 2018-12-11 Rohm Co., Ltd. Semiconductor device and mounting structure of semiconductor device
CN109427698B (zh) 2017-09-04 2023-08-29 恩智浦美国有限公司 组装qfp型半导体器件的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291244A (ja) * 1993-03-31 1994-10-18 Kawasaki Steel Corp リードフレームおよび半導体装置
JPH07106504A (ja) * 1993-09-30 1995-04-21 Hitachi Ltd リードフレームおよびそれを用いた半導体装置
JP3529915B2 (ja) * 1995-09-28 2004-05-24 大日本印刷株式会社 リードフレーム部材及びその製造方法
JPH10329461A (ja) * 1997-05-29 1998-12-15 Nec Yamagata Ltd 半導体装置及びその製造方法
US6424541B1 (en) * 1999-04-21 2002-07-23 Conexant Systems, Inc Electronic device attachment methods and apparatus for forming an assembly
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
TW498443B (en) * 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
US7709935B2 (en) * 2003-08-26 2010-05-04 Unisem (Mauritius) Holdings Limited Reversible leadless package and methods of making and using same
US20060087010A1 (en) * 2004-10-26 2006-04-27 Shinn-Gwo Hong IC substrate and manufacturing method thereof and semiconductor element package thereby

Also Published As

Publication number Publication date
CN101231958A (zh) 2008-07-30
CN101231958B (zh) 2010-06-09
TW200837920A (en) 2008-09-16
SG144859A1 (en) 2008-08-28
US20080174981A1 (en) 2008-07-24
JP2008182240A (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
US10074614B2 (en) EMI/RFI shielding for semiconductor device packages
US7081403B1 (en) Thin leadless plastic chip carrier
KR20080069931A (ko) 맞물림 구조를 포함한 칩 캐리어
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
US9236364B2 (en) Package carrier and manufacturing method thereof
WO2016207220A1 (de) Herstellung elektronischer bauelemente
EP3442018B1 (en) Side-solderable leadless package
US9202712B2 (en) Lead frame and a method of manufacturing thereof
WO2013097580A1 (zh) 一种芯片上芯片封装及制造方法
KR101753416B1 (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
US7691679B2 (en) Pre-plated leadframe having enhanced encapsulation adhesion
CN213635983U (zh) 半导体器件和电子设备
KR101001876B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
KR101683825B1 (ko) 반도체 패키지용 회로 기판의 제조 방법
KR101030032B1 (ko) 반도체 패키지 및 그 제조방법
US20010001069A1 (en) Metal stud array packaging
KR102531702B1 (ko) 인쇄회로기판의 제조방법
KR20100006898A (ko) 반도체 패키지와, 이의 제조 방법
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
US9922914B2 (en) Plated terminals with routing interconnections semiconductor device
US9000590B2 (en) Protruding terminals with internal routing interconnections semiconductor device
KR20090131776A (ko) 다열형 리드리스 리드프레임 및 그의 반도체 패키지 및그의 제조방법
KR20090106007A (ko) 반도체 패키지의 다열 리드프레임 및 그 제조방법
KR20100071149A (ko) 실리콘 산화막을 이용한 리드프레임 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E601 Decision to refuse application