TWI552662B - A manufacturing method of a substrate in which an element is incorporated, and a substrate having a built-in element manufactured by the method - Google Patents

Description

內藏有元件之基板的製造方法及使用該方法製造的內藏有元件之基板

本發明是關於內藏有元件之基板的製造方法以及使用該方法製造的內藏有元件之基板。

內藏有元件之基板的製造方法具有種種方法(例如是參照專利文獻1)。此方法是在銅箔上以分配器(dispenser)或是印刷工法形成接著層，於其上搭載需內藏的元件，將接著層硬化以固定元件。然後，藉由層積加壓，將元件埋入絕緣基材中，以從外側抵達元件的方式而藉由雷射加工形成通孔(via)。然後，在此通孔施加鍍敷加工以形成導通孔，用以與端子電連接。

然而，如同上述的方法，在接著層內部有可能產生空洞(void)。此空洞在後續的回流步驟會膨脹、或是成為剝離的原因、亦或是成為短路的原因。特別是，元件與接著層連接的面為凹凸形狀時，空洞的產生愈發顯著。此種的空洞多的話，導通孔的形成性、連接可靠度或是絕緣性會受到影響。

【先前技術文獻】 【專利文獻】

【專利文獻1】日本專利特開2010-27917號公報

本發明考慮了上述的先前技術，其目的為提供一種內藏有元件之基板的製造方法以及使用該方法製造的內藏有元件之基板，可以防止於接著層發生空洞，特別是即使是需內藏的元件具有凹凸形狀亦可以確實的避免產生空洞。

本發明提供一種內藏有元件之基板的製造方法，包括：接著層形成步驟，於形成在支撐板上的金屬層上形成接著層；與元件搭載步驟，於前述接著層上搭載電氣或電子元件，其特徵在於：前述元件由元件本體與突出於該元件本體的前述接著層側之突出部所形成，於前述接著層形成步驟所形成的接著層至少由第1以及第2接著體所構成，前述第1接著體僅形成於對應於前述突出部的位置，第2接著體形成於前述第1接著體硬化後對應於前述元件的前述接著層側的全面，前述接著層以形成有前述第1接著體的位置為凸部，僅形成有前述第2接著體的位置為比前述凸部的高度更低的凹部，於前述元件搭載步驟中，使前述突出部對準於前述第1接著體的位置以進行搭載。

較佳是前述第1接著體與前述第2接著體由同一材料所形成。

較佳是前述第1接著體與前述第2接著體由不同材料所形成。

本發明進一步使前述突出部為端子，進一步包括：層積步驟，於前述元件搭載步驟後進行，相對於前述元件層積應成為絕緣層的絕緣基材，以將前述元件埋設於前述絕緣基材內；通孔形成步驟，移除前述支撐板，並形成貫通前述金屬層以及前述接著層而到達前述端子為止的通孔；鍍敷步驟，使鍍材析出於前述金屬層以及前述通孔表面；圖案形成步驟，形成包含前述金屬層的導體圖案。

較佳是前述接著層形成步驟中所使用的前述支撐板為鋁板，前述金屬層為貼附在前述鋁板的銅箔。

較佳是前述接著層形成步驟中所使用的前述支撐板為不銹鋼板，前述金屬層為析出於前述不銹鋼板的鍍銅箔。

較佳是前述元件搭載步驟中，具有多個電極的半導體元件或是具有多個電極的被動元件的其中之一或兩者被多個搭載。

較佳是在前述層積步驟中，在前述元件的側邊配置前述絕緣層以外的電路基板，前述電路基板具有導通電路、導通孔或是導通貫通孔的其中之一或其組合，在前述通孔形成步驟中，形成用以將前述導體圖案與前述電路基板電連接的連接通孔。

較佳是前述通孔形成步驟中所形成的連接通孔為填滿孔(filled via)。

較佳是前述通孔形成步驟中所形成的連接通孔所致的連接為任意層(anylayer)結構。

較佳是前述通孔形成步驟中所形成的前述連接通孔的直徑與前述通孔為相同直徑，或是大於前述通孔的直徑。

本發明提供一種內藏有元件之基板，其特徵在於包括：前述絕緣基材硬化的前述絕緣層；埋設於前述絕緣層內，經由前述接著層而與前述金屬層接著的元件；形成於前述絕緣層的表面的前述導體圖案；對應於前述端子的位置形成有前述第1接著體的前述接著層；用以電連接前述導體圖案以及前述端子，在貫通前述金屬層以及前述接著層的前述通孔中析出有前述鍍材狀態的導通孔。

較佳是前述第1以及第2接著體由環氧樹脂或是聚醯亞胺樹脂所形成。

較佳是前述第1以及第2接著體的合計厚度為10μm~120μm。

較佳是前述第1接著體的玻璃轉移溫度為40℃~200℃(熱機械分析(TMA)法)，前述第2接著體的玻璃轉移溫度為前述第1接著體的玻璃轉移溫度以上，且於40℃~200℃(TMA法)的範圍內。

較佳是前述第1接著體的厚度為5μm~60μm，第2接著體的厚度為5μm~60μm。

如依本發明，由於在接著層形成步驟中於對應於元件的突出部的位置預先形成第1接著體並硬化，於元件搭載步驟中元件的突出部對準於第1接著體的位置，藉由使突出部 與第1接著體鄰接，於此些之間的第2接著體擠壓而流動至元件的突出部以外的部分。因此，第2接著體遍及相對於元件的突出部而凹入的元件本體的部分，就結果而言可防止於接著層發生空洞。亦即是，特別是可以迴避於元件本體的凹入部分內包有空洞的情形多的現狀，即使有凹入部分由於接著層遍及而能夠抑制空洞的發生。而且，由於藉由以多個接著體形成接著層，對應1次的接著體的塗佈量可以變少，因此，依此亦有助於空洞的削減。此種塗佈量的減少，安定的接著層的形成為可能，作為接著層整體可以形成安定且精度良好的膜厚。依此可圖謀提升絕緣性，於形成通孔時可提昇其形狀的安定化，進而可以提升耐熱性，製品整體的可靠度提升。而且，亦可以進而使用第3接著體等而使接著層為3層以上的結構。此由配合元件的形狀或接著體的塗佈量適當設定接著體的印刷或硬化的次數而決定。

而且，由於在對應元件的接著層側的全面的位置所形成的第2接著體，形成於包含第1接著體的位置，因此接著層因第1接著體而具有凸部。因此，接著層成為具有凸部與凹部，而成為相對於此凸部與元件的突出部鄰接。因此，此時藉由凸部與突出部的擠壓，第2接著體確實的流動至凹部。由於凹部對應於元件的突出部以外的凹入部分，於其間確實的使第2接著體流動而能夠避免空洞的發生。亦即是，本發明重要的是在接著層的對應於元件的突出部的位置形成硬化的第1接著體，由於此第1接著體為硬化且藉由抵接於突出部而使第2接著體被擠壓而流動。利用此流動而確實的防止空洞。因此， 接著層的凸部與元件的突出部鄰接，接著層的凹部對應於元件的凹入部分。

而且，第1接著體與第2接著體可以為相同材料亦可以為不同材料。此些可考慮成本面或塗佈性、接著性、絕緣性等而適當選擇。而且，使用同一材料亦可以確認得到削減空洞的效果。

而且，前述絕緣基材較佳使用熱膨脹係數與前述元件相近者。依此，高溫環境下的前述絕緣基材的舉動能夠與元件相近，內部所產生的應力等、因熱所產生的負荷能夠降低，而能夠有效的提升連接可靠度。

而且，如依本發明的內藏有元件之基板，導通孔的形成是從做為元件搭載面的接著層進行。亦即是，無關於前述元件的高度而從導體圖案至前述元件為止的導通孔深度能夠全部一致。因此，用以形成通孔的加工變成容易，而且由於個別通孔的形成性均勻而能夠得到安定的連接可靠度。

1‧‧‧內藏有元件之基板

2‧‧‧絕緣層

3‧‧‧元件

3a‧‧‧元件本體

3b‧‧‧突出部

3c‧‧‧凹入部分

4‧‧‧端子

5‧‧‧凸部

6‧‧‧導體圖案

7‧‧‧導通孔

8‧‧‧凹部

10‧‧‧接著層

10a‧‧‧第1接著體

10b‧‧‧第2接著體

11‧‧‧支撐板

12‧‧‧金屬層

13‧‧‧通孔

14‧‧‧抗焊料

15‧‧‧電路基板

16‧‧‧連接通孔

17‧‧‧基板

18‧‧‧導通貫通孔

D‧‧‧箭頭

圖1為依序表示本發明的內藏有元件之基板的製造方法的概略圖。

圖2為依序表示本發明的內藏有元件之基板的製造方法的概略圖。

圖3為依序表示本發明的內藏有元件之基板的製造方法的概略圖。

圖4為依序表示本發明的內藏有元件之基板的製造方法的 概略圖。

圖5為依序表示本發明的內藏有元件之基板的製造方法的概略圖。

圖6為依序表示本發明的內藏有元件之基板的製造方法的概略圖。

圖7為依序表示本發明的內藏有元件之基板的製造方法的概略圖。

圖8為本發明的內藏有元件之基板的概略圖。

圖9為本發明的另外的內藏有元件之基板的概略圖。

本發明的內藏有元件之基板的製造方法，首先如圖1~圖3所示進行接著層形成步驟。此步驟首先如圖1所示，例如準備在支撐板11上形成有金屬層12者。而且，支撐板11具有製程條件所必要程度的剛性。支撐板11以具有做為支撐基板的剛性的不銹鋼(SUS)板或鋁板等形成。當基板為SUS板時金屬層12例如是析出鍍銅箔者。或者是當基板為鋁板時金屬層是貼附銅箔者。

然後，如圖2所示，在金屬層12上例如是以分配器或印刷等塗佈第1接著體10a。然後，使第1接著體10a硬化之後，如圖3所示塗佈第2接著體10b。此第2接著體10b亦使用分配器或印刷等以進行塗佈。雖然並非用以限定，但1次的塗佈較佳大約為5μm~60μm程度。亦即是，第1以及第2接著體的厚度較佳為5μm~60μm，所形成的接著層10的厚度，雖非用以進行限定，但最佳為10μm~120μm程度者。依 此，能夠使個別的接著層10對齊為一定的高度，相關於元件3的高度方向的位置變為正確。

此些第1接著體10a以及第2接著體10b，都是由環氧系或聚醯亞胺系的樹脂形成。依此，由第1接著體10a以及第2接著體10b形成接著層10。而且，第1接著體10a以及第2接著體10b能夠以相同材料形成，也能夠以不同材料形成。此些可考慮成本面或塗佈性、接著性、絕緣性等而適當選擇。而且，使用同一材料亦可以確認得到削減空洞的效果。

此處，如圖3所示，為了適用於本發明的內藏有元件之基板的製造方法而使用的電氣或是電子的元件3，為具有元件本體3a與由此元件本體3a突出的突出部3b(圖中的例子為端子4)者(例如是晶片電容器或電阻等晶片被動元件)。亦即是，應內藏的元件3具有向接著層10側凸出的部分。上述的第1接著體10a僅形成於對應突出部3b(端子4)的位置。然後，上述第2接著體10b是在第1接著體10a硬化後形成於對應元件3的接著層側的全面的位置。

然後，如圖3以及圖4所示，進行於接著層10搭載元件3的元件搭載步驟。此步驟首先如圖3所示使元件3於箭頭D方向移動。然後，如圖4所示使突出部3b與第1接著體10a的位置對準而搭載元件3。

依此，由於在接著層形成步驟使第1接著體10a預先形成於對應元件3的突出部3b的位置並使其硬化，在元件搭載步驟中元件3的突出部3b與第1接著體10a的位置對準而搭載元件3，因此藉由突出部3b與第1接著體10a鄰接， 此些之間的第2接著體10b被擠壓而於元件3的突出部3b以外的部分(元件本體3a中，相對於突出部3b(端子4)的凹入部分3c)中流動。因此，第2接著體10b會遍及相對於元件3的突出部3b的凹入部分3c中，其結果能夠防止在接著層10中產生空洞。特別是應內藏元件3具有凹凸形狀時，亦能夠確實的防止空洞發生。

亦即是，特別是可以迴避於元件本體3a的凹入部分3c內包有空洞的情形多的現狀，即使有凹入部分3c，由於接著層10的遍及而能夠抑制空洞的發生。而且，由於藉由以多個接著體10a、10b形成接著層10，對應1次的接著體的塗佈量可以變少，因此，依此亦有助於空洞的削減。此種塗佈量的減少，安定的接著層10的形成為可能，可以作為接著層整體而形成安定且精度良好的膜厚。依此可圖謀提升絕緣性，於形成通孔時可提昇其形狀的安定化，進而可以提升耐熱性，製品整體的可靠度提升。而且，亦可以進而使用第3接著體等而使接著層10為3層以上的結構。此由配合元件3的形狀或接著體的塗佈量適當設定接著體的印刷或硬化的次數而決定。

特別是，如參照圖3，接著層10在第1接著體10a形成的部分形成向上方突出的凸部5，在僅形成第2接著體10b的位置形成為凹部8。這是因為第2接著體10b是藉由分配器或印刷等塗佈於硬化的第1接著體10a之上的緣故。

接著層10藉由第1接著體10a而具有凸部5。結果接著層10成為具有凸部5與凹部8，相對於此凸部5而鄰接元件3的突出部3b。因此，此時藉由凸部5與突出部3b擠壓， 使第2接著體10b確實的向凹部8流動。由於凹部8對應元件3的突出部3b以外的凹陷部分3c，能夠使第2接著體10b在其間確實的流動而防止空洞的發生。亦即是，本發明重要的是在接著層10的對應元件3的突出部3b的位置形成硬化的第1接著體10a，由於此第1接著體10a已硬化，藉由與突出部3b抵接而使第2接著體10b被擠壓而流動。利用此流動而確實的防止空洞。因此，接著層10的凸部5與元件3的突出部3b鄰接，接著層10的凹部8對應元件3的凹入部分3c。而且，元件3可搭載多個。於此情形，形成僅對應元件3的數量的接著層10。

進行如上所述的元件搭載步驟之後，進行層積步驟、通孔形成步驟、鍍敷步驟與圖案形成步驟。

層積步驟是用以相對於元件3層積應成為絕緣層2的絕緣基材，以於絕緣基材內埋設元件3。此步驟是相對於元件3的配置金屬層12側的相反側鋪疊(Lay-up)預浸體等的絕緣基材，將此些於真空下邊進行加熱邊進行加壓。此加壓例如是使用真空加壓式的加壓機以進行。而且，絕緣基材如使用熱膨脹係數與元件3相近者為較佳。層積後，將支撐板11除去。絕緣層2的一側的面層積金屬層12，另一側的面層積另外的金屬層13。

其後，進行通孔形成步驟。此步驟首先如圖5所示，使用雷射等進行鑽孔，形成通孔13。具體而言，通孔13形成為由金屬層12通過接著層10到達端子4為止。而且，因應結構，亦可以於此時點形成用以電連接各層間或表裡的貫通 導通孔或其他的導通孔。通孔形成後，進行去膠渣處理，去除通孔形成時的樹脂。其後，如圖6所示，進行鍍敷處理(導通處理)，在通孔13內析出鍍材而形成導通孔7。然後，進行導電層形成步驟。此步驟如圖7所示，使用蝕刻等以於絕緣層2的兩面形成導體圖案6，而形成導電層。

例如是，於上述通孔形成步驟，如在元件3的兩側形成穿通孔，在鍍敷處理後，此穿通孔成為導通貫通孔18。然後，在預定部位形成抗焊料14。藉此如圖8所示，製造內藏有元件之基板1。

然後，經由此種步驟所得的內藏有元件之基板1，如圖7所示，包括有絕緣層2、元件3、導體圖案6、接著層10與導通孔7。絕緣層2為上述絕緣基材(預浸體)硬化而得者，元件3經由接著層10而與金屬層12(包含金屬層12的導體圖案6)接著。導體圖案6形成於絕緣層2的表面，接著層10中所含的第1接著體10a形成於對應元件3的端子4的位置。然後，導通孔7電連接導體圖案6與端子4。

上述的層積步驟中，絕緣層2以外的具有導通電路、導通孔或是導通貫通孔的其中任一或是此些的組合的電路基板15配置在元件3的側邊，於導通孔形成步驟中，如形成用以電連接導體圖案6與電路基板15的連接通孔16，可形成如圖9所示的基板17。基板17為所謂的4層基板。例如是連接通孔16使用填滿孔。而且，由連接通孔16所致的連接可以為任意層結構。

3‧‧‧元件

3a‧‧‧元件本體

3b‧‧‧突出部

5‧‧‧凸部

8‧‧‧凹部

10‧‧‧接著層

10a‧‧‧第1接著體

10b‧‧‧第2接著體

11‧‧‧支撐板

12‧‧‧金屬層

D‧‧‧箭頭

Claims (16)

1. 一種內藏有元件之基板的製造方法，包括：接著層形成步驟，於形成在支撐板上的金屬層上形成接著層；以及元件搭載步驟，於前述接著層上搭載電氣或電子元件，其特徵在於：前述元件由元件本體與突出於該元件本體的前述接著層側之突出部所形成，於前述接著層形成步驟所形成的接著層至少由第1以及第2接著體所構成，前述第1接著體僅形成於對應於前述突出部的位置，前述第2接著體形成於前述第1接著體硬化後對應於前述元件的前述接著層側的全面，前述接著層以形成有前述第1接著體的位置為凸部，僅形成有前述第2接著體的位置為比前述凸部的高度更低的凹部，於前述元件搭載步驟中，使前述突出部對準於前述第1接著體的位置以進行搭載。
2. 如申請專利範圍第1項所述的內藏有元件之基板的製造方法，其中前述第1接著體與前述第2接著體由同一材料所形成。
3. 如申請專利範圍第1項所述的內藏有元件之基板的製造方法，其中前述第1接著體與前述第2接著體由不同材料所形成。
4. 如申請專利範圍第1項所述的內藏有元件之基板的製造 方法，其中前述突出部為端子，進一步包括：層積步驟，於前述元件搭載步驟後進行，相對於前述元件層積應成為絕緣層的絕緣基材，以將前述元件埋設於前述絕緣基材內；通孔形成步驟，移除前述支撐板，並形成貫通前述金屬層以及前述接著層而到達前述端子為止的通孔；鍍敷步驟，使鍍材析出於前述金屬層以及前述通孔表面；以及圖案形成步驟，形成包含前述金屬層的導體圖案。
5. 如申請專利範圍第1項所述的內藏有元件之基板的製造方法，其中前述接著層形成步驟中所使用的前述支撐板為鋁板，前述金屬層為貼附在前述鋁板的銅箔。
6. 如申請專利範圍第1項所述的內藏有元件之基板的製造方法，其中前述接著層形成步驟中所使用的前述支撐板為不銹鋼板，前述金屬層為析出於前述不銹鋼板的鍍銅箔。
7. 如申請專利範圍第1項所述的內藏有元件之基板的製造方法，其中於前述元件搭載步驟中，具有多個電極的半導體元件或是具有多個電極的被動元件的其中之一或兩者被多個搭載。
8. 如申請專利範圍第4項所述的內藏有元件之基板的製造方法，其中於前述層積步驟中，在前述元件的側邊配置前述絕緣層以外的電路基板，前述電路基板具有導通電 路、導通孔或是導通貫通孔的其中之一或其組合，在前述通孔形成步驟中，形成用以將前述導體圖案與前述電路基板電連接的連接通孔。
9. 如申請專利範圍第8項所述的內藏有元件之基板的製造方法，其中前述通孔形成步驟中所形成的連接通孔為填滿孔(filled via)。
10. 如申請專利範圍第8項所述的內藏有元件之基板的製造方法，其中前述通孔形成步驟中所形成的連接通孔所致的連接為任意層(anylayer)結構。
11. 如申請專利範圍第8項所述的內藏有元件之基板的製造方法，其中前述通孔形成步驟中所形成的前述連接通孔的直徑與前述通孔為相同直徑，或是大於前述通孔的直徑。
12. 一種內藏有元件之基板，使用如申請專利範圍第4項所述的內藏有元件之基板的製造方法，其特徵在於包括：前述絕緣基材硬化的前述絕緣層；埋設於前述絕緣層內，經由前述接著層而與前述金屬層接著的元件；形成於前述絕緣層的表面的前述導體圖案；對應於前述端子的位置形成有前述第1接著體的前述接著層；以及用以電連接前述導體圖案以及前述端子，在貫通前述金屬層以及前述接著層的前述通孔中析出有前述鍍材狀 態的導通孔。
13. 如申請專利範圍第12項所述的內藏有元件之基板，其中前述第1以及第2接著體由環氧樹脂或是聚醯亞胺樹脂所形成。
14. 如申請專利範圍第12項所述的內藏有元件之基板，其中前述第1以及第2接著體的合計厚度為10μm~120μm。
15. 如申請專利範圍第12項所述的內藏有元件之基板，其中前述第1接著體的玻璃轉移溫度為40℃~200℃(熱機械分析(TMA)法)，前述第2接著體的玻璃轉移溫度為前述第1接著體的玻璃轉移溫度以上，且於40℃~200℃(TMA法)的範圍內。
16. 如申請專利範圍第12項所述的內藏有元件之基板，其中前述第1接著體的厚度為5μm~60μm，第2接著體的厚度為5μm~60μm。