CN107645833A - 电路板及其制造方法和电子装置 - Google Patents

电路板及其制造方法和电子装置 Download PDF

Info

Publication number
CN107645833A
CN107645833A CN201610572429.7A CN201610572429A CN107645833A CN 107645833 A CN107645833 A CN 107645833A CN 201610572429 A CN201610572429 A CN 201610572429A CN 107645833 A CN107645833 A CN 107645833A
Authority
CN
China
Prior art keywords
circuit
layer
inner contact
substrate
electric device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610572429.7A
Other languages
English (en)
Other versions
CN107645833B (zh
Inventor
苏威硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Ding Polytron Technologies Inc
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Peng Ding Polytron Technologies Inc
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peng Ding Polytron Technologies Inc, Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Peng Ding Polytron Technologies Inc
Priority to CN201610572429.7A priority Critical patent/CN107645833B/zh
Publication of CN107645833A publication Critical patent/CN107645833A/zh
Application granted granted Critical
Publication of CN107645833B publication Critical patent/CN107645833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种电路板,包括第一基板、与第一基板相对且间隔设置的第二基板、设置于所述第一基板与第二基板之间的被动电元件,所述第一基板的两侧表面上分别形成第一外线路层、第一内线路层,所述第二基板的两侧表面分别形成第二外线路层和第二内线路层,所述第一外线路层与第一内线路层电连通,所述第二外线路层与所述第二内线路层电连通,所述第一内线路层的线路密度大于所述第一内线路层的线路密度,所述第二内线路层的线路密度大于所述第二外线路层的线路密度。另外,本发明还提供所述电路板的制造方法以及一包括所述电路板的电子装置。

Description

电路板及其制造方法和电子装置
技术领域
本发明涉及一种电路板,特别涉及一种具有嵌埋元件的电路板及其该电路板的制造方法和电子装置。
背景技术
随着电子设备朝向轻薄化发展,使得与其适配的电路板的体积、厚度等尺寸要求较小。在现有的电路板设计中,为了实现电路板轻薄化需求,往往需要将部分被动的电子元件嵌埋于电路板内部。
如图1所示,在常见的电路板中,内埋元件60a嵌置于电路板的电路层中,所述内埋元件60a通过导电柱25a与电路板外层的导电层24a、34a、44a电连接。所述导电层24a、34a、44形成在绝缘层22a、32a、42a的一侧表面,粘结胶层23a、33a、43a形成在所述绝缘层22a、32a、42a的另一侧表面。所述导电层24a、34a、44a依据内埋元件60a进行匹配设计,如此使得所述导电层24a、34a、44a的线路密度差别较大,而且线路方式比较固定,使得导电层24a、34a、44a蚀刻较难,增加了制程难度,而且还容易引起线路短路等问题。进一步地,如此设计的电路板结构固定,对电路中电子元件的适配性较差。
发明内容
有鉴于此,本发明提供一种制程简单、适配性好的电路板及其制造方法和电子装置。
一种电路板,包括第一基板、与第一基板相对且间隔设置的第二基板20、设置于所述第一基板与第二基板之间的被动电元件,所述第一基板的两侧表面上分别形成第一外线路层、第一内线路层,所述第二基板的两侧表面分别形成第二外线路层和第二内线路层,所述第一外线路层与第一内线路层电连通,所述第二外线路层与所述第二内线路层电连通,所述第一内线路层的线路密度大于所述第一内线路层的线路密度,所述第二内线路层的线路密度大于所述第二外线路层的线路密度。
进一步地,所述第一基板具有第一表面和与第一表面相对设置的第二表面,所述第一基板上开设有贯穿其第一表面和第二表面的第一导电孔,所述第二基板具有第一表面及与第一表面相对的第二表面,所述第二基板上开设有贯穿其第一表面、第二表面的第二导电孔,所述第一外线路层通过所述第一导电孔与所述第一内线路层电连通,所述第二外线路层通过所述第二导电孔与所述第二内线路层电连通。
进一步地,所述第一内线路层包括多个第一内接点和多个第二内接点,所述第一外线路层包括多个第一外接点和多个第二外接点,所述被动电元件焊接于所述第一内接点和所述第二内接点上。
进一步地,所述第二内线路层包括多个三内接点和多个第四内接点,所述第二外线路层包括多个第三外接点和第四外界点,所述第三内接点和第四内接点分别与所述第一内接点和第二内接点一一对应设置。
进一步地,所述被动电元件设置在所述第三内接点和第四内接点上,而且设置在所述第三内接点、第四内接点上的被动电元件与设置在所述第一内接点、第二内接点焊接的被动电元件相互交错,从而防止所述被动电元件重叠设置。
进一步地,还包括设置于所述第一内线路层与所述第二内线路层之间的绝缘层,所述绝缘层填充所述第一内接点、第二内接点之间、以及所述第三内接点和第四内接点之间,并包覆所述被动电元件,所述绝缘层位于所述第一内接点与第三内接点之间的部分与所述第一内接点、第三内接点共同形成一柔性调节部。
在本发明所述电路板中,所述第一内线路层的线路密度大于所述第一外线路层的线路密度,而且所述第一外线路层的线路密度和方式进一步可依据具体的蚀刻需求进行适应性调整,而不必然是的与第一内线路层完全对应的固定的线路密度和方式,所述第二内线路层的线路密度大于所述第二外线路层的线路密度,所述第二外线路层的线路密度及方式可以依据具体的蚀刻需求进行适应性调整,同样不必然的是完全与第二内线路层的完全对应固定的线路密度和方式,从而使得所述电路板的第一外线路层与所述第二外线路层可依据外部电子元件进行调节的方式增加,从而增加了电路板的适配性和实用性。
进一步地,所述第三内接点和第四内接点分别与所述第一内接点和第二内接点一一对应设置,位于所述第一基板一侧的电元件与位于所述第二基板一侧的电元件相互错位设置,防止主动电元件的重叠,从而使得电路板中可以嵌埋多个电元件的同时所述电路板的厚度较小。
一种电路板的第一种制造方法,包括如下步骤:
步骤一:提供一第一基板和第二基板,在所述第一基板的第二表面形成第一铜箔层、在所述第二基板的第二表面形成第二铜箔层;
步骤二:蚀刻所述第一铜箔层形成第一内线路层,蚀刻所述第二铜箔层形成第二内线路层,所述第一内线路层包括多个第一内接点、及多个第二内接点,所述第二内线路层包括多个第三内接点、及多个第四内接点,所述第三内接点和第四内接点分别与所述第一内接点和第二内接点一一对应设置;
步骤三:在第一内接点和第二内接点上焊接部分被动电元件,在所述第三内接点和第四内接点上焊接另一部分被动电元件,焊接在所述第一内接点、第二内接点上的被动元件与焊接在第三内接点、第四内接点上的被动电元件相互交错设置,从而防止所述被动电元件重叠;
步骤四:将第一基板、一绝缘胶片与所述第二基板进行依次设置;
步骤五:压合所述第一基板、第二基板并固化所述绝缘胶片而形成绝缘层;
步骤六:通过钻孔、镀铜、蚀刻等方式,在所述第一基板上形成第一外线路层,并形成贯穿第一基板第一表表面与第二表面的第一导电孔,所述第一外线路层通过所述第一导电孔与所述第一内线路层电连接,所述第一外线路层包括多个第一外接点、及多个第二外接点;在所述第二基板上形成第二外线路层,并形成贯穿第二基板的第一表面和第二表面的第二导电孔,所述第二外线路层通过所述第二导电孔与所述第二内线路层电连接,所述第二外线路层包括多个第三外接点、及多个第四外接点;
步骤七:在所述第二外线路层外涂覆形成一保护层。
进一步地,所述第一内线路层的线路密度大于所述第一外线路层的线路密度,所述第二内线路层的线路密度大于所述第二外线路层的线路密度,设置在所述第三内接点、第四内接点上的被动电元件与设置在所述第一内接点、第二内接点焊接的被动电元件相互交错,从而防止所述被动电元件重叠设置。
本发明还提供一种电路板另一种制造方法,包括如下步骤:
步骤一:提供一第一基板和第二基板,在所述第一基板的第一表面和第二表面上分别形成第一铜箔层,所述第二基板的第一表面和第二表面上分别形成第二铜箔层;
步骤二:蚀刻所述第一基板的第二表面的第一铜箔层而形成第一内线路层,蚀刻所述第二基板的第二表面的第二铜箔层而形成第二内线路层,所述第一内线路层包括多个第一内连接点和多个第二内接点,所述第二内线路层包括多个第三内接点、及多个第四内接点,所述第三内接点和第四内接点分别与所述第一内接点和第二内接点一一对应设置;
步骤三:焊接部分被动电元件与第一内接点、第二内接点连接,以及焊接另一部分被动电元件与所述第三内接点和第四内接点电连接;
步骤四:将所述第一基板、一绝缘胶片与第二基板依次组合;
步骤五:压合所述第一基板和所述第二基板并固化所述绝缘胶片而形成绝缘层;
步骤六:以同样的方式通过蚀刻、镀铜、钻孔等方式,在第一基板的第一表面形成第一外线路层,并形成贯穿所述第一基板与第二基板的第一导电孔,所述第一基板与第二基板通过所述第一导电孔电连接,所述第一外线路层包括多个第一外接点、及多个第二外接点;在第二基板的第一表面形成第二外线路层,并形成贯穿所述第二基板第一表面与第二表面的第二导电孔,所述第二外线路层通过所述第二导电孔与所述第二内线路层电连接,所述第二外线路层包括多个第三外接点、及多个第四外接点;
步骤七:在所述第二外线路层外形成一保护层。
进一步地,所述第一内线路层的线路密度大于所述第一外线路层的线路密度,所述第二内线路层的线路密度大于所述第二外线路层的线路密度,设置在所述第三内接点、第四内接点上的被动电元件与设置在所述第一内接点、第二内接点焊接的被动电元件相互交错,从而防止所述被动电元件重叠设置。
在本发明所述电路板的制造方法中,所述第一内线路层的线路密度大于所述第一外线路层的线路密度,而且所述第一外线路层的线路密度和方式进一步可依据具体的蚀刻需求进行适应性调整,而不必然是的与第一内线路层完全对应的固定的线路密度和方式,所述第二内线路层的线路密度大于所述第二外线路层的线路密度,所述第二外线路层的线路密度及方式可以依据具体的蚀刻需求进行适应性调整,同样不必然的是完全与第二内线路层的完全对应固定的线路密度和方式,从而使得所述电路板的第一外线路层与所述第二外线路层可依据外部电子元件进行调节的方式增加,使得电路板的制程更加容易,同时进一步增加了电路板的适配性。
一种电子装置,电路板和与其电连接的电子元件,其特征在于:所述电路板包括第一基板、与第一基板相对且间隔设置的第二基板,所述第一基板的两侧表面上分别形成第一外线路层、第一内线路层,所述第二基板的两侧表面分别形成第二外线路层和第二内线路层,所述第一内线路层和第二内线路层上分别设置有被动电元件,所述设置在第一内线路层上的被动电元件与所述设置在第二内线路层上的被动电元件交错设置,所述第一外线路层与第一内线路层电连通,所述第二外线路层与所述第二内线路层电连通,所述第一内线路层的线路密度大于所述第一内线路层的线路密度,所述第二内线路层的线路密度大于所述第二外线路层的线路密度。
所述第一内线路层包括多个第一内接点和多个第二内接点,所述第一外线路层包括多个第一外接点和多个第二外接点,所述被动电元件焊接于所述第一内接点和所述第二内接点上。
所述第二内线路层包括多个三内接点和多个第四内接点,所述第二外线路层包括多个第三外接点和第四外界点,所述第三内接点和第四内接点分别与所述第一内接点和第二内接点一一对应设置。
所述被动电元件设置在所述第三内接点和第四内接点上,而且设置在所述第三内接点、第四内接点上的被动电元件与设置在所述第一内接点、第二内接点焊接的被动电元件相互交错,从而防止所述被动电元件重叠设置。
还包括设置于所述第一内线路层与所述第二内线路层之间的绝缘层,所述绝缘层填充所述第一内接点、第二内接点之间、以及所述第三内接点和第四内接点之间,并包覆所述被动电元件,所述绝缘层位于所述第一内接点与第三内接点之间的部分与所述第一内接点、第三内接点共同形成一柔性调节部。
所述电路板为软硬结合电路板,所述电路板与所述电子元件进行连接时,通过弯曲所述柔性调节部而适配性的与所述电子元件进行电连接。
附图说明
图1所示为现有技术中电路板的剖视图。
图2所示为本发明实施例所述电路板的剖视图。
图3所示为本发明所述电路板与外部电子点连接的示意图。
图4-10所示为本发明所述电路板的制造方法各个步骤示意图。
图11-17所示为本发明所述电路板的另一种制造方法的各个步骤示意图。
主要元件符号说明
电路板 100
第一基板 10
第一表面 101
第二表面 102
第一导电孔 103
第一铜箔层 11a、12a
第二铜箔层 21a、22a
第一外线路层 11
第一内线路层 12
第一外接点 111
第二外接点 112
第二基板 20
第一表面 201
第二表面 202
第二导电孔 203
第二外线路层 21
第二内线路层 22
第三外接点 211
第四外接点 212
第三内接点 221
第四内接点 222
被动电元件 30
绝缘层 40
绝缘胶片 400
柔性调节部 50
电子元件 200
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施方式中的附图,对本发明实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式仅仅是本发明一部分实施方式,而不是全部的实施方式。基于本发明中的实施方式,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式,都属于本发明保护的范围。
本文中所使用的方位词“第一”、“第二”、“内”、“外”均是以使用时所述基板的顺序以及电路板与电子元件连接的位置来定义。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于限制本发明。
如图2所示,本发明实施例所述电路板100包括第一基板10、与第一基板10相对且间隔设置的第二基板20、设置于所述第一基板10与第二基板20之间的被动电元件30、以及收容于所述第一基板10与所述第二基板20之间且包覆所述被动电元件30的绝缘层40。
所述第一基板10具有第一表面101及与所述第一表面101相对的第二表面102。所述第一基板10上开设有多个贯穿所述第一表面101与第二表面102的第一导电孔103。所述第一导电孔103的横截面呈梯形,其孔径自第一表面101朝向第二表面102逐渐减小。
所述第一基板10第一表面101表面上设置有第一外线路层11,所述第一基板10的第二表面102上设置有第一内线路层12。所述第一外线路层11用于与外部电元件进行电连接,所述第一内线路层12用于与所述被动电元件30电连接。所述第一内线路层12通过所述第一导电孔103与所述第一外线路层11电连接。所述第一外线路层11和所述第一内线路层12的材料为铜等金属材料。
在本发明实施例中,所述第一内线路层12的线路密度大于所述第一外线路层11的线路密度,本发明所述线路密度可以理解为单位面积内线路金属的含量。进一步地,所述第一外线路层11的线路密度及方式可以依据所述第一内线路层12的线路密度和方式蚀刻为多种。
进一步地,所述第一外线路层11包括多个第一外接点111和多个第二外接点112。所述第一内线路层12包括多个第一内接点121和多个第二内接点122。所述第一外接点111与所述第二外接点112在横截面上的厚度相同,所述第一外接点111在横截面的长度大于所述第二外接点112在横截面上的长度。所述第一内接点121与所述第二内接点122在横截面上的厚度相同,所述第一内接点121在横截面上的长度大于所述第二内接点在横截面上的长度。
所述第二基板20具有第一表面201及与所述第一表面201相对的第二表面202。所述第二基板20上开设有多个贯穿所述第一表面201与所述第二表面202的第二导电孔203。所述第二导电孔203的横截面呈梯形,其孔径自所述第二基板20的第一表面201朝向第二表面202逐渐减小。
所述第二基板20的第一表面201上设置有第二外线路层21,所述第二基板20的第二表面202上设置有第二内线路层22。所述第二外线路层21用于与外部电元件电连接,所述第二内线路层22用于与所述被动电元件30电连接。所述第二外线路层21通过所述第二导电孔203与所述第二内线路层22连接。所述第二外线路层21和所述第二内线路层22的材料为铜等金属材料。
在本发明实施例中,所述第二内线路层22的线路密度大于所述第二外线路层21的线路密度,本发明所述线路密度可以理解为线路层的面积。进一步地,所述第二外线路层21的线路密度及方式可以依据所述第二内线路层22的线路密度和方式进行为蚀刻为多种。
进一步地,所述第二外线路层21包括多个第三外接点211和多个第四外接点212。所述第二内线路层22包括多个第三内接点221和多个第四内接点222。所述第三外接点211与所述第四外接点212在横截面上的厚度相同,所述第三外接点211在横截面上的长度大于所述第四外接点212在横截面上的长度。所述第三内接点221与所述第四内接点222在横截面上的厚度相同,所述第三内接点221在横截面上的长度大于所述第四内接点222在横截面上的长度。
进一步地,所述第三内接点221和第四内接点222分别与所述第一内接点121和第二内接点122一一对应设置。
所述被动电元件30靠近所述第一基板10一侧焊接于所述第一内接点121和第二内接点122上。所述被动电元件30靠近所述第二基板20一侧焊接于所述第三内接点221和第四内接点222上。
具体地,本发明所述电路板100靠近所述第一基板10一侧的被动电元件30与靠近所述第二基板20一侧的被动电元件30相互错位设置,从而避免了被动电元件30的重叠,从而使得电路板100中可以嵌埋多个被动电元件30的同时所述电路板100的厚度不会太大。在本发明中,所述被动电元件30包括电容、电阻、电感等被动元件。
所述绝缘层40位于所述第一内线路层12与所述第二内线路层22之间且包覆所述被动电元件30,从而使得多个被动电元件30之间相互绝缘,防止所述被动电元件30之间发生短路。
进一步地,所述绝缘层40位于所述第一内接点121与第三内接点221之间的部分与所述第一内接点121、第三内接点221共同形成一柔性调节部50。
进一步地,依据具体的使用需求可在所述第二外线路层21外形成一保护层60,所述保护层60包覆部分第二外线路层21,从而暴露出部分第四外接点212或者部分第三外接点211,用于连接外部元件。
如图3所示,所述电路板100为软硬结合电路板,所述电路板100在与一电子元件200进行连接时,通过弯曲所述柔性调节部50而适配性地与电子元件200实现电连接,从而增加电路板100的适配性。
在本发明所述电路板中,所述第一内线路层12的线路密度大于所述第一外线路层11的线路密度,而且所述第一外线路层11的线路密度和方式进一步可依据具体的蚀刻需求进行适应性调整,而不必与第一内线路层12完全对应。所述第二内线路层22的线路密度大于所述第二外线路层21的线路密度,所述第二外线路层21的线路密度及方式可以依据具体的蚀刻需求进行适应性调整,同样不必与第二内线路层22完全对应。从而使得所述电路板100的第一外线路层11与所述第二外线路层21依据外部电子元件进行调节的方式增加,从而增加了电路板100与外部电子元件连接的适配性和实用性。
进一步地,所述第三内接点221和第四内接点222分别与所述第一内接点121和第二内接点122一一对应设置,位于所述第一基板10一侧的被动电元件30与位于所述第二基板20一侧的被动电元件30相互错位设置,从而防止了所述被动电元件30的重叠,从而使得电路板100中可以嵌埋多个被动电元件30的同时所述电路板100的厚度较小。
另外,所述电路板100在与一电子元件200进行连接时可通过弯曲所述柔性调节部50而适配电子元件200,从而进一步地增加电路板100的适配性。
如图4-10所示为为本发明所述电路板100的制造方法,包括如下步骤:
步骤一:如图4所示,提供一第一基板10和第二基板20,所述第一基板10的第二表面102上形成有第一铜箔层12a,所述第二基板20的第二表面202上形成第二铜箔层22a。
步骤二:如图5所示,蚀刻所述第一铜箔层12a形成第一内线路层12,蚀刻所述第二铜箔层22a形成第二内线路层22,所述第一内线路层12包括多个第一内接点121、及多个第二内接点122,所述第二内线路层22包括多个第三内接点221、及多个第四内接点222。
步骤三:如图6所示,在所述第一内接点121和所述第二内接点122上焊接部分所述被动电元件30,在所述第三内接点221、第四内接点222上焊接另一部分所述被动电元件30。
所述第三内接点221和第四内接点222分别与所述第一内接点121和第二内接点122一一对应设置,靠近所述第一基板10一侧的被动电元件30与靠近所述第二基板20一侧的被动电元件30相互错位设置。
步骤四:如图7所示,将第一基板10、一绝缘片400与第二基板20依次设置。
设置时,所述第一基板10焊接有被动电元件30的一侧与所述第二基板20焊接有被动电元件30的一侧相对。
步骤五:如图8所示,压合所述第一基板10与所述第二基板20并固化所述绝缘片400而形成绝缘层40。
在本步骤中,压合时,使得绝缘片400会变形流动而填充于所述第一内接点121、第二内接点122之间、以及第三内接点221和第四内接点222之间,同时包覆所述被动电元件30,最后固化而形成所述绝缘层40。
进一步地,所述绝缘层40位于所述第一内接点121与第三内接点221之间的部分与所述第一内接点121、第三内接点221共同形成一柔性调节部50。
步骤六:如图9所示,通过钻孔、镀铜、蚀刻等方式,在所述第一基板10上形成第一外线路层11,并形成贯穿第一基板10的第一表面101与第二表面102的多个第一导电孔103,所述第一外线路层11通过所述第一导电孔103与所述第一内线路层12电连接,所述第一外线路层11包括多个第一外接点111和多个第二外接点112;在所述第二基板20上形成第二外线路层21,并形成贯穿第二基板20的第一表面201和第二表面202的第二导电孔203,所述第二外线路层21通过所述第二导电孔203与所述第二内线路层22电连接,所述第二外线路层21包括多个第三外接点211和多个第四外接点212。
蚀刻后,所述第一内线路层12的线路密度大于所述第一外线路层11的线路密度,而且所述第一外线路层11的线路密度和方式进一步可依据具体的蚀刻需求进行适应性调整,而不必与第一内线路层12完全对应,所述第二内线路层22的线路密度大于所述第二外线路层21的线路密度,所述第二外线路层21的线路密度及方式可以依据具体的蚀刻需求进行适应性调整,同样不必与第二内线路层22完全对应。
本步骤中,所述第一外线路层11形成在所述第一基板10的第一表面101,所述第二外线路层21形成在所述第二基板20的第一表面201上。
步骤七:如图10所示,在所述第二外线路层21涂覆形成一保护层60。
在本实施例中,所述保护层60包覆部分第二外线路层21,从而暴露出部分第四外接点212或者部分第三外接点211,用于连接外部电子元件。
在本发明所述电路板100的该制作方法中,蚀刻后所述第一内线路层12的线路密度大于所述第一外线路层11的线路密度,而且所述第一外线路层11的线路密度和方式进一步可依据具体的蚀刻需求进行适应性调整,而不必与第一内线路层12完全对应;所述第二内线路层22的线路密度大于所述第二外线路层21的线路密度,所述第二外线路层21的线路密度及方式可以依据具体的蚀刻需求进行适应性调整,同样不必与第二内线路层22的完全对应,从而使得所述电路板100的第一外线路层11与所述第二外线路层21的线路方式进行调整的方式增加,从而使得制程更容易,同时增加了电路板100的适配性。
如图11-17所示为本发明所述电路板100的另一种制作方法,包括如下步骤:
步骤一:如图11所示,提供一第一基板10和第二基板20,所述第一基板10的第一表面101和第二表面102上分别形成第一铜箔层11a、12a,所述第二基板20的第一表面201和第二表面202上分别形成第二铜箔层21a、22a。
步骤二:如图12所示,蚀刻所述第一铜箔12a层形成所述第一内线路层12,蚀刻所述第二铜箔层22a形成第二内线路层22,所述第一内线路层12包括多个第一内连接点121、及多个第二内接点122,所述第二内线路层22包括多个第三内接点221、及多个第四内接点222。
所述第三内接点221和第四内接点222分别与所述第一内接点121和第二内接点122一一对应设置。
步骤三:如图13所示,焊接部分被动电元件30与第一内接点121、第二内接点122电连接,以及焊接另一部分被动电元件30与所述第三内接点221和第四内接点222电连接。
靠近所述第一基板10一侧的被动电元件30与靠近所述第二基板20一侧的被动电元件30相互交错设置,从而避免被动电元件30重叠设置。
步骤四:如图14所示,将所述第一基板10、一绝缘胶片400和第二基板20依次设置。
设置时,使得所述第一基板10和第二基板20设置有被动电元件30的一侧相对。
步骤五:如图15所示,压合所述第一基板10和所述第二基板20并固化所述绝缘胶片400而形成绝缘层40。
本步骤中,压合时,所述绝缘胶片400会变形流动而填充于所述第一内接点121、第二内接点122之间,以及所述第三内接点221和所述第四内接点222之间,同时包覆所述被动电元件30,最后固化形成所述绝缘层40。
进一步地,所述绝缘层40位于所述第一内接点121与第三内接点221之间的部分与所述第一内接点121、第三内接点221共同形成一柔性调节部50。
步骤六:如图16所示,通过钻孔、镀铜、蚀刻等方式,蚀刻位于第一铜箔层11a形成第一外线路层11,蚀刻第二铜箔层21a形成第二外线路层21,所述第一外线路层11包括多个第一外接点111、及多个第二外接点112,所述第二外线路层21包括多个第三外接点211、及多个第四外接点212。
本步骤中,还包括在所述第一基板10上形成贯穿其第一表面101和第二表面102的第一导电孔103,在所述第二基板20上开设贯穿其第一表面201和第二表面202的第二导电孔203。所述第一外线路层11通过所述第一导电孔103与所述第一内线路层12电连通。所述第二外线路层21通过所述第二导电孔203与所述第二内线路层22电连通。
进一步地,蚀刻后,所述第一内线路层12的线路密度大于所述第一外线路层11的线路密度,而且所述第一外线路层11的线路密度和方式进一步可依据具体的蚀刻需求进行适应性调整,而不必与第一内线路层12完全对应;所述第二内线路层22的线路密度大于所述第二外线路层21的线路密度,所述第二外线路层21的线路密度及方式可以依据具体的蚀刻需求进行适应性调整,同样不必与第二内线路层22的完全对应。
步骤七:如图17所示,在所述第二外线路层21外形成一保护层60。
所述保护层60包覆部分第二外线路层21,从而暴露出部分第四外接点212或者部分第三外接点211,用于连接外部元件。
在本发明所述电路板100的该制作方法中,蚀刻后所述第一内线路层12的线路密度大于所述第一外线路层11的线路密度,而且所述第一外线路层11的线路密度和方式进一步可依据具体的蚀刻需求进行适应性调整,而不必然与第一内线路层12完全对应;所述第二内线路层22的线路密度大于所述第二外线路层21的线路密度,所述第二外线路层21的线路密度及方式可以依据具体的蚀刻需求进行适应性调整,同样不必与第二内线路层22完全对应,从而使得所述电路板100的第一外线路层11与所述第二外线路层21的线路方式进行调整的方式增加,从而使得制程更容易,同时增加了电路板100的适配性。
可以理解的是,对于本领域的普通技术人员来说,可以根据本发明的技术构思做出其它各种相应的改变与变形,而所有这些改变与变形都应属于本发明的权利要求的保护范围。

Claims (19)

1.一种电路板,包括第一基板、与第一基板相对且间隔设置的第二基板,所述第一基板的两侧表面上分别设置有第一外线路层、第一内线路层,所述第二基板的两侧表面分别设置有第二外线路层和第二内线路层,所述第一内线路层和第二内线路层上分别设置有被动电元件,其特征在于:所述设置在第一内线路层上的被动电元件与所述设置在第二内线路层上的被动电元件交错设置,所述第一内线路层的线路密度大于所述第一外线路层的线路密度,所述第二内线路层的线路密度大于所述第二外线路层的线路密度。
2.如权利要求1所述电路板,其特征在于:所述第一外线路层与第一内线路层电连通,所述第二外线路层与所述第二内线路层电连通。
3.如权利要求2所述电路板,其特征在于:所述第一基板具有第一表面和与第一表面相对设置的第二表面,所述第一基板上开设有贯穿其第一表面和第二表面的第一导电孔,所述第二基板具有第一表面及与第一表面相对的第二表面,所述第二基板上开设有贯穿其第一表面、第二表面的第二导电孔,所述第一外线路层通过所述第一导电孔与所述第一内线路层电连通,所述第二外线路层通过所述第二导电孔与所述第二内线路层电连通。
4.如权利要求1所述电路板,其特征在于:所述第一内线路层包括多个第一内接点和多个第二内接点,所述第一外线路层包括多个第一外接点和多个第二外接点,所述被动电元件焊接于所述第一内接点和所述第二内接点上。
5.如权利要求4所述电路板,其特征在于:所述第二内线路层包括多个三内接点和多个第四内接点,所述第二外线路层包括多个第三外接点和第四外界点,所述第三内接点和第四内接点分别与所述第一内接点和第二内接点一一对应设置。
6.如权利要求5所述电路板,其特征在于:所述被动电元件设置在所述第三内接点和第四内接点上,而且设置在所述第三内接点、第四内接点上的被动电元件与设置在所述第一内接点、第二内接点焊接的被动电元件相互交错,从而防止所述被动电元件重叠设置。
7.如权利要求6所述电路板,其特征在于:还包括设置于所述第一内线路层与所述第二内线路层之间的绝缘层,所述绝缘层填充所述第一内接点、第二内接点之间、以及所述第三内接点和第四内接点之间,并包覆所述被动电元件,所述绝缘层位于所述第一内接点与第三内接点之间的部分与所述第一内接点、第三内接点共同形成一柔性调节部。
8.如权利要求7所述电路板,其特征在于:所述电路板为软硬结合电路板,所述电路板与一电子元件进行连接时,通过弯曲所述柔性调节部而适配性的与所述电子元件进行电连接。
9.一种如权利要求1-8任意一项所述电路板的制造方法,包括如下步骤:
提供一第一基板和第二基板,在所述第一基板的第二表面形成第一铜箔层、在所述第二基板的第二表面形成第二铜箔层;
蚀刻所述第一铜箔层形成第一内线路层,蚀刻所述第二铜箔层形成第二内线路层,所述第一内线路层包括多个第一内接点、及多个第二内接点,所述第二内线路层包括多个第三内接点、及多个第四内接点;
在第一内接点和第二内接点上焊接被动电元件,在所述第三内接点和第四内接点上焊接被动电元件,焊接在所述第一内接点、第二内接点上的被动元件与焊接在第三内接点、第四内接点上的被动电元件相互交错设置;
将第一基板、一绝缘胶片与所述第二基板进行依次设置;
压合所述第一基板、第二基板并固化所述绝缘胶片而形成绝缘层;
在所述第一基板上形成第一外线路层,并形成贯穿第一基板第一表表面与第二表面的第一导电孔,所述第一外线路层通过所述第一导电孔与所述第一内线路层电连接,所述第一外线路层包括多个第一外接点、及多个第二外接点;在所述第二基板上形成第二外线路层,并形成贯穿第二基板的第一表面和第二表面的第二导电孔,所述第二外线路层通过所述第二导电孔与所述第二内线路层电连接,所述第二外线路层包括多个第三外接点、及多个第四外接点。
10.如权利要求9所述电路板的制造方法:其特征在于:进一步包括在所述第二外线路层外涂覆形成一保护层,所述保护层包覆部分所述第二外线路层而暴露出部分所述第四外接点、部分第三外接点,用于连接电子元件,所述第三内接点和第四内接点分别与所述第一内接点和第二内接点一一对应设置,所述第一内线路层的线路密度大于所述第一外线路层的线路密度,所述第二内线路层的线路密度大于所述第二外线路层的线路密度,设置在所述第三内接点、第四内接点上的被动电元件与设置在所述第一内接点、第二内接点焊接的被动电元件相互交错,从而防止所述被动电元件重叠设置。
11.如权利要求1-8任意一项所述电路板的制造方法,包括如下步骤:
提供一第一基板和第二基板,所述第一基板的第一表面和第二表面上分别形成有第一铜箔层,所述第二基板的第一表面和第二表面上分别形成有第二铜箔层;
蚀刻所述第一基板的第二表面的第一铜箔层而形成第一内线路层,蚀刻所述第二基板的第二表面的第二铜箔层而形成第二内线路层,所述第一内线路层包括多个第一内连接点和多个第二内接点,所述第二内线路层包括多个第三内接点、及多个第四内接点;
焊接被动电元件与第一内接点、第二内接点连接,以及焊接被动电元件与所述第三内接点和第四内接点电连接;
将所述第一基板、一绝缘胶片与第二基板依次组合设置;
压合所述第一基板和所述第二基板并固化所述绝缘胶片而形成绝缘层;
在第一基板的第一表面形成第一外线路层,并形成贯穿所述第一基板与第二基板的第一导电孔,所述第一基板与第二基板通过所述第一导电孔电连接,所述第一外线路层包括多个第一外接点、及多个第二外接点;在第二基板的第一表面形成第二外线路层,并形成贯穿所述第二基板第一表面与第二表面的第二导电孔,所述第二外线路层通过所述第二导电孔与所述第二内线路层电连接,所述第二外线路层包括多个第三外接点、及多个第四外接点。
12.如权利要求11所述电路板的制造方法,其特征在于:进一步包括在所述第二外线路层外形成一保护层,所述保护层包覆部分所述第二外线路层而暴露出部分所述第四外接点、部分第三外接点,用于连接电子元件。
13.如权利要求11所述电路板的制造方法,其特征在于:所述第三内接点和第四内接点分别与所述第一内接点和第二内接点一一对应设置,所述第一内线路层的线路密度大于所述第一外线路层的线路密度,所述第二内线路层的线路密度大于所述第二外线路层的线路密度,设置在所述第三内接点、第四内接点上的被动电元件与设置在所述第一内接点、第二内接点焊接的被动电元件相互交错,从而防止所述被动电元件重叠设置。
14.一种电子装置,包括电路板和与其电连接的电子元件,其特征在于:所述电路板包括第一基板、与第一基板相对且间隔设置的第二基板,所述第一基板的两侧表面上分别形成第一外线路层、第一内线路层,所述第二基板的两侧表面分别形成第二外线路层和第二内线路层,所述第一内线路层和第二内线路层上分别设置有被动电元件,所述设置在第一内线路层上的被动电元件与所述设置在第二内线路层上的被动电元件交错设置,所述第一外线路层与第一内线路层电连通,所述第二外线路层与所述第二内线路层电连通,所述第一内线路层的线路密度大于所述第一内线路层的线路密度,所述第二内线路层的线路密度大于所述第二外线路层的线路密度。
15.如权利要求14所述电子装置,其特征在于:所述第一内线路层包括多个第一内接点和多个第二内接点,所述第一外线路层包括多个第一外接点和多个第二外接点,所述被动电元件焊接于所述第一内接点和所述第二内接点上。
16.如权利要求15所述电子装置,其特征在于:所述第二内线路层包括多个三内接点和多个第四内接点,所述第二外线路层包括多个第三外接点和第四外界点,所述第三内接点和第四内接点分别与所述第一内接点和第二内接点一一对应设置。
17.如权利要求16所述电子装置,其特征在于:所述被动电元件设置在所述第三内接点和第四内接点上,而且设置在所述第三内接点、第四内接点上的被动电元件与设置在所述第一内接点、第二内接点焊接的被动电元件相互交错,从而防止所述被动电元件重叠设置。
18.如权利要求17所述电子装置,其特征在于:还包括设置于所述第一内线路层与所述第二内线路层之间的绝缘层,所述绝缘层填充所述第一内接点、第二内接点之间、以及所述第三内接点和第四内接点之间,并包覆所述被动电元件,所述绝缘层位于所述第一内接点与第三内接点之间的部分与所述第一内接点、第三内接点共同形成一柔性调节部。
19.如权利要求18所述电子装置,其特征在于:所述电路板为软硬结合电路板,所述电路板与所述电子元件进行连接时,通过弯曲所述柔性调节部而适配性的与所述电子元件进行电连接。
CN201610572429.7A 2016-07-20 2016-07-20 电路板及其制造方法和电子装置 Active CN107645833B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610572429.7A CN107645833B (zh) 2016-07-20 2016-07-20 电路板及其制造方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610572429.7A CN107645833B (zh) 2016-07-20 2016-07-20 电路板及其制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN107645833A true CN107645833A (zh) 2018-01-30
CN107645833B CN107645833B (zh) 2020-04-14

Family

ID=61108454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610572429.7A Active CN107645833B (zh) 2016-07-20 2016-07-20 电路板及其制造方法和电子装置

Country Status (1)

Country Link
CN (1) CN107645833B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200726334A (en) * 2005-12-22 2007-07-01 Phoenix Prec Technology Corp Circuit board structure having capacitance array and embedded electronic component and method for fabricating the same
US20110141711A1 (en) * 2009-12-14 2011-06-16 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board and method of manufacturing the same
WO2011132274A1 (ja) * 2010-04-21 2011-10-27 株式会社メイコー 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法
CN102300406B (zh) * 2011-08-19 2013-06-26 深南电路有限公司 埋入式电路板及其制作方法
US8893380B2 (en) * 2008-12-05 2014-11-25 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a chip embedded printed circuit board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200726334A (en) * 2005-12-22 2007-07-01 Phoenix Prec Technology Corp Circuit board structure having capacitance array and embedded electronic component and method for fabricating the same
US8893380B2 (en) * 2008-12-05 2014-11-25 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a chip embedded printed circuit board
US20110141711A1 (en) * 2009-12-14 2011-06-16 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board and method of manufacturing the same
WO2011132274A1 (ja) * 2010-04-21 2011-10-27 株式会社メイコー 部品内蔵基板及びこれを用いた多層基板並びに部品内蔵基板の製造方法
CN102300406B (zh) * 2011-08-19 2013-06-26 深南电路有限公司 埋入式电路板及其制作方法

Also Published As

Publication number Publication date
CN107645833B (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
US7378602B2 (en) Multilayer core board and manufacturing method thereof
JP3407737B2 (ja) 多層基板の製造方法およびその製造方法によって形成される多層基板
TW200603367A (en) Semiconductor device and the fabricating method of the same
CN100459083C (zh) 内埋元件的基板制造方法
CN102036476A (zh) 一种双面金属基线路板及其生产方法
EP1146149A4 (en) AQUEOUS DISPERSION FOR FORMING A CONDUCTIVE LAYER, CONDUCTIVE LAYER, ELECTRONIC COMPONENT, PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF, AND MULTILAYER PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF
CN105792501A (zh) 电路板及其制作方法
CN105762131A (zh) 封装结构及其制法
US9155208B2 (en) Conductive connection structure for conductive wiring layer of flexible circuit board
CN107645833A (zh) 电路板及其制造方法和电子装置
JP6492758B2 (ja) マルチワイヤ配線板
CN206775820U (zh) 一种抗电磁干扰的pcb电路板
CN108353508A (zh) 基板及基板的制造方法
CN104254202B (zh) 具有内埋电子元件的电路板及其制作方法
CN104427747A (zh) 一种内层埋铜的电路板及其加工方法
CN106376170A (zh) 柔性电路板及其制作方法、电子装置
CN106341945B (zh) 一种柔性线路板及其制作方法
CN104270886B (zh) 多层印制板结构及其制备方法
CN100459085C (zh) 内埋元件的基板制造方法
JP2006344887A (ja) プリント配線板およびその製造方法
CN107770944A (zh) 具有电磁屏蔽功能的电路板及其制造方法
CN107926108A (zh) 射频天线、具有射频天线的射频基底和制造方法
JP6197954B2 (ja) 部品内蔵基板および部品内蔵基板の製造方法
CN204810683U (zh) 一种柔性分叉多层线路板
CN213907021U (zh) 一种带有绝缘散热电路组件的印刷电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant