KR20120036037A - 칩 내장형 인쇄회로기판 제조방법 - Google Patents

Abstract

본 발명은 본딩 시트에 동박이 피복된 코어리스 캐리어를 이용해서 칩을 실장하고 절연층과 동박을 적층한 후, 코어리스 캐리어 상하에 형성된 두 개의 구조물로부터 본딩 시트를 벗겨냄으로써 서로 분리하여 칩이 내장된 구조물을 두 쌍을 제작한다. 그리고나면, 분리된 구조물 상층과 하층에 절연층과 동박을 적층하여 다층회로를 구비한 매립형 인쇄회로기판을 제조한다. 본 발명에 따른 코어리스 캐리어는 본딩 시트와 동박 사이에 동박에 접착되지 않는 물질층을 삽입함으로써 코어리스 캐리어 제작 시에는 물질층과 동박 사이를 진공상태로 유지하다가, 칩을 실장한 후 구조물 분리를 위해 절단 가공 시에 진공상태를 해제하여 본딩 시트를 박리할 수 있도록 한다.

Description

칩 매립형 인쇄회로기판 제조방법{METHOD OF MANUFACTURING A CHIP-EMBEDDED PRINTED CIRCUIT BOARD}

본 발명은 칩(chip) 매립형 인쇄회로기판(Embedded PCB; printed curcuit board)의 제조방법에 관한 것으로, 코어리스(coreless) 구조를 이용해서 매립되는 부품을 가능한 인쇄회로기판의 중앙층에 매립하여 상하 대칭구조를 형성함으로써, 열팽창률의 차이로 인하여 기판이 휘는 문제를 해결한 매립형 인쇄회로기판 제조방법에 관한 것이다.

최근 들어 반도체 칩과 같은 부품을 인쇄회로기판에 직접 매립하여 제작하는 칩 내장 인쇄회로기판(Embedded Printed Circuit Board) 기술이 전자제품에 통용되고 있다. 반도체 칩을 기판에 직접 매립 내장하게 되면, 전자부품의 사이즈가 축소되어 전자기기의 소형화 및 경량화에 도움이 되며, 배선이 간소화됨에 따라 회로 동작 주파수를 증대시킬 수 있음은 물론, 잡음 등 전자파의 영향을 차폐할 수 있는 장점이 있다.

반도체 칩과 같은 부품을 인쇄회로기판에 내장하기 위해서는, 회로가 형성된 코어기판의 패드 위에 칩을 솔더로 표면 실장한 후에 수지와 같은 절연층을 적층 함으로써 봉지를 하고 비아를 형성해서 매립된 칩과의 전기적 접속부를 제작하는 방식이 통용되고 있다.

도1a 내지 도1d는 종래기술에 따라 매립형 인쇄회로기판을 제작하는 공정을 나타낸 도면이다. 도1a를 참조하면, 부품을 매립하기 위하여 절연층(10) 양면에 동박(11a)(11b)이 피복된 코어기판(core substrate)을 준비한다. 물론, 도1a에서는 간단히 코어기판을 도시하고 있지만 동박 회로가 이미 앞 단에서 가공된 것일 수 있으며, 이미 가공 처리된 다층의 내층 코어일 수 있다.

이어서, 코어기판의 동박(11a)(11b)에 대해 노광과 식각 등 일련의 사진공정을 진행함으로써 동박 패드를 형성한다. 도1b를 참조하면, 칩을 표면 실장(SMT; surface mount technology) 하기 위해 동박 패드를 피니시 처리하여 금도금(12)을 형성하고 부품(20)을 실장한다. 절연층(30)(40a)(40b)(40c)들과 동박(50a)(50b)을 적층하고 가열 압착 라미네이트 함으로써 부품(20)을 기판 속에 완전 매립한다. 그리고 나면, 도1d에 도시된 대로 부품(20)이 매립된 4층의 인쇄회로기판을 얻게 된다.

그런데, 종래기술에 따라 제작된 매립형 인쇄회로기판은, 도1d에 도시된 바와 같이, 칩이 매립된 인쇄회로기판의 상층부분은 두꺼운 반면에 수지 절연층만으로 적층된 하층부는 얇게 제작되므로 상하 비대칭을 이루게 된다. 그 결과, 칩이 매립된 기판의 상층부와 절연물질로만 형성된 하층부 사이에 열팽창이 서로 달라 기판이 휘는 문제가 발생하며, 특히 본딩 시트의 열팽창률이 서로 달라 기판의 외곽부분이 떨어져서 분리되는 불량이 발생할 수 있다. 더욱이, 칩이 매립된 인쇄회로기판에 또 다른 칩을 추가로 표면 실장 하는 경우, 표면 실장 과정에서 가열하게 되므로 이때에 열팽창률의 차이로 인하여 기판이 휘는 문제가 발생한다.

따라서, 본 발명의 제1 목적은 기판의 중앙층에 부품이 매립되도록 하는 매립형 인쇄회로기판 제조기술을 제공하는 데 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 기판이 열팽창의 차이로 인해 휘는 문제를 해결한 매립형 인쇄회로기판 제조기술을 제공하는 데 있다.

본 발명의 제3 목적은 상기 제1 목적에 부가하여, 본딩 시트의 열팽창 차이로 인해 기판 외곽부가 떨어지는 불량문제를 해결한 매립형 인쇄회로기판 제조기술을 제공하는 데 있다.

본 발명은 본딩 시트에 동박이 피복된 코어리스 캐리어를 이용해서 칩을 실장하고 절연층과 동박을 적층한 후, 코어리스 캐리어 상하에 형성된 두 개의 구조물로부터 본딩 시트를 벗겨냄으로써 서로 분리하여 칩이 내장된 구조물을 두 쌍을 제작한다. 그리고나면, 분리된 구조물 상층과 하층에 절연층과 동박을 적층하여 다층회로를 구비한 매립형 인쇄회로기판을 제조한다. 본 발명에 따른 코어리스 캐리어는 본딩 시트와 동박 사이에 동박에 접착되지 않는 물질층을 삽입함으로써 코어리스 캐리어 제작 시에는 물질층과 동박 사이를 진공상태로 유지하다가, 칩을 실장한 후 구조물 분리를 위해 절단 가공 시에 진공상태를 해제하여 본딩 시트를 박리할 수 있도록 한다.

본 발명은 추가의 공정단계 없이도 기존의 표면 실장설비를 이용해서 부품실장을 가능하게 하며, 다층회로의 매립형 인쇄회로기판의 중앙층에 코어를 사용하지 않으므로 칩을 매립하고서도 기판의 두께를 박판으로 매우 얇게 제작할 수 있다. 또한, 본 발명은 기판의 중앙층에 기판을 매립함으로써 상층부와 하층부의 열팽창을 서로 균등하게 유도함으로써 기판이 휘는 문제 또는 기판의 외곽이 떨어지는 문제를 해결하는 효과가 있다.

도1a 내지 도1d는 종래기술에 따라 매립형 인쇄회로기판을 제작하는 과정을 나타낸 도면.
도2a 내지 도2g는 본 발명에 따른 매립형 인쇄회로기판 제조 공정을 나타낸 도면.
도3a내지 도3e는 본 발명의 양호한 실시예에 따라 매립형 인쇄회로기판을 제조하는 공정을 나타낸 도면.

본 발명은 매립형 인쇄회로기판을 제작하는 방법에 있어서, (a) 본딩 시트의 양면에 제1 물질층과, 제2 물질층을 차례로 적층하여 코어리스 캐리어를 형성하되, 상기 제1 물질층은 상기 제2 물질층과 접착되지 않는 물질로 구성하는 단계; (b) 코어리스 캐리어의 제2 물질층을 가공하여 패드를 형성하고, 매립하고자 하는 부품을 상기 패드 표면 위에 실장하는 단계; (c) 상기 부품이 실장된 코어리스 캐리어 위에 절연층과 동박을 적층하고 가압 라미네이트 하는 단계; 및 (d) 상기 제1 물질층과 제2 물질층 사이에 공기가 유입되도록 절단함으로써, 상기 부품이 실장된 제2 물질층을 상기 제1 물질층과 본딩 시트로부터 분리하는 단계를 포함하는 매립형 인쇄회로기판 제조방법을 제공한다.

이하에서는, 첨부도면 도2 및 도3을 참조하여 본 발명에 따른 칩 매립형 인쇄회로기판의 제조공법을 상세히 설명한다.

도2a 내지 도2g는 본 발명에 따른 매립형 인쇄회로기판 제조 공정을 나타낸 도면이다. 본 발명은 종래기술과 달리 코어를 사용하는 대신에 코어리스 캐리어(coreless carrier)를 이용하는 것을 특징으로 한다.

도2a는 본 발명의 양호한 실시예에 따라 코어리스 캐리어(coreless carrier)를 제작하는 방법을 나타낸 도면이다. 본 발명에 따른 코어리스 캐리어는 본딩 시트(100)의 양 표면에 제1 물질층(110a)(110b)과 제2 물질층(120a)(120b)을 적층하여 압착함으로써 형성한다. 제2 물질층(120a)(120b)은 일반적으로 동박이 사용될 수 있으며, 제1 물질층(110a)(110b)은 적층 시에 상부의 제2 물질층(120a)(120b)과 접착되지 않는 물질로서, 금속 또는 필름이 사용될 수 있다. 또한, 본딩 시트(100)는 매립할 부품의 두께에 따라 선정하게 된다. 본 발명의 양호한 실시예로서, 본딩 시트(100)로서 프리프레그가 사용될 수 있다.

도2b는 본 발명의 양호한 실시예에 따라, 본딩 시트(100)의 양 표면에 제1 물질층(110a)(110b)과 제2 물질층(120a)(120b)을 적층하여 제작한 코어리스 캐리어를 나타낸 도면이다. 여기서, 제1 물질층(110a)(110b)은 제2 물질층(120a)(120b)과 접착하지 않으므로, 압착 시에 제1 물질층(110a)(110b)과 제2 물질층(120a)(120b) 사이에는 진공이 형성됨에 유의한다.

이어서, 도2c를 참조하면 칩을 표면 실장 하기 위한 부위를 피니시 처리하여 패드(130a)(130b)를 형성한다. 일반적으로 칩 단자에 솔더를 이용해서 동박 패드에 실장하게 되는데, 공기 중에서 동박이 산화되므로 금도금, 은도금, 주석도금 또는 OSP 처리를 통해 보호막을 형성한다. 도2c에서는, 이들을 통칭해서 피니시 처리된 패드(130a)(130b)로 나타내고 있다. 도2d는 본 발명에 따라 부품(140a)(140b)을 코어리스 캐리어 표면에 실장한 모습을 나타낸 도면이다. 여기서, 부품(140a)(140b)이란 반도체 칩 또는 기타 매립될 전자부품을 의미한다.

도2e를 참조하면, 코어리스 캐리어에 표면 실장한 부품(140a)(140b) 위에 제1 절연층(150a)(150b)(150c)(150d), 제2 절연층(160a)(160b)과 동박(170a)(170b)을 적층하고 가압하여 라미네이트 공정을 진행한다. 여기서, 제1 절연층과 제2 절연층에는 표면 실장한 부품(140a)(140b) 크기의 캐비티(cavity)를 제작함으로써, 적층하는 과정에서 캐비티 속으로 부품(140a)(140b)이 들어가도록 정렬하여 적층한다.

본 발명의 양호한 실시예로서, 제1 절연층(150a)(150b)(150c)(150d)으로서 레진과 같은 수지가 이용될 수 있으며, 제2 절연층(160a)(160b)으로서 언클레드(UNCLAD)와 같은 경화된 수지가 사용될 수 있다. 본 발명의 제2 절연층(160a)(160b)은 본딩 시트를 경화시켜 얻을 수도 있으며, CCL(copper cladded layer)의 양면 동박을 벗겨내어 사용할 수도 있다. 매립 실장된 칩의 두께에 따라 제2 절연층(160a)(160b)은 생략될 수도 있으며, 그 두께도 조절될 수 있다. 또는, 칩의 두께가 두꺼운 경우에는 제1 절연층에 의해 샌드위치된 제2 절연층을 여러 개 반복 사용할 수도 있다. 본 발명에 따른 제2 절연층(160a)(160b)은 일종의 지지대 역할을 하는 것이다. 또한, 필요에 따라 제1 절연층(150a)(150b)(150c)(150d)과 제2 절연층(160a)(160b)을 반복해서 사이 사이에 샌드위치 함으로써 절연층을 형성할 수도 있다.

최종적으로, 도2f를 참조하면 코어리스 캐리어 양면에 부품이 매립된 기판을 제1 물질층(110a)(110b)이 절단되도록 하여 절단을 하게 되면, 제1 물질층(110a)(110b)과 제2 물질층(120a)(120b) 사이의 진공층에 공기가 유입되므로 서로 떨어지게 되고, 결국 본딩 시트(100)를 사이에 두고 제작된 상하 구조물은 서로 분리된다. 도2g는 코어리스 캐리어를 상하로 분리하여 형성한 구조물 하나를 나타낸 도면이다.

도2g를 참조하면, 제1층 동박회로에 해당하는 동박(170a)과 하부에 제2층 동박회로에 해당하는 동박(120a)이 도시되어 있으며, 제2층 동박회로의 패드 위에 부품(140a)이 매립 실장되어 있다.

도3a내지 도3e는 본 발명의 양호한 실시예로서, 본 발명에 따라 제작한 칩이 매립된 구조물에 추가의 공정을 진행하여 매립형 인쇄회로기판을 제작하는 모습을 나타낸 도면이다. 도3a는 도2g와 동일한 도면으로서, 본 발명에 따라 칩을 코어리스 캐리어에 매립한 후, 캐리어를 상하로 분리하여 형성한 기판 하나를 나타내고 있다. 도3b를 참조하면, 제1, 2층의 동박을 선택 식각하여 동박회로를 형성한 모습을 나타내고 있다.

도3c를 참조하면, 표면 동박(170a)(170b)을 선택적으로 식각하여 회로를 형성한 기판에 대해 절연층과 동박(180a)(180b)을 적층하여 적층기판을 형성한다. 이어서, 표면의 동박(180a)(180b)을 선택 식각하여 회로를 형성하고(도3d), 솔더레지스트(190a)(190b)를 도포함으로써 칩 실장을 위한 패드를 준비한다. 그리고나면, 기존의 방법대로 피니시 처리하여 추가로 기판 표면에 칩을 실장할 수 있도록 금도금, 은도금, 주석도금 또는 OSP 처리된 패드(200a)(200b)를 형성한다.

이때에, 도3e에 도시된 대로 매립된 부품(140a)이 기판의 중앙에 위치하고 있으므로, 기판 표면에 추가의 칩을 표면 실장하기 위하여 가열하더라도, 매립된 칩(140a)까지 열전달이 방지될 수 있으며 기판이 휘는 것을 방지하게 된다.

전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. 또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.

본 발명은 반도체 칩 패키지 기판에 적용할 수 있으며, 코어리스 캐리어를 사용함으로써 하나의 공정으로 두 개의 기판을 제작하여 패키지기판의 생산원가를 절감하는 특징이 있다. 또한, 칩을 매립한 후에도 기판이 휘지 않으므로 불량을 감소시키고 수율을 증대하는 효과가 있다.

100 : 본딩 시트
110a, 110b : 제1 물질층
120a, 120b : 제2 물질층
130a, 130b, 200a, 200b : 패드
140a, 140b : 부품
150a, 150b, 150c, 150d : 제1 절연층
160a, 160b : 제2 절연층
170a, 170b, 180a, 180b : 동박
190a, 190b : 솔더레지스트

Claims (4)

1. 매립형 인쇄회로기판을 제작하는 방법에 있어서,
   (a) 본딩 시트의 양면에 제1 물질층과, 제2 물질층을 차례로 적층하여 코어리스 캐리어를 형성하되, 상기 제1 물질층은 상기 제2 물질층과 접착되지 않는 물질로 구성하는 단계;
   (b) 코어리스 캐리어의 제2 물질층을 가공하여 패드를 형성하고, 매립하고자 하는 부품을 상기 패드 표면 위에 실장하는 단계;
   (c) 상기 부품이 실장된 코어리스 캐리어 위에 절연층과 동박을 적층하고 가압 라미네이트 하는 단계; 및
   (d) 상기 제1 물질층과 제2 물질층 사이에 공기가 유입되도록 절단함으로써, 상기 부품이 실장된 제2 물질층을 상기 제1 물질층과 본딩 시트로부터 분리하는 단계
   를 포함하는 매립형 인쇄회로기판 제조방법.
2. 제1항에 있어서, 상기 단계 (c)의 절연층은 수지, 경화된 수지, 수지를 차례로 적층하여 형성하는 것을 특징으로 하는 매립형 인쇄회로기판 제조방법.
3. 제1항에 있어서, 상기 단계 (c)의 절연층은 수지인 것을 특징으로 하는 매립형 인쇄회로기판 제조방법.
4. 제1항에 있어서, 상기 제1 물질층은 금속 또는 필름으로 형성하는 것을 특징으로 하는 매립형 인쇄회로기판 제조방법.

Images