JP2024036232A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2024036232A
JP2024036232A JP2022141050A JP2022141050A JP2024036232A JP 2024036232 A JP2024036232 A JP 2024036232A JP 2022141050 A JP2022141050 A JP 2022141050A JP 2022141050 A JP2022141050 A JP 2022141050A JP 2024036232 A JP2024036232 A JP 2024036232A
Authority
JP
Japan
Prior art keywords
wiring board
chip
solder
resist layer
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022141050A
Other languages
English (en)
Inventor
良樹 戸川
Yoshiki Togawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2022141050A priority Critical patent/JP2024036232A/ja
Publication of JP2024036232A publication Critical patent/JP2024036232A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】チップ部品の下面と基板の間のフラックスの残渣を除去することが困難であり、その対策が求められている。【解決手段】本開示の配線基板10は、複数のパッド14を有する導電層20と、前記導電層20を覆い、前記複数のパッド14に対応する複数の開口部13Aを有するソルダーレジスト層11と、前記複数の開口部13Aに含まれ、前記ソルダーレジスト層11の上面に重ねられるチップ部品100の1対の電極102を前記パッド14に半田接続するための複数のチップ接続用開口部13とを備え、前記パッド14のうち、前記チップ接続用開口部13内の半田付着面15の一部から前記ソルダーレジスト層11の外側まで突出し、前記チップ部品100の前記電極102と当接し得る電極当接部16を備える。【選択図】図1

Description

本開示は、配線基板に関する。
半田を用いてチップ部品を実装する配線基板が知られている(例えば、特許文献1参照)。このような配線基板においては、半田付け後に残ったフラックスは洗浄液で除去される。
特開2011-147982号公報(段落[0047]~[0056])
しかし、上述した従来の配線基板においては、チップ部品の下面と基板の間のフラックスの残渣を除去することが困難であり、その対策が求められている。
上記課題を解決するためになされた請求項1の発明は、複数のパッドを有する導電層と、前記導電層を覆い、前記複数のパッドに対応する複数の開口部を有するソルダーレジスト層と、前記複数の開口部に含まれ、前記ソルダーレジスト層の上面に重ねられるチップ部品の1対の電極を前記パッドに半田接続するための複数のチップ接続用開口部とを備える配線基板であって、前記パッドのうち、前記チップ接続用開口部内の半田付着面の一部から前記ソルダーレジスト層の外側まで突出し、前記チップ部品の前記電極と当接し得る電極当接部を備える。
本開示に係る配線基板及びチップ部品の断面図 配線基板及びチップ部品の斜視図 電極当接部の形成工程 チップ部品の実装工程
以下、図1から図4を参照して、本開示の一実施形態に係る配線基板10について説明する。配線基板10は、例えば、導電層20と絶縁層21とを複数積層した多層配線基板であって、その最外層にはソルダーレジスト層11が積層されている。ソルダーレジスト層11には、導電層20に形成される複数のパッド14に対応した複数の開口を備えており、開口からはパッド14が露出している。その複数の開口のうちの一部が、チップ部品100を実装するためのチップ接続用開口部13になっている。なお以下では、配線基板10のうちチップ部品100が実装される側を上方として説明する。
図2に示されるようにチップ接続用開口部13は、例えば正面視矩形状の開口であって、長手方向が対向するように一対並べられる。
チップ接続用開口部13に重ねられるチップ部品100は、例えばセラミックコンデンサであって、一方向に延びる直方体をなし、その長手方向の両端部が金属で覆われた一対の電極102になっている。なお、チップ部品100は、2つ以上の電極が備えられるチップ部品であればどんなものでもよく、例えば、抵抗、ダイオード、コイル等であってもよい。
そして、チップ接続用開口部13からは、パッド14が露出している。パッド14は、半田付着面15と電極当接部16とを備えている。半田付着面15は、ソルダーレジスト層11の上面と平行な平坦面になっている。
電極当接部16は、半田付着面15を基端にして、もう一端がソルダーレジスト層11の外側まで突出する突起になっている。電極当接部16は半田付着面15の短手方向の中央寄り位置に形成され、チップ接続用開口部13の長手方向に、チップ部品100の重なる領域に収まる範囲まで延びている。また、電極当接部16の一端は、ソルダーレジスト層11の上面と略平行な平坦面17になっている。
詳しくは後述するが、図1に示すように、チップ部品100は、電極当接部16に支持された状態で、半田41によって接続される。そして、チップ部品100の下面とソルダーレジスト層11の上面との間に隙間が形成される。
以下、本開示の配線基板10の製造方法について説明する。なお、配線基板10の製造方法のうち、ソルダーレジスト層11の下側のパッド14を含んだ導電層20の形成までは公知な方法で製造されるため、そこまでの説明は割愛し、電極当接部16の形成以降の配線基板10の製造方法について、図3を参照しつつ説明する。
(1)図3(A)に示すように、パッド14を含む導電層20が形成された後、その上面にめっきレジストでめっきレジスト層22が積層される。そのめっきレジスト層22のうち、パッド14の短手方向の中央位置と重なる部分には、長尺状のレジストパターン22Aが開口している。レジストパターン22Aは、パッド14の長手方向の幅の内側に収まるように延びている。
(2)電解めっき処理が行われると、レジストパターン22Aから露出するパッド14の上面からめっきレジスト層22の上面より上側まで電解めっき16Aが充填される。(図3のB参照)。
(3)めっきレジスト層22の上面から突出した電解めっき16Aが研磨される(図3のC参照)。
(4)レジスト剥離液によってめっきレジスト層22が除去されると、レジストパターン22Aの位置に、電極当接部16が形成される(図3のD参照)。
なお、電極当接部16の上端は研磨されなくてもよいが、本実施形態のように研磨されて平坦面17が形成されていれば、チップ部品100を重ねた際に安定しやすくなる。
以上が電極当接部16の形成方法の説明である。この後、導電層20上にソルダーレジスト層11が積層され、パッド14と対応する位置に、例えばレーザー加工やフォトリソグラフィ―処理等でチップ接続用開口部13が形成される。以上により、配線基板10が完成する。
配線基板10の製造方法の説明は以上である。ここで、パッド14から突出した電極当接部16に電極102が重ねられ、半田41によって接続されることで、チップ部品100が配線基板10上に実装される。チップ部品100の具体的な実装工程は、例えば図4に示す通りである。
(1)配線基板10の上面にメタルマスク40が重ねられる。メタルマスク40にはチップ接続用開口部13に対応する開口を含む複数の開口部13Aが備えられている(図4のA参照)。
(2)配線基板10が半田印刷機にセットされ、メタルマスク40上に、クリーム半田41Aが乗せられる。スキージ42がメタルマスク40の上面に当接した状態で、一端から他端へと動かされると、複数の開口部13Aからクリーム半田41Aが充填され、半田付着面15に密着する。そして、クリーム半田41によって電極当接部16の全体が覆われる(図4のB参照)。
(3)配線基板10からメタルマスク40が取り外された後、配線基板10がチップマウンタ―内に移され、クリーム半田41Aが印刷された場所にチップ部品100が乗せられる(図4のC参照)。
(4)配線基板10がリフロー炉に移され、クリーム半田41Aが加熱されると、粒状の半田が溶融するとともにフラックスが気化し、チップ部品100が沈み込んで電極102と電極当接部16とが当接する(図4のD参照)。
そして配線基板10が洗浄機に移され、スプレーによって洗浄液が吹き付けられる。洗浄液によってフラックス残渣が除去され、純水によって洗浄液が洗い流された後、温風で乾燥させられ、チップ部品100の実装工程が終了する。
本実施形態の配線基板10の実装工程の説明は以上である。本実施形態の配線基板10では電極当接部16により、チップ部品100とソルダーレジスト層11との間に隙間が形成されることで、両者間を洗浄液が通過しやすくなり、フラックスの残渣が洗浄により除去されやすくなる。さらに、洗浄液だけでなく、乾燥工程の温風も隙間を通り抜けやすくなっているため、より細部まで乾燥させることができる。
また、電極当接部16によって、チップ部品100がパッド14から離れた位置で支持されることで、チップ部品100がクリーム半田41Aに沈み込みすぎることを防げるため、チップ部品100に圧迫されたクリーム半田41がパッド14の外側に濡れ拡がってしまい、意図しないランドや部品と接続してしまうという不具合を抑制できる。
さらに、電極当接部16はパッド14の略中央に配置されているため、チップ接続用開口部13がクリーム半田41Aで満たされやすくなる上、クリーム半田41Aが溶融しても電極当接部16が露出しにくくなるので、チップ部品100とパッド14との電気的接続が安定する。
[他の実施形態]
(1)本実施形態のチップ接続用開口部13は正面視矩形状になっていたが、楕円形状など他のどんな形状になっていてもよい。
(2)電極当接部16は、例えば、チップ接続用開口部13の長手方向と直交する向きに延びる柱状であってもよいし、円柱状の突起などになっていてもよいが、本実施形態の構成であれば、チップ部品100の支持が安定する。
(3)電極当接部16は、銅ワイヤを用いたワイヤボンディング方式によって形成されてもよい。
(4)3つの電極が、本体部の両端とその中央部分に配置されているようなチップ部品100Aに本実施形態の技術が適用されてもよい。これであれば、3つの電極それぞれに対応するパッド14Aに電極当接部16が形成される。また、電極は3つ以上であってもよい。
(5)半田付けはリフロー方式によって行われたが、フロー方式によって行われてもよい。
(6)本開示の洗浄工程はスプレー方式で行われたが、洗浄液に浸して噴流や超音波を当てて洗浄する方法であってもよい。
(9)多層配線基板に限らず、片面基板や両面基板などに本開示の技術が適用されてもよい。
<付記>
以下、上記実施形態から抽出される特徴群について、必要に応じて効果等を示しつつ説明する。
[特徴1]
複数のパッドを有する導電層と、
前記導電層を覆い、前記複数のパッドに対応する複数の開口部を有するソルダーレジスト層と、
前記複数の開口部に含まれ、前記ソルダーレジスト層の上面に重ねられるチップ部品の1対の電極を前記パッドに半田接続するための複数のチップ接続用開口部とを備える配線基板であって、
前記パッドのうち、前記チップ接続用開口部内の半田付着面の一部から前記ソルダーレジスト層の外側まで突出し、前記チップ部品の前記電極と当接し得る電極当接部を備える。
これによれば、ソルダーレジスト層の外面から突出する電極当接部によってチップ部品が支持され、チップ部品とソルダーレジスト層との隙間が確保され、両者間のフラックスの残渣が洗浄により除去されやすくなる。
[特徴2]
特徴1に記載の配線基板であって、前記電極当接部は前記チップ接続用開口部の略中央に配置される。
これによれば、チップ接続用開口部が半田で満たされやすくなり、チップ部品とパッドとの電気的接続が安定する。
[特徴3]
特徴1に記載の配線基板であって、前記電極当接部は前記チップ接続用開口部に充填される半田によって全体を覆われる。
これによれば、チップ部品とパッドとの電気的接続が安定する。
[特徴4]
特徴1~3に記載の配線基板であって、前記電極が前記電極当接部に当接して、前記チップ部品と前記ソルダーレジスト層の表面との間に隙間を有する状態に実装されるチップ部品を備える。
これによれば、隙間をフラックスの洗浄液が通過しやすくなるため、フラックスの残渣が除去される。
なお、本明細書及び図面には、特許請求の範囲に含まれる技術の具体例が開示されているが、特許請求の範囲に記載の技術は、これら具体例に限定されるものではなく、具体例を様々に変形、変更したものも含み、また、具体例から一部を単独で取り出したものも含む。
10 配線基板
11 ソルダーレジスト層
13 チップ接続用開口部
13A 開口部
14 パッド
15 半田付着面
16 電極当接部
20 導電層
41 半田
41A クリーム半田
100 チップ部品
102 電極

Claims (4)

  1. 複数のパッドを有する導電層と、
    前記導電層を覆い、前記複数のパッドに対応する複数の開口部を有するソルダーレジスト層と、
    前記複数の開口部に含まれ、前記ソルダーレジスト層の上面に重ねられるチップ部品の1対の電極を前記パッドに半田接続するための複数のチップ接続用開口部とを備える配線基板であって、
    前記パッドのうち、前記チップ接続用開口部内の半田付着面の一部から前記ソルダーレジスト層の外側まで突出し、前記チップ部品の前記電極と当接し得る電極当接部を備える。
  2. 請求項1に記載の配線基板であって、前記電極当接部は前記チップ接続用開口部の略中央に配置される。
  3. 請求項1に記載の配線基板であって、前記電極当接部は前記チップ接続用開口部に充填される半田によって全体を覆われる。
  4. 請求項1~3に記載の配線基板であって、前記電極が前記電極当接部に当接して、前記チップ部品と前記ソルダーレジスト層の表面との間に隙間を有する状態に実装されるチップ部品を備える。
JP2022141050A 2022-09-05 2022-09-05 配線基板 Pending JP2024036232A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022141050A JP2024036232A (ja) 2022-09-05 2022-09-05 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022141050A JP2024036232A (ja) 2022-09-05 2022-09-05 配線基板

Publications (1)

Publication Number Publication Date
JP2024036232A true JP2024036232A (ja) 2024-03-15

Family

ID=90198306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022141050A Pending JP2024036232A (ja) 2022-09-05 2022-09-05 配線基板

Country Status (1)

Country Link
JP (1) JP2024036232A (ja)

Similar Documents

Publication Publication Date Title
US8338715B2 (en) PCB with soldering pad projections forming fillet solder joints and method of production thereof
JP4251458B2 (ja) チップ部品の実装方法及び回路基板
TW200906245A (en) Printed circuit board and manufacturing method thereof
JP2007214534A (ja) 導電構造を具備する回路基板の製造方法
JP2014504019A (ja) 絶縁された金属基板を有するプリント回路板
US8186043B2 (en) Method of manufacturing a circuit board
JP2006261598A (ja) シールドケースを有する電子部品
JP2024036232A (ja) 配線基板
JP2003188509A (ja) プリント配線基板
JP2517672B2 (ja) プリント配線基板の形成方法
JP4901332B2 (ja) フレキシブルプリント配線板
JP2024036231A (ja) 配線基板
JP2005032931A (ja) 回路基板、回路基板の製造方法及び電子回路装置
JP2830317B2 (ja) 表面実装用プリント配線板の製造方法
US8105644B2 (en) Manufacturing method of printed circuit board
JPH1079568A (ja) プリント配線板の製造方法
JP3527965B2 (ja) プリント配線板
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
JP2004327605A (ja) プリント基板の接続構造
JP2004207287A (ja) はんだ付け用ランド、プリント配線基板
JPH0348491A (ja) プリント配線基板
JP2001144399A (ja) 基板間接続部材、電子回路基板、電子回路装置及び電子回路装置の製造方法
JP2007019150A (ja) プリント配線板およびプリント回路板
JP2008130941A (ja) 基板実装方法
JP4457739B2 (ja) 電子部品およびその製造方法