JPH01273342A - 半導体パッケージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体パッケージ特にピングリッドアレイの
位置合わせに優れた構造に関するものである。

（従来の技術） 近年、半導体素子の高機能化に伴い素子から他の回路へ
の接続に使用される端子数が増加し、このような端子数
の多い半導体素子を配線板に実装するための工夫が要求
されてきている。

このような要求を満たすものの一つとして、絶縁板に植
え込んだ多数の接続用端子ピンと、半導体チップ上の端
子と電気的に接続されるランド部と、ランド部と接続用
端子ピンを接続するための配線導体とを有する半導体用
パッケージであるピングリッドアレイがある。

このピングリッドアレイは、他の半導体パッケージであ
るチップキャリアやフラットパック等がパンケージの周
囲のみに接続用端子を設けていることに比べ、面に端子
を設けているため接続のための面積を小さくできる。

また、配線板に実装するに際して、配線板の配線密度を
低下させないために、配線板の表面ではんだ等の接続が
できるピングリッドアレイが提案されている。

（発明が解決しようとする課題） このような配線板の表面で実装するピングリッドアレイ
では、接続用端子ピンを配線板の接続用スルーホールに
挿入するピングリフトアレイが接続のための位置決めを
その挿入と同時に行えるのに比べ、接続のための位置決
めは困難であり、また、位置決めができたことの確認を
接続作業の後に行わなければならないこと及び位置決め
から接続作業までの間にわずかの振動があってもその位
置が狂い易いことの問題があり、これを回避するには、
設備の振動を極力低減することや作業に非常な繊細な神
経を遣わなければならない等、量産に困難であった。

本発明は、このような問題を解決して、位置決めが容易
であり配線板の表面に実装できるピングリッドアレイの
構造を提供することができる。

（課題を解決するための手段） 本発明は、複数の端子ピン２をその一面に有する半導体
パッケージにおいて、その複数の端子ピン２との長さの
異なるピンｌを複数の端子ピン２と同じ面に設けたこと
を特徴とする半導体パンケージである。

本発明において使用できる半導体パッケージは、第１図
ａに示すように、ピングリッドアレイのようにパッケー
ジの一面に複数の端子ピン２を設けたものである。この
パンケージは、第１図すに半導体チップを搭載後の断面
を示すように、基板４に植え込んだ多数の接続用端子ピ
ン２と、半導体チップ上の端子１５と電気的に接続され
るランド部９と、ランド部９と接続用端子ピン２を接続
するための配線導体１６とを有する半導体用パッケージ
であり、基板４にはフェノール樹脂、ポリエステル樹脂
、エポキシ樹脂、ポリイミド樹脂、ポリテトラフルオロ
エチレン樹脂又はフッ素樹脂等のプラスチックスや、こ
れらのプラスチックスと紙、ガラス布、ガラス不織布、
クォーツ布又はケプラー布等からなる基材、又は、ポリ
エステルフィルム、ポリイミドフィルム又はフッ素樹脂
フィルム等を用いることができ、芯材として銅、鉄、ニ
ッケル、アルミニウムあるいはこれら各々の合金やこれ
らからなる合金等の金属板を用い前記絶縁材料で被覆し
たものを用いることもできる。

基板４に植え込んだ多数の接続用端子ピン２としては、
銅、鉄、ニッケル、アルミニウムあるいはこれら各々の
合金やこれらからなる合金等の金属端子ピンを用いるこ
とができ、これらの金属端子ピンに錫、はんだ又は金等
をめっきしたものでもよい。

半導体チップ上の端子１４と電気的に接続されるランド
部９と接続用端子ピン２を接続するための配線導体１６
は、予め基板４に銅、鉄、ニッケル、アルミニウムある
いはこれら各々の合金やこれらからなる合金等の箔を張
り合わせ必要な部分のみを残して他の部分を化学液によ
ってエツチング除去して形成したものを用いることがで
き、その他、銅、ニッケル等を基板４の必要な部分にの
み無電解めっきを用いて形成したものを用いることもで
きる。この場合に、銅を芯としそれを包む導体がニッケ
ルである配線導体を有する配線板を用いれば、配線導体
の密度が高くなってもデンドライト等の絶縁不良を起こ
さず、好ましい。

複数の端子ピン２との長さの異なるピン１は、金属、セ
ラミックス、プラスチックス、形状記憶作用を存する材
料又はこれらの組み合わせによる複合材料を用いること
ができる。このピン１に配線板上の導体と接続して導通
させる場合には、金属特に導電率の高い銅、銅合金、ア
ルミニウム等が好ましく、その他セラミックスやプラス
チックス等の絶縁材料を用いた場合にはその表面に金属
層を形成したものを用いてもよい。この場合に、必ずし
も複数の端子ピン２と同じ材質のものを用いる必要はな
い。形状記憶作用を有する材料を用いた場合は、はんだ
等接続作業する際に、作業条件によって記憶形状に戻り
半導体パッケージを固定するように加工を行っておくこ
とは、作業をより容易にするものとして好ましい。この
ピン１は、電気的接続をするものであれば固定と接続を
兼ねることができ好ましいが、特に電気的接続を行うも
のでなくとも使用できる。

このピン１の配置は、特に限定するものではないが、第
１図ａに示すように複数の端子ピン２が一定の間隔で配
置されている最も外側の隅に２本ないしは３本あれば、
その内側にある複数の端子ピン２の位置決めの精度をよ
り高くでき好ましい。

また、このピン１の長さ及び形状についても、特に限定
はしないが、長さは複数の端子ピン２より長くして配線
板に孔をあけピン１を導くようにすることが望ましく、
形状はその孔の形状に合わせることが望ましい。

（作用） 複数の端子ピン２をその一面に存する半導体パッケージ
において、その複数の端子ピン２との長さの異なるピン
１を複数の端子ピン２と同じ面に設けることにより、実
装する配線板にピン１と同数の孔をあけるか又はピン１
を固定する金具等の構造物を設ければ容易にその半導体
パンケージをその複数の端子ピン２と配線板上の導体を
電気的に接続するまでの間固定でき、接続後の位置がず
れない。

実施例１ 通常の配線板に用いる３５μｍの銅箔の片面に以下に示
す条件で酸化銅を形成する。

〔組成〕

ＮａＯＨ：　　　　　　　　　１５ｇ／ｌＮａ３　ＰＯ
４・１２Ｈｚ　Ｏ：　３０ｇ／ｎＮ　ａ　Ｃ１０ｚ　　
：　　　　　　　８０　ｇ　／　１純水：　　　　全量
で１１となる量 〔条件〕 液温度：　　　　　　　８５℃ 銅箔浸漬時間：　　　　１２０秒 酸化銅形成後、銅箔の酸化銅を形成した面を複数枚のガ
ラス布入りエボシキブリブレグＥ−６７（日立化成工業
株式会社、商品名）と接する様に配置して積層し加熱加
圧して積層体構造物とし、通常の配線板で使用されてい
るＮＣドリルマシンで格子状に２５６の貫通孔を設け、
塩化第２銅水溶液を用いて銅箔、および酸化銅を化学的
に除去する。

この積層板を、塩化パラジウムを含む活性化処理液に浸
漬して、その表面にめっき触媒を付着させ、ドライフィ
ルムレジストであるフォテック５Ｒ−３０００（日立化
成工業株式会社、商品名）を積層板に貼り合わせ、露光
、現像して、回路部以外の部分にめっきレジストを形成
した後、無電解ニッケルめっき液、ブルーシューマ（日
本カニゼン社、商品名）溶液に液温８０℃で５分間浸漬
し、引き続き、以下の無電解めっき液に２０時間浸漬す
る。

〔組成〕

Ｃｕ５Ｏａ　　・５Ｈｚ　Ｏ：　　　ｌＯｇ／Ｉ−ＥＤ
ＴＡ・４Ｎａ　：　　　　　４０ｇ／１３７％ＣＨ！　
Ｏ：　　　　　　３ｍＪ／ｆ〔条件〕 ｐＨ＝１２．３ めっき液温度＝７０に 無電解銅めっき後、塩化メチレン溶液に浸漬してめっき
レジストを除去し、塩酸クロム酸混液中に浸漬して積層
体の表面に付着していためっき触媒を除去する。

その後無電解ニッケルめっき液、シューマー５Ｂ−５５
−１（日本カニゼン社、商品名）に液温６５℃で１０分
間浸漬して無電解ニッケル層を形成し、ドライフィルム
レジストであるフォテック５Ｒ−１０００（日立化成工
業株式会社、商品）を積層板に貼り合わせ、露光、現像
して、所望部分に永久レジストを形成する。

このようにして作成した配線板を、半導体パッケージと
するために、第３図ａ　”’−ｃに示す構造のもので長
さ５．１ｍｍの接続端子ピンとして５２合金（Ｎ　ｉ　
５２％、Ｍｎ０．５％以下、残部Ｆｅ）に錫めっきした
ものを用い、端子数は２５３本とし、同じ材質で長さが
７．１ｍｍの端子ピンを３本として、いずれも、配線板
に圧入して固定した。

実施例２ 実施例１と同様の配線板を用いて、半導体パッケージと
するために、第３図ａ　”−ｃに示す構造のもので長さ
５．１ｍｍの接続端子ピンとして５２合金（Ｎ　ｉ　５
２％、Ｍｎ０．５％以下、残部Ｆｅ）に錫めっきしたも
のを用い、端子数は２５３本とし、直径がその端子と同
じエポキシ樹脂のピンで長さが７．１ｍｍの端子ピンを
３本として、接続端子ピンは圧入し、エポキシ樹脂のピ
ンは接着剤で固定した。

実施例３ 両面銅張ガラス布−エポキシ樹脂積層板（第２図ａ）で
あるＭＣＬ　　Ｅ−６７（日立化成工業株式会社、商品
名）に１２８の格子状の穴をＮＣドリルマシンであけ（
第２図ｂ）、無電解銅めっきで約１μｍの厚さに銅を析
出させた後ピロリン酸銅による電気めっきを行いスルー
ホールを形成しく第２図Ｃ）、必要な部分にエツチング
レジストを形成して回路とならない部分を塩化第２銅水
溶液を噴霧して除去しく第２図ｄ）、必要な部分を残し
てソルダレジストを形成しボンディイングのために金め
つきを行って配線板とした（第２図ｅ）。

この配線板を用いて、半導体パッケージとするために、
第３図ａ　”−’　ｃに示す構造のもので長さ５゜１ｍ
ｍの接Ｖｔ端子ピンとして５２合金（Ｎ　ｉ　５２％、
Ｍｎ０．５％以下、残部Ｆｅ）に錫めっきしたものを用
い、端子数は１２６本とし、直径がその端子と同じエポ
キシ樹脂のピンで長さが７．１ｍｍの端子ピンを２本と
して、接続端子ピンは圧入し、エポキシ樹脂のピンは接
着剤で固定した。

実施例４ 実施例３と同じようにして作成した配線板を用いて、半
導体パッケージとするために、第３図ａ〜Ｃに示す構造
のもので挨さ５．　１ｍｍの接続端子ピンとして５２合
金（Ｎ　ｉ　５２％、ＭｎＯ，５％以下、残部Ｆｅ）に
錫めっきしたものを用い、端子数は１２５本とし、同じ
材質で長さが７．１ｍｍの端子ピンを３本として、いず
れも、配線板に圧入して固定し、はんだ浴に浸漬してさ
らに固定を安定にするとともに、接続の信頼性を高くし
た。

比較例 実施例１と同様の配線板を用いて、半導体パッケージと
するために、第３図ａ　”−ｃに示す構造のもので長さ
５，１ｍｍの接続端子ピンとして５２合金（Ｎ　ｉ　５
２％、Ｍｎ０．５％以下、残部Ｆｅ）に錫めっきしたも
のを用い、端子数は２５６本とし、配線板に圧入して固
定した。

以上のようにして作成した半導体用パッケージに半導体
チップを搭載し、半導体チップの接続用端子と配線板の
ランドとをダイポンディングによって接続し、封止用樹
脂で半導体チップを封止して、ピングリッドアレイ半導
体とした。

これらの半導体を、他の部品とともに回路を構成するた
めの配線板に搭載するために、リフローはんだを用いた
。その結果、実施例のものは全て接続にミスがなかった
が、比較例のものはりフロー炉へ運搬するコンベアの上
で転倒するものもあり、満足に接続したものはなかった
。。

また、半導体パッケージとしての電気特性は、実施例と
比較例で特に異なるものはなかった。

（発明の効果） 以上に説明したように、本発明による半導体パンケージ
を用いて、以下の効果が達成できる。

＋１１　　パッケージの端子ピンが配線板のあけられた
大向に挿入されるので、その位置が固定され、実装作業
時に安定しているので、接続の信頼性が高い。

（２）半導体パッケージを搭載する配線板に、全ての端
子ピンを挿入しなくとも接続の信頼性が低下しないので
、容易に配線板の配線密度を高（でき、設計の自由度が
大きい。

また、本発明の他の効果として、半導体パッケージに高
密度の配線板を使用し、半導体パンケージ自体の機能を
高くすることを容易にすることもできる。

【図面の簡単な説明】

第１図ａは本発明の一実施例を示す斜視図、第１図すは
半導体チップを搭載したときの本発明の一実施例を示す
断面図、第１図Ｃは本発明の一実施例を示す上面図、第
２図ａ−ｗｇは本発明による半導体パンケージの製造工
程の一例を示す断面図、第３図ａは本発明に用いる端子
ピンを示す上面図、第３図すは本発明に用いる端子ピン
を示す側面図、第３図Ｃは本発明に用いる端子ピンを示
す側面図である。 符号の説明 １、ピン　　　　　　　２．端子ピン ３、半導体パッケージ　４．基板 ５、スルーホール　　　７．ソルダレジスト層９、ラン
ド部　　　　　１１．銅箔 １２、半導体チップ　　　１３．ボンディングリード１
４、半導体封止樹脂 代理人　弁理士　　廣　瀬　　章 （ａ） （ｂ） 第１図 因ぶごノイ争書（内容に変更なしン １６配線導体 （ｄ） （ｅ） 笛　　つ　　１コ 図面のぎ争書（内容に変更なし） （ａ） （ｂ）　　　　　　　　　　　　（ｃ）第３図 手　　続　　主甫　　正　　書　（自発）昭和０３年８
月２５日

Claims (1)

【特許請求の範囲】
1. １、複数の端子ピンをその一面に有する半導体パッケー
   ジにおいて、その複数の端子ピンとの長さの異なるピン
   をその複数の端子ピンと同じ面に設けたことを特徴とす
   る半導体パッケージ。