JP2008218907A - 回路基板及びパワーモジュール - Google Patents
回路基板及びパワーモジュール Download PDFInfo
- Publication number
- JP2008218907A JP2008218907A JP2007057548A JP2007057548A JP2008218907A JP 2008218907 A JP2008218907 A JP 2008218907A JP 2007057548 A JP2007057548 A JP 2007057548A JP 2007057548 A JP2007057548 A JP 2007057548A JP 2008218907 A JP2008218907 A JP 2008218907A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- insulating spacer
- conductive sheet
- heat conductive
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】この発明に係る回路基板1は、熱伝導シート2と、この熱伝導シート2の一面に設けられた電極3と、熱伝導シート2の他面に設けられたベース板4とを備えている。そして、例えばPPS樹脂、PBT等の熱可塑性樹脂で封止される回路基板1において、熱伝導シート2の前記一面の電極3を除く領域には、熱可塑性樹脂と接着する例えばガラスエポキシ基板で構成された絶縁スペーサー5が設けられている。
【選択図】図2
Description
また、この発明は、回路基板及びパワー半導体素子を樹脂で封止したパワーモジュールに関する。
そこで、これを防ぐために放熱を容易にする構造を採用し、パワーモジュールの温度上昇を抑制している。
樹脂封止の中には2種類あり、トランスファーモールド法とインジェクションモールド法である。トランスファーモールド法は一般に熱硬化性樹脂が用いられ、金型温度を約180℃まで上昇させて、温度を維持し硬化させるものである。この方法は熱硬化であるために成形時間が長く、製造に時間を要する。
熱硬化性樹脂の場合、エポキシ樹脂が用いられることが多く、回路基板との接着性は良い場合が多いが、エポキシ樹脂中のフィラー充填量が高い場合や、基板や電極の厚みなどの構成によっては熱硬化性樹脂でも接着性が悪い場合がある。具体的には、樹脂応力の差が発生し、その応力が密着力を上回った場合、樹脂と基板の界面で接着性が悪くなり剥離する場合があり、ヒートサイクル性に問題が発生し、接着性向上の改善策が必要になる。
しかし、熱可塑性樹脂は、一般的に回路基板との接着性が悪く、特に官能基を有しない熱可塑性樹脂の場合、回路基板の表面部材との間で化学結合することができないので、回路基板に対して接着性が悪い。そのため、回路基板の耐電圧性、耐湿性が劣る。
この問題に対しては、回路基板の裏面をダレ面とすることにより熱可塑性樹脂でモールド成形したときに、ダレ面の周辺部にモールド樹脂を回り込ませることで、回路基板とモールド樹脂との接着が強固になり、回路基板がモールド樹脂から離脱するのを防止する方法が提案されている(例えば、特許文献1参照)。
また、ダレ面の周辺部にモールド樹脂を回り込ませなければならず、パワーモジュール自体が大型化してしまうという問題点もあった。
また、この発明に係るパワーモジュールによれば、樹脂に対する回路基板の密着性が優れ、耐電圧特性、耐湿性が向上するとともに、小型化される。
実施の形態1.
図1はこの発明の実施の形態1における回路基板1の平面図、図2は図1のII−II線に沿った矢視断面図である。
絶縁スペーサー5の厚さと電極3の厚さとは同じ厚さである。
また、無機フィラーとしては、良熱伝導性のアルミナ、窒化ホウ素、窒化アルミニウム等が用いられる。また、無機フィラーは、一種類でも2種類以上充填してもよい。
電極3及びベース板4は、例えば銅等の導電性金属で構成されている。
また、絶縁スペーサー5は、例えば熱可塑性樹脂であるPPS(ポリフェニレンサルファンド)で構成されたモールド樹脂に対して優れた密着性を有するガラスエポキシ基板で構成されている。
なお、絶縁スペーサー5の材料として、絶縁性、及びモールド樹脂に対して優れた密着性を有する例えばポリイミド樹脂等を用いてもよい。
先ず、図3(A)に示すように、ベース板4に熱伝導シート2を配置し、圧力を加えながら接着させる。
次に、熱伝導シート2の上に、絶縁スペーサー5を配置し(図3(B))、引き続き電極3を配置する。
最後に、電極3及び絶縁スペーサー5に圧力をかけながら熱伝導シート2を高温で硬化させることで回路基板1を得ることができる(図3(C))。
なお、絶縁スペーサー5は、予め電極3が嵌入できる孔6が形成されている。この孔6は、均一な孔寸法が得やすい機械加工や金型打ち抜き加工が望ましい。
図4はこの発明の実施の形態2における回路基板60を示す断面図である。
この実施の形態の回路基板60では、絶縁スペーサー61bは、予め電極3が嵌入できる孔6が形成されたガラスエポキシ基板12の最表面に半硬化プリプレグ層13c(半硬化のガラスエポキシ基板)が形成されている。
他の構成は、実施の形態1と同じである。
先ず、図5(A)に示すように、ベース板4に熱伝導シート2を配置し、圧力を加えながら接着させる。
次に、熱伝導シート2に、ガラスエポキシ基板12を配置し(図5(B))、引き続き孔6に電極3をはめ込んで配置する。
その後、電極3及びガラスエポキシ基板12に圧力をかけながら熱伝導シート2を高温で硬化させる(図5(C))。
さらに、ガラスエポキシ基板12上にプリプレグ層13aを配置し、ガラスエポキシ基板12とプリプレグ層13aとから構成された未硬化絶縁スペーサー61aを形成する(図5(D))。
最後に、未硬化絶縁スペーサー61aに低温度、低圧力をかけて、プリプレグ層13aを半硬化プリプレグ層13cにすることで、図4に示す、表面に半硬化プリプレグ層13cを有する絶縁スペーサー61bが形成される。
この実施の形態の回路基板60によれば、モールド樹脂で封止される前の段階では、最表面の半硬化プリプレグ層13cは半硬化の状態で形成されており、封止樹脂との接着界面に半硬化プリプレグ層13cを構成させることができる。その結果、モールド樹脂と絶縁スペーサー60との接着性が向上し、回路基板60の耐電圧特性、耐湿性が向上する。
なお、未硬化絶縁スペーサー61aは、熱硬化処理されることで、プリプレグ層13aが完全に硬化される前の半硬化プリプレグ層13cを有する絶縁スペーサー61bとなり、その後モールド樹脂で封止された後では、半硬化プリプレグ層13cは、ガラスエポキシ基板12と一体化された硬化層となる。
図6はこの発明の実施の形態3における回路基板70を示す断面図である。
この実施の形態の回路基板70の絶縁スペーサー101では、ガラスエポキシ基板12の表面にシランカップリング剤71の処理など、密着性向上効果のある処理が施されている。他の構成は、実施の形態1と同じである。
ガラスエポキシ基板12の表面に化学的な密着性向上の効果のあるシランカップリング剤71の処理を施すことにより、封止樹脂との接着性を向上させることができる。
シランカップリング剤71は、例えばKBM603(信越化学工業株式会社製)等を使用することができる。
図7はこの発明の実施の形態4における回路基板10を示す断面図である。
この実施の形態の回路基板10では、絶縁スペーサー11bは、ガラスエポキシ基板12、硬化層13b及びガラスエポキシ基板12の3層構造の積層体である。
ここで、硬化層13bは、プリプレグ層13aが熱硬化処理され、完全に硬化されたプリプレグの硬化層をいう。
他の構成は、実施の形態1と同じである。
先ず、図8(A)に示すように、ベース板4に熱伝導シート2を配置し、圧力を加えながら接着させる。
次に、熱伝導シート2に、ガラスエポキシ基板12、プリプレグ層13a及びガラスエポキシ基板12の3層構造の積層体からなる未硬化絶縁スペーサー11aを配置し(図8(B))、引き続き孔6に電極3をはめ込み、配置する(図8(C))。
最後に、電極3及び未硬化絶縁スペーサー11aに圧力をかけながら熱伝導シート2を高温で硬化させることで、図7に示す回路基板10を得ることができる。
また、モールド樹脂は、熱伝導シート2と接触することはなく、絶縁スペーサー11bに対する接着性が確保され、回路基板10の耐電圧特性、耐湿性が向上する。
なお、図9に示す回路基板80のように、絶縁スペーサー81は、硬化層13b及びガラスエポキシ基板12の2層構成の積層体であってもよい。
また、熱伝導シート2を高温で硬化させる際、プリプレグ層13aが接しているために、絶縁スペーサー81と熱伝導シート2の接着力を向上させることができる。
また、モールド樹脂は、熱伝導シート2と接触することはなく、絶縁スペーサー81に対する接着性が確保され、回路基板80の耐電圧特性、耐湿性が向上する。
図10はこの発明の実施の形態5における回路基板90を示す断面図である。
この実施の形態の回路基板90では、絶縁スペーサー91は、実施の形態4で示した、ガラスエポキシ基板12、硬化層13b及びガラスエポキシ基板12の3層構造の最表面に半硬化プリプレグ層13cが形成されている。
他の構成は、実施の形態1と同じである。
この実施の形態の回路基板90によれば、モールド樹脂で封止される前の段階では、最表面の半硬化プリプレグ層13cは半硬化の状態で形成されており、封止樹脂との接着界面に半硬化の樹脂を構成させることができる。その結果、モールド樹脂と絶縁スペーサー91との接着性が向上し、回路基板90の耐電圧特性、耐湿性が向上する。
図11はこの発明の実施の形態6における回路基板20を示す断面図である。
この実施の形態の回路基板20では、絶縁スペーサー21は、ガラスエポキシ基板12、硬化層13b及びガラスエポキシ基板12の3層構造の積層体の表面に、エンボス加工した表面加工フィルム22が形成されている。
なお、表面加工フィルム22については、粗化処理されたものであればよく、エンボス加工に限定されない。
図12はこの発明の実施の形態7における回路基板30を示す断面図である。
この実施の形態の回路基板30では、実施の形態6の回路基板20と比較して、絶縁スペーサー31の高さが、プレス圧力と、電極3と絶縁スペーサー31との熱膨張率差とを利用して電極3の高さよりも高い。
なお、絶縁スペーサー31と電極3との高さの違いは、初期厚みを調整することでも可能である。
他の構成は、実施の形態6と同じである。
図13(A)〜図13(C)はこの実施の形態8における回路基板40の製造手順を示す図である。
この実施の形態の回路基板40では、図13(A)に示すように、ベース板4に熱伝導シート2を配置し圧力をかけながら接着させる。次に、電極3及び未硬化絶縁スペーサー11aに圧力及び温度を加えて予め一体化されたブロックを、熱伝導シート2上に配置し、圧力をかけながら熱伝導シート2を高温で硬化させることにより、プリプレグ層13aが硬化層13bになった絶縁スペーサー11bを有する回路基板40を得る(図13(B)、図13(C))。
図14はこの発明の実施の形態9におけるパワーモジュール50を示す断面図である。
この実施の形態のパワーモジュール50は、図7に示された実施の形態4の回路基板10と、電極3上にはんだ51を用いて接着されたパワー半導体素子52と、パワー半導体素子52と電極3とをはんだ51を用いて電気的に接続したリード線54と、電極3にはんだ51を用いて接続されたリードフレーム53と、回路基板10、パワー半導体素子52及びリード線54を封止したPPS(ポリフェニレンサルファイド)からなる熱可塑性樹脂のモールド樹脂55とを備えている。
また、この実施の形態のパワーモジュール50では、ベース板4の反熱伝導シート2側にヒートスプレッダ56が接続されている。このヒートスプレッダ56は、金属製の放熱構造を有するものである。
また、PPS樹脂に限定されるものではなく、例えばPBT(ポリブチレンテレフタレート)やLCP(液晶ポリマー)等の熱可塑性樹脂を用いてもよい。
また、上記特許文献1に記載のパワーモジュールと比較して、モールド樹脂の容量が小さくなり、小型化される。
なお、上記実施の形態9のモールド樹脂55は、熱可塑性樹脂に限定されるものではなく、例えば、熱硬化性樹脂であるエポキシ樹脂を用いてもよい。特に、実施の形態1に示した絶縁スペーサー5は、熱硬化性樹脂であるエポキシ樹脂に対して優れた接着性を有するガラスエポキシ基板で構成されているので、エポキシ樹脂に対する接着性が確保され、電極3間の耐絶縁性が向上し、耐電圧特性、耐湿性が向上する。
実施の形態1に関する回路基板1の一例として、ベース板4、電極3には銅を用いた。ベース板4及び電極3は、ぞれぞれの表面が熱伝導シート2との密着性向上のため、表面にエッチングによって凹凸面を形成したCZ処理を施したものを使用した。
ベース板4上に35mm×45mmにカットした熱伝導シート2を載置し、100kg/cm2(100℃,15分加熱)で真空プレスすることによって熱伝導シート2をベース板4に接着させた。
次に、絶縁スペーサー5、絶縁スペーサー5の孔6に嵌入した電極3をそれぞれ熱伝導シート2上に載置し、さらに200kg/cm2(100℃,15分加熱後に、引き続き180℃,30分加熱の条件下)でプレスすることで回路基板1を得た。
熱伝導シート2には、フィラーとして窒化ホウ素と窒化アルミニウムの混合系で充填量が65vol%のエポキシ樹脂を用いた。真空プレス後の熱伝導シート2の厚さは約150μmであった。フィラーの径は、熱伝導シート2の最終的な厚さ以下の径の1〜100μmであることが好ましい。
実施の形態2に関する回路基板60の一例として、実施例1と同様の工程及び条件で回路基板1を得た後、ガラスエポキシ基板12と同形状の(電極形状を打ち抜きした)プレス後の仕上がり厚み0.1mmのプリプレグ層13aをガラスエポキシ基板12上に配置し、20kg/cm2(100℃,15分)で接着させ、ガラスエポキシ基板12上に半硬化プリプレグ層13cを有する絶縁スペーサー61bを備えた回路基板60を得た。
実施の形態4に関する回路基板10の一例として、熱伝導シート2上に、プレス後の仕上がり層厚が0.2mmのガラスエポキシ基板12で、プレス後の仕上がり層厚が0.1mmのプリプレグ層13aを挟んだ未硬化絶縁スペーサー11aと、0.5mm厚の電極3とを載置し、高温度のもと、同時にプレスし、硬化層13bを有する絶縁スペーサー11bを備えた回路基板10を得た。
他の製造工程、条件は、実施例1の工程、条件と同じである。
実施の形態5に関する回路基板90の一例として、熱伝導シート2上に、プレス後の仕上がり層厚が0.2mmのガラスエポキシ基板12で、プレス後の仕上がり層厚が0.1mmのプリプレグ層13を挟んだ積層体と、0.5mm厚の電極3とを載置し、高温度のもと、同時にプレスした。その後、積層体と同形状の(電極形状を打ち抜きした)プレス後仕上がり厚み0.1mmのプリプレグ層13aを積層体上に置き、20kg/cm2(100℃,15分)で接着させて、最表面に半硬化プリプレグ層13cを有する絶縁スペーサー91を備えた回路基板90を得た。
他の製造工程、条件は、実施例1の工程、条件と同じである。
実施の形態6に関する回路基板20の一例として、熱伝導シート2上に、層厚が0.2mmのガラスエポキシ層12で、層厚0.06mmのプリプレグ層13aを挟み、さらに最表面に層厚0.05mmの表面加工フィルム22(0.05mm)を載置した未硬化絶縁スペーサーと、0.5mm厚の電極3とを載置し、高温度のもと、同時にプレスすることで、硬化層13bを有する絶縁スペーサー21を備えた回路基板20を得た。
他の製造工程、条件は、実施例1の工程、条件と同じである。
実施の形態7に関する回路基板30の一例として、熱伝導シート2上に、プレス後の層厚が0.2mmのガラスエポキシ基板12で、層厚0.10mmのプリプレグ層13aを挟み、さらに最表面に層厚0.05mmの表面加工フィルム22(0.05mm)を重ねた未硬化絶縁スペーサーと、0.5mm厚の電極3とを載置し、高温度のもと、同時にプレスすることで、硬化層13bを有する絶縁スペーサー31を備えた回路基板30を得た。
この回路基板30では、回路基板30の表面には凹凸形状の段差が生じるが、プレス工程では、プレス時に段差を吸収するクッション紙を介して絶縁スペーサー31及び電極3に圧力が加わるようになっており、熱伝導シート2の全面により均等の圧力が加わるようになっている。
他の製造工程、条件は、実施例1の工程、条件と同じである。
実施の形態8に関する回路基板40の一例として、電極3と未硬化絶縁スペーサー11aとを予め一体化したブロックを用いた例を示す。
一体化するために、未硬化絶縁スペーサー11aにはプレス後の厚さが0.2mmのガラスエポキシ基板12を2枚とその間にプリプレグ層13aを1枚(プレス後仕上がり膜厚0.1mm)を配置し、絶縁スペーサー0.5mm厚に電極3をはめこみ、20kg/cm2で180℃,30分(室温まで戻してから圧力を開放する)加熱プレスを行った。ベース板4に35mm×45mmにカットした熱伝導シート2を置き、100kg/cm2(100℃,15分加熱)で真空プレスすることによって熱伝導シート2をベース板4に接着させた。
次に、電極3と未硬化絶縁スペーサー11aを一体化したブロック絶縁スペーサー11bを熱伝導シート2上に載置し、さらに200kg/cm2(100℃,15分加熱後、引き続き180℃,30分加熱の条件下)でプレスすることで、回路基板40を得た。
実施の形態9に関するパワーモジュール50の一例として、実施例3で得られた回路基板10を用いて作製したパワーモジュール50の実施例について述べる。
回路基板10の電極3上に、パワー半導体素子52及びリードフレーム53をはんだ51を用いて接着し、その後PPSを金型内に射出してモールド樹脂55を成形してパワーモジュール50を得た。PPSは樹脂注入部であるゲートから注入されて、注入ノズル先端温度は310度、金型温度は150℃設定、圧力は40MPa条件下で行った。
そして、回路基板1におけるベース板4と熱伝導シート2、電極3と熱伝導シート2、絶縁スペーサー5とモールド樹脂55とのそれぞれの界面での剥離を超音波探傷測定で確認したところ、剥離は認められず放熱性を維持することができ、高容量化が可能となり、優れた耐電圧特性を有するパワーモジュール50であることが確認された。
Claims (10)
- 熱伝導シートと、
この熱伝導シートの一面に設けられた電極と、
前記熱伝導シートの他面に設けられたベース板とを備え、
樹脂で封止される回路基板において、
前記熱伝導シートの前記一面の前記電極を除く領域には、前記樹脂と接着する絶縁スペーサーが設けられていることを特徴とする回路基板。 - 前記絶縁スペーサーは、ガラスエポキシ基板で構成されていることを特徴とする請求項1に記載の回路基板。
- 前記絶縁スペーサーは、ガラスエポキシ基板の表面に半硬化プリプレグ層が形成されていることを特徴とする請求項1に記載の回路基板。
- 前記絶縁スペーサーは、ガラスエポキシ基板の表面がシランカップリング剤処理されていることを特徴とする請求項1に記載の回路基板。
- 前記絶縁スペーサーは、ガラスエポキシ基板とプリプレグの硬化層とが積層された積層体であることを特徴とする請求項1に記載の回路基板。
- 前記絶縁スペーサーは、ガラスエポキシ基板とプリプレグの硬化層とが積層された積層体の表面に半硬化プリプレグ層が形成されていることを特徴とする請求項1に記載の回路基板。
- 前記絶縁スペーサーは、ガラスエポキシ基板とプリプレグの硬化層とが積層された積層体の表面に粗化処理された表面加工フィルムが形成されていることを特徴とする請求項1に記載の回路基板。
- 前記絶縁スペーサーと前記電極とは、同一厚さであることを特徴とする請求項1〜7の何れか1項に記載の回路基板。
- 前記絶縁スペーサーの厚みは、前記電極の厚みよりも厚いことを特徴とする請求項1〜7の何れか1項に記載の回路基板。
- 請求項1〜9の何れか1項に記載の回路基板と、
前記電極上に設けられたパワー半導体素子と、
前記回路基板及び前記パワー半導体素子を封止した前記樹脂とを備えたことを特徴とするパワーモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007057548A JP4842177B2 (ja) | 2007-03-07 | 2007-03-07 | 回路基板及びパワーモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007057548A JP4842177B2 (ja) | 2007-03-07 | 2007-03-07 | 回路基板及びパワーモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008218907A true JP2008218907A (ja) | 2008-09-18 |
JP4842177B2 JP4842177B2 (ja) | 2011-12-21 |
Family
ID=39838550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007057548A Expired - Fee Related JP4842177B2 (ja) | 2007-03-07 | 2007-03-07 | 回路基板及びパワーモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4842177B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011060800A (ja) * | 2009-09-07 | 2011-03-24 | Shin Kobe Electric Mach Co Ltd | 樹脂成形体 |
JP5669917B1 (ja) * | 2013-11-01 | 2015-02-18 | 三菱電機株式会社 | 電源装置 |
JP2020191372A (ja) * | 2019-05-21 | 2020-11-26 | 日本発條株式会社 | 樹脂モールド回路体、金型、製造方法、及び回路基板 |
JP7451827B2 (ja) | 2022-03-30 | 2024-03-18 | デンカ株式会社 | 回路基板の製造方法及び回路基板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63260198A (ja) * | 1987-04-17 | 1988-10-27 | 古河電気工業株式会社 | 多層回路板の製造方法 |
JP2001024081A (ja) * | 1999-07-08 | 2001-01-26 | Toshiba Corp | 導電基体及びその製造方法 |
JP2002170911A (ja) * | 2000-09-22 | 2002-06-14 | Matsushita Electric Ind Co Ltd | 熱伝導基板およびそれを用いた半導体モジュール |
JP2004319644A (ja) * | 2003-04-14 | 2004-11-11 | Sumitomo Metal Electronics Devices Inc | 高放熱型プラスチックパッケージ及びその製造方法 |
JP2005347354A (ja) * | 2004-05-31 | 2005-12-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
-
2007
- 2007-03-07 JP JP2007057548A patent/JP4842177B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63260198A (ja) * | 1987-04-17 | 1988-10-27 | 古河電気工業株式会社 | 多層回路板の製造方法 |
JP2001024081A (ja) * | 1999-07-08 | 2001-01-26 | Toshiba Corp | 導電基体及びその製造方法 |
JP2002170911A (ja) * | 2000-09-22 | 2002-06-14 | Matsushita Electric Ind Co Ltd | 熱伝導基板およびそれを用いた半導体モジュール |
JP2004319644A (ja) * | 2003-04-14 | 2004-11-11 | Sumitomo Metal Electronics Devices Inc | 高放熱型プラスチックパッケージ及びその製造方法 |
JP2005347354A (ja) * | 2004-05-31 | 2005-12-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011060800A (ja) * | 2009-09-07 | 2011-03-24 | Shin Kobe Electric Mach Co Ltd | 樹脂成形体 |
JP5669917B1 (ja) * | 2013-11-01 | 2015-02-18 | 三菱電機株式会社 | 電源装置 |
JP2020191372A (ja) * | 2019-05-21 | 2020-11-26 | 日本発條株式会社 | 樹脂モールド回路体、金型、製造方法、及び回路基板 |
JP7374613B2 (ja) | 2019-05-21 | 2023-11-07 | 日本発條株式会社 | 樹脂モールド回路体、金型、製造方法、及び回路基板 |
JP7451827B2 (ja) | 2022-03-30 | 2024-03-18 | デンカ株式会社 | 回路基板の製造方法及び回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JP4842177B2 (ja) | 2011-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10125826A (ja) | 半導体装置及びその製法 | |
JP4545022B2 (ja) | 回路装置およびその製造方法 | |
JP2004165281A (ja) | モールド樹脂封止型パワー半導体装置及びその製造方法 | |
JP5983249B2 (ja) | 半導体モジュールの製造方法 | |
JP2015220341A (ja) | 金属ベース基板、パワーモジュール、および金属ベース基板の製造方法 | |
JP4842177B2 (ja) | 回路基板及びパワーモジュール | |
JP2010192591A (ja) | 電力用半導体装置とその製造方法 | |
JP2015165545A (ja) | パワーモジュールとその製造方法 | |
WO2011077781A1 (ja) | 半導体装置及びその製造方法 | |
JP5895549B2 (ja) | 半導体装置及びその製造方法 | |
JP2003249510A (ja) | 半導体封止方法 | |
JP6116416B2 (ja) | パワーモジュールの製造方法 | |
JP2008181922A (ja) | 熱伝導基板、その製造方法および熱伝導基板を用いた半導体装置 | |
JP2020047763A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4010860B2 (ja) | 混成集積回路装置およびその製造方法 | |
JP5849935B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5146358B2 (ja) | 電子装置 | |
JP2010141158A (ja) | 電子装置 | |
JP5091532B2 (ja) | 半導体装置およびその製造方法ならびに製造装置 | |
JP2007015325A (ja) | 熱伝導性基板の成型方法 | |
JP7463909B2 (ja) | 半導体装置及びその製造方法 | |
JP2002270744A (ja) | リードフレームおよびその製造方法、ならびに熱伝導性基板の製造方法 | |
JP3985558B2 (ja) | 熱伝導性基板の製造方法 | |
JP2002335056A (ja) | 金属ベース基板及びその製造方法 | |
JPH09223760A (ja) | 半導体装置およびそれに用いる多層リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111005 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |