KR20050025859A - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20050025859A
KR20050025859A KR1020030062816A KR20030062816A KR20050025859A KR 20050025859 A KR20050025859 A KR 20050025859A KR 1020030062816 A KR1020030062816 A KR 1020030062816A KR 20030062816 A KR20030062816 A KR 20030062816A KR 20050025859 A KR20050025859 A KR 20050025859A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
pattern
photosensitive insulating
circuit board
Prior art date
Application number
KR1020030062816A
Other languages
English (en)
Other versions
KR101063608B1 (ko
Inventor
이상민
이성규
한준욱
황정호
양유석
어태식
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030062816A priority Critical patent/KR101063608B1/ko
Publication of KR20050025859A publication Critical patent/KR20050025859A/ko
Application granted granted Critical
Publication of KR101063608B1 publication Critical patent/KR101063608B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것이다. 본 발명은 도체인 중심층(20)의 상하면에 감광성절연층(25)을 형성하는 단계와, 상기 중심층(20) 상의 감광성절연층(25)을 선택적으로 제거하고 감광성절연층(25)이 제거된 위치에 도금공정을 통해 패턴(30)을 형성하는 단계와, 상기 감광성절연층(25)의 표면에 별도의 감광성절연층(35)과 박리부재(36)를 차례로 적층하는 단계와, 상기 감광성절연층(35)과 박리부재(36)를 선택적으로 제거하고 제거된 부분에 연결돌기(40)를 형성하는 단계와, 상기 중심층(20)을 제거하여 중심층(20)의 상하면에 구비된 것을 상기 중심층(20)과 접촉하고 있던 면중 적어도 하나가 외부로 노출되게 적층하고 적어도 일측 표면에 금속층(50)이 있도록 함께 적층하는 단계와, 상기 금속층(50)을 선택적으로 제거하여 패턴(50')을 형성하는 단계를 포함하여 구성된다. 이와 같은 본 발명에 의하면 패턴이 미세하게 형성될 수 있고 다층의 인쇄회로기판을 보다 신속하게 제조할 수 있게 된다.

Description

인쇄회로기판의 제조방법{A PCB making method}
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 보다 미세한 회로패턴을 형성할 수 있으면서도 인쇄회로기판의 생산성을 높일 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
도 1a에서 도 1j에는 종래 기술에 의한 인쇄회로기판의 제조방법이 도시되어 있다.
먼저 도 1a에 도시된 바와 같이, 중간에 절연재(11)가 구비되고 상하면이 동박(12,12')으로 덮혀진 모재(10)를 적당한 형상과 면적으로 재단한다. 도면에서는 도시의 편의를 위해 몇개의 통홀(through hole)(13)을 형성할 수 있을 정도의 크기로 재단한 것을 보이고 있다.
다음으로 상기 모재(10)에 통홀(13)을 천공하는 작업을 한다. 즉 도 1b에 도시된 바와 같이, 모재(10)를 상하로 관통하도록 드릴이나 레이저를 이용하여 통홀(13)을 천공한다. 이와 같은 통홀(13)은 회로설계에 따라 다양한 크기 및 개수로 형성된다.
상기와 같이 통홀(13)을 천공한 후에는 구리도금층(14)을 형성한다. 상기 구리도금층(14)은 상기 모재(10)의 상하면 뿐만 아니라 상기 통홀(13) 내부에도 형성된다. 따라서 상기 통홀(13)에 형성된 구리도금층(14)에 의해 상기 상하층의 동박(12,12')이 전기적으로 연결된다. 이와 같은 상태가 도 1c에 도시되어 있다.
그리고는 상기 모재(10)에 에칭레지스트(etching resist)(15)를 도포하여 아래에서 설명될 에칭공정에서 동박(12,12')이 제거되는 것을 방지한다. 즉 도 1d에 도시된 바와 같이, 에칭레지스트(15)를 모재(10)에 고르게 도포한다.
다음으로는 상기 에칭레지스트(15)에 노광하는 공정을 수행한다. 노광공정에서는 모재(10)의 표면에 노광마스크(16)를 적층한 후, 자외선을 조사하여 선택적으로 노광되게 한다. 이때 상기 노광마스크(16)의 빗금친 부분은 자외선이 투과하지 못하고 이외 부분은 자외선이 투과하여 자외선이 모재(10) 표면의 에칭레지스트(15)에 조사된다. 이와 같이 노광이 이루어지는 과정이 도 1e에 도시되어 있다.
현상공정을 진행하여 노광된 부분의 에칭레지스트(15)를 제거하여 상기 구리도금층(14)이 선택적으로 노출되게 한다. 이때 자외선이 조사된 부분의 에칭레지스트(15)는 제거되어 구리도금층(14)이 노출되고, 조사되지 않은 부분의 에칭레지스트(15)는 남아있게 되어 구리도금층(14)은 에칭레지스트(15)에 의해 노출되지 않은 상태로 된다. 이와 같은 상태가 도 1f에 도시되어 있다.
그리고, 다음으로는 에칭공정을 수행한다. 에칭공정을 통해 상기 선택적으로 노출되어 있는 구리도금층(14)과 이에 대응되는 동박(12,12')을 제거한다.(도 1g 참고) 에칭공정이 완료되고 나면 남아있는 상기 에칭레지스트(15)를 제거한다. 상기 에칭레지스트(15)가 제거되고 상기 절연재(11)의 표면에 남은 것이 회로패턴(17)이다.(도 1h 참고)
다음으로는 상기 통홀(13)과 회로패턴(17)의 사이 영역에 레진(resin)(18)을 채운다.(Resin plugging) 그리고 최종적으로 만들어지는 인쇄회로기판(20)에서 일정영역의 회로패턴(17)은 외부와의 전기적 연결을 위한 연결패드(pad)(19)로 이용되고 상기 연결패드(19)를 제외한 부분에 포토레지스트(photo resist)(19')를 도포한다. 이와 같은 상태가 도 1i에 도시되어 있다.
그리고, 상기 연결패드(19) 부분에 금도금층(19a)을 형성한다. 상기 금도금층(19a)은 상기 연결패드(19)에 골드와이어(gold wire)를 연결하거나 솔더볼(solder ball)을 형성시에 보다 확실하게 접착될 수 있도록 한다.(도 1j 참고)
한편, 근래에는 플립칩 패키지(Flip chip package) 또는 CSP(Chip scale package)등과 같이 그 크기가 반도체칩과 거의 동일한 인쇄회로기판이 요구되고 있으며, 인쇄회로기판은 반도체칩이 점점 고밀도화 됨에 따라 연결패드의 수도 급격하게 증가되고, 이에 따라 반도체칩과의 신호전달을 위해 동일 면적에 많은 회로패턴을 형성하기 위해 회로패턴의 폭 및 두께가 미세화되고 회로패턴간의 간격도 미세화되고 있다.
도 2에는 회로패턴(17)사이의 간격인 피치가 미세하고, 회로패턴(17) 자체도 미세하게 형성되는 인쇄회로기판(20')이 도시되어 있다. 이와 같은 경우에 상기 포토레지스트(19')를 인접한 상기 회로패턴(17)간의 공간 부분에 채우는 것이 어렵다. 이는 상기 회로패턴(17)사이의 피치가 작아 포토레지스트(19')가 회로패턴(17)사이에 정확하게 채워지지 않기 때문이다.
상기한 바와 같은 종래 기술에서는 다음과 같은 문제점이 있다.
먼저, 에칭법을 사용하여 회로패턴(17)이나 연결패드(19) 등을 형성하게 되면, 도 3에 도시된 바와 같이 회로패턴(17)이나 연결패드(19)의 단면이 정확하게 4각형으로 되지 않고 상단의 폭이 상대적으로 좁고, 하단의 폭이 상대적으로 넓은 사다리꼴 형상으로 된다. 이는 표면에서부터 에칭액이 침투함에 따라 상단은 하단보다 에칭액에 노출되는 시간이 길게 되어 상단이 상대적으로 더 제거되어 발생되는 현상이다. 따라서 회로패턴(17) 또는 연결패드(19)의 두께와 폭을 미세하게 형성하는 데에는 한계가 있다. 이와 같이 연결패드(19)의 단면이 사다리꼴 형상으로 형성되면 연결패드(19)의 상면 표면적이 상대적으로 작아지게 되어 골드와이어나 솔더볼의 부착이 어렵게 된다.
그리고, 회로패턴(17)과 연결패드(19) 등을 먼저 형성하고 레진(18)이나 솔더레지스트(19')를 도포하게 되면 돌출형성되어 있는 회로패턴(17)과 연결패드(19)의 존재에 의해 솔더레지스트(19')의 표면 평탄도가 떨어지게 된다. 이와 같이 표면평탄도가 떨어지면 솔더레지스트(19')가 열충격에 의해 크랙이 발생할 가능성이 커지고 인쇄회로기판(20,20')에 반도체칩을 실장하고 몰딩할 때, 몰딩컴파운드의 흐름이 좋지 않게 된다.
한편, 도 2의 인쇄회로기판(20')에서는 연결패드(19)의 노출된 3면 모두에 구리도금층(14)과 금도금층(19a)이 형성되어지므로, 금도금영역이 상대적으로 넓고 연결패드(19)의 양측면의 하부로 금도금층(19a)이 길게 늘어지게 되어 인접한 연결패드(19)사이의 절연에 많은 문제가 발생하게 되며, 측면에 형성되는 구리도금층(14)과 금도금층(19a)의 두께를 고려하면 피치를 미세하게 하는 것이 어렵게 된다.
따라서 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 보다 미세한 회로패턴을 형성할 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 다층 인쇄회로기판을 보다 높은 생산성으로 제조하도록 하는 것이다.
본 발명의 다른 목적은 인쇄회로기판의 표면평탄도를 높이는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 도체인 중심층의 상하면에 감광성절연층을 형성하는 단계와, 상기 중심층 상의 감광성절연층을 선택적으로 제거하고 감광성절연층이 제거된 위치에 도금공정을 통해 패턴을 형성하는 단계와, 상기 감광성절연층의 표면에 별도의 감광성절연층과 박리부재를 차례로 적층하는 단계와, 상기 감광성절연층과 박리부재를 선택적으로 제거하고 제거된 부분에 연결돌기를 형성하는 단계와, 상기 중심층을 제거하여 중심층의 상하면에 구비된 것을 상기 중심층과 접촉하고 있던 면중 적어도 하나가 외부로 노출되게 적층하고 적어도 일측 표면에 금속층이 있도록 함께 적층하는 단계와, 상기 금속층을 선택적으로 제거하여 패턴을 형성하는 단계를 포함하여 구성된다.
상기 중심층에서 분리된 것을 적층하는 단계에서는 상기 금속층이 일측 표면을 형성하고 타측 표면이 상기 중심층과 접촉하고 있던 면중 하나가 형성하도록 일체로 프레스되어 적층된다.
본 발명의 다른 특징에 따르면, 본 발명은 도체인 중심층의 상하면에 감광성절연층을 형성하는 단계와, 상기 중심층 상의 감광성절연층을 선택적으로 제거하고 감광성절연층이 제거된 위치에 도금공정을 통해 패턴을 형성하는 단계와, 상기 감광성절연층의 표면에 별도의 감광성절연층과 박리부재를 차례로 적층하는 단계와, 상기 감광성절연층과 박리부재를 선택적으로 제거하고 제거된 부분에 연결돌기를 형성하는 단계와, 상기 연결돌기가 돌출된 표면에 금속층을 적층하고 선택적으로 제거하여 패턴을 형성하는 단계와, 상기 중심층을 분리하여 중심층의 상하면에 구비된 것을 분리하는 단계를 포함하여 구성된다.
상기 중심층과 감광성절연층과의 사이에는 이형층이 더 구비된다.
감광성 절연층을 제거하여 도금층을 형성하는 단계에서는 상기 도체인 중심층을 통해 전원을 공급한다.
상기 연결돌기는 도금공정을 통해 형성된다.
상기 금속층을 선택적으로 제거하여 패턴을 형성하는 단계에서는 상기 패턴의 사이 공간에 절연물질을 채워 절연층을 형성한다.
최외층에 형성된 패턴중 외부와의 연결을 위한 것의 표면에는 금도금층이 더 형성된다.
이와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법에 의하면 상대적으로 미세한 패턴을 구비하는 인쇄회로기판을 제조할 수 있으며, 인쇄회로기판의 생산성이 크게 향상되는 이점이 있다.
이하 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다
도 4에는 본 발명의 바람직한 실시예의 인쇄회로기판의 제조방법이 순차적으로 도시되어 있다.
이에 따르면, 인쇄회로기판의 제조를 위한 모재는 소정의 면적을 가지는 판상의 중심층(20)의 표면에 감광성절연층(25)을 구비한다. 상기 중심층(20)은 도금공정시에 전원의 공급을 위해 도체로 만들어진다. 상기 감광성절연층(25)은 노광과 현상등의 공정을 통해 선택적으로 제거될 수 있는 것이다. 상기 감광성절연층(25)과 중심층(20)의 사이에는 이형층(22)이 구비된다. 이형층(22)은 중심층(20)과 감광성절연층(25)의 분리를 보다 용이하게 하기 위한 것으로, 유기물질이나 동박을 사용할 수 있다. 이와 같은 구성이 도 4a에 도시되어 있다.
상기 감광성절연층(25)은 예를 들면, 노광, 현상 등의 공정을 통해 선택적으로 제거된다. 상기 감광성절연층(25)이 선택적으로 제거된 부분을 패턴윈도우(27)라고 한다. 이와 같은 상태가 도 4b에 도시되어 있다.
다음으로, 상기 패턴윈도우(27)의 내부에는 패턴(30)이 형성된다. 상기 패턴(30)은 도금공정을 통해 형성된다. 상기 패턴(30)의 형성을 위한 도금공정에서는 상기 중심층(20)을 통해서 전원이 공급된다. 이와 같이 패턴(30)이 패턴윈도우(27)에 형성된 상태가 도 4c에 도시되어 있다.
상기 패턴(30)의 형성후에는, 상기 패턴(30)이 노출되는 감광성절연층(25)의 표면에 별도의 감광성절연층(35)을 형성한다. 그리고, 상기 감광성절연층(35) 상에는 박리부재(36)를 적층한다. 상기 박리부재(36)의 예로서 드라이필름을 들 수 있다. 이와 같은 상태가 도 4d에 도시되어 있다.
다음으로, 상기 감광성절연층(35)과 박리부재(36)를 동시에 선택적으로 제거하여 패턴윈도우(37)를 형성한다. 상기 패턴윈도우(37)를 형성하는 방법에는 다양한 것이 있을 수 있으며, 예를 들면 노광과 현상등의 공정이 있다. 상기 패턴윈도우(37)를 통해서는 상기 감광성절연층(25)이나 패턴(30)이 노출된다. 이와 같이 패턴윈도우(37)가 형성된 상태가 도 4e에 도시되어 있다.
상기 패턴윈도우(37)를 형성한 후에는 도금공정을 통해 상기 패턴윈도우(37)에 연결돌기(40)를 형성한다. 상기 연결돌기(40)는 상기 박리부재(36)의 표면과 동일한 높이로 형성되는 것이 바람직한데, 적어도 상기 감광성절연층(25)보다는 더 돌출되게 형성되어야 한다. 이와 같은 상태가 도 4f에 도시되어 있다.
다음으로, 상기 박리부재(36)를 각각 분리하여 상기 연결돌기(40)의 선단이 외부로 노출되게 한다. 이와 같은 상태가 도 4g에 도시되어 있다. 상기 연결돌기(40)는 나중에 상기 감광성절연층(35)의 상하면에 구비되는 패턴(30,50')을 전기적으로 연결하는 역할을 한다.
이제, 상기 중심층(20)을 분리하여 중심층(20)의 양면에 구비된 것을 적층하는 과정을 진행한다. 상기 중심층(20)과 감광성절연층(25)의 사이에 구비되는 이형층(22)을 이용하여 중심층(20)을 분리하여 제거한다. 이와 같이 중심층(20)을 분리하여 제거한 후, 중심층(20)의 상면에 있던 것을 상대적으로 하부에 놓고, 중심층(20)의 하면에 있던 것을 상대적으로 상부에 놓는다. 이와 같은 상태가 도 4h에 도시되어 있다.
그리고, 상기 중심층(20)의 하면에 있던 것의 상부에 금속층(50)을 위치시킨다. 이때, 상기 중심층(20)과 접하고 있던 면중 적어도 하나는 외부로 드러나도록 되어야 한다. 본 실시예에서는 중심층(20)의 상면(도면 기준)과 접하던 것을 최하부에 위치시켜 외부로 드러나도록 하고 있다. 상기와 같은 배치상태에서 이들이 서로 접착되게 가압하면 도 4i에 도시된 상태가 된다.
다음으로, 상기 금속층(50)을 선택적으로 제거하여 패턴(50')을 형성한다. 상기 패턴(50')은 예를 들면, 노광, 현상 및 에칭 등의 공정을 통해 이루어질 수 있다. 이와 같은 상태가 도 4j에 도시되어 있다. 여기서 도면부호 52는 패턴(50')사이의 공간을 의미한다.
상기 패턴사이의 공간(52)에는 절연층(57)이 채워진다. 상기 절연층(57)을 채운 후에는 표면의 평탄도를 높이기 위해 상기 절연층(57)이 구비되는 쪽의 표면을 연마하는 것이 바람직하다. 이때, 상기 절연층(57)이 구비되는 반대쪽의 표면은 상기 중심층(20)과 접하고 있던 부분이어서 평탄도가 어느 정도 확보될 수 있어 별도의 연마는 필요없다.
다음으로는 인쇄회로기판의 표면으로 노출되는 패턴(30,50')중 외부와의 연결을 위한 부분에 금도금층(60)을 형성한다. 상기 금도금층(60)은 외부와의 전기적 연결이 보다 확실하게 되도록 하기 위한 것이다. 이와 같은 공정 후에는 인쇄회로기판의 완성을 위한 마무리 공정이 수행된다.
한편, 도 4에는 다층으로 된 인쇄회로기판을 제조하는 공정이 도시되어 있는데, 도 5에는 2층으로 된 인쇄회로기판을 제조하는 공정이 도시되어 있다. 여기서는 도 4g에 도시된 상태에서, 상기 연결돌기(40)에 금속층(150)을 가압하여 부착한다. 즉, 중심층(20)을 중심으로 그 양측 표면에 돌출되어 있는 연결돌기(40)에 금속층(150)이 부착되게 한다. 이와 같은 상태가 도 5a에 도시되어 있다.
그리고, 상기 금속층(150)을 선택적으로 제거하여 패턴(150')을 형성한다.(도 5b 참고) 상기 패턴(150')을 형성한 후에는, 상기 패턴(150') 사이의 공간(152)에 절연층(157)을 형성하고, 패턴(150')중 외부와의 연결을 위한 부분에 금도금층(160)을 형성한다. 이와 같은 상태가 도 5c에 도시되어 있다.
다음으로는, 상기 중심층(20)의 상부의 것과 하부의 것을 분리하게 된다. 이와 같은 상태가 도 5d에 도시되어 있다. 여기서 상기 분리되어 만들어진 인쇄회로기판의 표면에는 이후의 공정, 예를 들면 표면에 노출된 패턴(150')을 보호와 절연을 위한 포토레지스트의 도포 등을 진행하여 인쇄회로기판의 제조를 완료한다.
이하 상기한 바와 같은 구성을 가지는 본 발명에 의한 인쇄회로기판의 제조방법의 작용을 상세하게 설명한다.
본 발명에서는 인쇄회로기판을 제조함에 있어서, 금도금층(60,160)이 형성되어야 하는 패턴(30,50',150')이 금도금층(60,160')의 형성전에 그 상면만이 외부로 노출된다. 즉, 금도금층(60,160')이 패턴(30,50',150')의 상면에만 형성되도록 공정이 진행된다.
따라서, 상기 금도금층(60,160')이 형성되는 두께의 2배만큼의 여유가 패턴(30,50',150')의 사이에 생기게 된다. 다시 말하면, 그 만큼 패턴(30,50',150')을 더 많이 밀집되게 그리고 미세하게 형성할 수 있게 되는 것이다.
그리고, 인쇄회로기판의 제조공정중에서 먼저 감광성절연층(25)에 패턴윈도우(27)를 형성하고, 상기 패턴윈도우(27)에 도체인 중심층(20)을 이용하여 도금을 수행하여 패턴(30)을 형성한다. 따라서, 이와 같은 과정에서 상기 감광성절연층(25)의 평탄화를 위한 연마작업을 수행하지 않아도 되므로 본 발명을 이용하여 상대적으로 박판인 인쇄회로기판의 제조도 가능하게 된다.
한편, 본 발명에서는 중심층(20)에 부착되어 있던 부분이 인쇄회로기판의 일측 표면을 형성하게 된다. 따라서, 인쇄회로기판 일측 표면의 평탄도를 일정 이상으로 유지하기 위한 노력이 필요없게 된다.
또한, 본 발명에서는 원통형의 연결돌기(40)를 사용하여 상하층의 패턴을 연결하는 방식에서 중심층(20)의 양면에 형성된 것을 적층하여 다층의 인쇄회로기판을 형성할 수 있게 된다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법에서는 외부와의 연결을 위한 패턴중 금도금층이 형성되는 부분이 상면만 외부로 노출되게 공정이 진행되므로 패턴의 양측면에 금도금층이 형성되지 않게 되므로 전체적으로 패턴을 미세화하고 패턴의 밀집도를 높일 수 있는 효과가 있다.
그리고, 본 발명에서는 인쇄회로기판의 제조공정중에서 먼저 감광성절연층에 패턴윈도우를 형성하고, 이에 도체인 중심층을 이용하여 도금을 수행하여 패턴을 형성하므로, 상기 감광성절연층의 평탄화를 위한 연마작업을 수행하지 않아도 되므로 인쇄회로기판의 제조작업성이 높아지고 상대적으로 박판인 인쇄회로기판의 제조도 가능하게 되는 효과도 있다.
한편, 본 발명에서는 중심층에 부착되어 있던 부분이 인쇄회로기판의 일측 표면을 형성하게 된다. 따라서, 인쇄회로기판 일측 표면의 평탄도가 일정 이상의 값으로 유지된다. 그리고, 다른 면의 경우에도 금속층을 가압하여 접착하여 패턴을 형성하므로 상대적으로 평탄도를 높게 유지할 수 있어 이후의 작업에서 몰딩컴파운드의 흐름이 좋아지는 등 제품의 불량 발생을 최소화할 수 있게 된다.
또한, 본 발명에서는 원통형의 연결돌기를 사용하여 상하층의 패턴을 연결하는 방식에서 중심층의 양면에 형성된 것을 가압하여 적층하여 다층의 인쇄회로기판을 형성할 수 있게 된다. 따라서, 다층의 인쇄회로기판을 보다 신속하게 제조할 수 있게 되는 효과가 있다.
도 1a에서 도 1j는 종래 기술에서 통홀의 내부를 도금함에 의해 상하층을 연결하여 인쇄회로기판을 제조하는 과정을 순차적으로 보인 작업공정도.
도 2는 종래 기술에 의한 인쇄회로기판의 요부 구성을 보인 사시도.
도 3은 종래 기술에 의한 인쇄회로기판의 본딩패드의 구성을 보인 단면도.
도 4는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 보인 작업공정도.
도 5는 본 발명의 다른 실시예를 보인 작업공정도.
* 도면의 주요 부분에 대한 부호의 설명 *
20: 중심층 22: 이형층
25: 감광성절연층 27: 패턴윈도우
30: 패턴 35: 감광성절연층
37: 박리부재 40: 연결돌기
50: 금속층 50': 패턴
57: 절연층 60: 금도금층
150: 금속층 150': 패턴
157: 절연층 160: 금도금층

Claims (8)

  1. 도체인 중심층의 상하면에 감광성절연층을 형성하는 단계와,
    상기 중심층 상의 감광성절연층을 선택적으로 제거하고 감광성절연층이 제거된 위치에 도금공정을 통해 패턴을 형성하는 단계와,
    상기 감광성절연층의 표면에 별도의 감광성절연층과 박리부재를 차례로 적층하는 단계와,
    상기 감광성절연층과 박리부재를 선택적으로 제거하고 제거된 부분에 연결돌기를 형성하는 단계와,
    상기 중심층을 제거하여 중심층의 상하면에 구비된 것을 상기 중심층과 접촉하고 있던 면중 적어도 하나가 외부로 노출되게 적층하고 적어도 일측 표면에 금속층이 있도록 함께 적층하는 단계와,
    상기 금속층을 선택적으로 제거하여 패턴을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서, 상기 중심층에서 분리된 것을 적층하는 단계에서는 상기 금속층이 일측 표면을 형성하고 타측 표면이 상기 중심층과 접촉하고 있던 면중 하나가 형성하도록 일체로 프레스되어 적층됨을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 도체인 중심층의 상하면에 감광성절연층을 형성하는 단계와,
    상기 중심층 상의 감광성절연층을 선택적으로 제거하고 감광성절연층이 제거된 위치에 도금공정을 통해 패턴을 형성하는 단계와,
    상기 감광성절연층의 표면에 별도의 감광성절연층과 박리부재를 차례로 적층하는 단계와,
    상기 감광성절연층과 박리부재를 선택적으로 제거하고 제거된 부분에 연결돌기를 형성하는 단계와,
    상기 연결돌기가 돌출된 표면에 금속층을 적층하고 선택적으로 제거하여 패턴을 형성하는 단계와,
    상기 중심층을 분리하여 중심층의 상하면에 구비된 것을 분리하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 중심층과 감광성절연층과의 사이에는 이형층이 더 구비됨을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 감광성 절연층을 제거하여 도금층을 형성하는 단계에서는 상기 도체인 중심층을 통해 전원을 공급함을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 연결돌기는 도금공정을 통해 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 금속층을 선택적으로 제거하여 패턴을 형성하는 단계에서는 상기 패턴의 사이 공간에 절연물질을 채워 절연층을 형성함을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 최외층에 형성된 패턴중 외부와의 연결을 위한 것의 표면에는 금도금층이 더 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020030062816A 2003-09-08 2003-09-08 인쇄회로기판 및 그의 제조방법 KR101063608B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030062816A KR101063608B1 (ko) 2003-09-08 2003-09-08 인쇄회로기판 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030062816A KR101063608B1 (ko) 2003-09-08 2003-09-08 인쇄회로기판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20050025859A true KR20050025859A (ko) 2005-03-14
KR101063608B1 KR101063608B1 (ko) 2011-09-07

Family

ID=37384008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030062816A KR101063608B1 (ko) 2003-09-08 2003-09-08 인쇄회로기판 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101063608B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704915B1 (ko) * 2005-09-15 2007-04-09 삼성전기주식회사 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법
KR20170028710A (ko) 2015-09-04 2017-03-14 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101416042B1 (ko) * 2012-08-31 2014-07-08 주식회사 심텍 인쇄회로기판 및 이의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4854845B2 (ja) * 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
JP2003200535A (ja) * 2001-10-25 2003-07-15 Matsushita Electric Ind Co Ltd プリプレグおよび回路基板、ならびにそれらの製造方法
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704915B1 (ko) * 2005-09-15 2007-04-09 삼성전기주식회사 미세 패턴을 가지는 인쇄회로기판 및 그 제조방법
KR20170028710A (ko) 2015-09-04 2017-03-14 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR101063608B1 (ko) 2011-09-07

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US7256495B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US7030500B2 (en) Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same
US8067695B2 (en) Wiring board and method of manufacturing the same
US7838982B2 (en) Semiconductor package having connecting bumps
US6872590B2 (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
US7726016B2 (en) Manufacturing method of printed circuit board
JP4651597B2 (ja) 半導体パッケージ基板
US20100139962A1 (en) Wiring board and method of manufacturing the same
TWI513379B (zh) 內埋元件的基板結構與其製造方法
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
US20120011716A1 (en) Method of manufacturing printed circuit board including outmost fine circuit pattern
JP4648277B2 (ja) キャビティを備えた基板の製造方法
JP2004207745A (ja) ボールグリッドアレイ基板及びその作製方法
KR100487812B1 (ko) 인쇄회로기판의 미세회로패턴 제조방법
KR101063608B1 (ko) 인쇄회로기판 및 그의 제조방법
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
KR100630913B1 (ko) 인쇄회로기판의 제조방법
JP2000340708A (ja) 多層配線基板及びその製造方法並びに半導体装置
KR101865123B1 (ko) 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
KR20210070439A (ko) 딥 캐비티 구조의 다층 인쇄회로기판 및 그 제조 방법과, 그 반도체 패키지
KR100425728B1 (ko) 인쇄회로기판의 홀 충진방법 및 그 장치 및인쇄회로기판의 제조방법
KR100942820B1 (ko) 도금 인입선이 없는 반도체 패키지 기판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150806

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 9