CN103887179A - 引线框架加工方法 - Google Patents

引线框架加工方法 Download PDF

Info

Publication number
CN103887179A
CN103887179A CN201210557505.9A CN201210557505A CN103887179A CN 103887179 A CN103887179 A CN 103887179A CN 201210557505 A CN201210557505 A CN 201210557505A CN 103887179 A CN103887179 A CN 103887179A
Authority
CN
China
Prior art keywords
conductive layer
layer
conductive
hole
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210557505.9A
Other languages
English (en)
Other versions
CN103887179B (zh
Inventor
陈冲
刘德波
孔令文
彭勤卫
杨志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN201210557505.9A priority Critical patent/CN103887179B/zh
Publication of CN103887179A publication Critical patent/CN103887179A/zh
Application granted granted Critical
Publication of CN103887179B publication Critical patent/CN103887179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明实施例公开了一种引线框架加工方法,可包括:在载体材料的第一面上加工出第一导电层;在第一导电层上设置介质层;在介质层上钻出贯通至第一导电层的若干个孔;在钻出了若干个孔的介质层上贴第一膜;对第一膜进行曝光显影处理以露出孔;在孔内填充导电物质;去除载体材料;在第一导电层上加工出线路图形。本发明实施例提供的技术方案有利于提高引线框架的制作精度。

Description

引线框架加工方法
技术领域
本发明涉及电路板加工制造技术领域,具体涉及引线框架加工方法。
背景技术
引线框架作为集成电路的芯片载体,是一种借助于键合材料(金丝、铝丝或铜丝)实现芯片内部电路引出端与外引线的电气连接,形成电气回路的关键结构件。其中,引线框架起到了和外部导线连接的桥梁作用,目前绝大部分的半导体集成芯片中都需要使用引线框架,引线框架是电子信息产业中重要的基础器件。
当前,传统引线框架生产工艺为冲制型和刻蚀型两大类,目前以冲制型生产为主流。例如二极管、三极管的引线框架有几百个品种,其中的绝大部分为冲制型生产工艺。集成电路所用引线框架,冲制工艺可对100针脚(pin)以下的品种进行量产,可满足多种塑料封装形式的使用需要。刻蚀型引线框架主要应用于新品开发和引线节距在0.65mm以下的框架生产,可生产170pin-230pin左右的引线框架。
传统冲制型和刻蚀型工艺在制作精度方面受限,在一些更高要求的场景下已经难以满足需要。
发明内容
本发明实施例提供一种引线框架加工方法,以期进一步提高引线框架的制作精度。
本发明第一方面提供一种引线框架加工方法,可包括:
在载体材料的第一面上加工出第一导电层;
在所述第一导电层上设置介质层;
在所述介质层上钻出贯通至所述第一导电层的若干个孔;
在所述孔内填充导电物质以形成引线框架的层间互联;
去除所述载体材料;
在所述第一导电层上加工出线路图形。
可选的,所述在所述孔内填充导电物质之前还包括:
在钻出了所述若干个孔的所述介质层上贴第一膜;
对所述第一膜进行曝光显影处理以露出所述孔。
可选的,所述在钻出了所述若干个孔的所述介质层上贴第一膜之前,或者所述在所述孔内填充导电物质之前,还包括:通过化学镀或溅射在所述若干个孔的孔壁上形成第一金属种子层。
可选的,所述第一金属种子层包括:镍、铁、铜和钛的至少一种。
可选的,在所述孔内填充导电物质以形成引线框架的层间互联包括:通过电镀和/或化学镀在所述孔内填满导电物质以形成引线框架的层间互联。
可选的,所述第一导电层的厚度为2~5微米。
可选的,所述在所述第一导电层上设置介质层之前还包括:
在所述第一导电层上贴第二膜;
对所述第二膜进行曝光显影处理以露出孔加工区;
通过电镀和/或化学镀增厚所述孔加工区的导电物质。
可选的,所述通过电镀和/或化学镀增厚所述孔加工区的导电物质,包括:
通过电镀和/或化学镀增厚所述孔加工区的导电物质5~8微米。
可选的,所述在所述介质层上钻出贯通至所述第一导电层的若干个孔,包括:通过激光钻孔在所述介质层上钻出贯通至所述第一导电层的若干个孔。
可选的,所述在载体材料的第一面上加工出第一导电层,包括:通过化学镀或溅射在载体材料的第一面上形成第一导电层;
或者,
第一导电层包括第二金属种子层和第一子导电层,所述在载体材料的第一面上加工出第一导电层,包括:通过化学镀或溅射在载体材料的第一面上形成第二金属种子层;在所述第二金属种子层上加工出第一子导电层。
由上可见,在本发明实施例提供的引线框架加工方案中,在载体材料的第一面上加工出第一导电层;在第一导电层上设置介质层;在介质层上钻出贯通至第一导电层的若干个孔;在该若干个孔内填充导电物质以形成引线框架的层间互联;去除载体材料;在第一导电层上加工出线路图形。其中,本发明实施例方案中引线框架的形成方式是先形成介质层,再形成层间互联,之后形成表面线路图形,并且表面线路图形和层间互联都可以线路加工方式来形成,且是利用第一导电层作为参照,在介质层上钻出贯通至第一导电层的若干个孔,这样在有利于控制加工精确度,进而有利于提高引线框架的制作精度和降低成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供一种引线框架加工方法的流程示意图;
图2~图15为本发明实施例提供的引线框架加工示意图。
具体实施方式
本发明实施例提供一种引线框架加工方法,以期进一步提高引线框架的制作精度。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明引线框架加工方法的一个实施例,其中,在载体材料的第一面上加工出第一导电层;在第一导电层上设置介质层;在上述介质层上钻出贯通至第一导电层的若干个孔;在上述若干个孔内填充导电物质以形成引线框架的层间互联;去除上述载体材料;在第一导电层上加工出线路图形。
请参见图1,图1为本发明实施例提供的一种引线框架加工方法的流程示意图。如图1所示,本发明实施例提供的一种引线框架加工方法可以包括以下内容:
101、在载体材料的第一面上加工出第一导电层。
在本发明的一些实施例中,可通过化学镀和/或电镀在载体材料的第一面上加工出第一导电层。
在本发明的另一些实施例中,若第一导电层包括第二金属种子层和第一子导电层,则在载体材料的第一面上加工出第一导电层可以包括:通过化学镀或溅射在载体材料的第一面上形成第二金属种子层,通过化学镀和/或电镀在第二金属种子层上加工出第一子导电层。其中第二金属种子层可包括镍、铁、铜和钛中的至少一种,当然,第二金属种子层也可包括其它金属。其中,第一子导电层可包括:锡、镍和铜中的至少一种,当然,第一子导电层也可包括其它金属。
在本发明的一些实施例中,第二金属种子层的作用之一是为了导电以实现电镀,第二金属种子层的特点可以是,具备与载体材料(如聚对苯二甲酸类塑料膜等等)的合适的结合状态,其结合状态既要满足后面的加工需要而不容易分离,又要满足最后容易与载体材料的剥离撕掉。第一子导电层的作用之一是可作为后续钻孔的参照,以防止钻孔过深而钻透。
其中,第一导电层的厚度例如为2~5微米或其它厚度,例如第二导电层的厚度为2微米、2.5微米、3微米、3.5微米、4微米、6微米、8微米或10微米或12微米或其它厚度。
其中,第二金属种子层可包括:锡、镍、铁、铜和钛中的至少一种,当然第二金属种子层也可包括其它金属。
102、在第一导电层上设置介质层。
在本发明一些实施例中,可第一导电层上涂敷一层介质层,并可在一定温度下烘烤一定时间以半固化或固化介质层,以形成引线框架的介质层。其中介质层可以是环氧树脂、酚醛树脂、聚酰亚胺、氰酸酯和双马来酰亚胺-三嗪树脂中的至少一种等,当然介质层也可包括其它绝缘介质。
其中,在第一导电层上涂敷一层介质层的方式可包括:滚涂、喷涂、丝网印刷或帘涂等等。
103、在上述介质层上钻出贯通至第一导电层的若干个孔。
在本发明的一些实施例中,在第一导电层上设置介质层之前,可在第一导电层上贴第二膜;对第二膜进行曝光显影处理以露出孔加工区;通过电镀和/或化学镀增厚上述孔加工区的导电物质。举例来说,可通过电镀和/或化学镀增厚上述孔加工区的导电物质5~8微米,这样可能在第一导电层的孔加工区形成导电物质凸台,该导电物质凸台的作用之一是可作为后续钻孔参照,以防止钻孔过深而钻透。
在本发明一些实施例中,可通过激光钻孔(或其它钻孔方式)在介质层上钻出贯通至第一导电层的若干个孔。
104、在上述孔内填充导电物质以形成引线框架的层间互联。
在本发明的一些实施例中,在上述孔内填充导电物质之前还包括:在钻出了若干个孔的上述介质层上贴第一膜;对第一膜进行曝光显影处理以露出上述孔。
在本发明的一些实施例中,在钻出了上述若干个孔的上述介质层上贴第一膜之前,或者上述在上述孔内填充导电物质之前,还包括:通过化学镀或溅射在上述若干个孔的孔壁上形成第一金属种子层。
在本发明的一些实施例中,可通过电镀和/或化学镀(或其它方式)在上述孔内填满导电物质。可以理解的是,通过电镀和/或化学镀方式在上述孔内填满导电物质,以形成引线框架的层间互联,这样有利于很好的控制层间互联的形成精度,较现有技术在精度方面有很大提高。
当然,在本发明的另一些实施例中,在上述介质层上钻出贯通至第一导电层的若干个孔之后,可不执行在钻出了上述若干个孔的上述介质层上贴第一膜;对第一膜进行曝光显影处理以露出上述孔的步骤,而可直接通过电镀或化学镀或其它方式在上述孔内填满导电物质,或可在通过化学镀或溅射在钻出的若干个孔的孔壁(同时还可能在介质层)上形成第二金属种子层之后,直接通过电镀或化学镀或其它方式在上述孔内填满导电物质,之后如果介质层表面不平整,且需要进行平整度处理,则可通过打磨或微蚀等方式将介质层表面平整并去除介质层上非孔区域的导电物质。
105、去除上述载体材料。
其中,载体材料可以是金属或非金属,载体材料例如为热塑性聚酯。
106、在第一导电层上加工出线路图形。
在实际应用中,可通过加成法、半加成法或减成法等多种方式在第一导电层上加工出线路图形。
在本发明的一些实施例中,可在第一导电层上贴膜;对该膜进行曝光显影处理以露出线路图形区域;通过电镀和/或化学镀在露出的上述线路图形区域形成线路图形。当然亦可通过其它方式第一导电层上形成线路图形。
在本发明的一些实施例中,还可去掉线路图形上的干膜或保护膜等。
为便于更好的理解和实施本发明实施例的上述方案,下面结合附图进行应用场景举例。
请一并参见图2~图15,其中,图2~图15为本发明实施例提供的一种引线框架加工示意图。
其中,图2示出一种载体材料201。图3示出在载体材料201上通过化学镀或溅射形成第一导电层202。第一导电层202可包括:锡、镍和铜中的至少一种,当然第一导电层202也可包括其它金属。
在本发明的一些实施例中,第一导电层202的作用之一是为了导电以实现电镀,第一导电层202的特点可以是,具备与载体材料(例如聚对苯二甲酸类塑料膜等)的合适的结合状态,其结合状态既要满足后面的加工需要而不容易分离,又要满足最后容易与载体材料的剥离撕掉。第一导电层202的作用之一是为了作为后续钻孔的参照,以防止钻孔过深而钻透。
图4示出在第一导电层202上贴第二膜203。
图5示出对第二膜203进行曝光显影处理以露出孔加工区域204,其中露出的区域可略大于孔加工区域204。
图6示出通过电镀和/或化学镀增厚孔加工区204的导电物质(例如可增厚5~8微米或其它厚度),其中增厚的导电物质如图中2021所示。
图7示出在去除剩余第二膜203。
其中,增厚孔加工区204的导电物质的目的之一是,防止钻孔过深而钻透第一导电层202,当然,若之前加工出的第一导电层202的厚度足够,不容易被钻透,则图4~图7所示步骤可以省略之。
图8示出在第一导电层202上设置介质层205。
在本发明一些实施例中,可第一子导电层202上涂敷一层介质层205,并可以在一定温度下烘烤一定时间以半固化或固化介质层,以形成引线框架的介质层。其中,介质层205可以是环氧树脂、酚醛树脂、聚酰亚胺、氰酸酯和双马来酰亚胺-三嗪树脂中的至少一种等,当然,介质层205也可包括其它的绝缘介质。
图9示出在介质层205上钻出贯通至第一导电层202的若干个孔206。
图10示出在介质层205贴第一膜207。
在本发明的一些实施例中,在钻出了上述若干个孔206的介质层205上贴膜之前或之后还可包括:通过化学镀或溅射在钻出的若干个孔206的孔壁上形成第一金属种子层(图中为示出)。
其中,第一金属种子层可包括:锡、镍、铁、铜和钛中的至少一种,当然第一金属种子层也可包括其它金属。
图11示出对第一膜207进行曝光显影处理以露出孔206。
图12示出通过化学镀和/或电镀在孔206内填充导电物质208以形成引线框架的层间互联。
可以理解,通过电镀和/或化学镀方式在孔206内填满导电物质,以形成引线框架的层间互联,这样有利于很好的控制层间互联的形成精度,较现有技术在精度方面有很大提高。
图13示出在介质层205上的剩余第一膜207。
图14示出去除载体材料201。
图15示出在第一导电层202上加工出线路图形210。
可以理解的是,上述附图中示出的结构仅为举例说明需要,在实际应用中当然还可能根据需要进行灵活的调整。
由上可见,在本发明实施例提供的引线框架加工方案中,在载体材料的第一面上加工出第一导电层;在第一导电层上设置介质层;在介质层上钻出贯通至第一导电层的若干个孔;在该若干个孔内填充导电物质以形成引线框架的层间互联;去除载体材料;在第一导电层上加工出线路图形。其中,本发明实施例方案中引线框架的形成方式是先形成介质层,再形成层间互联,之后形成表面线路图形,并且表面线路图形和层间互联都可以线路加工方式来形成,且是利用第一导电层作为参照,在介质层上钻出贯通至第一导电层的若干个孔,这样在有利于控制加工精确度,进而有利于提高引线框架的制作精度和降低成本。
需要说明的是,对于前述的各方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本发明所必须的。在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本发明实施例所提供的封装基板加工方法进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上,本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种引线框架加工方法,其特征在于,包括:
在载体材料的第一面上加工出第一导电层;
在所述第一导电层上设置介质层;
在所述介质层上钻出贯通至所述第一导电层的若干个孔;
在所述孔内填充导电物质以形成引线框架的层间互联;
去除所述载体材料;
在所述第一导电层上加工出线路图形。
2.根据权利要求1所述的方法,其特征在于,
所述在所述孔内填充导电物质之前还包括:
在钻出了所述若干个孔的所述介质层上贴第一膜;
对所述第一膜进行曝光显影处理以露出所述孔。
3.根据权利要求1或2所述的方法,其特征在于,
所述在钻出了所述若干个孔的所述介质层上贴第一膜之前,或者所述在所述孔内填充导电物质之前,还包括:通过化学镀或溅射在所述若干个孔的孔壁上形成第一金属种子层。
4.根据权利要求3所述的方法,其特征在于,
所述第一金属种子层包括:镍、铁、铜和钛的至少一种。
5.根据权利要求1至4任一项所述的方法,其特征在于,
所述在所述孔内填充导电物质以形成引线框架的层间互联包括:
通过电镀和/或化学镀在所述孔内填满导电物质以形成引线框架的层间互联。
6.根据权利要求1至5任一项所述的方法,其特征在于,
所述第一导电层的厚度为2~5微米。
7.根据权利要求1至6任一项所述的方法,其特征在于,
所述在所述第一导电层上设置介质层之前还包括:
在所述第一导电层上贴第二膜;
对所述第二膜进行曝光显影处理以露出孔加工区;
通过电镀和/或化学镀增厚所述孔加工区的导电物质。
8.根据权利要求7所述的方法,其特征在于,
所述通过电镀和/或化学镀增厚所述孔加工区的导电物质,包括:
通过电镀和/或化学镀增厚所述孔加工区的导电物质5~8微米。
9.根据权利要求1至8任一项所述的方法,其特征在于,
所述在所述介质层上钻出贯通至所述第一导电层的若干个孔,包括:通过激光钻孔在所述介质层上钻出贯通至所述第一导电层的若干个孔。
10.根据权利要求1至9任一项所述的方法,其特征在于,
所述在载体材料的第一面上加工出第一导电层,包括:通过化学镀或溅射在载体材料的第一面上形成第一导电层;
或者,
第一导电层包括第二金属种子层和第一子导电层,所述在载体材料的第一面上加工出第一导电层,包括:通过化学镀或溅射在载体材料的第一面上形成第二金属种子层;在所述第二金属种子层上加工出第一子导电层。
CN201210557505.9A 2012-12-20 2012-12-20 引线框架加工方法 Active CN103887179B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210557505.9A CN103887179B (zh) 2012-12-20 2012-12-20 引线框架加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210557505.9A CN103887179B (zh) 2012-12-20 2012-12-20 引线框架加工方法

Publications (2)

Publication Number Publication Date
CN103887179A true CN103887179A (zh) 2014-06-25
CN103887179B CN103887179B (zh) 2017-10-10

Family

ID=50956016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210557505.9A Active CN103887179B (zh) 2012-12-20 2012-12-20 引线框架加工方法

Country Status (1)

Country Link
CN (1) CN103887179B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112811B (zh) * 2014-07-28 2016-08-17 江阴长电先进封装有限公司 一种led的封装方法
CN109788666A (zh) * 2017-11-14 2019-05-21 何崇文 线路基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201096A1 (en) * 2003-03-31 2004-10-14 Tomoo Iijima Wiring circuit board, manufacturing method for the wiring circuit board, and circuit module
CN1674269A (zh) * 2004-03-26 2005-09-28 株式会社能洲 多层布线基板制造用层间构件及其制造方法
CN101192542A (zh) * 2006-11-22 2008-06-04 全懋精密科技股份有限公司 电路板结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201096A1 (en) * 2003-03-31 2004-10-14 Tomoo Iijima Wiring circuit board, manufacturing method for the wiring circuit board, and circuit module
CN1571621A (zh) * 2003-03-31 2005-01-26 能洲股份有限公司 布线电路基板、布线电路基板的制造方法和电路模块
CN1674269A (zh) * 2004-03-26 2005-09-28 株式会社能洲 多层布线基板制造用层间构件及其制造方法
CN101192542A (zh) * 2006-11-22 2008-06-04 全懋精密科技股份有限公司 电路板结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104112811B (zh) * 2014-07-28 2016-08-17 江阴长电先进封装有限公司 一种led的封装方法
CN109788666A (zh) * 2017-11-14 2019-05-21 何崇文 线路基板及其制作方法

Also Published As

Publication number Publication date
CN103887179B (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
CN104428892A (zh) 用于基板核心层的方法和装置
KR100950916B1 (ko) 인쇄회로기판의 제조방법 및 이에 의해 제조된인쇄회로기판
US20150041993A1 (en) Method for manufacturing a chip arrangement, and a chip arrangement
CN104349609A (zh) 印刷线路板及其制作方法
US20200045825A1 (en) Component Carrier With Component Embedded in Cavity and With Double Dielectric Layer on Front Side
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
CN102693955B (zh) 封装载板及其制造方法
CN103474361A (zh) 一种嵌入式有源埋入功能基板的封装工艺及封装结构
TW201427509A (zh) 具有內埋元件的電路板及其製作方法
CN103311134B (zh) 半导体封装件及其制造方法
CN104378931B (zh) 一种pcb中金属化沉孔的制作方法
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
CN103681565A (zh) 具有柱体的半导体封装基板及其相关方法
CN103874327A (zh) 一种覆铜板及其制作方法
CN110268510B (zh) 一种分立器件的封装方法及分立器件
CN103702509A (zh) 台阶状线路板及其制作方法
CN113873788A (zh) 一种多层玻璃基板的制备方法、玻璃基板及Mini-LED玻璃基板
KR20110042977A (ko) 인쇄회로기판의 제조방법
CN103887179A (zh) 引线框架加工方法
CN103887180A (zh) 引线框架加工方法
KR101300318B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
CN105321896B (zh) 嵌入式芯片封装技术
CN111010815A (zh) 一种半导体芯片埋入式线路板及其加工方法、加工装置
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
CN203055903U (zh) 多层封装基板构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 518053 Nanshan District, Guangdong, overseas Chinese town, No. East Road, No. 99

Patentee after: SHENZHEN SHENNAN CIRCUIT CO., LTD.

Address before: 518000 Nanshan District, Guangdong, overseas Chinese town, No. East Road, No. 99

Patentee before: Shenzhen Shennan Circuits Co., Ltd.

CP03 Change of name, title or address