CN109699125B - 电路板及其制作方法 - Google Patents

电路板及其制作方法 Download PDF

Info

Publication number
CN109699125B
CN109699125B CN201710997122.6A CN201710997122A CN109699125B CN 109699125 B CN109699125 B CN 109699125B CN 201710997122 A CN201710997122 A CN 201710997122A CN 109699125 B CN109699125 B CN 109699125B
Authority
CN
China
Prior art keywords
metal layer
layer
substrate
circuit board
far away
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710997122.6A
Other languages
English (en)
Other versions
CN109699125A (zh
Inventor
侯宁
何四红
李彪
黄美华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN201710997122.6A priority Critical patent/CN109699125B/zh
Publication of CN109699125A publication Critical patent/CN109699125A/zh
Application granted granted Critical
Publication of CN109699125B publication Critical patent/CN109699125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种电路板，其包括基板，该基板具有至少一第一表面，该电路板还包括设置在该第一表面上的导电线路，该导电线路具有一远离基板的第二表面及两个侧面，每一侧面同时与该第一表面及该第二表面相连接，所述电路板还包括至少一金属层及结合于该金属层的镀层，该金属层结合于所述第二表面、两个侧面及所述第一表面的邻近每一侧面的区域，所述镀层结合于该金属层的远离基板的表面及导电线路的表面。该电路板包覆在导电线路表面的金属层与基板紧密结合，包覆在金属层表面的镀层与金属层紧密结合，使得导电线路被严密包括而不会因裸露而腐蚀。另，本发明还提供一种该电路板的制作方法。

Description

电路板及其制作方法
技术领域
本发明涉及一种电路板及该电路板的制作方法。
背景技术
目前，电路板的使用越来越广泛。现有的电路板一般包括基材层、结合于基材层表面的导电线路、包覆在导电线路表面的镀层。该镀层一般为镍金层、钯金层等，其用于防止电路板的导电线路被腐蚀。
然而，现有的电路板的镀层虽包覆了导电线路，但是镀层与基材层之间总会存在缝隙而不能紧密接触，腐蚀性气体等物质可以从该缝隙与导电线路接触，而对导电线路进行腐蚀。
此外，在电路板制作完成后，为保证电路板具有良好的性能，一般需要对其镀层进行耐腐蚀性测试。通常使用的耐腐蚀性测试种类有：耐盐雾测试、耐二氧化硫(SO2)气体测试、耐硝酸蒸汽测试、耐硫化氢(H2S)气体测试等。测试时间从24小时到1000小时不等。然而，在电路板中镀层与基材层之间存在的缝隙可以使导电线路暴露在上述耐腐蚀性测试的环境中，使该缝隙中所裸露的铜、镍等金属不可避免的会被腐蚀。例如，铜会与H2S发生如下反应而被腐蚀：
Figure BDA0001440110020000011
Cu+O2→Cu2+O，Cu2+O+H2S→Cu2S↓(灰黑色)+H2O，Cu2+O+O2→CuO，CuO+H2S→CuS↓(黑色)+H2O；在裸露的镍金界面及裸露的镍铜界面还会形成原电池效应，使得镍层和铜层同时发生原电池效应而被逐渐腐蚀，从而使得金层脱落。
发明内容
有鉴于此，有必要提供一种新的电路板，以解决上述问题。
另，还有必要提供一种所述电路板的制作方法。
一种电路板，其包括基板，该基板具有至少一第一表面，该电路板还包括设置在该第一表面上的导电线路，该导电线路具有一远离基板的第二表面及两个侧面，每一侧面同时与该第一表面及该第二表面相连接，所述电路板还包括至少一金属层及结合于该金属层的镀层，该金属层结合于所述第二表面、两个侧面及所述第一表面的邻近每一侧面的区域，所述镀层结合于该金属层的远离基板的表面及远离导电线路的表面。
一种电路板的制作方法，其包括如下步骤：
步骤S1，提供一覆铜板，该覆铜板包括基板及结合于该基板至少一表面的铜层，该基板的结合有铜层的表面为第一表面；
步骤S2，将所述铜层制作成导电线路，该导电线路具有一远离基板的第二表面及与该第二表面相连接的两个侧面，该两个侧面均与所述基板的第一表面相连接；
步骤S3，在所述基板的第一表面上、所述导电线路的第二表面上、及所述导电线路的侧面上设置干膜；
步骤S4，对所述干膜进行曝光显影，以去除设置在所述导电线路上的干膜，得到干膜图案层，使导电线路的第二表面及两个侧面裸露，使基板的第一表面的邻近所述侧面的区域裸露；
步骤S5，在所述导电线路的第二表面、两个侧面、及所述基板的第一表面的邻近导电线路的裸露的区域上设置一连续的金属层；
步骤S6，在所述金属层的远离基板的表面及远离导电线路的表面设置镀层；
步骤S7，移除所述干膜图案层。
本发明的电路板的镀层与导电线路之间设置有金属层。该金属层包覆该导电线路并结合于基板的邻近导电线路的区域。如此，包覆在导电线路表面的金属层与基板紧密结合，包覆在金属层表面的镀层与金属层紧密结合，如此，导电线路的周围不会存在与外界相通的间隙。在对电路板进行耐腐蚀性测试时，不会存在裸露的铜、裸露的镍金界面及裸露的镍铜界面，如此，就不会存在导电线路被腐蚀的现象，也不会出现在镍金界面及镍铜界面形成原电池效应，而使得镍层和铜层同时发生原电池效应而被逐渐腐蚀的现象。
附图说明
图1为覆铜板的截面示意图。
图2为在图1所示的覆铜板的表面设置第一干膜的示意图。
图3为对图2所示的第一干膜进行曝光的示意图。
图4为对图3所示的第一干膜进行显影的示意图。
图5为对图4所示的铜层制作成导电线路的示意图。
图6为移除图5所示的第一干膜图案层的示意图。
图7为在图6所示基板的表面及导电线路的表面设置第二干膜的示意图。
图8为对图7所示的第二干膜进行曝光的示意图。
图9为对图8所示的第二干膜进行显影的示意图。
图10为在图9所示的裸露的基板的表面及导电线路的表面设置金属层的示意图。
图11为在图10所示的金属层的表面设置镀层的示意图。
图12为本发明较佳实施方式的电路板的示意图。
主要元件符号说明
覆铜板 101
基板 10
第一表面 11
铜层 1010
导电线路 20
第二表面 21
侧面 22
第一干膜 102
第一干膜图案层 103
第二干膜 104
第二干膜图案层 105
金属层 30
第一金属层区 31
第二金属层区 32
第三金属层区 33
镀层 40
镍层 41
金层 42
电路板 100
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。
基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
请结合参阅图1～12，本发明较佳实施方式提供一种电路板的制作方法，其包括如下步骤：
步骤S1：请参阅图1，提供一覆铜板101。该覆铜板101包括基板10及结合于该基板10至少一表面的铜层1010。该基板10的结合有铜层1010的表面为第一表面11。
所述基板10可以为聚酰亚胺基板。
步骤S2：请参阅图6，将所述铜层1010制作成导电线路20。该导电线路20具有一远离基板10的第二表面21及与该第二表面21相连接的两个侧面22。该两个侧面22均与所述基板10的第一表面11相连接。
所述将所述铜层1010制作成导电线路20的方法可以为常规应用于电路板导电线路制作的蚀刻或镭射等方法。
在至少一实施例中，所述将所述铜层1010制作成导电线路20的方法为蚀刻，具体包括：
步骤S21：请进一步参阅图2，在所述铜层1010的远离基板10的表面设置第一干膜102。
步骤S22：请一步参阅图3～4，对所述第一干膜102进行曝光显影，以得到一第一干膜图案层103。所述铜层1010的远离基板10的部分表面被该第一干膜图案层103覆盖，所述铜层1010的远离基板10的其余表面裸露。
步骤S23：请一步参阅图5，对所述铜层1010进行蚀刻，以去除裸露的铜，得到导电线路20。所述第一干膜图案层103结合于该导电线路20的远离基板10的表面。
步骤S24：请一步参阅图6，移除所述第一干膜图案层103。
步骤S3：请进一步参阅图7，在所述基板10的第一表面11上、所述导电线路20的第二表面21上、及所述导电线路20的侧面22上设置第二干膜104。
步骤S4：请进一步参阅图8～9，对所述第二干膜104进行曝光显影，以去除覆盖所述导电线路20的第二干膜104，得到第二干膜图案层105，使导电线路20的第二表面21及两个侧面22裸露，使基板10的第一表面11的邻近导电线路20的区域裸露。
步骤S5：请进一步参阅图10，在所述导电线路20的第二表面21、两个侧面22、及所述基板10的第一表面11的邻近导电线路20的裸露的区域上设置一连续的金属层30。
所述金属层30包括结合于第二表面21的第一金属层区31、分别结合于两个侧面22且与第一金属层区31相连接的两个第二金属层区32、及分别结合于第一表面11的邻近导电线路20两侧的区域且分别与一第二金属层区32相连接的两个第三金属层区33。该第三金属层区33在导电线路20的宽度的延伸方向上的尺寸(宽度)范围为：大于等于3μm且小于等于9μm。
所述金属层30的材质为导电金属。优选的，该导电金属为惰性导电金属，该惰性导电金属可以为金、铂等不易被腐蚀的金属。
所述设置一连续的金属层30的方法可以为化学镀、溅镀或化学沉积。
在至少一实施例中，所述第二金属层区32与所述第三金属层区33垂直。
步骤S6：请进一步参阅图11，在所述金属层30的远离基板10的表面及远离导电线路20的表面设置镀层40。
所述设置镀层40的方法为常规应用于电路板镀层制作的电镀法。
在至少一实施例中，所述镀层40为镍金层。该镀层40包括结合于金属层30的远离基板10的表面及远离导电线路20的表面的镍层41、及结合于该镍层41的远离金属层30的表面的金层42。此时，所述步骤S6具体包括：
步骤S61：在所述金属层30的远离基板10的表面及远离导电线路20的表面电镀镍层41。
步骤S62：在所述镍层41的远离金属层30的表面电镀金层42。
所述金层42的厚度范围为：大于等于0.4μm且小于等于0.8μm。
步骤S7：请进一步参阅图12，移除所述第二干膜图案层105，即得到电路板100。
请进一步参阅图12，一种电路板100，其可以为印刷电路板、金手指等，其用于电脑、手机、智能手表、电子阅读器等电子装置(图未示)中。该电路板100包括基板10。该基板10具有至少一第一表面11。该电路板100还包括设置在该第一表面11上的导电线路20。该导电线路20具有一远离基板10的第二表面21及两个侧面22。该两个侧面22均同时与第二表面21及第一表面11相连接。所述电路板100还包括一金属层30。该金属层30结合于所述第二表面21、所述两个侧面22及所述第一表面11的邻近每一侧面22的区域。所述电路板100还包括结合于该金属层30的远离基板10的表面及远离导电线路20的表面的镀层40。
在至少实施例中，所述镀层40包括结合于金属层30的远离基板10的表面及远离导电线路20的表面的镍层41、及结合于该镍层41的远离金属层30的表面的金层42。
所述金层42的厚度范围为：大于等于0.4μm且小于等于0.8μm。
所述金属层30的材质为导电金属。优选的，该导电金属为惰性导电金属，该惰性导电金属可以为金、铂、镍等不易被腐蚀的金属。
所述金属层30包括结合于第二表面21的第一金属层区31、分别结合于两个侧面22且与第一金属层区31相连接的两个第二金属层区32、及分别结合于结合于第一表面11的邻近导电线路20两侧两侧的区域且分别与一第二金属层区32相连接的两个第三金属层区33。
该第三金属层区33在导电线路20的宽度的延伸方向上的尺寸(宽度)范围为：大于等于3μm且小于等于9μm。
在至少一实施例中，所述第二金属层区32与所述第三金属层区33垂直。
本发明的电路板100的镀层40与导电线路20之间设置有金属层30。该金属层30包覆该导电线路20并结合于基板10的邻近导电线路20的区域。如此，包覆在导电线路20表面的金属层30与基板10紧密结合，包覆在金属层30表面的镀层40与金属层30紧密结合，如此，导电线路20的周围不会存在与外界相通的间隙。在对电路板100进行耐腐蚀性测试时，不会存在裸露的铜、裸露的镍金界面及裸露的镍铜界面，如此，就不会存在导电线路20被腐蚀的现象，也不会出现在镍金界面及镍铜界面形成原电池效应，而使得镍层和铜层同时发生原电池效应而被逐渐腐蚀的现象。
另外，以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已将较佳实施方式揭露如上，但并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (8)

1.一种电路板，其包括基板，该基板具有至少一第一表面，该电路板还包括设置在该第一表面上的导电线路，该导电线路具有一远离基板的第二表面及两个侧面，每一侧面同时与第一表面及第二表面相连接，其特征在于：所述电路板还包括至少一金属层及结合于该金属层的镀层，该金属层结合于所述第二表面、所述两个侧面及所述第一表面的邻近每一侧面的区域，所述镀层结合于该金属层的远离基板的表面及远离导电线路的表面；所述金属层的材质为不易腐蚀的金属且所述金属层的结合于基板的部分在导电线路的宽度的延伸方向上的尺寸范围为：大于等于3μm且小于等于9μm。
2.如权利要求1所述的电路板，其特征在于：所述镀层包括结合于金属层的远离基板的表面及远离导电线路的表面的镍层、及结合于该镍层的远离金属层的表面的金层。
3.如权利要求2所述的电路板，其特征在于：所述金层的厚度范围为：大于等于0.4μm且小于等于0.8μm。
4.一种电路板的制作方法，其包括如下步骤：
步骤S1，提供一覆铜板，该覆铜板包括基板及结合于该基板至少一表面的铜层，该基板的结合有铜层的表面为第一表面；
步骤S2，将所述铜层制作成导电线路，该导电线路具有一远离基板的第二表面及与该第二表面相连接的两个侧面，该两个侧面均与所述基板的第一表面相连接；
步骤S3，在所述基板的第一表面上、所述导电线路的第二表面上、及所述导电线路的侧面上设置干膜；
步骤S4，对所述干膜进行曝光显影，以去除设置在所述导电线路上的干膜，得到干膜图案层，使导电线路的第二表面及两个侧面裸露，使基板的第一表面的邻近所述侧面的区域裸露；
步骤S5，在所述导电线路的第二表面、所述两个侧面、及所述基板的第一表面的邻近导电线路的裸露的区域上设置一连续的金属层；所述金属层的材质为不易腐蚀的金属且所述金属层的结合于基板的部分在导电线路的宽度的延伸方向上的尺寸范围为：大于等于3μm且小于等于9μm；
步骤S6，在所述金属层的远离基板的表面及远离导电线路的表面设置镀层；
步骤S7，移除所述干膜图案层。
5.如权利要求4所述的电路板的制作方法，其特征在于：所述设置一连续的金属层的方法为化学镀、溅镀或化学沉积。
6.如权利要求4所述的电路板的制作方法，其特征在于：所述镀层包括结合于所述金属层的远离基板的表面及远离导电线路的表面的镍层、及结合于该镍层的远离所述金属层的表面的金层。
7.如权利要求6所述的电路板的制作方法，其特征在于：所述步骤S6包括：
步骤S61：在所述金属层的远离基板的表面及远离导电线路的表面电镀镍层；
步骤S62：在所述镍层的远离金属层的表面电镀金层。
8.如权利要求6所述的电路板的制作方法，其特征在于：所述金层的厚度范围为：大于等于0.4μm且小于等于0.8μm。
CN201710997122.6A 2017-10-20 2017-10-20 电路板及其制作方法 Active CN109699125B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710997122.6A CN109699125B (zh) 2017-10-20 2017-10-20 电路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710997122.6A CN109699125B (zh) 2017-10-20 2017-10-20 电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN109699125A CN109699125A (zh) 2019-04-30
CN109699125B true CN109699125B (zh) 2020-07-07

Family

ID=66226136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710997122.6A Active CN109699125B (zh) 2017-10-20 2017-10-20 电路板及其制作方法

Country Status (1)

Country Link
CN (1) CN109699125B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110831343B (zh) * 2019-11-04 2020-10-02 上海申和热磁电子有限公司 一种dbc基板选择性化学沉银的表面处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01303789A (ja) * 1988-06-01 1989-12-07 Hitachi Ltd セラミック配線基板の部分厚付け金被覆膜形成方法
CN101364586A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 封装基板结构及其制作方法
CN101849447B (zh) * 2007-11-05 2012-07-04 松下电器产业株式会社 电路基板及其制造方法
CN104066267A (zh) * 2014-06-03 2014-09-24 深圳市创智成功科技有限公司 铜基材的化学镀层结构及其工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01303789A (ja) * 1988-06-01 1989-12-07 Hitachi Ltd セラミック配線基板の部分厚付け金被覆膜形成方法
CN101364586A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 封装基板结构及其制作方法
CN101849447B (zh) * 2007-11-05 2012-07-04 松下电器产业株式会社 电路基板及其制造方法
CN104066267A (zh) * 2014-06-03 2014-09-24 深圳市创智成功科技有限公司 铜基材的化学镀层结构及其工艺

Also Published As

Publication number Publication date
CN109699125A (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
CN1819746B (zh) 配线电路基板及其制造方法
CN100561726C (zh) 配线电路基板
CN109561602B (zh) 电路板及其制作方法
US20130098665A1 (en) Flexible printed circuit board and production method of same
US8418361B2 (en) Method of manufacturing printed circuit board having landless via hole
CN108738241A (zh) 电路板的制作方法及其制得的电路板
US6808866B2 (en) Process for massively producing tape type flexible printed circuits
US8647517B2 (en) Producing method of suspension board with circuit
CN109699125B (zh) 电路板及其制作方法
KR20110038520A (ko) 플렉서블 인쇄회로기판 및 그 제조방법
US20240102174A1 (en) Etch Chemistry For Metallic Materials
CN108024442B (zh) 布线电路基板及其制造方法
JP2024009076A (ja) フレキシブルプリント配線板及びその製造方法
KR20110009790A (ko) 플렉서블 인쇄 회로 기판 및 그 제조 방법
US9041166B2 (en) Manufacturing method of circuit structure
CN112020229A (zh) 电路板的制作方法
CN110049619B (zh) 电路板及其制作方法
KR20090071494A (ko) 프린트 배선 기판의 제조 방법
US6800816B2 (en) Wiring circuit board having bumps and method of producing same
JP2000091048A (ja) 導通補助材及びその製造方法
JP2007317900A (ja) 配線回路基板およびその製造方法
EP1641329A1 (en) Printed wiring board
US6274491B1 (en) Process of manufacturing thin ball grid array substrates
JP5351830B2 (ja) 配線回路基板およびその製造方法
CN114698256A (zh) 电路板的制作方法、电路板及电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant