CN1819746B - 配线电路基板及其制造方法 - Google Patents

配线电路基板及其制造方法 Download PDF

Info

Publication number
CN1819746B
CN1819746B CN2006100043407A CN200610004340A CN1819746B CN 1819746 B CN1819746 B CN 1819746B CN 2006100043407 A CN2006100043407 A CN 2006100043407A CN 200610004340 A CN200610004340 A CN 200610004340A CN 1819746 B CN1819746 B CN 1819746B
Authority
CN
China
Prior art keywords
aforementioned
terminal
marker
determination
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100043407A
Other languages
English (en)
Other versions
CN1819746A (zh
Inventor
高吉勇一
市川和志
内藤俊树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1819746A publication Critical patent/CN1819746A/zh
Application granted granted Critical
Publication of CN1819746B publication Critical patent/CN1819746B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

为了提供端子部和外部端子的连接可靠性有所提高、且可确保高生产率及低成本化的配线电路基板及该配线电路基板的制造方法，在绝缘基底层(2)上同时形成含有与电子零部件(21)的外部端子(22)连接用的端子部(6)的导体图案(3)和判定有无因绝缘覆盖层(4)的形成而形成的阻碍端子部(6)与外部端子(22)的连接的阻碍部分(23)的判定标记(8)后，形成绝缘覆盖层(4)使形成端子部(6)及判定标记(8)露出的开口部(7)，并覆盖导体图案(3)。然后，以从绝缘覆盖层(4)的开口部(7)露出的判定标记(8)为基准，判定阻碍部分(23)的有无。

Description

配线电路基板及其制造方法
技术领域
本发明涉及配线电路基板及其制造方法，更具体地说，涉及具备与外部端子连接的端子部的配线电路基板及该配线电路基板的制造方法。
背景技术
配线电路基板通常在绝缘基底层上由多条配线形成导体图案，而且为了覆盖导体图案而在绝缘基底层上形成绝缘覆盖层。
在这样的配线电路基板上，在导体图案上设置与电子零部件等的外部端子连接用的端子部。绝缘覆盖层上对应于端子部形成了开口部，端子部从该开口部露出，可与外部端子连接。
因此，为使端子部与外部端子精确地连接，端子部与开口部的相对配置及开口部的尺寸精度非常重要。
绝缘覆盖层的形成方法中，公知的有作为方法1的焊接抗蚀剂利用印刷法按照形成开口部的形态形成绝缘覆盖层的方法，作为方法2的通过粘合剂贴附预先形成了开口部的绝缘树脂膜或通过粘合剂贴附绝缘树脂膜后穿孔形成开口部而形成绝缘覆盖层的方法，作为方法3的感光性树脂通过曝光及显影的成像加工按照形成开口部的形态形成绝缘覆盖层的方法。
但是，方法1如图14所示，在进行焊接抗蚀剂的印刷时(涂布时)，在从绝缘覆盖层31的开口部32露出的端子部33中，各配线34间有时焊接抗蚀剂30会因毛细管现象而流出，该焊接抗蚀剂30甚至会流至用于与外部端子连接的电子零部件的安装位置35。这种情况下，很难安装电子零部件，连接外部端子与端子部33。
此外，方法2与方法1相同，在各配线34间粘合剂会因毛细管现象而流出，该粘合剂甚至会流至用于与外部端子连接的电子零部件的安装位置35。这种情况下，也很难安装电子零部件，连接外部端子与端子部33。
另外，方法3的成像加工中，如果光掩模的配置出现偏差，则如图15所示，有时电子零部件的安装位置35会被绝缘覆盖层31覆盖，这种情况下，也很难安装电子零部件，连接外部端子与端子部33。
因此，提出了通过弄弯或挤压端子部的配线这样的机械加工，使该配线上形成凹凸等焊接抗蚀剂不易流出的形状，阻止涂布的焊接抗蚀剂流出至器件的有孔侧的技术(参考例如日本专利特开2003-309148号公报)。
但是，对配线进行机械加工形成凹凸形状的工艺复杂，会导致生产率下降和成本的提高。
此外，绝缘覆盖层是否到达电子零部件的安装位置通常可通过电子零部件的安装后的导通检查来判定，或通过测定在端子部中流出至各配线间的绝缘覆盖层的尺寸等的方法来判定，但如果在制造工序中实施该方法，则难以确保高生产率及低成本化。
发明内容
本发明的目的是提供可提高端子部和外部端子的连接可靠性，同时能够确保高生产率及低成本化的配线电路基板及该配线电路基板的制造方法。
本发明的配线电路基板是具备绝缘基底层、形成于前述绝缘基底层上的导体图案、为覆盖前述导体图案而在前述绝缘基底层上形成的绝缘覆盖层的配线电路基板，该配线电路基板的特征在于，前述导体图案包含与外部端子连接用的端子部，前述绝缘覆盖层中对应于前述端子部形成了开口部，在从前述开口部露出的前述绝缘基底层上，判定有无因前述绝缘覆盖层的形成而形成的阻碍前述端子部与前述外部端子的连接的阻碍部分的判定标记被设置在前述端子部的近旁。
此外，本发明的配线电路基板的制造方法的特征在于，具备在绝缘基底层上形成含与外部端子连接用的端子部的导体图案的步骤，在前述绝缘基底层上形成绝缘覆盖层以覆盖前述导体图案、并形成前述端子部露出的开口部的步骤，以及判定有无因前述绝缘覆盖层的形成而形成的阻碍前述端子部与前述外部端子的连接的阻碍部分的步骤；形成前述导体图案的步骤中，在从前述开口部露出的前述绝缘基底层上，与前述导体图案同时形成用于判定有无阻碍前述端子部与前述外部端子的连接的前述绝缘覆盖层的判定标记；在判定有无因前述绝缘覆盖层的形成而形成的阻碍前述端子部与前述外部端子的连接的阻碍部分的步骤中，以前述判定标记为基准，判定前述阻碍部分的有无。
在本发明的配线电路基板的从开口部露出的绝缘基底层上，判定有无因绝缘覆盖层的形成而形成的阻碍端子部与外部端子的连接的阻碍部分的判定标记被设置在端子部的近旁。因此，能够以该判定标记为基准容易地判定阻碍部分的有无。其结果是，能够提供可谋求端子部与外部端子的连接可靠性的提高，且可确保高生产率和低成本化的配线电路基板。
此外，在本发明的配线电路基板的制造方法中，与导体图案同时形成判定标记，以该判定标记为基准，判定有无因绝缘覆盖层的形成而形成的阻碍端子部与外部端子的连接的阻碍部分。因此，能够有效地形成判定标记，以该判定标记为基准，容易地判定阻碍部分的有无。其结果是，能够提高端子部与外部端子的连接可靠性、且可实现高生产率和低成本化。
附图说明
图1(a)为本发明的配线电路基板的实施方式之一的主要部分的截面图。
图1(b)为(a)所示的配线电路基板的主要部分的平面图。
图2为表示图1所示的配线电路基板的制造方法的步骤图，(a)为准备绝缘基底层的步骤，(b)为在绝缘基底层上同时形成导体图案和判定标记的步骤，(c)为在绝缘基底层上按照形成端子部露出的开口部的形态形成绝缘覆盖层的步骤，(d)为在从绝缘覆盖层的开口部露出的端子部的各配线上形成金属镀层的步骤。
图3为表示焊接抗蚀剂在端子部的各配线间流出，以判定标记为基准、形成了阻碍部分的状态的主要部分的说明图。
图4为表示判定标记的其它实施方式(与配线保持距离的从平面看呈近似L字形状的判定标记)的，对应于图3的主要部分的说明图。
图5为表示判定标记的其它实施方式(与配线保持距离的从平面看近似正方形的判定标记)的，对应于图3的主要部分的说明图。
图6为表示判定标记的其它实施方式(被配置在配线间的从平面看近似正方形的判定标记)的，对应于图3的主要部分的说明图。
图7为表示判定标记的其它实施方式(与配线保持距离的从平面看呈三角形的判定标记)的，对应于图3的主要部分的说明图。
图8为表示判定标记的其它实施方式(与配线保持距离的从平面看呈十字形状的判定标记)的，对应于图3的主要部分的说明图。
图9为表示判定标记的其它实施方式(与配线保持距离的从平面看呈一字形状的判定标记)的，对应于图3的主要部分的说明图。
图10为表示判定标记的其它实施方式(与配线保持距离，沿配线电路基板的长边方向从平面看呈T字形状的判定标记)的，对应于图3的主要部分的说明图。
图11为表示判定标记的其它实施方式(与配线保持距离，沿配线电路基板的宽度方向从平面看呈T字形状的判定标记)的，对应于图3的主要部分的说明图。
图12表示判定标记的其它实施方式(与配线保持距离的从平面看呈L字形的判定标记)的，对应于图3的主要部分的说明图。
图13表示判定标记的其它实施方式(与配线保持距离的从平面看呈圆形的判定标记)的，对应于图3的主要部分的说明图。
图14为已有的导体图案中的对应于图3的主要部分的说明图(绝缘覆盖层由焊接抗蚀剂形成的形态)。
图15为已有的导体图案中的对应于图3的主要部分的说明图(绝缘覆盖层通过感光性树脂的成像加工形成的形态)。
具体实施方式
图1(a)为本发明的配线电路基板的实施方式之一的主要部分的截面图，图1(b)为图1(a)所示的配线电路基板的主要部分的平面图。
图1中，该配线电路基板1是从平面看延展为近似矩形的带状的挠性配线电路基板，如图1(a)所示，具备绝缘基底层2、形成于绝缘基底层2上的导体图案3、形成于绝缘基底层2上的覆盖导体图案3的绝缘覆盖层4。
如图1(b)所示，绝缘基底层2形成为从平面看近似矩形的带状。
导体图案3由沿配线电路基板1的长边方向延伸、互相在宽度方向隔开一定间隔并列配置的多条配线5形成，包含与电子零部件21的外部端子22连接的端子部6。该端子部6按照使各配线5在配线电路基板1的长边方向隔开一定间隔被截断的样子形成。各配线5的宽度W1被设定为5～500μm，各配线5间的间隔W2被设定为5～500μm。各配线5间的间隔W2为5μm以下时，易形成后述阻碍部分(参考图3)。
在绝缘覆盖层4上形成从平面看近似矩形的开口部7，该开口部7与端子部6在各层的迭层方向上对置、且包围着端子部6而形成。
接着，在该配线电路基板1上，在从绝缘覆盖层4的开口部7露出的绝缘基底层2上、在端子部6的近旁设置判定标记8。
如后所述，判定标记8是为了判定有无因绝缘覆盖层4的形成而形成的阻碍端子部6与电子零部件21的外部端子22的连接的阻碍部分23(参考图3)而形成的。
端子部6中，在配线电路基板1的长边方向被截断的两侧，在多条配线5的宽度方向两端部分别设置该判定标记8(合计4个)。
各判定标记8被配置为从平面看为正方形、对应于端子部6中的宽度方向最外侧的配线5、从该宽度方向外侧与配线5接触。
各判定标记8的长边方向的长度L1被设定为15～150μm，较理想的是设定为30～80μm，宽度方向长度L2被设定为15～150μm，较理想的是设定为30～80μm。如果大于上述值，则能够配置的位置受到限制，如果小于上述值，则有时难以进行观察。
又，各判定标记8被配置在端子部6的配线5的长边方向上的连接电子零部件21的外部端子22的安装部位24与开口部7的端缘之间。更具体来讲，如果在各配线5之间沿配线5的长边方向向开口部7的内侧方向流出的后述焊接抗蚀剂或粘合剂比上述位置更接近安装位置24，则由于该焊接抗蚀剂或粘合剂形成了阻碍部分23(参考图3)的影响，不能够安装电子零部件21，判定标记8应该被设置在快要形成外部端子22与端子部6的连接阻碍的位置。这样的位置可根据电子零部件21的种类等作适当决定，例如被设定在安装位置24与判定标记8的间隔S1在配线5的长度方向上至少例如为200μm以上的位置，较理想的是设置在上述两者距离为220～300μm的位置上。
在从绝缘覆盖层4的开口部7露出的端子部6的各配线5上，为确保与电子零部件21的外部端子22的连接可靠性而覆盖了金属镀层9(仅示于图1(a))。
下面参考图2对该配线电路基板1的制造方法进行说明。
该方法首先如图2(a)所示，准备绝缘基底层2。绝缘基底层2可采用例如聚酰亚胺树脂、聚酰胺酰亚胺树脂、丙烯酸树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲酸乙二酯树脂、聚萘二甲酸乙二酯、聚氯乙烯树脂等合成树脂膜，较理想的是采用聚酰亚胺树脂膜。
绝缘基底层2可预先作为合成树脂膜准备，或者在未图示的剥离板上、通过浇铸使合成树脂蜡成膜、干燥后根据需要使其固化而获得。还可以在剥离板上通过浇铸使感光性合成树脂蜡成膜、干燥后曝光、再显影加工成规定图案、然后根据需要进行固化而获得。绝缘基底层2的厚度例如为5～50μm。
接着，该方法如图2(b)所示，在绝缘基底层2上同时形成导体图案3和判定标记8。导体图案3和判定标记8例如采用铜、镍、金、焊锡或它们的合金等的金属箔形成，从导电性、廉价性及加工性方面考虑，最好采用铜箔。
导体图案3及判定标记8在绝缘基底层2上例如通过金属面腐蚀法或添加法等公知的图案形成方法形成，导体图案3为含上述端子部6的由多条配线5形成的规定图案，判定标记8与端子部6的宽度方向最外侧的配线5连接着形成。
金属面腐蚀法中，首先在绝缘基底层2的整个面上根据需要隔着粘合剂层层叠金属箔。然后，在该金属箔的表面以与导体图案3及判定标记8对应的图案形成蚀刻保护膜。蚀刻保护膜采用干膜光致抗蚀剂等，通过公知的方法形成。然后对从蚀刻保护膜露出的金属箔进行蚀刻，再通过蚀刻或剥离除去蚀刻保护膜。此外，也可以准备预先在绝缘基底层2上层叠金属箔的双层基材，通过对该金属箔进行蚀刻，在绝缘基底层2上同时形成导体图案3及判定标记8。
添加法中，首先在绝缘基底层的整个面上形成作为种膜的金属薄膜。金属薄膜由铬、镍、铜及它们的合金等通过溅射法等薄膜形成法形成。然后，在金属薄膜的表面以导体图案3及判定标记8的反转图案形成电镀保护膜。电镀保护膜采用干膜光致抗蚀剂等通过曝光及显影的公知的方法形成。然后，在从电镀保护膜露出的绝缘基底层2的表面同时形成导体图案3及判定标记8。导体图案3及判定标记8例如通过电解电镀形成，最好通过电解镀铜形成。接着，通过蚀刻或剥离除去电镀保护膜，然后再通过蚀刻除去从导体图案3及判定标记8露出的金属薄膜。
藉此，如图1(b)所示，同时形成了判定标记8和含端子部6的导体图案3。导体图案3及判定标记8的厚度例如为3～50μm。
接着，该方法如图2(c)所示，在绝缘基底层2上按照形成露出端子部6的开口部7的形态形成绝缘覆盖层4。
绝缘覆盖层4由焊接抗蚀剂利用印刷法按照形成开口部7的形态形成。更具体地说，就是采用公知的印刷法，按照形成开口部7的形态，在含导体图案3的绝缘基底层2上涂布环氧系、丙烯酸系、聚氨酯系等公知的焊接抗蚀剂，然后通过使焊接抗蚀剂固化形成绝缘覆盖层4。
此外，绝缘覆盖层4也可以按照以下方法形成，即准备通过冲裁等预先形成开口部7的合成树脂(最好是聚酰亚胺树脂)膜，通过粘合剂将该膜贴在含导体图案3的绝缘基底层2上，或者通过粘合剂将合成树脂(最好是聚酰亚胺树脂)膜贴在含导体图案3的绝缘基底层2上后，利用钻孔加工、激光加工或蚀刻等方法形成开口部7以形成绝缘覆盖层4。粘合剂采用例如环氧系粘合剂或丙烯酸系粘合剂等。利用粘合剂形成的粘合剂层的厚度为例如5～30μm。
另外，也可以通过对感光性树脂进行曝光及显影那样的公知的成像加工，按照形成开口部7的形态形成覆盖绝缘层4。更具体地说，就是在含导体图案3的绝缘基底层2上，通过浇铸使合成树脂蜡成膜，再使其干燥。然后，通过隔着光掩模进行曝光、显影，按照形成开口部7的形态形成图案，然后再通过固化形成绝缘覆盖层4。
这样形成的绝缘覆盖层4的厚度为例如3～30μm。
接着，该方法如图1(d)所示，在从绝缘覆盖层4的开口部7露出的端子部6的各配线5上形成金属镀层9。金属镀层9采用例如金或镍等金属。此外，金属镀层9通过例如无电解镀或电解电镀形成。较理想的是依次层叠镀镍层及镀金层。该金属镀层9的厚度，例如是镀金层时，其厚度为例如0.1～1μm，是镀镍层时，其厚度为例如0.5～5μm。
此外，判定标记8由于与导体图案3连续形成，所以采用电解电镀时，通过由共同的电镀导线馈电，同时在导体图案3和判定标记8上形成金属镀层9。利用该金属镀层9，能够防止判定标记8的腐蚀。
接着，该方法如图3所示，以从绝缘覆盖层4的开口部7露出的判定标记8为基准，判定有无阻碍部分23。
在例如绝缘覆盖层4由上述焊接抗蚀剂形成的情况下，涂布焊接抗蚀剂时，在端子部6的各配线5间，焊接抗蚀剂因毛细管现象流出，该流出的焊接抗蚀剂在配线5的长边方向的开口部7的内侧方向上超过判定标记8时，更具体地说，超过连接在宽度方向上对置的各判定标记8的虚线表示的基准线BL时，将超过该判定标记8的部分定为阻碍部分23。
此外，例如在绝缘覆盖层4由通过粘合剂贴付的合成树脂膜形成的情况下，在膜层叠时，在端子部6的各配线5之间，粘合剂因毛细管现象流出，该流出的粘合剂在配线5的长边方向的开口部7的内侧方向上超过判定标记8时，更具体地说，超过连接在宽度方向对置的各判定标记8的虚线表示的基准线BL时，将超过该判定标记8的部分定为阻碍部分23。
此外，例如在绝缘覆盖层4由感光性树脂通过曝光及显影的成像加工形成的情况下，由于光掩模(未图示)的错位，绝缘覆盖层4形成于相对判定标记8靠安装位置24一侧时，将相对该绝缘覆盖层4中的判定标记8靠安装位置24一侧形成的部分定为阻碍部分23。
以判定标记8为基准的阻碍部分23的有无的判定采用例如光学显微镜(例如20～40倍)通过观察判定。
判定为“有”阻碍部分23的情况下，由于该阻碍部分23的影响，电子零部件21无法安装，阻碍了外部端子22与端子部6的连接，所以具有该阻碍部分23的配线电路基板1作为不合格品被处理。
另一方面，判定为“无”阻碍部分23的情况下，由于能确保外部端子22与端子部6的良好连接，所以将该配线电路基板1作为合格品处理，如图1(a)所示安装电子零部件21，该电子零部件21的各外部端子22与端子部6的各配线5电连接。
这样的配线电路基板1的制造方法中，判定标记8与导体图案3同时形成，以该判定标记8为基准，判定阻碍部分23的有无。因此，能够高效率地形成判定标记8，以该判定标记8为基准，容易地判定阻碍部分23的有无。其结果是，能够提高端子部6的各配线5和电子零部件21的各外部端子22的连接可靠性，同时可谋求高生产率及低成本化。
以上制得的配线电路基板1由于能够以判定标记8为基准，容易地判定阻碍部分23的有无，所以能够提供端子部6的各配线5和电子零部件21的各外部端子22的连接可靠性有所提高、且可实现高生产率及低成本化的配线电路基板1。
上述说明中，判定标记8形成为从平面看为正方形的形状，且与端子部6的宽度方向最外侧的配线5接触，但也可以如图4所示，相对于端子部6的宽度方向最外侧的各配线5，在宽度方向两外侧再形成用于形成判定标记8的专用配线10，将判定标记8设置在该专用配线10的浮动端部。
图4中，各专用配线10沿配线电路基板1的长边方向延展、相对宽度方向最外侧的各配线5，在宽度方向以一定间隔并列设置。此外，判定标记8从各专用配线10向宽度方向最外侧的各配线5，形成为向宽度方向内侧弯曲的从平面看近似“L”字形的形状。另外，判定标记8的宽度方向内侧浮动端部和宽度方向最外侧的配线5在宽度方向上以一定的间隔被配置。
图4所示的配线电路基板1的判定标记8由于从专用配线10开始连续形成，所以通过共同的电镀导线馈电和电解电镀，能够同时在导体图案3和判定标记8上都形成金属镀层9，谋求防止判定标记8的腐蚀。
上述说明中，判定标记8配置为与端子部6的宽度方向最外侧的配线5接触，但也可以如图5所示，相对端子部6的宽度方向最外侧的各配线5，隔开一定间隔S2来设置判定标记8。此外，判定标记8与各配线5的宽度方向的间隔S2设定在例如70μm以内，最好是设定为15～30μm。
此外，如图6所示，多个判定标记8还可以沿宽度方向设置在各配线5之间。
另外，可以将判定标记8形成为从平面看为其它的图形形状或从平面看为字母形状以替代图5所示的判定标记8的从平面看的正方形，例如，从平面看为三角形(参考图7)、从平面看为十字形(参考图8)、从平面看为一字形(参考图9)、从平面看为T字形(沿配线电路基板1的长边方向的T字形，参考图10)、从平面看为T字形(沿配线电路基板1的宽度方向的T字形，参考图11)、从平面看为L字形(参考图12)、从平面看为圆形(参考图13)等，可根据目的及用途等适当选择其平面形状。
较好的是象上述图7～图12所示的判定标记8那样，各图中在宽度方向上对置的各判定标记8为包含可明确地识别以虚线表示的基准线BL的直线部分的平面形状。
此外，上述图7～图12所示的各判定标记8的长边方向的长度L1设定为15～150μm，较好的是设定为30～80μm，宽度方向的长度L2设定为15～150μm，较好的是设定为30～80μm。
上述判定标记8在导体图案3形成的同时由与形成导体图案3的金属同样的金属形成，判定标记8只要成为通过观察可判定上述阻碍部分23的有无的判定基准即可，对其无特别限定，例如，通过在从绝缘覆盖层4的开口部7露出的绝缘基底层2利用激光或模具等形成凹槽或贯通孔，也可以形成判定标记8。
以下例举实施例及比较例对本发明进行更具体地说明。
实施例1
按照以下的步骤制得1000个配线电路基板。
在由厚度25μm的由聚酰亚胺树脂形成的绝缘基底层上层压厚18μm的铜箔而形成的铜箔叠层基板(双层基材)上，对干膜光致抗蚀剂进行曝光及显影处理，形成厚10μm的蚀刻保护膜作为对应于导体图案及判定标记的图案。
然后，用氯化铁水溶液对从蚀刻保护膜露出的铜箔进行蚀刻，同时形成含端子部的导体图案及判定标记(一边为50μm的正方形)(参考图2(b))。
然后，在剥离蚀刻保护膜后，按照对应于端子部形成开口部的要求利用印刷法在含导体图案的绝缘基底层上涂布焊接抗蚀剂，然后，使焊接抗蚀剂固化形成厚10μm的绝缘覆盖层(参考图2(c))。
接着，以从绝缘覆盖层的开口部露出的判定标记为基准，用光学显微镜观察判定有无阻碍部分。
阻碍部分是绝缘覆盖层形成时在端子部的各配线间、焊接抗蚀剂因毛细管现象而流出，该流出的焊接抗蚀剂在配线的长度方向的开口部的内侧方向超过判定标记的部分。
存在阻碍部分时，配线电路基板被作为不合格品处理，不存在阻碍部分时，作为合格品安装电子零部件。
实施例2
按照以下的步骤制得1000个配线电路基板。
在厚度25μm的由聚酰亚胺树脂形成的绝缘基底层上层压厚18μm的铜箔而形成的铜箔叠层基板(双层基材)上，对干膜光致抗蚀剂进行曝光及显影处理，形成厚10μm的蚀刻保护膜作为对应于导体图案的图案。
然后，用氯化铁水溶液对从蚀刻保护膜露出的铜箔进行蚀刻，形成包含端子部的导体图案。
其后，在剥离蚀刻保护膜后，相对端子部的宽度方向最外面的两侧的配线、在宽度方向更外侧以一定间隔隔开设置的绝缘基底层上，用紫外线激光形成由直径50μm的圆形贯通孔构成的判定标记。
然后，按照对应于端子部形成开口部的要求，利用印刷法在含导体图案的绝缘基底层上涂布焊接抗蚀剂，再使焊接抗蚀剂固化形成厚10μm的绝缘覆盖层。
接着，以从绝缘覆盖层的开口部露出的判定标记为基准，用光学显微镜观察判定有无阻碍部分。
阻碍部分是绝缘覆盖层形成时在端子部的各配线间、焊接抗蚀剂因毛细管现象流出，该流出的焊接抗蚀剂在配线的长度方向的开口部的内侧方向上超过了判定标记的部分。
存在阻碍部分时，配线电路基板被作为不合格品处理，不存在阻碍部分时，作为合格品安装电子零部件。
上述说明作为本发明的例示的实施方式提供，但这仅仅是单纯的例示，并不是限定性的解释。对本技术领域的普通技术人员来说明显的本发明的变形例也包括在后述的权利要求的范围内。

Claims (2)

1.一种配线电路基板，它是具备绝缘基底层、形成于前述绝缘基底层上的导体图案、在前述绝缘基底层上形成、并覆盖前述导体图案的绝缘覆盖层的配线电路基板，其特征在于，
前述导体图案包含与外部端子连接的端子部，
前述绝缘覆盖层中对应于前述端子部形成了开口部，
在从前述开口部露出的前述绝缘基底层上，在前述外部端子连接的安装位置与前述开口部的端缘之间，判定有无因前述绝缘覆盖层的形成而形成的阻碍前述端子部与前述外部端子的连接的阻碍部分的多个判定标记被设置在前述端子部的近旁，将向前述安装位置一侧超过连接各前述判定标记的基准线的部分判定为阻碍部分。
2.一种配线电路基板的制造方法，其特征在于，
具备在绝缘基底层上形成含与外部端子连接用的端子部的导体图案的步骤，在前述绝缘基底层上形成绝缘覆盖层以覆盖前述导体图案、并形成前述端子部露出的开口部的步骤，以及判定有无因前述绝缘覆盖层的形成而形成的阻碍前述端子部与前述外部端子的连接的阻碍部分的步骤；
形成前述导体图案的步骤中，在从前述开口部露出的前述绝缘基底层上，在前述外部端子连接的安装位置与前述开口部的端缘之间，与前述导体图案同时形成用于判定有无阻碍前述端子部与前述外部端子的连接的前述绝缘覆盖层的多个判定标记；
在判定有无因前述绝缘覆盖层的形成而形成的阻碍前述端子部与前述外部端子的连接的阻碍部分的步骤中，以连接各前述判定标记的基准线为基准，判定前述阻碍部分的有无。
CN2006100043407A 2005-02-09 2006-01-25 配线电路基板及其制造方法 Expired - Fee Related CN1819746B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005033327 2005-02-09
JP2005033327A JP4607612B2 (ja) 2005-02-09 2005-02-09 配線回路基板およびその製造方法
JP2005-033327 2005-02-09

Publications (2)

Publication Number Publication Date
CN1819746A CN1819746A (zh) 2006-08-16
CN1819746B true CN1819746B (zh) 2010-09-08

Family

ID=36293312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100043407A Expired - Fee Related CN1819746B (zh) 2005-02-09 2006-01-25 配线电路基板及其制造方法

Country Status (7)

Country Link
US (3) US7371971B2 (zh)
EP (1) EP1691589B1 (zh)
JP (1) JP4607612B2 (zh)
KR (1) KR101195685B1 (zh)
CN (1) CN1819746B (zh)
DE (1) DE602006000514T2 (zh)
TW (1) TW200638829A (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4762749B2 (ja) 2006-02-14 2011-08-31 日東電工株式会社 配線回路基板およびその製造方法
JP2008198738A (ja) * 2007-02-09 2008-08-28 Nitto Denko Corp 配線回路基板およびその製造方法
FR2930399B1 (fr) * 2008-04-17 2010-05-14 Continental Automotive France Circuit imprime muni de reliefs de separation pour vernis de protection
RU2458491C1 (ru) * 2008-08-11 2012-08-10 Шарп Кабусики Кайся Гибкая подложка и структура электрической схемы
JP5249096B2 (ja) * 2009-03-13 2013-07-31 アイシン・エィ・ダブリュ株式会社 電子回路装置
TWI392409B (zh) * 2009-05-26 2013-04-01 Wistron Corp 電子裝置及其軟性電路板
JP4875124B2 (ja) * 2009-09-17 2012-02-15 シャープ株式会社 太陽電池モジュール
US9066439B2 (en) * 2011-07-14 2015-06-23 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN103677368B (zh) * 2012-09-20 2016-11-23 瀚宇彩晶股份有限公司 触控面板与软性电路板的接合结构
WO2014080476A1 (ja) * 2012-11-21 2014-05-30 三菱電機株式会社 半導体装置及びその製造方法
JP6257428B2 (ja) * 2014-04-15 2018-01-10 株式会社ジャパンディスプレイ 電極基板、表示装置、入力装置および電極基板の製造方法
JP5968514B1 (ja) * 2015-11-05 2016-08-10 株式会社フジクラ プリント配線板
CN105578720B (zh) * 2015-12-29 2018-07-06 广东欧珀移动通信有限公司 柔性电路板及移动终端
JP7101512B2 (ja) * 2018-03-28 2022-07-15 Fdk株式会社 回路基板及びその製造方法
JP7124757B2 (ja) * 2019-02-20 2022-08-24 株式会社村田製作所 インダクタ
JP2021111711A (ja) * 2020-01-10 2021-08-02 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710458B2 (en) * 2000-10-13 2004-03-23 Sharp Kabushiki Kaisha Tape for chip on film and semiconductor therewith

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53103659U (zh) * 1977-01-25 1978-08-21
JPS58147274A (ja) 1982-02-26 1983-09-02 Fuji Photo Film Co Ltd 光電子増倍管の過電流検出保護方法
JPS58147274U (ja) * 1982-03-29 1983-10-03 松下電器産業株式会社 印刷配線板
JP2695419B2 (ja) 1987-11-20 1997-12-24 工業技術院長 ２−（ポリフルオロアルキル）ハロゲノベンズイミダゾール類、その製造法およびそれを有効成分とする殺虫、殺ダニ剤
JPH01135773U (zh) * 1988-03-09 1989-09-18
JP2807336B2 (ja) * 1990-11-21 1998-10-08 東芝メカトロニクス株式会社 部品実装装置
JPH0529719A (ja) * 1991-07-19 1993-02-05 Sony Corp プリント配線基板
JPH06326434A (ja) * 1993-05-10 1994-11-25 Brother Ind Ltd 印刷回路基板
JP3256391B2 (ja) * 1994-11-28 2002-02-12 キヤノン株式会社 回路基板構造
CN1138463C (zh) * 1996-12-13 2004-02-11 松下电器产业株式会社 电子部件及其安装方法和装置
JP3650500B2 (ja) * 1997-01-24 2005-05-18 新光電気工業株式会社 回路基板およびその製造方法
JP2000077835A (ja) * 1998-09-02 2000-03-14 Sony Corp プリント配線基板上のランド
JP4135256B2 (ja) * 1999-04-14 2008-08-20 ソニー株式会社 マーク付き部品搭載用ランドを有するプリント配線基板
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
JP3687623B2 (ja) 2002-04-16 2005-08-24 日立電線株式会社 半導体装置用テープキャリア
JP3840180B2 (ja) * 2002-12-26 2006-11-01 住友電工プリントサーキット株式会社 フレキシブルプリント配線板
KR100546698B1 (ko) * 2003-07-04 2006-01-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 서브스트레이트
DE10342298A1 (de) * 2003-09-12 2005-04-21 Siemens Ag Alterungs- und Lötbarkeitsbeurteilung von OSP-geschützten Kupferoberflächen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710458B2 (en) * 2000-10-13 2004-03-23 Sharp Kabushiki Kaisha Tape for chip on film and semiconductor therewith

Also Published As

Publication number Publication date
EP1691589A1 (en) 2006-08-16
CN1819746A (zh) 2006-08-16
JP2006222218A (ja) 2006-08-24
TW200638829A (en) 2006-11-01
US20060176069A1 (en) 2006-08-10
EP1691589B1 (en) 2008-02-13
DE602006000514D1 (de) 2008-03-27
US20090025212A1 (en) 2009-01-29
US7971353B2 (en) 2011-07-05
US20090025963A1 (en) 2009-01-29
US7371971B2 (en) 2008-05-13
KR20060090614A (ko) 2006-08-14
US7629540B2 (en) 2009-12-08
TWI370713B (zh) 2012-08-11
DE602006000514T2 (de) 2008-05-29
KR101195685B1 (ko) 2012-10-30
JP4607612B2 (ja) 2011-01-05

Similar Documents

Publication Publication Date Title
CN1819746B (zh) 配线电路基板及其制造方法
CN1829413B (zh) 布线电路基板
CN102006716B (zh) 布线电路基板及其制造方法
CN101419803B (zh) 带电路的悬挂基板
KR100999207B1 (ko) 2층 플렉서블 기판
CN102548195B (zh) 高精度柔性电路板及其制备方法
US8647517B2 (en) Producing method of suspension board with circuit
CN101022699B (zh) 布线电路基板及其制造方法
US11696401B2 (en) Flexible printed circuit board and method of manufacturing flexible printed circuit board
CN108024442B (zh) 布线电路基板及其制造方法
US20180310412A1 (en) Method of making a flexible printed circuit board
US11889624B2 (en) Flexible printed circuit board and method of manufacturing flexible printed circuit board
KR20100029561A (ko) 인쇄회로기판 및 그 제조방법
US20230007783A1 (en) Method for producing wiring circuit board
JP2011018808A (ja) 両面フレキシブルプリント配線板
US20230199960A1 (en) Printed wiring board
JP2009071066A (ja) Ｃｏｆ配線基板及びその製造方法
JP2008288463A (ja) 多層配線基板
SE443276B (sv) Forfarande for framstellning av en med kopplingskomponenter bestyckad ledningsplatta
JP4755454B2 (ja) プリント基板の製造方法
JP2007012713A (ja) 配線回路基板保持シート
JP2017188565A (ja) 導電性基板、導電性基板の製造方法
JP2014241451A (ja) 銅導電体層付き抵抗薄膜素子
JP2008218858A (ja) 回路板
JP2005277288A (ja) 回路基板の製造方法および回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100908

CF01 Termination of patent right due to non-payment of annual fee