JP2006222218A - 配線回路基板およびその製造方法 - Google Patents

配線回路基板およびその製造方法 Download PDF

Info

Publication number
JP2006222218A
JP2006222218A JP2005033327A JP2005033327A JP2006222218A JP 2006222218 A JP2006222218 A JP 2006222218A JP 2005033327 A JP2005033327 A JP 2005033327A JP 2005033327 A JP2005033327 A JP 2005033327A JP 2006222218 A JP2006222218 A JP 2006222218A
Authority
JP
Japan
Prior art keywords
terminal portion
conductor pattern
layer
determination mark
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005033327A
Other languages
English (en)
Other versions
JP4607612B2 (ja
Inventor
Yuichi Takayoshi
勇一 高吉
Kazuyuki Ichikawa
和志 市川
Toshiki Naito
俊樹 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2005033327A priority Critical patent/JP4607612B2/ja
Priority to CN2006100043407A priority patent/CN1819746B/zh
Priority to DE602006000514T priority patent/DE602006000514T2/de
Priority to EP06001974A priority patent/EP1691589B1/en
Priority to TW095103719A priority patent/TW200638829A/zh
Priority to US11/349,188 priority patent/US7371971B2/en
Priority to KR1020060012125A priority patent/KR101195685B1/ko
Publication of JP2006222218A publication Critical patent/JP2006222218A/ja
Priority to US12/068,501 priority patent/US7629540B2/en
Priority to US12/068,502 priority patent/US7971353B2/en
Application granted granted Critical
Publication of JP4607612B2 publication Critical patent/JP4607612B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/094Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/163Monitoring a manufacturing process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/166Alignment or registration; Control of registration
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】端子部と外部端子との接続信頼性の向上を図りつつ、高い生産性およびコストの低減化を確保することのできる、配線回路基板、および、その配線回路基板の製造方法を提供する。
【解決手段】ベース絶縁層2の上に、電子部品21の外部端子22と接続するための端子部6を含む導体パターン3と、カバー絶縁層4の形成に起因して形成され、端子部6と外部端子22との接続を阻害する阻害部分の有無を判定するための判定マーク8とを同時に形成した後、導体パターン3を被覆し、端子部6および判定マーク8が露出する開口部7が形成されるように、カバー絶縁層4を形成する。その後、カバー絶縁層4の開口部7から露出する判定マーク8を基準として、阻害部分の有無を判定する。
【選択図】図1

Description

本発明は、配線回路基板およびその製造方法、詳しくは、外部端子と接続する端子部を備える配線回路基板、および、その配線回路基板の製造方法に関する。
配線回路基板は、通常、ベース絶縁層の上に、複数の配線からなる導体パターンが形成されており、さらに、導体パターンを被覆するように、ベース絶縁層の上に、カバー絶縁層が形成されている。
このような配線回路基板には、導体パターンに、電子部品などの外部端子と接続するための端子部が設けられている。カバー絶縁層には、端子部に対応するように開口部が形成されており、端子部は、その開口部から露出され、外部端子と接続できるようにされている。
そのため、端子部を、外部端子と精度よく接続しようとすると、端子部と開口部との相対配置や、開口部の寸法精度が非常に重要となる。
カバー絶縁層の形成方法には、第1の方法として、ソルダレジストを、印刷法により開口部が形成されるように形成する方法、第2の方法として、予め開口部が形成されている絶縁樹脂フィルムを、接着剤を介して貼着するか、または、絶縁樹脂フィルムを、接着剤を介して貼着した後、開口部が形成されるように穿孔する方法、第3の方法として、感光性樹脂を、露光および現像するフォト加工により開口部が形成されるように形成する方法が知られている。
しかるに、第1の方法では、図14に示すように、ソルダレジストの印刷時(塗布時)に、カバー絶縁層31の開口部32から露出する端子部33において、各配線34の間に、毛細管現象によってソルダレジスト30が流れ出し、外部端子と接続するための電子部品の実装位置35まで、ソルダレジスト30が到達する場合がある。このような場合には、電子部品を実装して、外部端子と端子部33とを接続することが困難となる。
また、第2の方法においても、第1の方法と同様に、各配線34の間に、毛細管現象によって接着剤が流れ出し、外部端子と接続するための電子部品の実装位置35まで、接着剤が到達することがある。このような場合にも、電子部品を実装して、外部端子と端子部33とを接続することが困難となる。
さらには、第3の方法では、フォト加工において、フォトマスクの配置がずれると、図15に示すように、電子部品の実装位置35がカバー絶縁層31によって被覆される場合があり、このような場合にも、電子部品を実装して、外部端子と端子部33とを接続することが困難となる。
そのため、例えば、端子部の配線を曲げまたはプレスにより機械加工して、その配線に凹凸などのソルダレジストが流れ出しにくい形状を付加し、塗布したソルダレジストのデバイスホール側への流れ出しを阻止することが提案されている(例えば、特許文献1参照。)。
特開2003−309148号公報
しかし、配線に、機械加工して凹凸形状を付加することは、煩雑であり、生産性が低下し、コストの上昇を生ずる。
また、カバー絶縁層が電子部品の実装位置に到達しているか否かは、通常、電子部品の実装後の導通検査により判定するか、あるいは、端子部において各配線の間に流れ出したカバー絶縁層の寸法を測定するなどの方法によるが、このような方法を、製造工程において実施すると、高い生産性を確保しつつ、コストの低減化を図ることが困難となる。
本発明の目的は、端子部と外部端子との接続信頼性の向上を図りつつ、高い生産性およびコストの低減化を確保することのできる、配線回路基板、および、その配線回路基板の製造方法を提供することにある。
上記の目的を達成するため、本発明の配線回路基板は、ベース絶縁層と、前記ベース絶縁層の上に形成された導体パターンと、前記導体パターンを被覆するように、前記ベース絶縁層の上に形成されたカバー絶縁層とを備える配線回路基板において、前記導体パターンは、外部端子と接続するための端子部を含み、前記カバー絶縁層には、前記端子部に対応して、開口部が形成されており、前記開口部から露出する前記ベース絶縁層の上には、前記カバー絶縁層の形成に起因して形成され、前記端子部と前記外部端子との接続を阻害する阻害部分の有無を判定するための判定マークが、前記端子部の近傍に設けられていることを特徴としている。
また、本発明の配線回路基板の製造方法は、ベース絶縁層の上に、外部端子と接続するための端子部を含む導体パターンを形成する工程と、前記ベース絶縁層の上に、前記導体パターンを被覆し、前記端子部が露出する開口部が形成されるように、カバー絶縁層を形成する工程と、前記カバー絶縁層の形成に起因して形成され、前記端子部と前記外部端子との接続を阻害する阻害部分の有無を判定する工程とを備え、前記導体パターンを形成する工程において、前記開口部から露出する前記ベース絶縁層の上に、前記端子部と前記外部端子との接続を阻害する前記カバー絶縁層の有無を判定するための判定マークを、前記導体パターンと同時に形成し、前記カバー絶縁層の形成に起因して形成され、前記端子部と前記外部端子との接続を阻害する阻害部分の有無を判定する工程において、前記判定マークを基準として、前記阻害部分の有無を判定することを特徴としている。
本発明の配線回路基板には、開口部から露出するベース絶縁層の上に、カバー絶縁層の形成に起因して形成され、端子部と外部端子との接続を阻害する阻害部分の有無を判定するための判定マークが、端子部の近傍に設けられている。そのため、この判定マークを基準にして、阻害部分の有無を、容易に判定することができる。その結果、端子部と外部端子との接続信頼性の向上を図りつつ、高い生産性およびコストの低減化を確保することのできる配線回路基板を提供することができる。
また、本発明の配線回路基板の製造方法では、判定マークを導体パターンと同時に形成して、その判定マークを基準として、カバー絶縁層の形成に起因して形成され、端子部と外部端子との接続を阻害する阻害部分の有無を判定する。そのため、効率的に判定マークを形成して、その判定マークを基準として、阻害部分の有無を、容易に判定することができる。その結果、端子部と外部端子との接続信頼性の向上を図りつつ、高い生産性およびコストの低減化を図ることができる。
図1(a)は、本発明の配線回路基板の一実施形態の要部断面図、図1(b)は、図1(a)に示す配線回路基板の要部平面図である。
図1において、この配線回路基板1は、平面視略矩形帯状に延びるフレキシブル配線回路基板であって、図1(a)に示すように、ベース絶縁層2と、ベース絶縁層2の上に形成された導体パターン3と、導体パターン3を被覆するように、ベース絶縁層2の上に形成されたカバー絶縁層4とを備えている。
ベース絶縁層2は、図1(b)に示すように、平面視略矩形帯状に形成されている。
導体パターン3は、配線回路基板1の長手方向に沿って延び、互いに幅方向(配線回路基板1の長手方向に直交する方向)において間隔を隔てて並列配置される複数の配線5からなり、電子部品21の外部端子22と接続するための端子部6が含まれている。この端子部6は、各配線5が、配線回路基板1の長手方向において、間隔を隔てて分断されるように、形成されている。なお、各配線5の幅W1は、5〜500μmに設定され、各配線5間の間隔W2が、5〜500μmに設定されている。各配線5間の間隔W2が、5〜50μm以下の場合には、後述する阻害部分23(図3参照)が形成されやすくなる。
また、カバー絶縁層4には、端子部6と各層の積層方向において対向し、かつ、端子部6を囲むように、平面視略矩形状に開口される開口部7が形成されている。
そして、この配線回路基板1には、カバー絶縁層4の開口部7から露出するベース絶縁層2の上であって、端子部6の近傍に判定マーク8が設けられている。
判定マーク8は、後述するように、カバー絶縁層4の形成に起因して形成され、端子部6と、電子部品21の外部端子22との接続を阻害する阻害部分23(図3参照)の有無を判定するために形成される。
この判定マーク8は、端子部6において、配線回路基板1の長手方向に分断される両側において、複数の配線5の幅方向両端部に、それぞれ(合計4つ)設けられている。
各判定マーク8は、平面視正方形状をなし、端子部6における幅方向最外側の配線5に対して、その幅方向外側から配線5に接触するように、配置されている。
各判定マーク8の長手方向長さL1は、15〜150μm、好ましくは、30〜80μmに設定され、幅方向長さL2は、15〜150μm、好ましくは、30〜80μmに設定されている。これより大きいと、配置できる位置が限定されてしまい、また、これより小さいと、観察が困難となる場合がある。
また、各判定マーク8は、端子部6における配線5の長手方向において、電子部品21の外部端子22が接続される実装位置24と開口部7の端縁との間に配置され、より具体的には、各配線5の間において、配線5の長手方向に沿って開口部7の内側方向へ流れ出す後述するソルダレジストや接着剤が、それ以上実装位置24に近接すると、そのソルダレジストや接着剤からなる阻害部分23(図3参照)によって、電子部品21が実装できず、外部端子22と端子部6との接続を阻害することになる直前の位置に設けられる。このような位置は、電子部品21の種類などによって適宜設定されるが、例えば、実装位置24と判定マーク8との間隔S1が、配線5の長手方向において、少なくとも、例えば、200μm以上離間するような位置、好ましくは、220〜300μm離間するような位置に設定される。
なお、カバー絶縁層4の開口部7から露出する端子部6の各配線5には、電子部品21の外部端子22との接続信頼性を確保すべく、金属めっき層9(図1(a)にのみ現われている。)が被覆されている。
次に、この配線回路基板1の製造方法を、図2を参照して説明する。
この方法では、まず、図2(a)に示すように、ベース絶縁層2を用意する。ベース絶縁層2は、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの合成樹脂のフィルムが用いられる。好ましくは、ポリイミド樹脂フィルムが用いられる。
ベース絶縁層2は、予め合成樹脂のフィルムとして用意するか、あるいは、図示しない剥離板の上に、合成樹脂のワニスをキャスティングにより成膜し、乾燥後、必要により硬化させることにより、用意する。さらには、剥離板の上に、感光性の合成樹脂のワニスをキャスティングにより成膜し、乾燥後、露光後現像して所定パターンに加工し、必要により硬化することにより、用意する。なお、ベース絶縁層2の厚みは、例えば、5〜50μmである。
次いで、この方法では、図2(b)に示すように、ベース絶縁層2の上に、導体パターン3と、判定マーク8とを同時に形成する。導体パターン3および判定マーク8は、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などの金属箔が用いられ、導電性、廉価性および加工性の観点から、好ましくは、銅箔が用いられる。
また、導体パターン3および判定マーク8は、ベース絶縁層2の上に、例えば、サブトラクティブ法やアディティブ法などの公知のパターンニング法によって、導体パターン3は、上記した端子部6を含む複数の配線5からなる所定パターンで、また、判定マーク8は、端子部6における幅方向最外側の配線5と連続するように、形成する。
サブトラクティブ法では、まず、ベース絶縁層2の全面に、必要により接着剤層を介して、金属箔を積層する。次いで、その金属箔の表面に、導体パターン3および判定マーク8に対応するパターンで、エッチングレジストを形成する。エッチングレジストは、ドライフィルムフォトレジストなどを用いて、公知の方法により形成する。その後、エッチングレジストから露出する金属箔をエッチングした後、エッチングレジストをエッチングまたは剥離により除去する。なお、予めベース絶縁層2の上に、金属箔が積層されている二層基材を用意して、その金属箔をエッチングすることにより、ベース絶縁層2の上に、導体パターン3および判定マーク8を同時に形成することもできる。
また、アディティブ法では、まず、ベース絶縁層の全面に、種膜となる金属薄膜を形成する。金属薄膜は、クロム、ニッケル、銅およびこれらの合金などから、スパッタリング法などの薄膜形成法により形成する。次いで、金属薄膜の表面に、導体パターン3および判定マーク8の反転パターンで、めっきレジストを形成する。めっきレジストは、ドライフィルムフォトレジストなどから、露光および現像する公知の方法により形成する。その後、めっきレジストから露出するベース絶縁層2の表面に、導体パターン3および判定マーク8を同時に形成する。導体パターン3および判定マーク8は、例えば、電解めっき、好ましくは、電解銅めっきにより形成する。その後、めっきレジストをエッチングまたは剥離により除去した後、導体パターン3および判定マーク8から露出する金属薄膜を、エッチングにより除去する。
これによって、図1(b)に示すように、判定マーク8と、端子部8を含む導体パターン3とが同時に形成される。なお、導体パターン3および判定マーク8の厚みは、例えば、3〜50μmである。
次いで、この方法では、図2(c)に示すように、ベース絶縁層2の上に、端子部6が露出する開口部7が形成されるように、カバー絶縁層4を形成する。
カバー絶縁層4は、ソルダレジストを、印刷法により開口部7が形成されるようにして形成する。より具体的には、エポキシ系、アクリル系、ウレタン系など公知のソルダレジストを、公知の印刷法によって、開口部7が形成されるように、導体パターン3を含むベース絶縁層2の上に塗布し、その後、ソルダレジストを硬化させることにより、カバー絶縁層4を形成する。
また、カバー絶縁層4は、打ち抜きなどによって、予め開口部7が形成されている合成樹脂(好ましくは、ポリイミド樹脂)のフィルムを用意して、そのフィルムを、接着剤を介して導体パターン3を含むベース絶縁層2の上に貼着するか、または、合成樹脂(好ましくは、ポリイミド樹脂)のフィルムを、接着剤を介して導体パターン3を含むベース絶縁層2の上に貼着した後、そのフィルムに、ドリル加工、レーザ加工あるいはエッチングなどによって、開口部7を形成することにより、形成することもできる。なお、接着剤は、例えば、エポキシ系接着剤やアクリル系接着剤などが用いられる。また、接着剤により形成される接着剤層の厚みは、例えば、5〜30μmである。
また、カバー絶縁層4は、感光性樹脂を、露光および現像する公知のフォト加工により、開口部7が形成されるように、形成することもできる。より具体的には、合成樹脂のワニスを、導体パターン3を含むベース絶縁層2の上にキャスティングにより成膜し、乾燥する。次いで、フォトマスクを介して露光し、現像することにより、開口部7が形成されるようにパターンニングした後、硬化させることにより、カバー絶縁層4を形成する。
このようにして形成されるカバー絶縁層4の厚みは、例えば、3〜30μmである。
次いで、この方法では、図1(d)に示すように、カバー絶縁層4の開口部7から露出する端子部6の各配線5に、金属めっき層9を形成する。金属めっき層9としては、例えば、金やニッケルなどの金属が用いられる。また、金属めっき層9は、例えば、無電解めっきや電解めっきにより形成する。好ましくは、ニッケルめっき層および金めっき層を順次積層する。この金属めっき層9の厚みは、例えば、金めっき層である場合には、例えば、0.1〜1μm、ニッケルめっき層である場合には、例えば、0.5〜5μmである。
なお、判定マーク8は、導体パターン3と連続して形成されているので、電解めっきする場合には、共通するめっきリードから給電することにより、導体パターン3とともに、判定マーク8の上にも、金属めっき層9が形成される。この金属めっき層9によって、判定マーク8の腐食防止を図ることができる。
次いで、この方法では、図3に示すように、カバー絶縁層4の開口部7から露出する判定マーク8を基準として、阻害部分23の有無を判定する。
阻害部分23は、例えば、カバー絶縁層4が、上記したソルダレジストから形成されている場合には、ソルダレジストの塗布時に、端子部33における各配線34の間に、ソルダレジストが毛細管現象によって流れ出し、その流れ出したソルダレジストが、配線5の長手方向における開口部7の内側方向において、判定マーク8、より具体的には、幅方向において対向する各判定マーク8を結ぶ点線で示す基準線BLを超える場合に、その判定マーク8を超えた部分とされる。
また、例えば、カバー絶縁層4が、接着剤を介して貼着される合成樹脂のフィルムから形成されている場合には、フィルムの積層時に、端子部33における各配線34の間に、接着剤が毛細管現象によって流れ出し、その流れ出した接着剤が、配線5の長手方向における開口部7の内側方向において、判定マーク8、より具体的には、幅方向において対向する各判定マーク8を結ぶ点線で示す基準線BLを超える場合に、その判定マーク8を超えた部分とされる。
また、例えば、カバー絶縁層4が、感光性樹脂を、露光および現像するフォト加工から形成されている場合には、図示しないが、フォトマスクの位置ずれにより、カバー絶縁層31が、判定マーク8に対して実装位置24側に形成されている場合に、そのカバー絶縁層31における判定マーク8に対して実装位置24側に形成されている部分とされる。
判定マーク8を基準とする阻害部分23の有無の判定は、例えば、光学顕微鏡(例えば、20〜40倍率)を用いて、観察で判定する。
そして、阻害部分23が「有」と判定された場合には、その阻害部分23によって、電子部品21が実装できず、外部端子22と端子部6との接続を阻害するので、その阻害部分23を有する配線回路基板1は、不良品として処理される。
一方、阻害部分23が「無」と判定された場合には、外部端子22と端子部6との良好な接続を確保することができるので、その配線回路基板1は、良品として処理され、例えば、図1(a)に示すように、電子部品21を実装して、その電子部品21の各外部端子22と、端子部6の各配線5とが電気的に接続される。
このような配線回路基板1の製造方法では、判定マーク8を導体パターン3と同時に形成して、その判定マーク8を基準として、阻害部分23の有無を判定する。そのため、効率的に判定マーク8を形成して、その判定マーク8を基準として、阻害部分23の有無を、容易に判定することができる。その結果、端子部6の各配線5と電子部品21の各外部端子22との接続信頼性の向上を図りつつ、高い生産性およびコストの低減化を図ることができる。
そして、このようにして得られた配線回路基板1は、判定マーク8を基準にして、阻害部分23の有無が容易に判定されているので、端子部6の各配線5と電子部品21の各外部端子22との接続信頼性の向上を図りつつ、高い生産性およびコストの低減化が図られた配線回路基板1として提供される。
なお、上記の説明では、判定マーク8を、端子部6における幅方向最外側の配線5と接触するように、平面視正方形状に形成したが、例えば、図4に示すように、端子部6における幅方向最外側の各配線5に対して、さらに幅方向両外側に、判定マーク8を形成するための専用配線10を形成して、その専用配線10の遊端部に、判定マーク8を設けることもできる。
図4において、各専用配線10は、配線回路基板1の長手方向に沿って延び、幅方向最外側の各配線5に対して、幅方向に間隔を隔てて、並列配置されている。また、判定マーク8は、各専用配線10から、幅方向最外側の各配線5に向かって、幅方向内側に屈曲する平面視略L字形状に形成されている。なお、判定マーク8の幅方向内側遊端部と、幅方向最外側の配線5とは、幅方向において間隔を隔てて配置されている。
この図4に示す配線回路基板1の判定マーク8も、専用配線10から連続して形成されているので、共通するめっきリードから給電することにより、電解めっきにより、導体パターン3とともに、判定マーク8の上にも、金属めっき層9を形成して、判定マーク8の腐食防止を図ることができる。
また、上記の説明では、判定マーク8を、端子部6における幅方向最外側の配線5と接触するように配置したが、例えば、図5に示すように、端子部6における幅方向最外側の各配線5に対して、間隔S2を隔てて判定マーク8を設けることもできる。なお、各配線5に対する判定マーク8の幅方向の間隔S2は、例えば、70μm以内、好ましくは、15〜30μmに設定される。
さらには、図6に示すように、複数の判定マーク8を、幅方向に沿って各配線5間に設けることもできる。
さらにまた、図5に示す判定マーク8の平面視正方形状に代えて、平面視図形形状や平面視アルファベット形状に形成してもよく、例えば、平面視三角形状(図7参照)、平面視+字形状(図8参照)、平面視−字形状(図9参照)、平面視T字形状(配線回路基板1の長手方向に沿うT字形状、図10参照)、平面視T字形状(配線回路基板1の幅方向に沿うT字形状、図11参照)、平面視L字形状(図12参照)、平面視円形状(図13参照)など、目的および用途などによって、その平面形状は、適宜選択することができる。
また、判定マーク8には、上記した図7〜図11に示す判定マーク8のように、各図において、幅方向において対向する各判定マーク8において、点線で示す基準線BLを明確にして認識できるような直線部分を含んでいる平面形状であることが好適である。
なお、上記した図7〜図12に示す判定マーク8において、各判定マーク8の長手方向長さL1は、15〜150μm、好ましくは、30〜80μmに設定され、幅方向長さL2は、15〜150μm、好ましくは、30〜80μmに設定されている。
また、上記した判定マーク8は、導体パターン3の形成と同時に、導体パターン3を形成する金属と同一の金属から形成したが、判定マーク8は、観察で上記した阻害部分23の有無の判定基準となれば、特に制限されず、例えば、カバー絶縁層4の開口部7から露出するベース絶縁層2に、レーザや金型などで凹みまたは貫通孔を形成することによって、判定マーク8を形成することもできる。
以下、実施例および比較例を挙げて、本発明をさらに具体的に説明する。
実施例1
以下の手順で、配線回路基板を1000個製造した。
厚み25μmのポリイミド樹脂からなるベース絶縁層の上に、厚み18μmの銅箔が積層されている銅張積層基板(二層基材)に、厚み10μmのエッチングレジストを、ドライフィルムフォトレジストを露光および現像して、導体パターンおよび判定マークに対応するパターンとして形成した。
次いで、塩化第二鉄水溶液を用いて、エッチングレジストから露出している銅箔をエッチングすることにより、端子部を含む導体パターンおよび判定マーク(一辺が50μmの正方形)を同時に形成した(図2(b)参照)。
その後、エッチングレジストを剥離した後、ソルダレジストを、印刷法によって、端子部に対応して開口部が形成されるように、導体パターンを含むベース絶縁層2の上に塗布し、その後、ソルダレジストを硬化させることにより、厚み10μmのカバー絶縁層を形成した(図2(c)参照)。
次いで、カバー絶縁層の開口部から露出する判定マークを基準として、阻害部分の有無を、光学顕微鏡を用いて観察により判定した。
阻害部分は、カバー絶縁層の形成時において、端子部における各配線の間に、ソルダレジストが毛細管現象によって流れ出し、その流れ出したソルダレジストが、配線の長手方向における開口部の内側方向において、判定マークを超えた部分とした。
阻害部分が有る場合には、不良品として処理し、無い場合には、良品として電子部品を実装した。
実施例2
以下の手順で、配線回路基板を1000個製造した。
厚み25μmのポリイミド樹脂からなるベース絶縁層の上に、厚み18μmの銅箔が積層されている銅張積層基板(二層基材)に、厚み10μmのエッチングレジストを、ドライフィルムフォトレジストを露光および現像して、導体パターンに対応するパターンとして形成した。
次いで、塩化第二鉄水溶液を用いて、エッチングレジストから露出している銅箔をエッチングすることにより、端子部を含む導体パターンを形成した。
その後、エッチングレジストを剥離した後、端子部における幅方向最両外側の配線に対して、さらに幅方向外側に間隔を隔てた位置のベース絶縁層に、紫外線レーザを用いて、直径50μmの円形の貫通孔からなる判定マークを形成した。
そして、ソルダレジストを、印刷法によって、端子部に対応して開口部が形成されるように、導体パターンを含むベース絶縁層2の上に塗布し、その後、ソルダレジストを硬化させることにより、厚み10μmのカバー絶縁層を形成した。
次いで、カバー絶縁層の開口部から露出する判定マークを基準として、阻害部分の有無を、光学顕微鏡を用いて観察により判定した。
阻害部分は、カバー絶縁層の形成時において、端子部における各配線の間に、ソルダレジストが毛細管現象によって流れ出し、その流れ出したソルダレジストが、配線の長手方向における開口部の内側方向において、判定マークを超えた部分とした。
阻害部分が有る場合には、不良品として処理し、無い場合には、良品として電子部品を実装した。
(a)は、本発明の配線回路基板の一実施形態の要部断面図であり、(b)は、(a)に示す配線回路基板の要部平面図である。 図1に示す配線回路基板の製造方法を示す工程図であって、(a)は、ベース絶縁層を用意する工程、(b)は、ベース絶縁層の上に、導体パターンと判定マークとを同時に形成する工程、(c)は、ベース絶縁層の上に、端子部が露出する開口部が形成されるようにカバー絶縁層を形成する工程、(d)は、カバー絶縁層の開口部から露出する端子部の各配線に、金属めっき層を形成する工程を示す。 端子部における各配線の間にソルダレジストが流れ出し、判定マークを基準として、阻害部分が形成されている状態を示す要部説明図である。 判定マークの他の実施形態(配線から離間する平面視略L字形状の判定マーク)を示す、図3に対応する要部説明図である。 判定マークの他の実施形態(配線から離間する平面視略正方形状の判定マーク)を示す、図3に対応する要部説明図である。 判定マークの他の実施形態(配線間に配置される平面視略正方形状の判定マーク)を示す、図3に対応する要部説明図である。 判定マークの他の実施形態(配線から離間する平面視三角形状の判定マーク)を示す、図3に対応する要部説明図である。 判定マークの他の実施形態(配線から離間する平面視+字形状の判定マーク)を示す、図3に対応する要部説明図である。 判定マークの他の実施形態(配線から離間する平面視−字形状の判定マーク)を示す、図3に対応する要部説明図である。 判定マークの他の実施形態(配線から離間し、配線回路基板の長手方向に沿う平面視T字形状)を示す、図3に対応する要部説明図である。 判定マークの他の実施形態(配線から離間し、配線回路基板の幅方向に沿う平面視T字形状)を示す、図3に対応する要部説明図である。 判定マークの他の実施形態(配線から離間する平面視L字形状の判定マーク)を示す、図3に対応する要部説明図である。 判定マークの他の実施形態(配線から離間する平面視円形状の判定マーク)を示す、図3に対応する要部説明図である。 従来の導体パターンにおける図3に対応する要部説明図(カバー絶縁層をソルダレジストにより形成した態様)である。 従来の導体パターンにおける図3に対応する要部説明図(カバー絶縁層を感光性樹脂のフォト加工により形成した態様)である。
符号の説明
1 配線回路基板
2 ベース絶縁層
3 導体パターン
4 カバー絶縁層
6 端子部
7 開口部
8 判定マーク
22 外部端子
23 阻害部分

Claims (2)

  1. ベース絶縁層と、前記ベース絶縁層の上に形成された導体パターンと、前記導体パターンを被覆するように、前記ベース絶縁層の上に形成されたカバー絶縁層とを備える配線回路基板において、
    前記導体パターンは、外部端子と接続するための端子部を含み、
    前記カバー絶縁層には、前記端子部に対応して、開口部が形成されており、
    前記開口部から露出する前記ベース絶縁層の上には、前記カバー絶縁層の形成に起因して形成され、前記端子部と前記外部端子との接続を阻害する阻害部分の有無を判定するための判定マークが、前記端子部の近傍に設けられていることを特徴とする、配線回路基板。
  2. ベース絶縁層の上に、外部端子と接続するための端子部を含む導体パターンを形成する工程と、前記ベース絶縁層の上に、前記導体パターンを被覆し、前記端子部が露出する開口部が形成されるように、カバー絶縁層を形成する工程と、前記カバー絶縁層の形成に起因して形成され、前記端子部と前記外部端子との接続を阻害する阻害部分の有無を判定する工程とを備え、
    前記導体パターンを形成する工程において、前記開口部から露出する前記ベース絶縁層の上に、前記端子部と前記外部端子との接続を阻害する前記カバー絶縁層の有無を判定するための判定マークを、前記導体パターンと同時に形成し、
    前記カバー絶縁層の形成に起因して形成され、前記端子部と前記外部端子との接続を阻害する阻害部分の有無を判定する工程において、前記判定マークを基準として、前記阻害部分の有無を判定することを特徴とする、配線回路基板の製造方法。
JP2005033327A 2005-02-09 2005-02-09 配線回路基板およびその製造方法 Active JP4607612B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2005033327A JP4607612B2 (ja) 2005-02-09 2005-02-09 配線回路基板およびその製造方法
CN2006100043407A CN1819746B (zh) 2005-02-09 2006-01-25 配线电路基板及其制造方法
EP06001974A EP1691589B1 (en) 2005-02-09 2006-01-31 Wired circuit board and producing method thereof
DE602006000514T DE602006000514T2 (de) 2005-02-09 2006-01-31 Leiterplatte und Herstellungsverfahren dafür
TW095103719A TW200638829A (en) 2005-02-09 2006-02-03 Wired circuit board and producing method thereof
US11/349,188 US7371971B2 (en) 2005-02-09 2006-02-08 Wired circuit board and producing method thereof
KR1020060012125A KR101195685B1 (ko) 2005-02-09 2006-02-08 배선 회로 기판 및 그 제조 방법
US12/068,501 US7629540B2 (en) 2005-02-09 2008-02-07 Wired circuit board and production method thereof
US12/068,502 US7971353B2 (en) 2005-02-09 2008-02-07 Production method of a wired circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005033327A JP4607612B2 (ja) 2005-02-09 2005-02-09 配線回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006222218A true JP2006222218A (ja) 2006-08-24
JP4607612B2 JP4607612B2 (ja) 2011-01-05

Family

ID=36293312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005033327A Active JP4607612B2 (ja) 2005-02-09 2005-02-09 配線回路基板およびその製造方法

Country Status (7)

Country Link
US (3) US7371971B2 (ja)
EP (1) EP1691589B1 (ja)
JP (1) JP4607612B2 (ja)
KR (1) KR101195685B1 (ja)
CN (1) CN1819746B (ja)
DE (1) DE602006000514T2 (ja)
TW (1) TW200638829A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066230A (ja) * 2009-09-17 2011-03-31 Sharp Corp 太陽電池モジュール基板および太陽電池モジュール

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4762749B2 (ja) * 2006-02-14 2011-08-31 日東電工株式会社 配線回路基板およびその製造方法
JP2008198738A (ja) * 2007-02-09 2008-08-28 Nitto Denko Corp 配線回路基板およびその製造方法
FR2930399B1 (fr) * 2008-04-17 2010-05-14 Continental Automotive France Circuit imprime muni de reliefs de separation pour vernis de protection
JP5274564B2 (ja) * 2008-08-11 2013-08-28 シャープ株式会社 フレキシブル基板および電気回路構造体
JP5249096B2 (ja) * 2009-03-13 2013-07-31 アイシン・エィ・ダブリュ株式会社 電子回路装置
TWI392409B (zh) * 2009-05-26 2013-04-01 Wistron Corp 電子裝置及其軟性電路板
US9066439B2 (en) * 2011-07-14 2015-06-23 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN103677368B (zh) * 2012-09-20 2016-11-23 瀚宇彩晶股份有限公司 触控面板与软性电路板的接合结构
KR101688350B1 (ko) * 2012-11-21 2016-12-20 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
JP6257428B2 (ja) * 2014-04-15 2018-01-10 株式会社ジャパンディスプレイ 電極基板、表示装置、入力装置および電極基板の製造方法
JP5968514B1 (ja) * 2015-11-05 2016-08-10 株式会社フジクラ プリント配線板
CN105578720B (zh) * 2015-12-29 2018-07-06 广东欧珀移动通信有限公司 柔性电路板及移动终端
JP7101512B2 (ja) * 2018-03-28 2022-07-15 Fdk株式会社 回路基板及びその製造方法
JP7124757B2 (ja) * 2019-02-20 2022-08-24 株式会社村田製作所 インダクタ
JP2021111711A (ja) * 2020-01-10 2021-08-02 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147274U (ja) * 1982-03-29 1983-10-03 松下電器産業株式会社 印刷配線板
JPH01135773U (ja) * 1988-03-09 1989-09-18
JPH06326434A (ja) * 1993-05-10 1994-11-25 Brother Ind Ltd 印刷回路基板
JP2000077835A (ja) * 1998-09-02 2000-03-14 Sony Corp プリント配線基板上のランド
JP2000299539A (ja) * 1999-04-14 2000-10-24 Sony Corp プリント配線基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53103659U (ja) * 1977-01-25 1978-08-21
JPS58147274A (ja) 1982-02-26 1983-09-02 Fuji Photo Film Co Ltd 光電子増倍管の過電流検出保護方法
JP2695419B2 (ja) 1987-11-20 1997-12-24 工業技術院長 2−(ポリフルオロアルキル)ハロゲノベンズイミダゾール類、その製造法およびそれを有効成分とする殺虫、殺ダニ剤
JP2807336B2 (ja) * 1990-11-21 1998-10-08 東芝メカトロニクス株式会社 部品実装装置
JPH0529719A (ja) * 1991-07-19 1993-02-05 Sony Corp プリント配線基板
JP3256391B2 (ja) * 1994-11-28 2002-02-12 キヤノン株式会社 回路基板構造
DE69735240T2 (de) * 1996-12-13 2006-09-21 Matsushita Electric Industrial Co., Ltd., Kadoma Elektronisches bauteil und bestückungsverfahren und -vorrichtung
JP3650500B2 (ja) * 1997-01-24 2005-05-18 新光電気工業株式会社 回路基板およびその製造方法
JP3554533B2 (ja) * 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
JP3687623B2 (ja) 2002-04-16 2005-08-24 日立電線株式会社 半導体装置用テープキャリア
JP3840180B2 (ja) * 2002-12-26 2006-11-01 住友電工プリントサーキット株式会社 フレキシブルプリント配線板
KR100546698B1 (ko) * 2003-07-04 2006-01-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 서브스트레이트
DE10342298A1 (de) * 2003-09-12 2005-04-21 Siemens Ag Alterungs- und Lötbarkeitsbeurteilung von OSP-geschützten Kupferoberflächen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147274U (ja) * 1982-03-29 1983-10-03 松下電器産業株式会社 印刷配線板
JPH01135773U (ja) * 1988-03-09 1989-09-18
JPH06326434A (ja) * 1993-05-10 1994-11-25 Brother Ind Ltd 印刷回路基板
JP2000077835A (ja) * 1998-09-02 2000-03-14 Sony Corp プリント配線基板上のランド
JP2000299539A (ja) * 1999-04-14 2000-10-24 Sony Corp プリント配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066230A (ja) * 2009-09-17 2011-03-31 Sharp Corp 太陽電池モジュール基板および太陽電池モジュール

Also Published As

Publication number Publication date
CN1819746B (zh) 2010-09-08
US7629540B2 (en) 2009-12-08
CN1819746A (zh) 2006-08-16
EP1691589A1 (en) 2006-08-16
DE602006000514D1 (de) 2008-03-27
JP4607612B2 (ja) 2011-01-05
KR101195685B1 (ko) 2012-10-30
EP1691589B1 (en) 2008-02-13
DE602006000514T2 (de) 2008-05-29
US20090025212A1 (en) 2009-01-29
US20090025963A1 (en) 2009-01-29
KR20060090614A (ko) 2006-08-14
TW200638829A (en) 2006-11-01
US7371971B2 (en) 2008-05-13
US7971353B2 (en) 2011-07-05
TWI370713B (ja) 2012-08-11
US20060176069A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
JP4607612B2 (ja) 配線回路基板およびその製造方法
JP4308862B2 (ja) 配線回路基板およびその製造方法
JP4640815B2 (ja) 配線回路基板集合体シートおよびその製造方法
JP2008041995A (ja) プリント配線基板及びプリント配線基板の製造方法
JP4762749B2 (ja) 配線回路基板およびその製造方法
JPH09246719A (ja) 基板の導体層の形成方法
JP4887232B2 (ja) 配線回路基板の製造方法
JP2007158249A (ja) 配線回路基板およびその製造方法
CN108024442B (zh) 布线电路基板及其制造方法
CN115190701A (zh) 一种埋入式线路封装基板及其加工方法
JP2007115321A (ja) 配線回路基板
TW201442581A (zh) 電路板及其製作方法
JP4326014B2 (ja) 回路基板とその製造方法
JP4566760B2 (ja) 配線回路基板の製造方法
JP2007088232A (ja) プリント配線板の製造方法
JP2009088337A (ja) プリント配線板およびその製造方法
JP2005223091A (ja) エッチング方法およびそれを用いた回路装置の製造方法
JP2011100776A (ja) 配線回路基板集合体シートの製造方法
KR20060084752A (ko) 도전성 돌기가 형성된 인쇄회로기판 및 이 인쇄회로기판의제조 방법
JP2006013180A (ja) 配線基板およびその製造方法
JPH11289151A (ja) 回路基板に於ける表面保護層の形成法 及びその為の露光マスク
JP2007103587A (ja) 配線回路基板およびその製造方法
JP2006049587A (ja) プリント配線板及びその製造方法
JP2006156659A (ja) 配線回路基板
JP2003249728A (ja) 電子部品実装用プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101007

R150 Certificate of patent or registration of utility model

Ref document number: 4607612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20161015

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250