KR20060090614A - 배선 회로 기판 및 그 제조 방법 - Google Patents

배선 회로 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20060090614A
KR20060090614A KR1020060012125A KR20060012125A KR20060090614A KR 20060090614 A KR20060090614 A KR 20060090614A KR 1020060012125 A KR1020060012125 A KR 1020060012125A KR 20060012125 A KR20060012125 A KR 20060012125A KR 20060090614 A KR20060090614 A KR 20060090614A
Authority
KR
South Korea
Prior art keywords
insulating layer
terminal
conductor pattern
mark
circuit board
Prior art date
Application number
KR1020060012125A
Other languages
English (en)
Other versions
KR101195685B1 (ko
Inventor
유이치 다카요시
가즈시 이치카와
도시키 나이토
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20060090614A publication Critical patent/KR20060090614A/ko
Application granted granted Critical
Publication of KR101195685B1 publication Critical patent/KR101195685B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/094Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/163Monitoring a manufacturing process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/166Alignment or registration; Control of registration
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Abstract

단자부와 외부 단자와의 접속 신뢰성의 향상을 도모하면서, 높은 생산성 및 비용의 저감화를 확보할 수 있는, 배선 회로 기판 및 그 배선 회로 기판의 제조 방법을 제공하기 위해서, 베이스 절연층(2)상에, 전자 부품(21)의 외부 단자(22)와 접속하기 위한 단자부(6)를 포함하는 도체 패턴(3)과, 커버 절연층(4)의 형성에 기인하여 형성되고, 단자부(6)와 외부 단자(22)와의 접속을 저해하는 저해 부분(23)의 유무를 판정하기 위한 판정 마크(8)를 동시에 형성한 후, 도체 패턴(3)을 피복하여, 단자부(6) 및 판정 마크(8)가 노출하는 개구부(7)가 형성되도록 커버 절연층(4)을 형성한다. 그 후, 커버 절연층(4)의 개구부(7)로부터 노출하는 판정 마크(8)를 기준으로 하여, 저해 부분(23)의 유무를 판정한다.

Description

배선 회로 기판 및 그 제조 방법{WIRED CIRCUIT BOARD AND PRODUCING METHOD THEREOF}
도 1(a)는 본 발명의 배선 회로 기판의 일실시형태의 주요부 단면도이고, 도 1(b)는 (a)에 나타내는 배선 회로 기판의 주요부 평면도,
도 2는 도 1에 나타내는 배선 회로 기판의 제조 방법을 나타내는 공정도로서, (a)는 베이스 절연층을 준비하는 공정, (b)는 베이스 절연층상에 도체 패턴과 판정 마크를 동시에 형성하는 공정, (c)는 베이스 절연층상에 단자부가 노출하는 개구부가 형성되도록 커버 절연층을 형성하는 공정, (d)는 커버 절연층의 개구부로부터 노출하는 단자부의 각 배선에 금속 도금층을 형성하는 공정을 나타내는 도면,
도 3은 단자부에서의 각 배선간에 땜납 레지스트가 유출되어, 판정 마크를 기준으로 하여 저해 부분이 형성되어 있는 상태를 나타내는 주요부 설명도,
도 4는 판정 마크의 다른 실시형태(배선으로부터 이간된 평면에서 보아서 대략 L자 형상의 판정 마크)를 나타내는, 도 3에 대응하는 주요부 설명도,
도 5는 판정 마크의 다른 실시형태(배선으로부터 이간된 평면에서 보아서 대략 정사각형 형상의 판정 마크)를 나타내는, 도 3에 대응하는 주요부 설명도,
도 6은 판정 마크의 다른 실시형태(배선간에 배치된 평면에서 보아서 대략 정사각형 형상의 판정 마크)를 나타내는, 도 3에 대응하는 주요부 설명도,
도 7은 판정 마크의 다른 실시형태(배선으로부터 이간된 평면에서 보아서 삼각형 형상의 판정 마크)를 나타내는, 도 3에 대응하는 주요부 설명도,
도 8은 판정 마크의 다른 실시형태(배선으로부터 이간된 평면에서 보아서 십자 형상의 판정 마크)를 나타내는, 도 3에 대응하는 주요부 설명도,
도 9는 판정 마크의 다른 실시형태(배선으로부터 이간된 평면에서 보아서 일자 형상의 판정 마크)를 나타내는, 도 3에 대응하는 주요부 설명도,
도 10은 판정 마크의 다른 실시형태(배선으로부터 이간되고, 배선 회로 기판의 길이 방향에 따른 평면에서 보아서 T자 형상)를 나타내는, 도 3에 대응하는 주요부 설명도,
도 11은 판정 마크의 다른 실시형태(배선으로부터 이간되고, 배선 회로 기판의 폭 방향에 따른 평면에서 보아서 T자 형상)를 나타내는, 도 3에 대응하는 주요부 설명도,
도 12는 판정 마크의 다른 실시형태(배선으로부터 이간된 평면에서 보아서 L자 형상의 판정 마크)를 나타내는, 도 3에 대응하는 주요부 설명도,
도 13은 판정 마크의 다른 실시형태(배선으로부터 이간된 평면에서 보아서 원형 형상의 판정 마크)를 나타내는, 도 3에 대응하는 주요부 설명도,
도 14는 종래의 도체 패턴에서의 도 3에 대응하는 주요부 설명도(커버 절연층을 땜납 레지스트에 의해 형성한 형태),
도 15는 종래의 도체 패턴에서의 도 3에 대응하는 주요부 설명도(커버 절연층을 감광성 수지의 포토 가공에 의해 형성한 형태)이다.
도면의 주요 부분에 대한 부호의 설명
1 : 배선 회로 기판 2 : 베이스 절연층
3 : 도체 패턴 4 : 커버 절연층
5 : 배선 6 : 단자부
7 : 개구부 8 : 판정 마크
9 : 금속 도금층 21 : 전자 부품
22 : 외부 단자 24 : 실장 위치
본 발명은 배선 회로 기판 및 그 제조 방법, 자세하게는, 외부 단자와 접속하는 단자부를 구비하는 배선 회로 기판, 및, 그 배선 회로 기판의 제조 방법에 관한 것이다.
배선 회로 기판은, 통상, 베이스 절연층상에 복수의 배선으로 이루어지는 도체 패턴이 형성되어 있고, 또한, 도체 패턴을 피복하도록 베이스 절연층상에 커버 절연층이 형성되어 있다.
이러한 배선 회로 기판에는, 도체 패턴에 전자 부품 등의 외부 단자와 접속하기 위한 단자부가 마련되어 있다. 커버 절연층에는, 단자부에 대응하도록 개구부가 형성되어 있으며, 단자부는 그 개구부로부터 노출되어 외부 단자와 접속할 수 있도록 되어 있다.
그 때문에, 단자부를 외부 단자와 양호한 정밀도로 접속하고자 하면, 단자부와 개구부의 상대 배치나, 개구부의 치수 정밀도가 매우 중요하게 된다.
커버 절연층의 형성 방법에는, 제 1 방법으로서, 땜납 레지스트를 인쇄법에 의해 개구부가 형성되도록 형성하는 방법, 제 2 방법으로서, 미리 개구부가 형성되어 있는 절연 수지 필름을 접착제를 거쳐서 접착하거나, 또는, 절연 수지 필름을 접착제를 거쳐서 접착한 후, 개구부가 형성되도록 천공하는 방법, 제 3 방법으로서, 감광성 수지를 노광 및 현상하는 포토 가공에 의해 개구부가 형성되도록 형성하는 방법이 알려져 있다.
그런데, 제 1 방법에서는, 도 14에 나타내는 바와 같이, 땜납 레지스트의 인쇄시(도포시)에, 커버 절연층(31)의 개구부(32)로부터 노출하는 단자부(33)에 있어서, 각 배선(34)간에 모세관 현상에 의해서 땜납 레지스트(30)가 유출되어 외부 단자와 접속하기 위한 전자 부품의 실장 위치(35)까지 땜납 레지스트(30)가 도달하는 경우가 있다. 이러한 경우에는, 전자 부품을 실장하여 외부 단자와 단자부(33)를 접속하는 것이 곤란하게 된다.
또한, 제 2 방법에서도, 제 1 방법과 마찬가지로, 각 배선(34)간에 모세관 현상에 의해서 접착제가 유출되어 외부 단자와 접속하기 위한 전자 부품의 실장 위치(35)까지 접착제가 도달하는 일이 있다. 이러한 경우에도, 전자 부품을 실장하여 외부 단자와 단자부(33)를 접속하는 것이 곤란하게 된다.
또는, 제 3 방법에서는, 포토 가공에 있어서 포토 마스크의 배치가 어긋나 면, 도 15에 나타내는 바와 같이, 전자 부품의 실장 위치(35)가 커버 절연층(31)에 의해서 피복되는 경우가 있으며, 이러한 경우에도, 전자 부품을 실장하여 외부 단자와 단자부(33)를 접속하는 것이 곤란하게 된다.
그 때문에, 예를 들면, 단자부의 배선을 구부리거나 또는 프레스에 의해 기계 가공하여, 그 배선에 요철 등의 땜납 레지스트가 유출되기 어려운 형상을 부가하여, 도포한 땜납 레지스트의 디바이스 홀측으로의 유출을 저지하는 것이 제안되고 있다(예를 들면, 일본 특허 공개 제2003-309148호 공보 참조).
그러나, 배선에 기계 가공하여 요철 형상을 부가하는 것은, 번거롭고 생산성이 저하하여 비용의 상승을 일으킨다.
또한, 커버 절연층이 전자 부품의 실장 위치에 도달하고 있는지 여부는, 통상, 전자 부품의 실장 후의 도통 검사에 의해 판정하거나, 또는, 단자부에서 각 배선간에 유출된 커버 절연층의 치수를 측정하는 등의 방법에 따르지만, 이러한 방법을 제조 공정에 있어서 실시하면, 높은 생산성을 확보하면서 비용의 저감화를 도모하는 것이 곤란하게 된다.
본 발명의 목적은 단자부와 외부 단자와의 접속 신뢰성의 향상을 도모하면서, 높은 생산성 및 비용의 저감화를 확보할 수 있는, 배선 회로 기판, 및, 그 배선 회로 기판의 제조 방법을 제공하는 것에 있다.
본 발명의 배선 회로 기판은, 베이스 절연층과, 상기 베이스 절연층상에 형성된 도체 패턴과, 상기 도체 패턴을 피복하도록 상기 베이스 절연층상에 형성된 커버 절연층을 구비하는 배선 회로 기판에 있어서, 상기 도체 패턴은, 외부 단자와 접속하기 위한 단자부를 포함하고, 상기 커버 절연층에는 상기 단자부에 대응하여 개구부가 형성되어 있으며, 상기 개구부로부터 노출하는 상기 베이스 절연층상에는, 상기 커버 절연층의 형성에 기인하여 형성되고, 상기 단자부와 상기 외부 단자와의 접속을 저해하는 저해 부분의 유무를 판정하기 위한 판정 마크가 상기 단자부의 근방에 마련되어 있는 것을 특징으로 하고 있다.
또한, 본 발명의 배선 회로 기판의 제조 방법은, 베이스 절연층상에, 외부 단자와 접속하기 위한 단자부를 포함하는 도체 패턴을 형성하는 공정과, 상기 베이스 절연층상에, 상기 도체 패턴을 피복하고, 상기 단자부가 노출하는 개구부가 형성되도록 커버 절연층을 형성하는 공정과, 상기 커버 절연층의 형성에 기인하여 형성되고, 상기 단자부와 상기 외부 단자와의 접속을 저해하는 저해 부분의 유무를 판정하는 공정을 구비하되, 상기 도체 패턴을 형성하는 공정에서, 상기 개구부로부터 노출하는 상기 베이스 절연층상에, 상기 단자부와 상기 외부 단자와의 접속을 저해하는 상기 커버 절연층의 유무를 판정하기 위한 판정 마크를, 상기 도체 패턴과 동시에 형성하고, 상기 커버 절연층의 형성에 기인하여 형성되고, 상기 단자부와 상기 외부 단자와의 접속을 저해하는 저해 부분의 유무를 판정하는 공정에서, 상기 판정 마크를 기준으로 하여 상기 저해 부분의 유무를 판정하는 것을 특징으로 하고 있다.
도 1(a)는 본 발명의 배선 회로 기판의 일실시형태의 주요부 단면도, 도 1(b)는 도 1(a)에 나타내는 배선 회로 기판의 주요부 평면도이다.
도 1에서, 이 배선 회로 기판(1)은 평면에서 보아서 대략 직사각형 띠형상으로 연장하는 플렉서블 배선 회로 기판으로서, 도 1(a)에 나타내는 바와 같이, 베이스 절연층(2)과, 베이스 절연층(2)상에 형성된 도체 패턴(3)과, 도체 패턴(3)을 피복하도록, 베이스 절연층(2)상에 형성된 커버 절연층(4)을 구비하고 있다.
베이스 절연층(2)은, 도 1(b)에 나타내는 바와 같이, 평면에서 보아서 대략 직사각형 띠 형상으로 형성되어 있다.
도체 패턴(3)은 배선 회로 기판(1)의 길이 방향을 따라서 연장하여, 서로 폭 방향(배선 회로 기판(1)의 길이 방향에 직교하는 방향)에 있어서 간격을 사이에 두고서 병렬 배치되는 복수의 배선(5)으로 이루어지고, 전자 부품(21)의 외부 단자(22)와 접속하기 위한 단자부(6)가 포함되어 있다. 이 단자부(6)는, 각 배선(5)이 배선 회로 기판(1)의 길이 방향에 있어서 간격을 사이에 두고서 분단되도록 형성되어 있다. 또한, 각 배선(5)의 폭 W1은 5~500㎛로 설정되고, 각 배선(5)간의 간격 W2가 5~500㎛로 설정되어 있다. 각 배선(5)간의 간격 W2가 5㎛ 이하인 경우에는, 후술하는 저해 부분(23)(도 3 참조)이 형성되기 쉬워진다.
또한, 커버 절연층(4)에는, 단자부(6)와 각 층의 적층 방향에 있어서 대향하고 또한 단자부(6)를 둘러싸도록, 평면에서 보아서 대략 직사각형 형상으로 개구되는 개구부(7)가 형성되어 있다.
그리고, 이 배선 회로 기판(1)에는, 커버 절연층(4)의 개구부(7)로부터 노출하는 베이스 절연층(2)상에 있어서, 단자부(6)의 근방에 판정 마크(8)가 마련되어 있다.
판정 마크(8)는, 후술하는 바와 같이, 커버 절연층(4)의 형성에 기인하여 형성되고, 단자부(6)와 전자 부품(21)의 외부 단자(22)와의 접속을 저해하는 저해 부분(23)(도 3 참조)의 유무를 판정하기 위해서 형성된다.
이 판정 마크(8)는, 단자부(6)에 있어서, 배선 회로 기판(1)의 길이 방향으로 분단되는 양측에서 복수 배선(5)의 폭 방향 양단부에 각각(합계 4개) 마련되어 있다.
각 판정 마크(8)는 평면에서 보아서 정사각형 형상을 이루고, 단자부(6)에서의 폭 방향 최외측의 배선(5)에 대하여 그 폭 방향 외측으로부터 배선(5)에 접촉하도록 배치되어 있다.
각 판정 마크(8)의 길이 방향 길이 L1은 15~150㎛, 바람직하게는 30~80㎛로 설정되고, 폭 방향 길이 L2는 15~150㎛, 바람직하게는 30~80㎛로 설정되어 있다. 이보다 크면, 배치할 수 있는 위치가 한정되어져 버리고, 또한, 이보다 작으면 관찰이 곤란해지는 경우가 있다.
또한, 각 판정 마크(8)는, 단자부(6)에서의 배선(5)의 길이 방향에 있어서, 전자 부품(21)의 외부 단자(22)가 접속되는 실장 위치(24)와 개구부(7)의 끝 가장자리 사이에 배치되고, 보다 구체적으로는, 각 배선(5)의 사이에 있어서, 배선(5)의 길이 방향을 따라서 개구부(7)의 내측 방향으로 유출되는 후술하는 땜납 레지스 트나 접착제가 그 이상 실장 위치(24)에 근접하면, 그 땜납 레지스트나 접착제로 이루어지는 저해 부분(23)(도 3 참조)에 의해서 전자 부품(21)을 실장할 수 없어, 외부 단자(22)와 단자부(6)와의 접속을 저해하는 것으로 되기 직전의 위치에 마련된다. 이러한 위치는 전자 부품(21)의 종류 등에 따라서 적절하게 설정되지만, 예를 들면, 실장 위치(24)와 판정 마크(8)와의 간격 S1이 배선(5)의 길이 방향에 있어서 적어도 예를 들어 200㎛ 이상 이간된 위치, 바람직하게는 220~300㎛ 이간된 위치로 설정된다.
또한, 커버 절연층(4)의 개구부(7)로부터 노출하는 단자부(6)의 각 배선(5)에는 전자 부품(21)의 외부 단자(22)와의 접속 신뢰성을 확보해야 되어, 금속 도금층(9)(도 1(a)에만 나타나 있음)이 피복되어 있다.
다음에, 이 배선 회로 기판(1)의 제조 방법을 도 2를 참조하여 설명한다.
이 방법에서는, 먼저, 도 2(a)에 나타내는 바와 같이, 베이스 절연층(2)을 준비한다. 베이스 절연층(2)은, 예를 들면, 폴리이미드 수지, 폴리아미드이미드 수지, 아크릴 수지, 폴리에테르니트릴 수지, 폴리에텔술폰 수지, 폴리에틸렌테레프탈레이트 수지, 폴리에틸렌나프탈레이트 수지, 폴리염화비닐 수지 등의 합성 수지의 필름이 이용된다. 바람직하게는, 폴리이미드 수지 필름이 이용된다.
베이스 절연층(2)은 미리 합성 수지의 필름으로서 준비하거나, 또는, 도시하지 않은 박리판상에 합성 수지의 니스(varnish)를 캐스팅에 의해 성막하고 건조 후 필요에 따라 경화시키는 것에 의해 준비한다. 또는, 박리판상에 감광성 합성 수지의 니스를 캐스팅에 의해 성막하고 건조 후, 노광 후 현상하여 소정 패턴으로 가공 하여, 필요에 따라 경화하는 것에 의해 준비한다. 또한, 베이스 절연층(2)의 두께는 예를 들면 5~50㎛이다.
이어서, 이 방법에서는, 도 2(b)에 나타내는 바와 같이, 베이스 절연층(2)상에 도체 패턴(3)과, 판정 마크(8)를 동시에 형성한다. 도체 패턴(3) 및 판정 마크(8)는 예를 들어 동, 니켈, 금, 땜납, 또는 이들 합금 등의 금속박이 이용되고, 도전성, 염가성 및 가공성의 관점에서 바람직하게는 동박이 이용된다.
또한, 도체 패턴(3) 및 판정 마크(8)는 베이스 절연층(2)상에, 예를 들면, 서브트랙티브법이나 애디티브법 등의 공지의 패터닝법에 의해서, 도체 패턴(3)은 상기한 단자부(6)를 포함하는 복수의 배선(5)으로 이루어지는 소정 패턴이고, 또한, 판정 마크(8)는 단자부(6)에서의 폭 방향 최외측의 배선(5)과 연속하도록 형성한다.
서브트랙티브법에서는, 먼저, 베이스 절연층(2)의 전면에 필요에 따라 접착제층을 거쳐서 금속박을 적층한다. 이어서, 그 금속박의 표면에 도체 패턴(3) 및 판정 마크(8)에 대응하는 패턴으로 에칭 레지스트를 형성한다. 에칭 레지스트는 드라이 필름 포토 레지스트 등을 이용하여, 공지의 방법에 의해 형성한다. 그 후, 에칭 레지스트로부터 노출하는 금속박을 에칭한 후, 에칭 레지스트를 에칭 또는 박리에 의해 제거한다. 또한, 미리 베이스 절연층(2)상에 금속박이 적층되어 있는 2층 기재를 준비하여, 그 금속박을 에칭하는 것에 의해, 베이스 절연층(2)상에 도체 패턴(3) 및 판정 마크(8)를 동시에 형성할 수도 있다.
또한, 애디티브법에서는, 먼저, 베이스 절연층의 전면에 종막(種膜)으로 되 는 금속 박막을 형성한다. 금속 박막은 크롬, 니켈, 동 및 이들 합금 등으로부터 스퍼터링법 등의 박막 형성법에 의해 형성한다. 이어서, 금속 박막의 표면에 도체 패턴(3) 및 판정 마크(8)의 반전 패턴으로 도금 레지스트를 형성한다. 도금 레지스트는 드라이 필름 포토 레지스트 등으로부터, 노광 및 현상하는 공지의 방법에 의해 형성한다. 그 후, 도금 레지스트로부터 노출하는 베이스 절연층(2)의 표면에 도체 패턴(3) 및 판정 마크(8)를 동시에 형성한다. 도체 패턴(3) 및 판정 마크(8)는, 예를 들면, 전해 도금, 바람직하게는 전해 동도금에 의해 형성한다. 그 후, 도금 레지스트를 에칭 또는 박리에 의해 제거한 후, 도체 패턴(3) 및 판정 마크(8)로부터 노출하는 금속 박막을 에칭에 의해 제거한다.
이에 의해서, 도 1(b)에 나타내는 바와 같이, 판정 마크(8)와, 단자부(6)를 포함하는 도체 패턴(3)이 동시에 형성된다. 또한, 도체 패턴(3) 및 판정 마크(8)의 두께는 예를 들면 3~50㎛이다.
이어서, 이 방법에서는, 도 2(c)에 나타내는 바와 같이, 베이스 절연층(2)상에, 단자부(6)가 노출하는 개구부(7)가 형성되도록 커버 절연층(4)을 형성한다.
커버 절연층(4)은 땜납 레지스트를 인쇄법에 의해 개구부(7)가 형성되도록 하여 형성한다. 보다 구체적으로는, 에폭시계, 아크릴계, 우레탄계 등 공지의 땜납 레지스트를, 공지의 인쇄법에 의해서 개구부(7)가 형성되도록 도체 패턴(3)을 포함하는 베이스 절연층(2)상에 도포하고, 그 후, 땜납 레지스트를 경화시키는 것에 의해 커버 절연층(4)을 형성한다.
또한, 커버 절연층(4)은, 블랭킹(blanking) 등에 의해서, 미리 개구부(7)가 형성되어 있는 합성 수지(바람직하게는 폴리이미드 수지)의 필름을 준비하고, 그 필름을, 접착제를 거쳐서 도체 패턴(3)을 포함하는 베이스 절연층(2)상에 접착하거나, 또는, 합성 수지(바람직하게는 폴리이미드 수지)의 필름을, 접착제를 거쳐서 도체 패턴(3)을 포함하는 베이스 절연층(2)상에 접착한 후, 그 필름에 드릴 가공, 레이저 가공 또는 에칭 등에 의해서 개구부(7)를 형성하는 것에 의해 형성할 수도 있다. 또한, 접착제는, 예를 들면, 에폭시계 접착제나 아크릴계 접착제 등이 이용된다. 또한, 접착제에 의해 형성되는 접착제층의 두께는 예를 들면 5~30㎛이다.
또한, 커버 절연층(4)은, 감광성 수지를 노광 및 현상하는 공지의 포토 가공에 의해 개구부(7)가 형성되도록 형성할 수도 있다. 보다 구체적으로는, 합성 수지의 니스를, 도체 패턴(3)을 포함하는 베이스 절연층(2)상에 캐스팅에 의해 성막하여 건조한다. 이어서, 포토 마스크를 거쳐서 노광하여 현상하는 것에 의해, 개구부(7)가 형성되도록 패터닝한 후 경화시키는 것에 의해, 커버 절연층(4)을 형성한다.
이렇게 해서 형성되는 커버 절연층(4)의 두께는 예를 들면 3~30㎛이다.
이어서, 이 방법에서는, 도 1(d)에 나타내는 바와 같이, 커버 절연층(4)의 개구부(7)로부터 노출하는 단자부(6)의 각 배선(5)에 금속 도금층(9)을 형성한다. 금속 도금층(9)으로서는, 예를 들면, 금이나 니켈 등의 금속이 이용된다. 또한, 금속 도금층(9)은, 예를 들면, 무전해 도금이나 전해 도금에 의해 형성한다. 바람직하게는, 니켈 도금 층 및 금도금층을 순차적으로 적층한다. 이 금속 도금층(9)의 두께는 예컨대 금도금 층인 경우에는, 예를 들면 0.1~1㎛, 니켈 도금 층인 경우 에는 예를 들면 0.5~5㎛이다.
또한, 판정 마크(8)는 도체 패턴(3)과 연속해서 형성되어 있기 때문에, 전해 도금하는 경우에는, 공통하는 도금 리드로부터 급전하는 것에 의해, 도체 패턴(3)과 함께, 판정 마크(8)상에도 금속 도금층(9)이 형성된다. 이 금속 도금층(9)에 의해서 판정 마크(8)의 부식 방지를 도모할 수 있다.
이어서, 이 방법에서는, 도 3에 나타내는 바와 같이, 커버 절연층(4)의 개구부(7)로부터 노출하는 판정 마크(8)를 기준으로 하여 저해 부분(23)의 유무를 판정한다.
저해 부분(23)은, 예를 들면, 커버 절연층(4)이 상기한 땜납 레지스트로 형성되어 있는 경우에는, 땜납 레지스트의 도포시에, 단자부(6)에서의 각 배선(5)간에 땜납 레지스트가 모세관 현상에 의해서 유출되고, 그 유출된 땜납 레지스트가 배선(5)의 길이 방향에서의 개구부(7)의 내측 방향에 있어서, 판정 마크(8), 보다 구체적으로는 폭 방향에서 대향하는 각 판정 마크(8)를 연결하는 점선으로 나타내는 기준선 BL을 초과하는 경우에, 그 판정 마크(8)를 초과한 부분으로 된다.
또한, 저해 부분(23)은, 예를 들면, 커버 절연층(4)이 접착제를 거쳐서 접착되는 합성 수지의 필름으로 형성되어 있는 경우에는, 필름의 적층시에, 단자부(6)에서의 각 배선(5)간에 접착제가 모세관 현상에 의해서 유출되고, 그 유출된 접착제가 배선(5)의 길이 방향에서의 개구부(7)의 내측 방향에 있어서, 판정 마크(8), 보다 구체적으로는, 폭 방향에서 대향하는 각 판정 마크(8)를 연결하는 점선으로 나타내는 기준선 BL을 초과하는 경우에, 그 판정 마크(8)를 초과한 부분으로 된다.
또한, 저해 부분(23)은, 예를 들면, 커버 절연층(4)이 감광성 수지를 노광 및 현상하는 포토 가공으로부터 형성되어 있는 경우에는, 도시하지 않지만, 포토 마스크의 위치 어긋남에 의해, 커버 절연층(4)이 판정 마크(8)에 대하여 실장 위치(24)측에 형성되어 있는 경우에, 그 커버 절연층(4)에서의 판정 마크(8)에 대하여 실장 위치(24)측에 형성되어 있는 부분으로 된다.
판정 마크(8)를 기준으로 하는 저해 부분(23)의 유무의 판정은, 예를 들면, 광학 현미경(예를 들어, 20~40배율)을 이용하여 관찰로 판정한다.
그리고, 저해 부분(23)이 「유」라고 판정된 경우에는, 그 저해 부분(23)에 의해서 전자 부품(21)을 실장할 수 없어, 외부 단자(22)와 단자부(6)와의 접속을 저해하기 때문에, 그 저해 부분(23)을 갖는 배선 회로 기판(1)은 불량품으로서 처리된다.
한편, 저해 부분(23)이 「무」라고 판정된 경우에는, 외부 단자(22)와 단자부(6)와의 양호한 접속을 확보할 수 있기 때문에, 그 배선 회로 기판(1)은 양품으로서 처리되어, 예를 들면, 도 1(a)에 나타내는 바와 같이, 전자 부품(21)을 실장하여 그 전자 부품(21)의 각 외부 단자(22)와 단자부(6)의 각 배선(5)이 전기적으로 접속된다.
이러한 배선 회로 기판(1)의 제조 방법에서는, 판정 마크(8)를 도체 패턴(3)과 동시에 형성하고, 그 판정 마크(8)를 기준으로 하여, 저해 부분(23)의 유무를 판정한다. 그 때문에, 효율적으로 판정 마크(8)를 형성하고, 그 판정 마크(8)를 기준으로 하여, 저해 부분(23)의 유무를 용이하게 판정할 수 있다. 그 결과, 단자 부(6)의 각 배선(5)과 전자 부품(21)의 각 외부 단자(22)와의 접속 신뢰성의 향상을 도모하면서, 높은 생산성 및 비용의 저감화를 도모할 수 있다.
그리고, 이렇게 해서 얻어진 배선 회로 기판(1)은 판정 마크(8)를 기준으로 하여 저해 부분(23)의 유무가 용이하게 판정되고 있기 때문에, 단자부(6)의 각 배선(5)과 전자 부품(21)의 각 외부 단자(22)와의 접속 신뢰성의 향상을 도모하면서, 높은 생산성 및 비용의 저감화가 기도된 배선 회로 기판(1)으로서 제공된다.
또한, 상기 설명에서는, 판정 마크(8)를 단자부(6)에서의 폭 방향 최외측의 배선(5)과 접촉하도록, 평면에서 보아서 정사각형 형상으로 형성했지만, 예를 들면, 도 4에 나타내는 바와 같이, 단자부(6)에서의 폭 방향 최외측의 각 배선(5)에 대하여, 또한 폭 방향 양외측에 판정 마크(8)를 형성하기 위한 전용 배선(10)을 형성하여, 그 전용 배선(10)의 유단부(遊端部)에 판정 마크(8)를 마련할 수도 있다.
도 4에서, 각 전용 배선(10)은 배선 회로 기판(1)의 길이 방향을 따라서 연장하고, 폭 방향 최외측의 각 배선(5)에 대하여 폭 방향으로 간격을 사이에 두고서 병렬 배치되어 있다. 또한, 판정 마크(8)는 각 전용 배선(10)으로부터 폭 방향 최외측의 각 배선(5)을 향하여, 폭 방향 내측으로 굴곡하는 평면에서 보아서 대략 L자 형상으로 형성되어 있다. 또한, 판정 마크(8)의 폭 방향 내측 유단부와 폭 방향 최외측의 배선(5)은 폭 방향에 있어서 간격을 사이에 두고서 배치되어 있다.
이 도 4에 나타내는 배선 회로 기판(1)의 판정 마크(8)도 전용 배선(10)으로부터 연속해서 형성되어 있기 때문에, 공통하는 도금 리드로부터 급전함으로써, 전해 도금에 의해 도체 패턴(3)과 함께, 판정 마크(8)상에도 금속 도금층(9)을 형성 하여 판정 마크(8)의 부식 방지를 도모할 수 있다.
또한, 상기 설명에서는, 판정 마크(8)를 단자부(6)에서의 폭 방향 최외측의 배선(5)과 접촉하도록 배치했지만, 예를 들면, 도 5에 나타내는 바와 같이, 단자부(6)에서의 폭 방향 최외측의 각 배선(5)에 대하여 간격 S2를 사이에 두고서 판정 마크(8)를 마련할 수도 있다. 또한, 각 배선(5)에 대한 판정 마크(8)의 폭 방향의 간격 S2는 예를 들면 70㎛ 이내, 바람직하게는 15~30㎛로 설정된다.
또는, 도 6에 나타내는 바와 같이, 복수의 판정 마크(8)를 폭 방향을 따라서 각 배선(5)간에 마련할 수도 있다.
또한, 도 5에 나타내는 판정 마크(8)의 평면에서 보아서 정사각형 형상 대신에, 평면에서 보아서 도형 형상이나 평면에서 보아서 알파벳 형상으로 형성해도 되고, 예를 들면, 평면에서 보아서 삼각형 형상(도 7 참조), 평면에서 보아서 십자 형상(도 8 참조), 평면에서 보아서 일자 형상(도 9 참조), 평면에서 보아서 T자 형상(배선 회로 기판(1)의 길이 방향을 따른 T자 형상, 도 10 참조), 평면에서 보아서 T자 형상(배선 회로 기판(1)의 폭 방향을 따른 T자 형상, 도 11 참조), 평면에서 보아서 L자 형상(도 12 참조), 평면에서 보아서 원형 형상(도 13 참조) 등, 목적 및 용도 등에 따라서, 그 평면 형상은 적절하게 선택할 수 있다.
또한, 판정 마크(8)에는, 상기한 도 7~도 12에 나타내는 판정 마크(8)와 같이, 각 도면에서, 폭 방향에서 대향하는 각 판정 마크(8)에 있어서, 점선으로 나타내는 기준선 BL을 명확하게 하여 인식할 수 있는 직선 부분을 포함하고 있는 평면 형상인 것이 바람직하다.
또한, 상기한 도 7~도 12에 나타내는 판정 마크(8)에 있어서, 각 판정 마크(8)의 길이 방향 길이 L1은 15~150㎛, 바람직하게는 30~80㎛로 설정되고, 폭 방향 길이 L2는 15~150㎛, 바람직하게는 30~80㎛로 설정되어 있다.
또한, 상기한 판정 마크(8)는 도체 패턴(3)의 형성과 동시에, 도체 패턴(3)을 형성하는 금속과 동일한 금속으로 형성했지만, 판정 마크(8)는 관찰에 의해 상기한 저해 부분(23)의 유무의 판정 기준으로 되면 특별히 제한되지 않고, 예를 들면, 커버 절연층(4)의 개구부(7)로부터 노출하는 베이스 절연층(2)에 레이저나 금형 등으로 함몰 또는 관통 구멍을 형성하는 것에 의해서, 판정 마크(8)를 형성할 수도 있다.
(실시예)
이하, 실시예 및 비교예를 들어서 본 발명을 더욱 구체적으로 설명한다.
(실시예 1)
이하의 순서로 배선 회로 기판을 1000개 제조하였다.
두께 25㎛의 폴리이미드 수지로 이루어지는 베이스 절연층상에, 두께 18㎛의 동박이 적층되어 있는 동장(銅長) 적층 기판(2층 기재)에, 두께 10㎛의 에칭 레지스트를, 드라이 필름 포토 레지스트를 노광 및 현상하여, 도체 패턴 및 판정 마크에 대응하는 패턴으로서 형성하였다.
이어서, 염화제이철 수용액을 이용하여 에칭 레지스트로부터 노출하고 있는 동박을 에칭하는 것에 의해, 단자부를 포함하는 도체 패턴 및 판정 마크(한 변이 50㎛인 정사각형)를 동시에 형성하였다(도 2(b) 참조).
그 후, 에칭 레지스트를 박리한 후, 땜납 레지스트를 인쇄법에 의해서 단자부에 대응하여 개구부가 형성되도록, 도체 패턴을 포함하는 베이스 절연층상에 도포하고, 그 후, 땜납 레지스트를 경화시키는 것에 의해, 두께 10㎛의 커버 절연층을 형성하였다(도 2(c) 참조).
이어서, 커버 절연층의 개구부로부터 노출하는 판정 마크를 기준으로 하여, 저해 부분의 유무를 광학 현미경을 이용하여 관찰에 의해 판정하였다.
저해 부분은, 커버 절연층의 형성시에 있어서, 단자부에서의 각 배선간에 땜납 레지스트가 모세관 현상에 의해서 유출되고, 그 유출된 땜납 레지스트가 배선의 길이 방향에서의 개구부의 내측 방향에 있어서, 판정 마크를 초과한 부분으로 하였다.
저해 부분이 있는 경우에는 불량품으로서 처리하고, 없는 경우에는 양품으로서 전자 부품을 실장하였다.
(실시예 2)
이하의 순서로 배선 회로 기판을 1000개 제조하였다.
두께 25㎛의 폴리이미드 수지로 이루어지는 베이스 절연층상에, 두께 18㎛의 동박이 적층되어 있는 동장 적층 기판(2층 기재)에, 두께 10㎛의 에칭 레지스트를, 드라이 필름 포토 레지스트를 노광 및 현상하여, 도체 패턴에 대응하는 패턴으로서 형성하였다.
이어서, 염화제이철 수용액을 이용하여 에칭 레지스트로부터 노출하고 있는 동박을 에칭하는 것에 의해, 단자부를 포함하는 도체 패턴을 형성하였다.
그 후, 에칭 레지스트를 박리한 후, 단자부에서의 폭 방향 최양외측의 배선에 대하여, 또한 폭 방향 외측에 간격을 사이에 둔 위치의 베이스 절연층에, 자외선 레이저를 이용하여 직경 50㎛의 원형의 관통 구멍으로 이루어지는 판정 마크를 형성하였다.
그리고, 땜납 레지스트를 인쇄법에 의해서 단자부에 대응하여 개구부가 형성되도록, 도체 패턴을 포함하는 베이스 절연층상에 도포하고, 그 후, 땜납 레지스트를 경화시키는 것에 의해, 두께 10㎛의 커버 절연층을 형성하였다.
이어서, 커버 절연층의 개구부로부터 노출하는 판정 마크를 기준으로 하여, 저해 부분의 유무를 광학 현미경을 이용하여 관찰에 의해 판정하였다.
저해 부분은, 커버 절연층의 형성시에 있어서, 단자부에서의 각 배선간에 땜납 레지스트가 모세관 현상에 의해서 유출되고, 그 유출된 땜납 레지스트가 배선의 길이 방향에서의 개구부의 내측 방향에 있어서, 판정 마크를 초과한 부분으로 하였다.
저해 부분이 있는 경우에는 불량품으로서 처리하고, 없는 경우에는 양품으로서 전자 부품을 실장하였다.
또한, 상기 설명은 본 발명의 예시의 실시형태로서 제공했지만, 이는 단순한 예시에 불과하며, 한정적으로 해석해서는 안된다. 당해 기술 분야의 당업자에 의 해서 명백한 본 발명의 변형예는 후기의 특허청구의 범위에 포함되는 것이다.
본 발명의 배선 회로 기판에는, 개구부로부터 노출하는 베이스 절연층상에, 커버 절연층의 형성에 기인하여 형성되고, 단자부와 외부 단자와의 접속을 저해하는 저해 부분의 유무를 판정하기 위한 판정 마크가 단자부의 근방에 마련되어 있다. 그 때문에, 이 판정 마크를 기준으로 하여, 저해 부분의 유무를 용이하게 판정할 수 있다. 그 결과, 단자부와 외부 단자와의 접속 신뢰성의 향상을 도모하면서, 높은 생산성 및 비용의 저감화를 확보할 수 있는 배선 회로 기판을 제공할 수 있다.
또한, 본 발명의 배선 회로 기판의 제조 방법에서는, 판정 마크를 도체 패턴과 동시에 형성하고, 그 판정 마크를 기준으로 하여, 커버 절연층의 형성에 기인하여 형성되고, 단자부와 외부 단자와의 접속을 저해하는 저해 부분의 유무를 판정한다. 그 때문에, 효율적으로 판정 마크를 형성하고, 그 판정 마크를 기준으로 하여 저해 부분의 유무를 용이하게 판정할 수 있다. 그 결과, 단자부와 외부 단자와의 접속 신뢰성의 향상을 도모하면서, 높은 생산성 및 비용의 저감화를 도모할 수 있다.

Claims (2)

  1. 베이스 절연층과, 상기 베이스 절연층상에 형성된 도체 패턴과, 상기 도체 패턴을 피복하도록, 상기 베이스 절연층상에 형성된 커버 절연층을 구비하는 배선 회로 기판에 있어서,
    상기 도체 패턴은 외부 단자와 접속하기 위한 단자부를 포함하고,
    상기 커버 절연층에는 상기 단자부에 대응하여 개구부가 형성되어 있으며,
    상기 개구부로부터 노출하는 상기 베이스 절연층상에는, 상기 커버 절연층의 형성에 기인하여 형성되고, 상기 단자부와 상기 외부 단자와의 접속을 저해하는 저해 부분의 유무를 판정하기 위한 판정 마크가, 상기 단자부의 근방에 마련되어 있는 것
    을 특징으로 하는 배선 회로 기판.
  2. 베이스 절연층상에 외부 단자와 접속하기 위한 단자부를 포함하는 도체 패턴을 형성하는 공정과,
    상기 베이스 절연층상에, 상기 도체 패턴을 피복하여 상기 단자부가 노출하는 개구부가 형성되도록, 커버 절연층을 형성하는 공정과,
    상기 커버 절연층의 형성에 기인하여 형성되고, 상기 단자부와 상기 외부 단자와의 접속을 저해하는 저해 부분의 유무를 판정하는 공정
    을 구비하고,
    상기 도체 패턴을 형성하는 공정에서, 상기 개구부로부터 노출하는 상기 베이스 절연층상에, 상기 단자부와 상기 외부 단자와의 접속을 저해하는 상기 커버 절연층의 유무를 판정하기 위한 판정 마크를, 상기 도체 패턴과 동시에 형성하고,
    상기 커버 절연층의 형성에 기인하여 형성되고, 상기 단자부와 상기 외부 단자와의 접속을 저해하는 저해 부분의 유무를 판정하는 공정에서, 상기 판정 마크를 기준으로 하여, 상기 저해 부분의 유무를 판정하는 것
    을 특징으로 하는 배선 회로 기판의 제조 방법.
KR1020060012125A 2005-02-09 2006-02-08 배선 회로 기판 및 그 제조 방법 KR101195685B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00033327 2005-02-09
JP2005033327A JP4607612B2 (ja) 2005-02-09 2005-02-09 配線回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
KR20060090614A true KR20060090614A (ko) 2006-08-14
KR101195685B1 KR101195685B1 (ko) 2012-10-30

Family

ID=36293312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060012125A KR101195685B1 (ko) 2005-02-09 2006-02-08 배선 회로 기판 및 그 제조 방법

Country Status (7)

Country Link
US (3) US7371971B2 (ko)
EP (1) EP1691589B1 (ko)
JP (1) JP4607612B2 (ko)
KR (1) KR101195685B1 (ko)
CN (1) CN1819746B (ko)
DE (1) DE602006000514T2 (ko)
TW (1) TW200638829A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4762749B2 (ja) 2006-02-14 2011-08-31 日東電工株式会社 配線回路基板およびその製造方法
JP2008198738A (ja) * 2007-02-09 2008-08-28 Nitto Denko Corp 配線回路基板およびその製造方法
FR2930399B1 (fr) * 2008-04-17 2010-05-14 Continental Automotive France Circuit imprime muni de reliefs de separation pour vernis de protection
JP5274564B2 (ja) * 2008-08-11 2013-08-28 シャープ株式会社 フレキシブル基板および電気回路構造体
JP5249096B2 (ja) * 2009-03-13 2013-07-31 アイシン・エィ・ダブリュ株式会社 電子回路装置
TWI392409B (zh) * 2009-05-26 2013-04-01 Wistron Corp 電子裝置及其軟性電路板
JP4875124B2 (ja) * 2009-09-17 2012-02-15 シャープ株式会社 太陽電池モジュール
US9066439B2 (en) * 2011-07-14 2015-06-23 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN103677368B (zh) * 2012-09-20 2016-11-23 瀚宇彩晶股份有限公司 触控面板与软性电路板的接合结构
US9257408B2 (en) * 2012-11-21 2016-02-09 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same
JP6257428B2 (ja) * 2014-04-15 2018-01-10 株式会社ジャパンディスプレイ 電極基板、表示装置、入力装置および電極基板の製造方法
JP5968514B1 (ja) * 2015-11-05 2016-08-10 株式会社フジクラ プリント配線板
CN108551720B (zh) * 2015-12-29 2020-07-03 Oppo广东移动通信有限公司 柔性电路板及移动终端
JP7101512B2 (ja) * 2018-03-28 2022-07-15 Fdk株式会社 回路基板及びその製造方法
JP7124757B2 (ja) * 2019-02-20 2022-08-24 株式会社村田製作所 インダクタ
JP2021111711A (ja) * 2020-01-10 2021-08-02 住友電工プリントサーキット株式会社 フレキシブルプリント配線板及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53103659U (ko) * 1977-01-25 1978-08-21
JPS58147274A (ja) 1982-02-26 1983-09-02 Fuji Photo Film Co Ltd 光電子増倍管の過電流検出保護方法
JPS58147274U (ja) * 1982-03-29 1983-10-03 松下電器産業株式会社 印刷配線板
JP2695419B2 (ja) 1987-11-20 1997-12-24 工業技術院長 2−(ポリフルオロアルキル)ハロゲノベンズイミダゾール類、その製造法およびそれを有効成分とする殺虫、殺ダニ剤
JPH01135773U (ko) * 1988-03-09 1989-09-18
JP2807336B2 (ja) * 1990-11-21 1998-10-08 東芝メカトロニクス株式会社 部品実装装置
JPH0529719A (ja) * 1991-07-19 1993-02-05 Sony Corp プリント配線基板
JPH06326434A (ja) * 1993-05-10 1994-11-25 Brother Ind Ltd 印刷回路基板
JP3256391B2 (ja) * 1994-11-28 2002-02-12 キヤノン株式会社 回路基板構造
DE69735240T2 (de) 1996-12-13 2006-09-21 Matsushita Electric Industrial Co., Ltd., Kadoma Elektronisches bauteil und bestückungsverfahren und -vorrichtung
JP3650500B2 (ja) * 1997-01-24 2005-05-18 新光電気工業株式会社 回路基板およびその製造方法
JP2000077835A (ja) * 1998-09-02 2000-03-14 Sony Corp プリント配線基板上のランド
JP4135256B2 (ja) * 1999-04-14 2008-08-20 ソニー株式会社 マーク付き部品搭載用ランドを有するプリント配線基板
JP3554533B2 (ja) * 2000-10-13 2004-08-18 シャープ株式会社 チップオンフィルム用テープおよび半導体装置
US6668449B2 (en) * 2001-06-25 2003-12-30 Micron Technology, Inc. Method of making a semiconductor device having an opening in a solder mask
JP3687623B2 (ja) 2002-04-16 2005-08-24 日立電線株式会社 半導体装置用テープキャリア
JP3840180B2 (ja) * 2002-12-26 2006-11-01 住友電工プリントサーキット株式会社 フレキシブルプリント配線板
KR100546698B1 (ko) * 2003-07-04 2006-01-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 서브스트레이트
DE10342298A1 (de) * 2003-09-12 2005-04-21 Siemens Ag Alterungs- und Lötbarkeitsbeurteilung von OSP-geschützten Kupferoberflächen

Also Published As

Publication number Publication date
US20090025963A1 (en) 2009-01-29
TWI370713B (ko) 2012-08-11
EP1691589A1 (en) 2006-08-16
CN1819746A (zh) 2006-08-16
KR101195685B1 (ko) 2012-10-30
TW200638829A (en) 2006-11-01
JP4607612B2 (ja) 2011-01-05
DE602006000514T2 (de) 2008-05-29
US7629540B2 (en) 2009-12-08
US20090025212A1 (en) 2009-01-29
US7371971B2 (en) 2008-05-13
US20060176069A1 (en) 2006-08-10
JP2006222218A (ja) 2006-08-24
US7971353B2 (en) 2011-07-05
DE602006000514D1 (de) 2008-03-27
CN1819746B (zh) 2010-09-08
EP1691589B1 (en) 2008-02-13

Similar Documents

Publication Publication Date Title
KR101195685B1 (ko) 배선 회로 기판 및 그 제조 방법
EP1968364B1 (en) Wired circuit board and producing method thereof
KR101333412B1 (ko) 배선 회로 기판 및 그 제조 방법
JP5379281B2 (ja) プリント基板の製造方法
KR20090037333A (ko) Cof 기판
KR100905574B1 (ko) 인쇄회로기판의 제조방법
CN108024442B (zh) 布线电路基板及其制造方法
KR20040078558A (ko) 플렉시블 배선 회로 기판
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR101154700B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN114501801A (zh) 一种线路板的加工方法及线路板
JP4919905B2 (ja) プリント配線板及びその製造方法
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154720B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101055505B1 (ko) 인쇄회로기판 및 그 제조방법
KR101231343B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP3812006B2 (ja) 多層プリント配線板の製造方法
JP2011100776A (ja) 配線回路基板集合体シートの製造方法
JPH10326969A (ja) プリント配線板の製造方法
JPH11289151A (ja) 回路基板に於ける表面保護層の形成法 及びその為の露光マスク
CN104812162A (zh) 具备防止布线图案因腐蚀断线的结构的印刷电路板
KR20120072638A (ko) 인쇄회로기판 및 그의 제조 방법
JP2007042878A (ja) 多層プリント配線板の製造方法
KR20130014267A (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee