JP2003124389A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JP2003124389A
JP2003124389A JP2001313135A JP2001313135A JP2003124389A JP 2003124389 A JP2003124389 A JP 2003124389A JP 2001313135 A JP2001313135 A JP 2001313135A JP 2001313135 A JP2001313135 A JP 2001313135A JP 2003124389 A JP2003124389 A JP 2003124389A
Authority
JP
Japan
Prior art keywords
post
layer
wafer
semiconductor package
posts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001313135A
Other languages
English (en)
Other versions
JP3866073B2 (ja
Inventor
Toshiaki Inoue
俊明 井上
Masatoshi Inaba
正俊 稲葉
Takanao Suzuki
孝直 鈴木
Toshihiko Ito
俊彦 伊藤
Nobuyuki Sadakata
伸行 定方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2001313135A priority Critical patent/JP3866073B2/ja
Publication of JP2003124389A publication Critical patent/JP2003124389A/ja
Application granted granted Critical
Publication of JP3866073B2 publication Critical patent/JP3866073B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 配線基板(インタポーザ)を使用しないウェ
ハレベルCSP(ChipSize/Scale Package)等の半導体
パッケージ、半導体装置にあっては、メタルポスト等の
端子に形成された半田バンプの接合強度が、回路基板等
に接続する際に作用する応力に対して不足すると、剥
離、抵抗増大等を生じる可能があるため、これを確実に
防止できる技術の開発が求められていた。 【解決手段】 樹脂製突部4に導電層60を被覆形成す
ることで、樹脂製突部4の変形性能により応力を分散、
吸収できる構成のポスト7を採用し、さらに、ポスト7
の側面を含めてウェハ1上を封止する封止樹脂層8には
ポスト7近傍に溝10等の凹部を形成してポスト7の変
形を拘束させないようにした半導体パッケージ20を提
供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板(インタ
ポーザ)を使用しないウェハレベルCSP(ChipSize/S
cale Package)等の半導体パッケージおよび半導体パッ
ケージの製造方法に係り、特に、接続時にポストに働く
応力の影響を緩和して信頼性を向上できる半導体パッケ
ージに関するものである。
【0002】
【従来の技術】近年、半導体装置の小型化が促進されて
おり、これに伴ってそのパッケージの小型化が注目され
ている。例えば、日経マイクロデバイス1998年8月
号及び1999年2月号等に種々の半導体パッケージが
提案されている。その中でも、特にCSPと呼ばれる半
導体パッケージによるウェハレベルCSPは、パッケー
ジの小型化及びコストの低減に高い効果を示す。このC
SPは、ウェハごと樹脂封止されたパッケージである。
図10は従来のCSPの構成を示す断面図である。な
お、図10は回路基板へ搭載される状態を示しており、
以下の説明では図10とは上下関係が逆になっている。
【0003】従来のCSPにおいては、ウェハ51上に
複数個のAlパッド52が形成されている。また、ウェ
ハ51の全面にAlパッド52を覆うSiN層53及び
ポリイミド層54が形成されている。SiN層53及び
ポリイミド層54には、その表面からAlパッド52ま
で達するビアホールが形成されている。そして、ビアホ
ール内に導体層55が埋め込まれている。更に、ポリイ
ミド層54上には、導体層55に接続された再配線層5
6が形成されている。再配線層56は、例えばCuから
なる。そして、ポリイミド層54の全面に再配線層56
を覆う封止樹脂層57が設けられている。封止樹脂層5
7の内部には、その表面から再配線層56まで達するメ
タルポストとしてCuポスト58が形成されている。C
uポスト58上には、バリアメタル層59が形成されて
おり、このバリアメタル層59上に半田等のソルダボー
ル60が形成されている。
【0004】次に、上述のような従来のCSPの製造方
法について説明する。図11(a)〜(e)は従来のC
SPの製造方法を工程順に示す断面図である。なお、図
11(a)〜(e)においては、再配線層及びポリイミ
ド層等は省略している。まず、図11(a)に示すよう
に、表面が平坦なウェハ61を準備する。そして、図1
1(b)に示すように、ウェハ61上に複数個のCuポ
スト等のメタルポスト62をめっきにより形成する。次
いで、図11(c)に示すように、全てのメタルポスト
62を覆うように樹脂封止を行い、樹脂封止層63を形
成する。その後、図11(d)に示すように、封止樹脂
層63の表面を研磨することにより、各メタルポスト6
2を露出させる。そして、図11(e)に示すように、
メタルポスト62上に半田等のソルダボール64を搭載
する。このようにして、前述のようなCSPが形成され
る。このCSPは、その後、所定の大きさにダイジング
される。
【0005】
【発明が解決しようとする課題】ところで、一般に、半
導体パッケージと回路基板等との熱膨張率は相違してい
るので、この熱膨張率の相違に基づく応力が半導体パッ
ケージの端子(Cuポスト等のメタルポスト)に集中す
る。前述のようなCSPにおいても半田接続を用いるか
ら、半導体パッケージと回路基板等との熱膨張率の相違
に基づく応力が半導体パッケージの端子に集中しやす
く、この端子に集中する応力による歪みが大きくなる
と、電極剥離、抵抗値の増大等の問題が生じてくる。ま
た、図12に示すように、ウェハ61上に形成した複数
のポスト62を回路基板等に接続する場合、半田バンプ
の数等による差異があるものの、概ね、ウェハ61の平
面視中央部から周辺部に向かって放射状の方向(図12
中矢印の方向)に応力が作用する傾向があり、ウェハ6
1の周縁部付近では、ポスト62に作用する応力の方向
性がより顕著になる。このため、前述の電極剥離、抵抗
値の増大等の問題も顕著になってくる。このような問題
を回避するには、例えば、半導体パッケージのウェハと
基板とを直接接続せず、間に入れた緩衝部材を介して接
続すること等により応力緩和を図っている。しかしなが
ら、前記緩衝部材を利用した応力緩和では、半導体パッ
ケージと回路基板とを接続した後の厚さ寸法が大きくな
るし、構造の複雑化、コストの上昇等を回避できない。
また、ポストを大型化(通常、回路基板等の接触部分の
接触面積の大型化には限界があるから、高さの大型化に
なる)して、応力を分散、吸収することも考えられる
が、これでは、目的の高さのメタルポストを形成するた
めのめっき時間が非常に長くなり、半導体パッケージの
製造能率を低下させてしまうため、問題を解決できな
い。
【0006】本発明は、前述の課題に鑑みてなされたも
ので、封止樹脂層に形成された溝又は孔等である凹部に
よって、樹脂製突部を有するポスト(端子)の変形を容
易し、このポストの変形によって、回路基板等の接続に
伴う応力集中を効率良く緩和できる半導体パッケージを
提供することを目的とする。
【0007】
【課題を解決するための手段】請求項1記載の半導体パ
ッケージは、電極が設けられたウェハ上に形成された絶
縁層と、この絶縁層の前記電極に整合する領域に形成さ
れた開口部を介して前記電極に接続された再配線層と、
前記絶縁層上に形成され頂部に半田バンプが形成された
ポストと、前記ウェハ、前記絶縁層、前記再配線層及び
前記ポストの側面を封止する封止樹脂層とを有し、前記
ポストは、前記絶縁層上に形成された樹脂製突部と、こ
の樹脂製突部の頂部を含む領域を被覆して前記再配線層
と前記半田バンプとに接続された導電層とを有し、前記
封止樹脂層には前記ポストの近傍に溝又は孔である凹部
が形成されていることを特徴とする。請求項2記載の発
明は、請求項1記載の半導体パッケージにおいて、ポス
ト近傍の封止樹脂層に形成された前記凹部によって、前
記ポストに変形容易な方向性が与えられていることを特
徴とする。請求項3記載の発明は、請求項2記載の半導
体パッケージにおいて、前記ウェハ上に、変形容易な方
向性が与えられた前記ポストが複数設けられ、これらポ
ストの変形容易な方向が、各ポストに予想される応力の
作用方向にほぼ一致されていることを特徴とする。請求
項4記載の発明は、請求項3記載の半導体パッケージに
おいて、前記ウェハ上に複数突設されたポストの変形容
易な方向が、これらポストが突設された領域の中央部か
ら放射状の向きにほぼ一致されていることを特徴とす
る。
【0008】この発明では、回路基板等が接続されるポ
ストが樹脂製突部に導電層を形成したものであり、しか
も、ポストの側面をも含めてウェハ上を封止する封止樹
脂層のポストの周囲に形成した溝や孔によってポストが
変形容易になっているため、回路基板等の接続時にポス
トに発生した応力を樹脂製突部の変形(圧縮変形、曲
げ)によって効率良く分散、吸収できる。この構成によ
り、緩衝部材を設けたり、ポストを大型化すること無
く、回路基板等の接続時に発生する応力を効率良く分
散、吸収することができる。また、封止樹脂層のポスト
近傍に形成した溝や孔等の凹部によって、ポストに変形
容易な方向性を与えることで、ポストの変形による応力
の分散、吸収性能を一層有効に機能させることが可能で
ある(請求項2)。すなわち、この発明では、ポスト近
傍にて封止樹脂層に形成する溝や孔等の凹部の寸法、形
状、分布等によって、ポストに変形容易な方向性を簡単
に与えることができる。ポストの変形容易な方向性を、
ポストに作用する応力の方向(詳細には予想される応力
の作用方向)とほぼ一致させることで、応力を効果的に
分散、吸収できる。
【0009】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は本発明に係る第1実施形態
の半導体パッケージ20を示す断面図、図2は半導体パ
ッケージ20のポスト7付近を拡大して示す平面図(但
し、半田バンプ11を仮想線で示した)、図3は図1の
半導体パッケージ20のポスト7を示す斜視図(封止樹
脂層8を省いて図示)である。
【0010】図1〜図3において、半導体パッケージ2
0は、電極2が設けられたウェハ1上に形成された絶縁
層3と、この絶縁層3の前記電極2に整合する領域に形
成された開口部3aと、この開口部3aを介して前記電
極2に接続された導電層である再配線層6aと、前記ウ
ェハ1、前記絶縁層3及び前記再配線層6aを封止する
封止樹脂層8と、この封止樹脂層8を貫通し頂部7aに
半田バンプ11が形成されたポスト7とを有している。
ここでは、ウェハ1として、シリコンウェハを採用して
おり、以下「Siウェハ1」と称する場合がある。電極
2としては、各種導電性材料が採用可能であるが、ここ
ではアルミニウム製パッドを採用している。
【0011】前記ポスト7は、前記絶縁層3上に形成さ
れた樹脂製突部4と、この樹脂製突部4を被覆して、前
記再配線層6a及び前記半田バンプ11に接続された導
電層60とを有している。樹脂製突部4に形成された前
記導電層60は、再配線層6aと半田バンプ11との間
を電気的に接続する機能を果たす。このポスト7は、具
体的には、円錐台状の樹脂製突部4に導電層60を被覆
形成したものであり、樹脂製突部4の外形に沿った円錐
台状の外形を有する。ポスト7の頂部7aとは、樹脂製
突部4の頂部4aの上面4b上に導電層60が形成され
た部分である。図3では、樹脂製突部4全体を導電層6
0で覆った形状のポスト7を例示したが、本発明に係る
ポストはこれに限定されず、例えば樹脂製突部4の部分
的に導電層が被覆形成されている構成も採用可能であ
る。但し、ポストに形成される導電層は、半田バンプ1
1と再配線層6aとの間を電気的に接続するべく、樹脂
製突部の頂部4aと側面4cの少なくとも一部とを含む
領域に形成される。
【0012】封止樹脂層8はポスト7の頂部7a上面を
除くほぼ全体を埋没させるようにしてウェハ1上に形成
されている。この半導体パッケージ20では、封止樹脂
層8がポスト7の側面をも含んでウェハ1上を封止する
ため、ウェハ1上の配線(再配線層6a、導電層60
等)全体が確実に保護されるといった利点がある。ま
た、この封止樹脂層8にはポスト7を取り囲む円形の溝
が凹部10(以下、「溝10」と称する場合がある)と
して形成されており、封止樹脂層8の前記溝10の内側
に仕切られた部分(以下、この部分に一体化されている
ポスト7も含む部分を「変形部13」と称する場合があ
る)の変形が封止樹脂層8の他の部分に比べて容易にな
っている。ポスト7も樹脂製突部4を主体として変形可
能に形成されており、回路基板をポスト7に接続した際
にウェハ1の上面1aに沿った方向に作用する応力に対
して、溝10の内側にてポスト7を含む変形部13が変
形して、この応力を分散、吸収できるようになってい
る。
【0013】次に、半導体パッケージ20の製造方法の
一例を図面を参照して具体的に説明する。図4(a)〜
(c)、図5(a)〜(c)は、本発明に係る半導体パ
ッケージ20の製造方法を工程順に示す断面図である。
【0014】まず、図4(a)に示すように、集積回路
(図示せず)及びその電極、例えば、電極2が設けられ
たSiウェハ1の全面(上面1aの全面。以下もウェハ
1の「全面」とは、上面1a全面のことを指す)にSi
Nなどのパッシベーション膜9を直接形成したものを準
備し、このパッシベーション膜9の電極2に整合する位
置に開口部を形成し、電極2を露出させる。
【0015】次に、図4(b)に示すように、電極2に
整合する位置に開口部3aを有する樹脂製の絶縁層3を
形成する。絶縁層3は、例えばポリイミド、エポキシ樹
脂又はシリコーン樹脂等からなり、その厚さは、例えば
5〜50μm程度である。また、絶縁層3は、例えば回
転塗布法、印刷法、ラミネート法等により形成すること
ができる。開口部3aは、例えば、樹脂層3を構成する
ポリイミド等の膜をウェハ1全面に成膜した後に、フォ
トリソグラフィ技術を利用してパターニングすることに
より形成できる。
【0016】次に、図4(c)に示すように、ウェハ1
上において電極とは離れた位置に、絶縁層3上に樹脂か
らなる樹脂製突部4を形成する。この樹脂製突部4は、
絶縁層3上に隆起した突起状であり、断面が台形状ある
いは半円状等の、絶縁層3からの突出寸法が最も大きい
部分である頂部4aを中央部に有する形状に形成される
ものであり、ここでは円錐の頂部付近を除いて平坦な上
面4bを形成した形状(円錐台状)である。樹脂製突部
4は、例えばポリイミド、エポキシ樹脂、シリコーン樹
脂等からなり、その厚さは、例えば25〜100μm程
度である。また、樹脂製突部4は前述のポリイミド等の
樹脂を用いた、回転塗布法(スピンコート)、印刷法、
ラミネート法等により形成することができる。
【0017】次に、図5(a)に示すように、電解めっ
き用の薄いシード層5をウェハ1の全面又は必要領域
(後述の導電層を形成する領域)に形成する。このシー
ド層5は、例えばスパッタ法により形成されたCu層及
びCr層の積層体又はCu層及びTi層の積層体等であ
る。また、無電解Cuめっき層であっても良く、蒸着
法、塗布法又は化学気相成長(CVD)法等により形成
された金属薄膜層であってもよく、これらを組み合わせ
ても良い。
【0018】次に、前記シード層5上にレジスト膜(図
示略)を形成し、図5(b)に示すように、このレジス
ト膜をマスクとして露出したシード層5上に、めっき
(電解めっき)、スパッタ、蒸着等により導電層6であ
る金属層を形成する。レジスト膜には、導電層6の形成
位置に整合する開口部が、フォトリソグラフィ技術によ
り形成される。また、レジスト膜は、例えばフィルムレ
ジストをラミネートする方法、液体レジストを回転塗布
する方法等により形成することができる。絶縁層3上に
形成される再配線層6a(図1等参照)や、樹脂製突部
4に被覆、形成される導電層60(図1等参照)は、こ
の工程により形成された導電層6の一部分である。導電
層6である金属層としては、樹脂製突部4に対する被覆
膜厚の安定や、被着性、膜強度等の点では、めっきによ
り形成されたCuめっき層等が適切であるが、これに限
定されず、Cu以外の金属のめっきによリ形成した金属
めっき層、スパッタ、蒸着等により形成された各種金属
層であっても良い。この工程により、Siウェハ1上に
導電層6からなる回路パターンが形成される。導電層6
の厚さは、例えば5〜50μm程度である。その後、導
電層6上に、例えばNiめっき層及びAuめっき層(い
ずれも図示略)を形成して、後の工程で形成する半田バ
ンプの濡れ性の向上を図ること等も可能である。導電層
6の形成後、レジスト膜を除去し、ウェハ1面上に露出
している不要なシード層5をエッチング等により除去し
て導電層6以外の部分に絶縁層3を露出させる。
【0019】目的形状の導電層60の形成が完了するこ
とで、目的形状のポスト7がウェハ1上に形成される。
形成されたポスト7は、図5(c)等に示すように、例
えば、高さ(ウェハ上面1aからの突出寸法)が30μ
m程度の円錐台状の樹脂製突部4の頂部4aのほぼ全体
と、側面4aの一部とを覆うようにして、シード層5と
厚さ20μm程度の導電層が形成され、全体として高さ
が50μm程度の突起状に形成される。シード層5及び
ウェハ1上に形成した導電層6は、半田バンプ11と電
極2との間を接続する機能を果たす。
【0020】次に、図1に示すように、厚さ10〜15
0μm程度の表面保護用の封止樹脂層8を、少なくとも
ポスト7の頂部7a上面を除いてポスト7のほぼ全体を
埋設するようにしてウェハ1上に形成する。ポスト7近
傍に溝を有する封止樹脂層8を形成する工程としては、
例えば以下の(a)〜(c)などが採用可能である。 (a)感光性ポリイミド樹脂等の感光性樹脂をスクリー
ン印刷によりウェハ1上に塗布、硬化して樹脂層を形成
した後、フォトリソグラフィ技術により溝のパターンを
形成する。 (b)封止樹脂をスピンコートによりウェハ1上に塗
布、硬化して樹脂層を形成した後、レーザ加工で溝を形
成する。 (c)封止樹脂をカーテンコートによりウェハ1上に塗
布、硬化して樹脂層を形成した後、レジストによって溝
の形成位置に開口部を有するパターンを樹脂層上に形成
し、前記レジストの開口部に露出する樹脂層をウェット
エッチングにより除去して、溝を形成する。 なお、封止樹脂層8を形成する樹脂としては、感光性樹
脂としては前述の感光性ポリイミド等が採用され、感光
性を有していないものとしては、ポリイミド樹脂、エポ
キシ樹脂、シリコーン樹脂等が好適に用いられる。
【0021】封止樹脂層を形成したら、次に、ポスト7
上に半田バンプ11を形成する。この半田バンプ11の
形成方法としては、めっき法、印刷法、メタルジェット
法、半田ボールの載置等が挙げられる。ここで、半田バ
ンプ11と樹脂製突部4の中心同士が、平面視(ウェハ
1上から見た方向)で一致していることが、応力分散の
点で好ましい。具体的には、平面視で円形の半田バンプ
11と、円形の樹脂製突部4の中心位置とが一致するこ
とが好ましい。
【0022】なお、前述の半導体パッケージ20の製造
方法は、封止樹脂層8に形成する溝の形状、数等に幅広
く対応して(例えば図6の溝10b、図7の溝10a
等)適用可能である。(a)〜(c)の封止樹脂層8の
形成工程において封止樹脂層8に形成する溝形状、形成
数等に対応するには、前述の(a)の工程ではフォトリ
ソグラフィ技術により形成される溝パターン、(b)の
工程ではレーザ加工により形成する溝形状、形成数、
(c)の工程ではウェットエッチング用のレジストのパ
ターンを、形成する目的の溝に適合させれば良い。ま
た、例えば図9に例示するように、封止樹脂層に形成す
る凹部としては溝以外に孔も採用可能であり、凹部とし
て孔を形成する場合は、(a)〜(c)の封止樹脂層8
の形成工程において「溝」に代えて「孔」を形成すれば
良く、(a)の工程のフォトリソグラフィ技術により形
成される孔のパターン、(b)の工程のレーザ加工によ
り形成する孔形状、形成数、(c)の工程のウェットエ
ッチング用のレジストのパターンを、形成する目的の孔
に適合させれば良い。
【0023】前記半導体パッケージ20では、ポスト7
を取り囲むように封止樹脂層8に形成された溝10の内
側の変形部13が、ポスト7に回路基板を接続した際に
作用する応力によって変形でき、この変形部13に一体
化されているポスト7の変形を拘束しないようになって
いる。このため、回路基板等に対する接続、実装時に生
じた応力を、ポスト7の変形により効果的に分散、吸収
でき、ウェハ1に与える歪みを緩和できる。また、ウェ
ハ上に形成した非常に厚い導電層によってポストを形成
して応力分散する場合に比べて、短時間でポスト7を形
成できることから、半導体パッケージの製造能率の向
上、低コスト化を実現できる。また、ポスト7の高さ
は、樹脂製突部4の高さによって簡単に調整できるとい
った利点もある。この半導体パッケージ20では、変形
可能な変形部13によってポスト7の変形が拘束されな
い反面、ウェハ1上に形成された封止樹脂層8によって
ポスト7の側面の導電層60を含めてウェハ1上の配線
(導電層6)全体を確実に封止、保護できるため、これ
ら配線の断線等をより確実に防止でき、信頼性が向上す
るといった利点もある。
【0024】(溝形状の別態様)封止樹脂層8に形成す
る溝としては、各種構成が採用可能である。図1、図2
に例示した溝10は、深さ(封止樹脂層上面からのウェ
ハ1側への切り込み深さ)が一定でポスト7と同心円状
に形成されているが、例えば、ポスト7を取り囲む平面
視多角形状や楕円状等の形状であっても良い。また、例
えば図6に示す平面視円弧状や、直線状、「く」字状等
であっても良い。但し、溝は、ウェハ1やウェハ1上の
再配線層6aを露出させない深さで形成する。図7に示
す凹部としての溝10aは、平面視形状が図2と同じで
あるが、深さが一定ではなく、再配線層6aが存在する
位置では浅く、再配線層6aが存在しない位置では深く
形成されており、ウェハ1や再配線層6aを露出させな
い。溝10aの深い部分は絶縁層3に達しているが、ウ
ェハ1を露出させない深さになっている。
【0025】(変形容易な方向性の付与)ポスト7の近
傍にて封止樹脂層8に形成する溝の形状や形成位置、本
数等によって、ポスト7に変形容易な方向性を与えるこ
とができる。この変形容易な方向は、回路基板の接続時
等にポスト7に作用することが予想される応力の方向に
ほぼ一致させる。これにより、ポスト7に作用する応力
を効果的に分散、吸収して、半田バンプの剥離、抵抗値
の増大等の不都合の防止、接続状態の安定等を実現でき
る。つまり、溝の形成によって封止樹脂層8によるポス
ト7の変形拘束力が弱められるため、溝が存在する方向
へのポスト7の変形が溝が存在しない方向に比べて容易
になり、ポスト7に変形容易な方向性が与えられる。ま
た、溝の形状、形成位置(ポスト7からの離間距離
等)、本数によっても、封止樹脂層8によるポスト7の
変形拘束力を調整できるから、これにより、ポスト7に
変形容易な方向性を与えることができる。
【0026】図6は、封止樹脂層8に凹部としての複数
本の円弧状の溝10bをポスト7を介して対向する平面
視両側の位置に形成した例を示す。この例では、ポスト
7の一方の側に溝10bを1本形成し、ポスト7の他方
の側にポスト7からの距離を変えて2本の溝10bを接
近させて形成している。各溝10bは、いずれもポスト
7の側面に沿った平面視円弧状になっている。この例で
は、溝10bが形成されている両側では封止樹脂層8に
よるポスト7の変形拘束力が溝10bによって弱くなっ
ているため、溝10bが形成されていない方向に比べて
溝10bが形成されている側へのポスト7の変形が容易
であり、ポスト7に変形容易な方向性が与えられてい
る。また、溝10bが2本形成されている側では、ポス
ト7を介した逆側に比べて封止樹脂層8によるポスト7
の変形拘束力が弱くなっているため、この方向(溝10
bが2本形成されている側)へのポスト7の変形は逆側
に比べてさらに容易であり、この方向とほぼ一致する方
向の応力の分散、吸収性能を特に有効に発揮する。
【0027】(ウェハ上の複数のポストによる応力吸
収)図8は、ウェハ(図示略)上にポスト7が複数設け
られた半導体パッケージ30を示す平面図である。ウェ
ハ上のほぼ全体にわたって形成されている封止樹脂層8
によって、各ポスト7の頂部7a上面を除くほぼ全体を
埋設している構成は、図1等に例示した半導体パッケー
ジと同様である。図8において、平面視ウェハの中央部
に位置するポスト7(図8中、符号71を付した)は、
該ポスト71の周囲にほぼ均等になるようにしてその近
傍の封止樹脂層8に形成された凹部10c(ここでは
溝。以下、「溝10c」と称する場合がある)によっ
て、いずれの方向にもほぼ均等に変形容易になってい
る。中央部のポスト71の周囲に存在する各ポスト7
(図8中、符号72を付した)には、各ポスト72の近
傍の封止樹脂層8に形成された凹部10c(ここでは
溝。以下「溝10c」)によって、中央部のポスト71
へ向かう方向及びその逆方向へ変形容易な方向性が与え
られている。具体的には、各ポスト72の周囲の封止樹
脂層8には、該ポスト72と中央部のポスト71とを通
る直線上にて該ポスト72を介して対向する両側に溝1
0cが形成されているため、各ポスト72は溝10cの
存在する側、つまり、中央部のポスト71へ向かう方向
とその逆方向とに変形容易になっている。したがって、
この半導体パッケージ30では、ウェハ上に形成された
各ポスト7(71、72)に回路基板等を接続した際
に、各ポスト7(71、72)が形成された領域(ここ
では図8に示すウェハ上面全体)の中央部から周囲へ向
かって放射状に作用する応力を、中央部のポスト71の
周囲の複数のポスト72の変形によって効果的に分散、
吸収することができ、半田バンプの剥離、抵抗値の増大
等をより確実に防止でき、信頼性を向上できる。また、
ポスト72が、変形容易な方向以外には変形しにくいこ
とで、ウェハ上の特定のポスト7に応力が集中するとい
った不都合も防止できるといった利点がある。
【0028】本発明に係る半導体パッケージは、ウェハ
1上の導電層6(再配線層6a)に積層回路を形成する
ことで、これ自体で半導体装置を構成することができ
る。また、この半導体パッケージは、半田バンプを回路
基板に接続して、例えば電子装置に組み込まれる。電子
装置とは、前記回路基板と周辺機器を組み合わせたもの
であり、例えば、モービルホンやパーソナルコンピュー
タ等である。
【0029】なお、本発明は、前記実施の形態に限定さ
れず、各種変更が可能である。ポスト近傍の封止樹脂層
に形成される凹部としては、前述の実施の形態に例示し
た溝10、10a〜10cに限定されず、孔等であって
もよい。例えば、図9に示すように、図6の溝10bの
形成位置に、溝10bに代えて複数の孔14を形成した
構成等が採用可能である。図9では、複数の孔14を一
列に配列した円弧状の孔列を複数本形成した構成になっ
ているが、これに限定されず、例えば、ポスト近傍の封
止樹脂層に、凹部としての多数の小孔が高密度に分散配
置されている領域が平面視線状、リング状、円弧状等に
形成された構成等も採用可能である。
【0030】変形容易な方向性を与えたポストのウェハ
上の配置は、ウェハ上での複数のポストが分散配置され
る領域(以下「ポスト配置領域」と称する場合がある)
の中央部から放射状の向きに作用する応力に対応して、
変形容易な方向を前記応力の方向にほぼ一致させたポス
トを前記ポスト配置領域の中央部の周囲に分散配置する
ことに限定されず、要は、予想される応力の作用方向に
対応して、ポストの変形による応力の吸収に有利になっ
ていれば良い。例えば、回路基板との接続時にポスト配
置領域全体に、ウェハ上面に沿った特定方向への応力
(外部からの押圧力等に対する応力等)の作用が予想さ
れる場合には、ウェハ上の全てのポストについて、その
変形容易な方向性を前記回路基板に作用する応力の方向
にほぼ一致させるようにしても良い。
【0031】ウェハ上に形成するポストを形成する樹脂
製突部は、円錐台状のものに限定されず、円柱状、角錐
台状等、各種形状が採用可能である。前記実施の形態で
は、ポスト7上の半田バンプ11と電極2とは、ウェハ
1上に形成された導電層6(樹脂製突部4上に被覆、形
成される導電層を含む)によって接続されているが、回
路基板に接続されるウェハ全体の応力分布をウェハ面上
にて均等とするために、樹脂製突部に被覆形成された導
電層がウェハ上の再配線層と接続されていないポストを
ウェハ上に1以上形成しても良い。この場合のポストも
封止樹脂層によって頂部上面を除く部分が封止される場
合には、その近傍の封止樹脂層に形成した溝や孔等の凹
部によって、変形による応力吸収性能が充分に得られる
ようにすることが好ましい。
【0032】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージによれば、回路基板等が接続されるポストが、
樹脂製突部に導電層を形成したものであり、しかも、こ
のポストの側面を封止する封止樹脂層にはポスト近傍に
溝や孔等である凹部が形成されており、回路基板との接
続時にポストに発生した応力をポストの変形(圧縮変
形、曲げ)によって分散、吸収できるようになってい
る。これにより、ポストに係る半田バンプの剥離や抵抗
値の増大等の不都合を防止できるといった優れた効果を
奏する。そして、この半導体パッケージでは、前記凹部
の形状、ポストに対する形成位置等によって、前記ポス
トに変形容易な方向性を与えることができ(請求項
2)、このポストの変形容易な方向を、該ポストに対す
る回路基板等の接続時にポストに作用する(作用とする
と予想される)応力の方向とほぼ一致させておくこと
で、ポストの変形によって、前記応力の分散、吸収をよ
り効果的に行える。
【0033】前記ウェハ上に、変形容易な方向性が与え
られた前記ポストを複数設け、これらポストの変形容易
な方向を、各ポストに予想される応力の作用方向にほぼ
一致させた(請求項3)ことで、ウェハ上の各ポストと
回路基板等との接続時にポストに作用する応力の吸収を
一層効率良く行うことができる。また、前記ウェハ上に
複数突設された前記ポスト変形が容易な方向が、これら
ポストが突設された領域の中央部から放射状の向きにほ
ぼ一致されていると(請求項4)、ウェハと回路基板と
の間の熱膨張率の違い等に起因して、ポストが複数突設
されている前記領域の中央部から放射状に作用する傾向
がある応力を、効率良く吸収できる。
【0034】また、本発明によれば、回路基板等の接続
時に発生する応力の吸収用の緩衝部材を設けたり、ポス
トを大型化する必要が無くなるから、半導体パッケージ
の小型化、低コスト化が可能であり、この半導体パッケ
ージのウェハに積層回路が形成されている半導体装置、
この半導体パッケージの半田バンプに回路基板を接続し
た電子装置も、小型化、低コスト化できる。
【図面の簡単な説明】
【図1】 本発明の1実施の形態の半導体パッケージを
示す断面図である。
【図2】 図1の半導体パッケージのポスト付近を拡大
して示す平面図である(但し、半田バンプを仮想線で示
した)。
【図3】 図1の半導体パッケージのポストを封止樹脂
層を省いて示した斜視図である。
【図4】 (a)〜(c)は図1の半導体パッケージの
製造方法を工程順に示す断面図である。
【図5】 (a)〜(c)は図1の半導体パッケージの
製造方法の図4以降の工程を工程順に示す断面図であ
る。
【図6】 本発明に係る半導体パッケージの封止樹脂層
に形成される凹部として円弧状の溝を複数本形成した例
を示す平面図である。
【図7】 本発明に係る半導体パッケージの封止樹脂層
に形成される凹部としての溝の一例を示す断面図であっ
て、溝の深さが一定ではない場合を示す。
【図8】 ウェハ上に複数のポストを形成した例を示す
平面図である。
【図9】 本発明に係る半導体パッケージの封止樹脂層
に形成される凹部としての孔の一例を示す平面図であ
る。
【図10】 従来例のCSPを示す断面図である。
【図11】 (a)〜(e)は、図12のCSPの製造
方法を工程順に示す断面図である。
【図12】 発明が解決しようとする課題を示す図であ
って、ウェハ上に複数形成されたポストに対する回路基
板の接続時に作用する応力の方向を示す平面図である。
【符号の説明】
1…ウェハ(Siウェハ)、2…電極(Alパッド)、
3…絶縁層、3a…開口部、4…樹脂製突部、4a…頂
部、6a…再配線層、7,71,72…ポスト、7a…
頂部、8…封止樹脂層、10,10a〜10c…凹部
(溝)、11…半田バンプ、14…凹部(孔)、20,
30…半導体パッケージ、60…導電層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/88 T (72)発明者 鈴木 孝直 千葉県佐倉市六崎1440番地 株式会社フジ クラ佐倉事業所内 (72)発明者 伊藤 俊彦 千葉県佐倉市六崎1440番地 株式会社フジ クラ佐倉事業所内 (72)発明者 定方 伸行 千葉県佐倉市六崎1440番地 株式会社フジ クラ佐倉事業所内 Fターム(参考) 4M109 AA01 BA07 CA10 DA08 EA07 5F033 HH07 HH11 HH13 HH17 HH18 JJ01 JJ11 JJ17 KK08 MM05 NN06 PP06 PP15 PP19 PP27 PP28 QQ09 RR21 RR22 RR23 RR27 SS21 VV00 VV07 5F061 AA01 BA07 CA10 CB13

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 電極(2)が設けられたウェハ(1)上
    に形成された絶縁層(3)と、この絶縁層の前記電極に
    整合する領域に形成された開口部(3a)を介して前記
    電極に接続された再配線層(6a)と、前記絶縁層上に
    形成され頂部(7a)に半田バンプ(11)が形成され
    たポスト(7、71、72)と、前記ウェハ、前記絶縁
    層、前記再配線層及び前記ポストの側面を封止する封止
    樹脂層(8)とを有し、 前記ポストは、前記絶縁層上に形成された樹脂製突部
    (4)と、この樹脂製突部の頂部(4a)を含む領域を
    被覆して前記再配線層と前記半田バンプとに接続された
    導電層(60)とを有し、 前記封止樹脂層には前記ポストの近傍に溝(10、10
    a〜10c)又は孔(14)である凹部が形成されてい
    ることを特徴とする半導体パッケージ(20、30)。
  2. 【請求項2】 ポスト近傍の封止樹脂層に形成された前
    記凹部によって、前記ポストに変形容易な方向性が与え
    られていることを特徴とする請求項1記載の半導体パッ
    ケージ。
  3. 【請求項3】 前記ウェハ上に、変形容易な方向性が与
    えられた前記ポストが複数設けられ、これらポストの変
    形容易な方向が、各ポストに予想される応力の作用方向
    にほぼ一致されていることを特徴とする請求項2記載の
    半導体パッケージ。
  4. 【請求項4】 前記ウェハ上に複数突設されたポストの
    変形容易な方向が、これらポストが突設された領域の中
    央部から放射状の向きにほぼ一致されていることを特徴
    とする請求項3記載の半導体パッケージ。
JP2001313135A 2001-10-10 2001-10-10 半導体パッケージ Expired - Fee Related JP3866073B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001313135A JP3866073B2 (ja) 2001-10-10 2001-10-10 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001313135A JP3866073B2 (ja) 2001-10-10 2001-10-10 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2003124389A true JP2003124389A (ja) 2003-04-25
JP3866073B2 JP3866073B2 (ja) 2007-01-10

Family

ID=19131675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001313135A Expired - Fee Related JP3866073B2 (ja) 2001-10-10 2001-10-10 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP3866073B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093827A1 (ja) * 2004-03-26 2005-10-06 Fujikura Ltd. 貫通配線基板及びその製造方法
JP2006269971A (ja) * 2005-03-25 2006-10-05 Mitsumi Electric Co Ltd 半導体装置
JP2007242866A (ja) * 2006-03-08 2007-09-20 Yamaha Corp 半導体装置及びその製造方法
JP2007288092A (ja) * 2006-04-20 2007-11-01 Elpida Memory Inc 半導体装置及びその製造方法
JP2007311575A (ja) * 2006-05-18 2007-11-29 Rohm Co Ltd 半導体装置
US7321099B2 (en) 2004-04-09 2008-01-22 Fujitsu Limited Component mounting substrate and structure
JP2009049156A (ja) * 2007-08-20 2009-03-05 Seiko Epson Corp 半導体装置および電子デバイス
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
KR101014829B1 (ko) * 2007-06-29 2011-02-15 가부시키가이샤후지쿠라 반도체 장치
WO2017073350A1 (ja) * 2015-10-30 2017-05-04 株式会社村田製作所 薄膜素子およびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
WO2005093827A1 (ja) * 2004-03-26 2005-10-06 Fujikura Ltd. 貫通配線基板及びその製造方法
US7321099B2 (en) 2004-04-09 2008-01-22 Fujitsu Limited Component mounting substrate and structure
JP2006269971A (ja) * 2005-03-25 2006-10-05 Mitsumi Electric Co Ltd 半導体装置
JP2007242866A (ja) * 2006-03-08 2007-09-20 Yamaha Corp 半導体装置及びその製造方法
JP2007288092A (ja) * 2006-04-20 2007-11-01 Elpida Memory Inc 半導体装置及びその製造方法
JP2007311575A (ja) * 2006-05-18 2007-11-29 Rohm Co Ltd 半導体装置
KR101014829B1 (ko) * 2007-06-29 2011-02-15 가부시키가이샤후지쿠라 반도체 장치
JP2009049156A (ja) * 2007-08-20 2009-03-05 Seiko Epson Corp 半導体装置および電子デバイス
WO2017073350A1 (ja) * 2015-10-30 2017-05-04 株式会社村田製作所 薄膜素子およびその製造方法
JPWO2017073350A1 (ja) * 2015-10-30 2018-04-12 株式会社村田製作所 薄膜素子およびその製造方法
US10388603B2 (en) 2015-10-30 2019-08-20 Murata Manufacturing Co., Ltd. Thin film element and method for manufacturing the same

Also Published As

Publication number Publication date
JP3866073B2 (ja) 2007-01-10

Similar Documents

Publication Publication Date Title
JP3651597B2 (ja) 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
US8399999B2 (en) Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument
JP3651596B2 (ja) 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
US8446008B2 (en) Semiconductor device bonding with stress relief connection pads
JP4313520B2 (ja) 半導体パッケージ
JP3866073B2 (ja) 半導体パッケージ
JP4361222B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
US20110316157A1 (en) Semiconductor device and a method for manufacturing the same
JP5245209B2 (ja) 半導体装置及びその製造方法
JP2008159948A (ja) 半導体装置
JP4361223B2 (ja) 半導体パッケージ
US20050127487A1 (en) Semiconductor package with improved solder joint reliability
JP2007318059A (ja) 半導体装置及びその製造方法
JP4156205B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4536757B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4444560B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP5082333B2 (ja) 半導体装置及び半導体装置の製造方法
JP3148202B2 (ja) 半導体パッケージ及びその製造方法
JP2007318060A (ja) 半導体装置及びその製造方法
JP2000164622A (ja) チップサイズパッケージおよびその製造方法
JP2007294609A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060626

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061004

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees