JP5839326B2 - パッケージされたデバイス、パッケージ材の製造方法及びパッケージング方法 - Google Patents

パッケージされたデバイス、パッケージ材の製造方法及びパッケージング方法 Download PDF

Info

Publication number
JP5839326B2
JP5839326B2 JP2012229353A JP2012229353A JP5839326B2 JP 5839326 B2 JP5839326 B2 JP 5839326B2 JP 2012229353 A JP2012229353 A JP 2012229353A JP 2012229353 A JP2012229353 A JP 2012229353A JP 5839326 B2 JP5839326 B2 JP 5839326B2
Authority
JP
Japan
Prior art keywords
wiring
package material
porous
device substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012229353A
Other languages
English (en)
Other versions
JP2014082336A (ja
Inventor
田中 秀治
秀治 田中
江刺 正喜
正喜 江刺
護 毛利
護 毛利
中村 大輔
大輔 中村
岡田 厚志
厚志 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Nikko Co Ltd
Original Assignee
Tohoku University NUC
Nikko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Nikko Co Ltd filed Critical Tohoku University NUC
Priority to JP2012229353A priority Critical patent/JP5839326B2/ja
Publication of JP2014082336A publication Critical patent/JP2014082336A/ja
Application granted granted Critical
Publication of JP5839326B2 publication Critical patent/JP5839326B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Description

本発明は、電子回路、MEMS(Micro Electro Mechanical Systems)などをパッケージした、いわゆるパッケージドデバイスパッケージ材の製造方法及びパッケージング方法に関する。
電子回路、MEMS構造体のパッケージング方法として、例えば、電子回路、MEMSが形成された基板をカバーで覆い封止材を用いてシールする方法や、その基板にガラス基板やLTCC(Low Temperature Co‐fired Ceramics)基板を用いて陽極接合する方法がある。陽極接合の場合について説明すると、電子回路やMEMS構造体は、例えば各種の電子回路やMEMS構造体が形成された第1の基板にガラス基板などの第2の基板を接合して封止されている。具体的には、薄膜作製工程やエッチング工程などの微細加工により半導体基板に各種電子回路又はMEMSを設ける。その後、その半導体基板とガラス基板とを合わせた状態で加熱しながら、マイナスの電圧をガラス基板側に、プラスの電圧を半導体基板にそれぞれ印加するよう電圧を加えると、半導体基板とガラス基板とが共有結合により接合される。
本発明者らは、二つの基板を陽極接合する際、同時に電気的な接続を歩留まりよく確立させることを検討してきた。その中で、特許文献1において開示した技術は、貫通配線を有するLTCC基板と電子回路が形成されたSi基板とを陽極接合する前に、LTCC基板の貫通配線とSi基板の各対向面であって電気接続部となる領域に、低融点金属を含んだ多層膜を形成しておき、陽極接合時に当該多層膜を金属間化合物に変化させることにより電気接続を行うというものである。錫やインジウムなどの低融点金属は、接合温度、例えば400℃程度未満で融解するが、他の金属と反応して融点の高い金属間化合物を形成する。よって、一度陽極接合をすると、再度接合温度以上に昇温しても、電気的接続部が溶解しない。また、陽極接続中低融点金属が融解するため、電気的接続部の金属膜の厚さを高い精度で制御する必要がない点で、陽極接合と電気的接続とを同時に行うことができ歩留まりが向上する。
一方、従来はパッケージ材としてホウケイ酸ガラスに代表されるアルカリ金属を含むガラスが用いられていた。ガラス基板と陽極接合するものとしては、シリコンだけではなく、GaAs、コバール、Al、Tiなども接合可能な技術であり、またパッケージ材として本発明者らの一部により、セラミック粉末と陽極接合可能な可動イオンを含むガラス粉末から成る組成物を成形して焼成することにより、陽極接合可能な基板も開発されている。ここで、セラミック粉末としては、アルミナ粉末、コージェライト粉末、ジルコニア粉末、ステアタイト粉末、フォルステライト粉末、ジルコン粉末などが用いられ、ここに列挙した粉末を単独又は二種以上混合して用いられる(特許文献2参照)。
また、MEMS基板とパッケージ材とを陽極接合する場合、MEMSに与える影響が少なくなるように350℃以下の低温が好適である。そのため、陽極接合時の伝導イオンをNaからよりイオン半径の小さいLiに換えて、次の式(1)
(1−x)(αLi2O−βMgO-γAl23−δSiO2)・xBi23 (1)
(式中、xは質量比で0.01〜0.1であり、α、β、γ及びδはモル比で、α:β:γ:δ=2〜5:1〜2:1〜2:7〜17である。)
で示される組成を有する複合酸化物によってLTCC基板を形成することが、本発明者らの一部により開発されている(特許文献3参照)。
WO2011/027762 特開2009−280417 特開2010−37165
しかしながら、特許文献1に開示した方法にあっては、陽極接合が開始される前に金属間化合物が形成されるのを防ぐ必要があり、接合時の昇温を素早く行うことが必要である。そのために特別なウエハボンダが必要となる。また、所望の金属間化合物を形成するため、接続前の金属膜の層構成を適切に制御する必要がある。さらに、パッケージングされるデバイス、具体的には電子回路、MEMS等を収める空間を作るために、それが形成された基板を掘り下げる必要があるが、掘り下げられた基板上にデバイスを形成しようとすると、作製工程上、不便な点が多い。デバイスによっては、そのような作製工程が許されないことも少なくない。
そこで、本発明は、特殊な技術や装置を必要とせず、しかも、より多くのデバイスに適用可能で、接合の際に電気的な接続を歩留まりよく確立可能な、パッケージされたデバイスパッケージ材の製造方法及びパッケージング方法を提供することを目的とする。
上記目的を達成するために、本発明のパッケージされたデバイスは、電子回路、MEMSその他のデバイスを搭載したデバイス基板と、ビア配線を配設したパッケージ材と、が接合されてなり、ビア配線と一体化して多孔質からなる部分がパッケージ材側に設けられ、多孔質からなる部分に突出して金属層が設けられ、配線接続用パッドがデバイスに接続され、配線接続用パッドが金属層を多孔質からなる部分に押し込むことで接続中継部を構成し、この接続中継部でデバイスとビア配線とを導通することを特徴とする
上記目的を達成するために、本発明のパッケージ材の製造方法、貴金属からなる導体又は貴金属と無機質とからなる導体のうち少なくとも表面側の部分を、Au、Pt、Ag、Pd、Cuの少なくとも1種類以上からなる金属と、添加物として他の金属、ガラスその他の無機粉末と、から構成し、導体が表面に露出した無機質のパッケージ基材の表面又は導体近傍をエッチングすることにより、エッチングされた領域に導体の先端部を露出させて、導体の先端部中の無機成分の一部を溶解して多孔質化し、導体の残部からなるビア配線と一体化した接続用端部を形成すると共に、接続用端部となる導体の先端部の近傍に窪みを形成することを特徴としている。
上記目的を達成するために、本発明のパッケージング方法は、電子回路、MEMSその他のデバイスを搭載したデバイス基板と、ビア配線を配設したパッケージ材と、を接合するに当たり、ビア配線を設けたパッケージ材のデバイス基板との接合表面をエッチングすることで、ビア配線と一体化した多孔質からなる部分を、デバイス基板とパッケージ材との対向面から突出して設け、デバイスに接続された突起状の配線接続用パッドと多孔質からなる部分とを対向させてデバイス基板とパッケージ材とをシール材を介在して接合することを特徴とする。
本発明のパッケージされたデバイスによれば、ビア配線と一体化した多孔質からなる部分がパッケージ側に設けられ、接合の際に突起状、つまり凸状の配線接続用パッドでつぶされることにより、デバイス基板とパッケージ材とが接続されるので、配線接続用パッド、接続用中継部の高さを厳密に制御する必要がなくなる。
特に、デバイス基板とパッケージ材とを接合する前の状態において、多孔質からなる部分の周りに空間が設けられている場合には、デバイス基板とパッケージ材との接合に伴う多孔質からなる部分の潰れによる変形分がその空間に収容され、及び/又は、パッケージ材とデバイス基板との接合の際に多孔質からなる部分と配線接続用パッドとの位置ずれがあってもはみ出した部分がその空間に収容される。よって、その空間の存在により、配線接続用パッドと接続用中継部とがずれて何れか一方が左右手前奥の水平面上でずれても、接合を阻害することなく位置のずれを吸収し得る。
また、ビア配線と一体化して多孔質からなる部分が、容易に、突起状の、即ち凸状の配線接続用パッドの形に添って変形するため、配線用接続パッド、多孔質からなる部分の高さを厳密に制御する必要がなく、また双方の位置のずれを吸収しやすくなり、デバイス基板とパッケージ材とが容易に接続され得る。このように、本発明のパッケージされたデバイスによれば、電気的な接続を歩留まりよく確立することができる。
本発明のパッケージ材の製造方法の第1の特徴によれば、エッチングにより形成された領域に導体の先端部を露出させ、導体の残部によりビア配線と一体化した接続用端部を形成することができる。エッチングにより形成された領域を設けることで、パッケージ材と接合するデバイス基板上の配線接続用パッドの高さを厳密に調整する必要がない。
本発明のパッケージ材の製造方法の第2の特徴によれば、導体の先端部を多孔質化し、導体残部からなるビア配線と一体化した接続用端部を形成することで、導体先端部の多孔質化により、パッケージ材と接合するデバイス基板上の配線接続用パッドの高さを調整する必要がない。
本発明の第1実施形態に係るパッケージされたデバイスに関し、パッケージング方法を模式的に示す断面図である。 本発明の第2実施形態に係るパッケージされたデバイスに関し、パッケージング方法を模式的に示す断面図である。 本発明の第3実施形態に係るパッケージされたデバイスに関し、パッケージング方法を模式的に示す断面図である。 本発明の第4実施形態に係るパッケージされたデバイスに関し、パッケージング方法を模式的に示す断面図である。 本発明の第5実施形態に係るパッケージされたデバイスに関し、パッケージング方法を模式的に示す断面図である。 本発明の第6実施形態に係るパッケージされたデバイスに関し、パッケージング方法を模式的に示す断面図である。 本発明の第7実施形態に係るパッケージされたデバイスに関し、パッケージング方法を模式的に示す断面図である。 本発明の第8実施形態に係るパッケージされたデバイスに関し、パッケージング方法を模式的に示す断面図である。 本発明の第1実施形態で用いられるパッケージ材の製造工程の前半を模式的に示す図である。 本発明の第1実施形態で用いられるパッケージ材の製造工程の後半を模式的に示す断面図である。 本発明の第3実施形態で用いられるパッケージ材の製造工程の一部を示す断面図である。 本発明の第7実施形態及び第8実施形態で用いられるパッケージ材の製造工程の一部を示す断面図である。 第1実施形態の変形例に係るパッケージドデバイスの接合前後を模式的に示す断面図である。 (a)は実施例1として作製したパッケージドデバイスの断面図であり、(b)はパッケージドデバイス中の配線構造を示す図である。 エッチング後のビア配線及び接続用バンプのSEM像を示す図である。 (a)(b)は、MEMS基板とLTCC基板とを陽極接合後の各断面SEM像を示す図である。
以下、図面を参照しながら、本発明の実施形態について詳細に説明する。
〔第1実施形態〕
図1は本発明の第1実施形態に係るパッケージされたデバイス(以下、「パッケージドデバイス」という。)に関し、パッケージング方法を模式的に示す断面図である。図1(a)が接合前の状態を示し、図1(b)が接合後の状態を示している。
第1実施形態に係るパッケージドデバイス1は、電子回路、MEMSその他のデバイスを搭載したデバイス基板10と、ビア配線21を配設したパッケージ材20とを接合して成る。
デバイス基板10には、図1に示す断面とは別の断面にデバイスを配置しており、デバイス基板10はパッケージ材20との接合面側にキャビティ11を備え、突起状の配線接続用パッド12がキャビティ11底部上の絶縁膜13上に形成されている。ここで、「突起状の配線接続用パッド12」とは、後述するように多孔質からなる部分22と結合することができるパッド、又は、その部分22と接続することができるパッドを意味する。突起状の配線接続用パッド12は、一又は複数の金属層12a,12b,12cにより形成されている。配線接続用パッド12は、例えばCr層12a、Pt層12b、Au層12cの積層構造を有する。
パッケージ材20はビア配線21を備え、接合前の状態では、ビア配線21と一体化した多孔質からなる部分(以下、「多孔質部分」と表記する。)22が、デバイス基板10との対向面に設けられている。多孔質部分22はパッケージ材20のデバイス基板10との対向面が研磨される際に、研磨方法や研磨条件によってはパッケージ材20の研磨面から突出しない状態もあるし、研磨面から不可避的に僅かに突出している状態もある。本実施形態のほか後述する各実施形態では、これら何れの状態であってもよい。
図1(a)に示す接合前の状態では、突起状の配線接続用パッド12がデバイス基板10のパッケージ材20との対向面から突き出しており、配線接続用パッド12の突出し部分の体積をXとし、接続用中継部24近傍の接続空間23の体積をYとすると、接合前におけるXとYとの関係は、X≦Yを満たす。
また、配線接続用パッド12が、デバイス基板10のパッケージ材20との対向面より高さxで突出しており、パッケージ材20のデバイス基板10との対向面よりも深さyの部分が凹み23aの空間23となっており、接合前の高さxと深さyとの関係が、0.05y≦x≦0.7yの関係を満たすことが好ましい。
パッケージドデバイス1は、配線接続用パッド12と多孔質部分22とを対向してデバイス基板10とパッケージ材20とを接合して得られるものである。接合の際、配線接続用パッド12と多孔質部分22とが接触し、多孔質部分22が配線接続用パッド12により変形して接続用中継部24となる。接続用中継部24はデバイスとビア配線21とを接続している。従来技術では、多孔質部分22が設けられておらずビア配線21が対向面まで延びて設けられているため、接合前における配線接続用パッド12が高すぎると、配線接続用パッド12とビア配線21とが接触してもデバイス基板10とパッケージ材20とは接合しない。接合前における配線接続用パッド12が低すぎると、デバイス基板10とパッケージ材20とが接合しても配線接続用パッド11と多孔質部分22とは接触しない。これらのため、従来、配線接続用パッド12の高さについては、厳しい精度が求められた。
これに対し、第1実施形態では、接合前の状態では、ビア配線21と一体化した多孔質部分22が、デバイス基板10との対向面にあたるパッケージ材側に設けられ、配線接続用パッド12が突起状構造からなり、デバイス基板10のパッケージ材との対向面より突出し、即ち凸状である。それゆえ、多孔質部分22と配線接続用パッド12とが密着し、配線接続用パッド12により多孔質部分22が潰されて変形し接続中継部24となる。もって、デバイスが接続中継部24を経由してビア配線21と接続すると同時に、デバイス基板10とパッケージ材20との接合面同士が接合する。つまり、多孔質部分22の存在により、配線接続用パッド12には高さ精度が要求されない。
さらに、図1(a)に示す形態にあっては、接合前の状態では、多孔質部分22の周りには、パッケージ材10の素材をエッチングするなどして、凹み23aとなる空間23が設けられている。それゆえ、配線接続用パッド12が高精度の寸法の高さを有しなくても、デバイス基板10とパッケージ材20との接合に伴って配線接続用パッド12が多孔質部分22に押し込まれて多孔質部分22がつぶれて変形した際、空間23がその多孔質部分22の変形部分を収容する。また、パッケージ材20とデバイス基板10との接合の際、多孔質部分22と接続用パッド13とに位置ずれがあっても、多孔質部分22からずれてはみ出した突起状配線接続用パッド部分が、接合に支障がないように空間23に収容される。
ここで、図1に示すパッケージドデバイス1では、デバイス基板10とパッケージ材20とが接合面同士を接合して無端形状にシールされ、内部空間30を画成している。図1に示されていないデバイスが別の断面に存在し、デバイスの全部又は一部は、内部空間30に収納される。図1では、デバイス基板10とパッケージ材20の各接合面で陽極接合されている形態が描かれている。デバイス基板10とパッケージ材20とがシール材(図示せず)により封止されて接合されてもよい。
第1実施形態では、LTCC基板のようなパッケージ材20にキャビティを設けていないため、パッケージ材にキャビティを設けることによりキャビティの底部が粗くなるという不都合を未然に回避することができる。また、パッケージ材20よりもデバイス基板10の方が深さ方向に高精度にキャビティを形成できるので、LTCC基板上の電極パターンとデバイス基板のキャビティ内に形成する電極パターンとの間で例えば静電容量を形成するような応用にも適する。
〔第2実施形態〕
図2は本発明の第2実施形態に係るパッケージドデバイスに関し、そのパッケージング方法を模式的に示す断面図である。図2(a)が接合前の状態を示し、図2(b)が接合後の状態を示している。
第2実施形態に係るパッケージドデバイス2は、電子回路、MEMSその他のデバイスを搭載したデバイス基板40と、ビア配線21を配設したパッケージ材20とを接合して成る。
第2実施形態では、デバイス基板40はキャビティを有しておらず、デバイス基板40のうちパッケージ材20との接合面側の全面から配線接続用パッド42が突出している点で、第1実施形態とは異なる。なお、配線接続用パッド42が複数の金属層42a,42b,42cの積層により構成されている点、及び配線接続用パッド42が絶縁膜43上に形成されている点は、第1実施形態と同じである。
配線接続用パッド42と多孔質部分22とを対向させるようにデバイス基板40とパッケージ材20とを位置決めし、配線接続用パッド42と多孔質部分22とを対向させてデバイス基板40とパッケージ材20との対向面を接触させようとする。すると、配線接続用パッド42が多孔質部分22に割り込み、多孔質部分22が変形して接続用中継部44となり、デバイス基板40とパッケージ材20とが接合する。なお、配線接続用パッド42が多孔質部分22に割り込まずに、配線接続用パッド42が押し潰されて高さが低くなってもよい。
図2(a)に示すように、接合前において、パッケージ材20の多孔質部分22の周りに凹み23aとなる空間23が設けられていてもよい。すると、配線接続用パッド42が多孔質部分22に割り込んで多孔質部分22が変形しても、空間23により多孔質部分22の変形を吸収する。すなわち、空間23が多孔質部分22の変形部分を収容する。
このように、デバイス基板40のパッケージ材20との対向面から配線接続用パッド42が突出していても、ビア配線21の先端に一体的に多孔質部分22が設けられているため、デバイス基板40をパッケージ材20とを接合することができる。
(第3実施形態)
図3は本発明の第3実施形態に係るパッケージドデバイスに関し、そのパッケージング方法を模式的に示す断面図である。図3(a)が接合前の状態を示し、図3(b)が接合後の状態を示している。
パッケージ材50がビア配線51を備え、接合前の状態では、多孔質部分52がビア配線51と一体化している。第3実施形態では、第1実施形態及び第2実施形態とは異なり、パッケージ材50の素材のうちデバイス基板40との対向面がすべてエッチングされて、多孔質部分52がその対向面よりも突出している。対向面のすべてがエッチングされていることにより、パッケージ材50のデバイス基板40との対向面が粗化されるために陽極接合には適さないなどの理由により、介在物としてのシール材55を使った接合を行う。
第3実施形態におけるデバイス基板40は第2実施形態におけるデバイス基板40と同様である。
パッケージドデバイス3では、デバイス基板40とパッケージ材50との間に介在物としてシール材55を介在することにより、デバイス基板40、パッケージ材50からそれぞれ突出した配線接続用パッド42及び多孔質部分52の高さを調整している。シール材55の種類としては、樹脂、ガラス、金属の何れでもよい。第3実施形態ではシール材55を介在した接合により、例えば、配線接続用パッド42と多孔質部分52とが接続し、多孔質部分52が潰れて接続用中継部54となる。
図3に示す形態では、デバイス基板40には図1に示すようなキャビティ11を設けていないが、キャビティを有していても構わない。
(第4実施形態)
図4は本発明の第4実施形態に係るパッケージドデバイスに関し、そのパッケージング方法を模式的に示す断面図である。図4(a)が接合前の状態を示し、図4(b)が接合後の状態を示している。
第1及び第2実施形態のように、パッケージ材20に多孔質部分22の周りに凹み23aの空間23を設けたり、第3実施形態のように、パッケージ材50のうちデバイス基板40との対向面をエッチングして多孔質部分52を突出して設けたりしているのとは異なり、パッケージ材60がキャビティ63を有しており、そのキャビティ内に、対向面に達するような高さの多孔質部分62が設けられている。
つまり、第4実施形態では、パッケージ材60はキャビティ63を有しており、キャビティ63内に多孔質部分62が突出している。多孔質部分62は略対向面に達している。キャビティ63の空間領域は、デバイス基板40のうち接合面よりも突出して設けられた絶縁層43、配線接続用パッド42のほか、図4に示す断面とは別の断面に存在するデバイスを収容して、デバイス基板40とパッケージ材60との接合面同士を接合可能にする。多孔質部分62は押圧により横に広がるが、この潰れた体積分は、キャビティ63の空間により吸収される。つまり、多孔質部分62の周りに第1実施形態の凹み23aよりも大きい空間が存在するため、多孔質部分62が変形して接続用中継部64となっても、多孔質部分62の変形部分を収容することができる。
〔第5実施形態〕
図5は本発明の第5実施形態に係るパッケージドデバイスに関し、そのパッケージング方法を模式的に示す断面図である。図5(a)が接合前の状態を示し、図5(b)が接合後の状態を示している。
パッケージドデバイス5は、デバイス基板10とパッケージ材70とを接合して成る。デバイス基板10は第1実施形態と同様である。パッケージ材70はビア配線71を備え、接合前の状態では、多孔質部分72がビア配線71の先端部に一体化している。第1実施形態とは異なり、多孔質部分72の周りはエッチングされていない。
第5実施形態では、ビア配線71と一体化した多孔質部分72が、接続用端部として多孔質で構成されている。多孔質部分72が突起状の配線接続用パッド12に押圧された際に、多孔質部分72が潰れて配線接続用パッド12の一部又は全部が多孔質部分72に押し込まれて一体化し、接続用中継部74となる。よって、第1実施形態で説明したように、第5実施形態では配線接続用パッド12の高さが高精度の寸法で設けられていなくてもよい。多孔質部分72が配線接続用パッド12によって押圧されて緻密化するなどしてパッケージ材70にクラックなどの害を及ぼさない許容範囲内であれば、デバイスが接続用中継部74を経由してビア配線71に接続される。これと同時に、デバイス基板10とパッケージ材70との対向面同士を接合することができる。つまり、配線接続用パッド12が接合面よりも突出し許容範囲であればよい。
第5実施形態では、ビア配線71と一体化した多孔質部分72の周りはエッチングされていないので、デバイス基板10とパッケージ材70との接合の際に多孔質部分72内に突起状の配線接続用パッド12が収容されることで対向面同士が接することができる。位置ずれを考慮したうえで、突起状の配線接続用パッド12の寸法を多孔質部分72よりも小さくしておけばよい。
〔第6実施形態〕
図6は本発明の第6実施形態に係るパッケージドデバイスに関し、パッケージング方法を模式的に示す断面図である。図6(a)が接合前の状態を示し、図6(b)が接合後の状態を示している。
第6実施形態は、図5に示す第5実施形態と異なり、デバイス基板40がキャビティ構造を有していない。配線接続用パッド42の先端が接合面より突出し、位置ずれを考慮してビア配線71と一体化した多孔質部分72よりも、配線接続用パッド42の先端の寸法が小さければよい。なお、配線接続用パッド42は例えば導電性膜41上に設けられる。
〔第7実施形態〕
図7は第7実施形態に係るパッケージドデバイスに関し、そのパッケージング方法を模式的に示す断面図である。図7(a)が接合前の状態を示し、図7(b)が接合後の状態を示している。
パッケージドデバイス7は、デバイス基板90とパッケージ材80とを接合して成る。デバイス基板90は、キャビティ93を有しており、キャビティ93の底部に絶縁膜91を介在して配線接続用パッド92が設けられている。配線接続用パッド92は、一又は複数の金属層92a,92b,92cの積層構造でなる。第7実施形態のパッケージドデバイスは、第1実施形態とは異なり、配線接続用パッド92の上面がパッケージ材80との接合面よりも突出しておらず、接合面よりも下でもよい。
パッケージ材80はビア配線81を備え、接合前の状態では、配線接続用端部82がビア配線81の先端部と一体化している。配線接続用端部82は、パッケージ材80のデバイス基板90との対向面よりも突出している。配線接続用端部82は、ビア配線81と一体化した多孔質部分82aと、その上に金属層を突出して設けた突出部82bを備える。突出部82bは、多孔質部分82a上にメッキや蒸着により金属層を設けることで構成される。
第7実施形態では、接合前の状態において、接続用端部82の先端がデバイス基板90とパッケージ材80との接合面を基準面として突出した距離をH1とし、配線接続用パッド92の先端がデバイス基板90のパッケージ材80との接合面からの深さ方向の距離をH2とすると、H1>H2であればよく、好ましくはその差が2μm以上である。
接続用端部82と配線接続用パッド92とが対向するように、デバイス基板90とパッケージ材80とを位置合わせして重ね合わせることにより、多孔質部分82aが潰れて突出部82bと配線接続用パッド92とが重なり合って接続用中継部84となり、かつ、デバイス基板90とパッケージ材80とを接合することができる。
〔第8実施形態〕
図8は第8実施形態に係るパッケージドデバイスに関し、そのパッケージング方法を模式的に示す断面図である。図8(a)が接合前の状態を示し、図8(b)が接合後の状態を示している。
パッケージドデバイス8は、デバイス基板100とパッケージ材80とを接合して成る。第7実施形態と異なり、デバイス基板100はキャビティ構造を有していない。デバイス基板100には、図示した断面とは異なる部分にデバイスが存在し、そのデバイスに接続された配線接続用パッド102が金属膜101上に設けられているが、配線接続用パッド102がなくて金属膜101だけでもよい。配線接続用パッド102と接続用端部82とを対向するように、デバイス基板100とパッケージ材80とを位置合わせして重ね合わせることにより、多孔質部分82aが潰れて突出部82bと配線接続用パッド102とが重なり合い、接続用中継部84となり、かつ、デバイス基板100とパッケージ材80とを接合することができる。なお、金属膜101の下に絶縁膜が存在してもよい。
以上説明した第1乃至第8実施形態において、デバイス基板10,40,90,100は、Si基板などの半導体基板に微細加工を施して電子回路、MEMS構造体その他のデバイスを形成して得られたものである。配線接続用パッド12,42,92,102は、配線層12b,12c,42b,42c,92b,92cと密着層12a,42a,92aとで形成されて成り、配線層12b,12c,42b,42c,92b,92cにはAu、Pt、Pdなどの貴金属やこれらの組み合わせ、密着層12a,42a,92aにはCr、Tiなどの易酸化金属を用いることが多いが、材料はこれらに限られるものではない。
パッケージ材20,50,60,70,80は、ビア配線21,51,61,71,81を設けたものである。ビア配線21,51,61,71,81は、図示のように、接合側の面と接合しない裏側の面とをつなぐように配線した貫通配線でもよいし、接合側の面同士をつなぐように配線した内部配線でもよい。
第1乃至第4実施形態では、多孔質部分22,52,62は基板同士の接合により接続中継部24,44,54,64となる。多孔質部分22,52,62は、Au,Pt,Ag,Pd,Cuの少なくとも1種類若しくは2種類以上の金属と添加物として他の金属、ガラスその他の無機物粉末から成る。
第5乃至第8実施形態では、多孔質部分72,82は接合した後の状態では接続中継部74,84の一部又は全部となるが、多孔質部分72,82は、Au,Pt,Ag,Pd,Cuの少なくとも1種類若しくは2種類以上の金属と添加物として他の金属、ガラスその他の無機物粉末から成る。
パッケージ材は、ガラス単体若しくはガラス、アルミナ、コージュライトその他の酸化物系セラミックス粉末で成っていてもよいし、ムライト、シリカ、ジルコニア、ジルコン、ステアタイト、エンスタタイト、スポジュメン、リチウムシリケートなどの無機質でなっていてもよい。
なお、第3実施形態では、デバイス基板とパッケージ材とはシール材を介在して接合されるが、その他の実施形態では、シール材を用いた接合でも、それ以外の接合、例えば陽極接合等であってもよい。
第1実施形態乃至第8実施形態については各実施形態に応じて次のように適宜変更してもよい。第1及び第2実施形態では、図1及び図2に示すように、配線接続用パッド12がデバイス基板10,40のパッケージ材20との対向面から突き出しており、配線接続用パッド12の突出し部分の体積をXとし、凹み23aの空間23の体積をYとすると、接合前では、体積Yが体積X以上を満たす。
第3実施形態では、図2(a)に示すように、デバイス基板40とパッケージ材50とを接合する前の状態では多孔質からなる部分52の周りには凹み部が設けられていないが、第1及び第2実施形態のように、パッケージ材をさらにエッチングして凹み部を設けておき、この凹み部が、デバイス基板40とパッケージ材50との接合に伴う多孔質部分52の潰れによる変形部分を収容してもよく、或いは、凹み部が多孔質部分52と配線接続用パッド42との位置ずれによる配線接続用パッド42のはみだし部分を収容してもよい。
上述の各実施形態のうち、第3実施形態を除いては、デバイス基板とパッケージ材とが陽極接合によりパッケージされている場合のみならず、シール材としての接着層によって接合されてパッケージされている場合であってもよい。
上述の各実施形態では、デバイス基板とパッケージ材とで、内部空間が画成され、その内部空間が気密封止されていてもよい。また、各実施形態において、パッケージ材が、ガラス基板又はLTCC(Low Temperature Co-fired Ceramics)基板であってもよい。
ここで、各実施形態のパッケージング方法について纏めると、第3の実施形態以外のパッケージング方法は、次のとおりである。代表として図1を参照して説明すると、電子回路、MEMSその他のデバイスを搭載したデバイス基板10と導体を配設したパッケージ材とを接合してパッケージングするに際し、先ず、導体の先端部を多孔質化して多孔質部分22とし、その後、デバイスに接続された突起状の配線接続用パッド12と多孔質部分22とを対向させてパッケージ材20及びデバイス基板10を所定の接合部で重ね合わせ、多孔質部分22と配線接続用パッド12とを圧接すると共に、パッケージ材20及びデバイス基板10の接合部を接合する。
図5及び図6に示す形態にあっては、突起状の配線接続用パッド12は多孔質部分72よりも平面視寸法を小さくする。これにより、多孔質部分72と配線接続用パッド12とを圧接した際、配線接続用パッド12が多孔質部分72に食い込んで、多孔質部分72それ自体が変形し、パッケージ材70及びデバイス基板10の対向面からの配線接続用パッド12の張り出し部分が収容される。
図5乃至図8に示す形態にあっては、図5を代表して説明すると、電子回路、MEMSその他のデバイスを搭載したデバイス基板10と導体を配設したパッケージ材70とを接合してパッケージングするに際し、先ず導体の先端部を多孔質化することにより、符号72で示す接続用端部を上記導体の残部からなるビア配線71と一体化する。そして、パッケージ材70とデバイス基板10との接合部とを重ね合わせて、ビア配線71と一体化した接続用端部72と配線接続用パッド12とを圧接すると共に、パッケージ材70とデバイス基板10の接合部同士を接合する。
〔パッケージ材の製造方法〕
次に、本発明の第1乃至第8実施形態で用いられるパッケージ材の製造方法について詳細に説明する。
図9及び図10は第1実施形態で用いられるパッケージ材20の製造方法を示す工程図である。パッケージ材20は、次のプロセスによって作製される。
最初にSTEP1として、図9(a)に示すグリーンシート31に対して、貫通配線や内部配線のパターンに沿ってビア32となる孔を開口する(図9(b))。グリーンシート31は、セラミック粉末とガラスその他の無機質とを一定の比率で配合してなる混合材料に有機系のバインダー及び溶剤を加えて均一になるまで分散してスラリーとし、有機系のフィルムに一定の厚みでスラリーを塗布して乾燥することによって得られる。その後、ビア32となる孔へ所定の導体33を充填しさらに配線が必要な層、例えば中層34bには導体33により配線を形成して一層を作製する(図9(c)〜(e))。このステップを配線パターンに応じて複数層を作製する。図9(c)〜(e)はそれぞれ上層34a、中層34b、下層34cの各層を示している。
例えば、上層34a、中層34b、下層34cでは、ビア32には、貴金属とエッチングした際に溶解できるガラスなどの無機質を含む無機添加物とからなる導体33を充填する。また、中層34b及び下層34cでは、ビア32に、貴金属又は貴金属とエッチングしても溶解しない無機添加物とからなる導体33を充填してもよい。
別の例では、図9(f)に示すように、或る層、例えば上層34aを作製する際には、導体33として、樹脂ビーズ、カーボン粉末その他の可燃性粉末を貴金属又は貴金属を含んだ金属粉末とガラスその他の無機粉末に加えてビアペーストを作り、ビアペーストをグリーンシート31に充填する。その他の層、例えば、中層34b、下層34cの各層を作製する際には、導体33として、貴金属もしくは貴金属と無機質とから成るビアペーストを作り、ビアペーストをグリーンシート31に充填する。このように、可燃性粉末を導体33に混入させておくのは、後述のSTEP3での焼成により可燃性粉末が焼失し多孔質化させるためである。
STEP2として、STEP1で作製した各層34a,34b,34cを順に積層して積層体35とし(図9(f))、金型等を用いてこの積層体35を所定の形状に加工する(図9(g))。
STEP3として、STEP2において形状加工した積層体35を焼成する。
STEP4として、STEP3において焼成して得たものを所定の表面粗さ以下となるように鏡面研磨を行う。ここでいう所定の表面粗さは、接合形式によって定まり、陽極接合の場合には陽極接合可能な値であればよく、50nmRa以下、特に10nmRa以下が好ましい。このようにして例えばLTCC基板36が得られる。
STEP5として、図10(a)に示すように、STEP4にて表面研磨して得たLTCC基板36上にレジストを形成し、所定のパターンを有するマスクでフォトリソグラフィー法などを用いてレジスト37にパターン形成を行う。その際、接続用端部22の上の領域38には、レジスト37を設けない。なお、裏面側にはレジスト37bを全面に塗布しておく。レジストの代わりとして、金属とレジストとの複合膜も利用できる。この場合、STEP4にて表面研磨して得たLTCC基板36上に金属膜を成膜し、その上にレジストを形成し、所定のパターンを有するマスクでフォトリソグラフィー法などを用いてレジストにパターン形成を行い、このレジストをマスクにして上記金属膜をエッチングする。金属膜としてはCrなどを利用できる。この場合、レジストに強力な耐酸性は必要なく、また、金属膜によってサイドエッチングが抑えられるため、精密なエッチングが可能である。
STEP6として、図10(b)に示すように、STEP5でパターン形成したレジスト37又は金属とレジストとの複合膜で覆われていないLTCC基板36のパッケージ材25aの領域をエッチングにより除去する。本実施形態にあっては、パッケージ材25aが無機材料であるので、エッチング液としては例えばフッ酸系のものが用いられる。エッチング液としては、好ましくは、パッケージ基材25aをエッチングし、導体33の貴金属をほとんど又は全くエッチングしないものを用いる。たとえば、フッ化水素酸、フッ化水素酸とフッ化アンモニウムとの混合液、フッ化水素酸と硝酸との混合液、フッ化水素酸と硫酸との混合液などを用いれば、金や白金からできている導体33はエッチングされない。
これにより、パッケージ基材25aのうちレジスト37又は金属とレジストとの複合膜で保護されている部分の表面粗さを維持しながら、パッケージ基材25aに凹み23aを形成すると同時に、凹み23a内に導体33の一部を露出することにより、導体33の残部からなるビア配線21と一体化した接続用端部22が形成される。
或る一つの形態においては、LTCC基板36に凹み23aが形成されると共に、導体33の先端部であって凹み23a内に突出した部分がエッチング液により無機材料が溶解して多孔質化し、ビア配線21と一体化した接続用端部22が形成される。このエッチングの際、レジスト37が形成された領域はエッチングによって粗くならないため、レジストを剥離することによって、接合する際の表面粗さの精度は維持される。エッチング用マスクとして金属とレジストとの複合膜を用いた場合、レジストを剥離した後、必要に応じて金属膜をエッチングして除去する。金属膜としてCrを用いた場合、そのエッチングによってLTCC基板表面と接続用バンプ(金や白金)が損傷を受けることはない。なお、その後、必要に応じて個片化してもよい。
第3実施形態で用いるパッケージ材50の製造方法について説明する。図11は、第3実施形態で用いられるパッケージ材50の製造工程の一部を示す図である。パッケージ材50は、前述のSTEP4にて表面研磨して得たLTCC基板36上の裏面側にのみレジスト37bを塗布し、表面にはレジストをパターンしない(図11(a))。その後、エッチング液により、LTCC基板の表面側をエッチングする。すると、導体33の一部が突出した接続用端部52を形成することができる。
第5及び第6実施形態で用いられるパッケージ材70の製造方法について、図9を参照して説明する。
第5及び第6実施形態で用いられるパッケージ材70は、次のプロセスによって作製される。最初にSTEP1として、図9(a)に示すグリーンシート31に対して、貫通配線や内部配線のパターンに沿ってビア32となる孔を開口する(図9(b))。グリーンシート31は、セラミック粉末とガラスその他の無機質とを一定の比率で配合してなる混合材料に有機系のバインダー及び溶剤を加えて均一になるまで分散してスラリーとし、有機系のフィルムに一定の厚みでスラリーを塗布して乾燥することによって得られる。ここまでは、第1実施形態でのパッケージ材の作製の場合と異ならない。
その後、ビア32となる孔へ導体33を充填して配線印刷を行って各層を作製する(図9(c)〜(e))際、図9(f)に示すように、或る層、例えば上層34aを作製する際には、導体33として、樹脂ビーズ、カーボン粉末その他の可燃性粉末を貴金属又は貴金属を含んだ金属粉末とガラスその他の無機粉末に加えてビアペーストを作り、ビアペーストをグリーンシート31に充填する。その他の層、例えば、中層34b、下層34cの各層を作製する際には、導体33として、貴金属もしくは貴金属と無機質とから成るビアペーストを作り、ビアペーストをグリーンシート31に充填する。
STEP2として、STEP1で作製した各層34a,34b,34cを順に積層して積層体35とし(図9(f))、金型等を用いてこの積層体35を所定の形状に加工する(図9(g))。これにより、導体33のうちデバイス基板と接合する側の先端部は、貴金属又は貴金属を含んだ金属粉末とガラスその他の無機粉末と、樹脂ビーズ、カーボン粉末その他の可燃性粉末とから形成されている。
STEP3として、STEP2において形状加工した積層体35を焼成する。導体33の先端部に含まれている樹脂ビーズ、カーボン粉末その他の可燃性粉末が焼失するため、導体33の先端部を多孔質化させることができる。
STEP4として、パッケージ材20の作製方法と同様、STEP3において焼成して得たものを所定の表面粗さ以下となるように鏡面研磨を行う。
以上のプロセスを経て、第5及び第6実施形態に係るパッケージ材70を作製することができる。なお、導体33の先端部のみだけでなく全体を、貴金属又は貴金属を含んだ金属粉末とガラスその他の無機粉末と、樹脂ビーズ、カーボン粉末その他の可燃性粉末とで形成してもよい。
第7及び第8実施形態で用いられるパッケージ材80の製造方法について説明する。図12は第7及び第8実施形態で用いられるパッケージ材80の製造工程の一部を示す図である。
第5及び第6実施形態で用いられるパッケージ材70の製造方法におけるSTEP4までの工程を経た後に、図12に示すように、STEP4にて表面研磨して得たLTCC基板36表面の導体33上に、メッキ処理や蒸着により張り出し部となる金属層39を形成する。金属層39を形成する前に、必要に応じて、LTCC基板36の表面にレジスト37を塗布してレジストパターンを形成し、金属層39を形成後、レジスト37bを除去してもよい。
以上説明したように、本発明の第1乃至第3実施形態で用いられるパッケージ材20,50は、少なくとも導体33の表面側の部分が貴金属と無機質とからなっている無機質のパッケージ基材25aの導体近傍をエッチングするか、パッケージ基材54aの表面をすべてエッチングして製造される。これにより、エッチングされた領域に導体33の先端部を露出させて、導体33の残部からなるビア配線21,51と一体化した接続用端部22,52を形成する。その際、導体33の表面側の部分にエッチングで溶解できるガラスなどの無機質を含ませることにより、エッチングによって接続用端部22,52を多孔質化することができる。
パッケージ材20の場合には、パッケージ基材25a表面を研磨してデバイス基板10,40と接合可能な平面状態を整え、レジストパターンを形成した後、エッチングを行うとよい。
パッケージ材20の場合には、ビア配線21が、Au、Pt、Ag、Pd、Cuの少なくとも1種類以上からなる金属と添加物として他の金属、ガラスその他の無機粉末とから成り、パッケージ基材25aのエッチングプロセスによって、接続用端部22となる導体33の先端部の近傍に凹み23を形成すると共に、導体33の先端部中の無機成分の一部を溶解して多孔質化し、導体33の残部からなるビア配線22と一体化した接続用端部22を形成してもよい(図10参照)。
パッケージ材70,80の場合には、少なくとも、先端部に貴金属又は貴金属を含んだ金属粉末、ガラスその他の無機粉末と、樹脂ビーズ、カーボン粉末その他の可燃性粉末とから成る導体ペーストを用い、基板焼成時に可燃性粉末を焼失させることで多孔質な導体33を形成する。このような導体を用いて基板を焼成することで、多孔質化したものをエッチングして、パッケージ材20,50,60としてもよい。つまり、多孔質化した導体の先端部を有するパッケージ基材の表面又は該導体近傍をエッチングすることにより、エッチングされた領域に導体の先端部を露出させ、ビア配線と一体化した接続用端部を形成するようにしてもよい。
特に、パッケージ材80の場合には、多孔質化した後に、導体33の先端部上にパッケージ基材85a表面よりも盛り上がるように、導体33の先端部上に金属層39を設けておくとよい(図12参照)。
次に、上述の各実施形態に係るパッケージドデバイスでの変形例を説明する。図13は、第1実施形態の変形例に係るパッケージドデバイスの接合の前後を模式的に示す断面図である。図13(a)は接合前を示し、(b)は接合後を示す。図13(a)に示すパッケージドデバイス1Aでは、図1のデバイス基板10の配線接続用パッド12上に、スタッドバンプ14を設ける。スタッドバンプ14は、配線接続用パッド12の上に設けられる基部14aと、基部14aの上にロッド状で突出させた先端部14bとで成る。パッケージ材20とデバイス基板10Aを位置合わせして接合する。すると、スタッドバンプ14は、多孔質化した接続用端部22に押し込まれ、配線接続用パッド12と一体化し、配線接続用パッド12がスタッドバンプ14と共に、接続用端部22と重なり、接続中継部25となる。
他の実施形態においても、配線接続用パッド上にスタッドバンプを設けることができる。なお、スタンドバンプが形成された配線接続用パッドを「配線接続用パッド」と呼んでも差し支えない。
図14(a)は実施例1として作製したパッケージドデバイス9の断面図であり、(b)はパッケージドデバイス9中の配線構造を示す図である。図14(a)の断面は図14(b)のA1−A2線に沿う断面図である。
デバイス基板110はMEMS基板であって、基材111にはドライエッチングで深さ15μmのキャビティ116と穴112が形成され、8μm程度の厚みのダイヤフラム113が形成されている。デバイス基板110においてダイヤフラム113の逆側の面、つまり、パッケージ材120となるLTCC基板と対向する面には、穴112を取り囲むように厚み10μm程度の絶縁膜114が形成されている。その絶縁膜114上には、穴112の開口を挟んで縦方向に延びる複数の電極115がそれぞれ分離して45nmのCr層、75nmのPt層、200nmのAu層の各薄膜を順次積層して形成されている。図示するように、第1電極115aと第2電極115bとが貫通穴112の左側に縦方向に延設しており、第3電極115cと第4電極115dとが貫通穴112の右側に縦方向に延設している。その絶縁膜114上には貫通穴112の開口で第1乃至第4電極115a〜115dを設けていない側に、第2電極115bと第4電極115dの一端部に重なるように第5電極115eが横方向に延設している。第1乃至第5電極115a,115b,115c,115d,115eは、図1及び図2において配線接続用パッドと呼んだものである。この配線接続用パッドの上に、Auワイヤーで径110〜130μm高さ58〜63μmのスタッドバンプ(図13の符号14参照)が形成されている。
一方、パッケージ材としてLTCC基板120を用いた。このLTCC基板120には、厚さ方向に沿って門型の形状を有する第1内部配線121,第2内部配線122,第3内部配線123及び第4内部配線124が配設されており、厚さ方向に沿ってクランク形状を有する第1外部配線125,第2外部配線126を有する。第1乃至第4の内部配線121〜124及び第1乃至第2の外部配線125,126は何れもLTCC基板120の厚さ方向の中ほどに所定の方向に延びる水平部127を備えており、その水平部127の端部の対に柱部128が設けられている。内部配線の場合には両柱部128a,128bが互いに同じ方向に延びており、外部配線の場合には両柱部128c,128dが互いに逆の方向に延びている。
ここで、第1内部配線121の両端の柱部128a,128aと第1外部配線125の外側の柱部128a,第2内部配線122の外側の柱部128aとは、第1の方向、即ち列状に並んで設けられている。第4内部配線124の両端の柱部128a,128aと第2外部配線126の外側の柱部128a,第3内部配線123の外側の柱部128aとは、第1の方向に並んで設けられている。第2内部配線122の両端の柱部128a,128aと第3内部配線123の両端の柱部128a,128aが、第1の方向と直交する第2の方向に並んで設けられている。第1外部配線125の両端の柱部128a,128bと第2外部配線126の両端の柱部128a,128bとが、第2の方向に並んで設けられている。
このLTCC基板120にレジスト(図示せず)をパターニングして、径110μmビアの周りをエッチングしてガラス成分等を溶解することにより、深さ55μmで径380μmの凹みを形成し、各柱部128aの先端部を多孔質化して接続用端部とした。
次に、接続用端部と第1乃至第5電極115a,115b,115c,115d,115e上に形成したスタッドバンプが対向するように、デバイス基板110とLTCC基板120とを位置合わせし、真空中で400℃まで加熱した後、約240mN/バンプの圧力を加えて800V、30分間の条件で陽極接合した。これにより、第1乃至第5電極115a,115b,115c,115d,115e上のスタッドバンプが多孔質でなる接続用端部に食い込み、接続用中継部130が形成された。装置から取り出したパッケージドデバイスのダイヤフラム113には凹みが形成され、第1外部配線115の柱部118bと第2外部配線116の柱部118bとの間が電気的に接続されていることを確認した。
柱部128aの先端部が多孔質化し変形性能を有することについて、次の予備的試験を行うことで確認した。
図9を参照して説明した要領で、金とガラス成分とを含んだ導体をビアの穴に充填してLTCC基板を作製し、径110μmのビア周りをエッチングし、ガラス成分等を溶解することにより、深さ55μmで径380μmの凹みを形成した。
ビアの先端部の半分をピンで押し潰した後、その形状のモルフォロジーを観察したところ、ピンで荷重を加えた部分だけ凹み、ビアが傾いたりしなかった。比較のために、ガラス成分を入れずにAuの導体をビアの穴に充填してLTCC基板を作製し、同様にエッチング処理をしてピンを押し潰したところ、荷重を加えた方向に柱部全体が曲がった。
このことから、適当量の無機添加剤をAuのビアに添加しビアの周りをエッチングすることで、ガラス成分が溶出して、多孔質で変形性に富む柱部が形成出来ることが分かった。
図15は、エッチング後のビア配線及び多孔質部分のSEM像であり、図16(a)(b)は、MEMS基板とLTCC基板とを陽極接合後の各断面SEM像である。これらの像から、金ビアはスタッドバンプによって変形し潰れた状態となっており、MEMS側の電極、即ちCr層とPt層とAu層の積層電極と金ビアとの接合界面には、明確な隙間は確認されなかった。
デバイス基板とLTCC基板とを陽極接合した後に、デバイス基板のキャビティ部を剥離したところ、MEMS側のスタッドバンプにLTCC基板の金ビアバンプが付着した状態や、スタッドバンプの先端部が金ビアバンプ中に埋まったままで剥離した。
以上のことから、MEMS側のAu薄膜とLTCC基板側の金ビアバンプは、拡散接合のように安定した接合状態となっているものと推察される。
図9を参照して説明したように、Ag系を含んだ導体をビアの穴に充填してパッケージ材を作製することにより、導体の先端部を多孔質化させ、多孔質化した部分上にAuメッキを施すことにより、パッケージ材表面からバンプを突出させることができる。このようなパッケージ材は、シール材を用いてデバイス基板と接合すると同時に、電気的な接続を確立することができる。
実施例2では、予備実験として、導体にガラスが添加されているLTCC基板を準備し、フッ酸と硫酸とが体積比85:15で混合した液を用いて室温でエッチングをした。
Auメッキをしないでパッケージ材をエッチングすると、Ag導体の外周部に剥離が観察され、金属ビア中央が凹んでいることを確認した。一方、Auメッキ処理をした後にパッケージ材をエッチングすると、中央には凹みが観測されなかった。
Auメッキを施してパッケージ等をエッチングしたサンプルについて、Auメッキ部分の先端部を超硬のピンで押圧した。押し潰した部分だけに凹みが観察された。このことから、ビア先端部が変形性能を有していることを確認した。
実施例3は、第7及び8実施形態に対応する。導体部分に不溶解性樹脂を入れて意図的にポーラス化した基板と、導体部分に不溶解性樹脂を入れないで作製したサンプルとをそれぞれ鏡面研磨した。研磨した各サンプルの多孔質部分に、直径60μmのピンを押し入れた。どちらのサンプルにおいても、挿入深さ19μmまでは凹み、クラックが観測されなかった。Auビアがはみ出てそのはみ出た部分の逃げ場がないと、クラックが発生する確率が高くなる。また、導体部分に不溶解性樹脂を混在させていない場合、挿入深さ54μmまでピンを挿入すると導体部分は窪み、導体部分を起点としたクラックがLTCC基板に生じた。
以上のことから、本発明の実施形態のように、突起状の配線接続用パッドが接続用端部、つまり多孔質部分に挿入された際、接続用端部の変形を吸収する空間が必要である。そのため、そのような空間を含めて、多孔質部分周辺をエッチングすることが重要であることが分かった。なお、そのような空間がなくても、多孔質部分は変形性を有するため、多孔質部分の大きさを、例えば直径0.3mmのように調整することにより、配線接続用パッドの高さを高精度に設定する必要性も少なくなる。
以上説明したように、本発明の実施形態によれば、パッケージ材の接続用端部、即ち多孔質部分の高さ、デバイス基板の配線接続用パッドの厚みを厳密に管理しなくても、接合と同時に配線接続を確立することができる。
1,1A,2,3,4,5,6,7,8,9:パッケージドデバイス
10,40,90,100:デバイス基板
11,63,93:キャビティ
12,42,92:配線接続用パッド
13,43,91:絶縁膜
14:スタッドバンプ
20,50,60,70,80:パッケージ材
21,51,61,71,81:ビア配線
22,52,62,72,82:多孔質からなる部分(接続用端部)
23:空間
23a:凹み
24,44,54,64,74,84:接続用中継部
30:内部空間

Claims (10)

  1. 電子回路、MEMSその他のデバイスを搭載したデバイス基板と、ビア配線を配設したパッケージ材と、が接合されてなり
    上記ビア配線と一体化した多孔質からなる部分が上記パッケージ材側に設けられ
    上記多孔質からなる部分に突出して金属層が設けられ、
    配線接続用パッドが上記デバイスに接続され、 上記配線接続用パッドが上記金属層を上記多孔質からなる部分に押し込むことで接続中継部を構成し、該接続中継部が上記デバイスとビア配線とを導通する、パッケージされたデバイス。
  2. 前記デバイス基板と前記パッケージ材とを接合する前の状態では前記多孔質からなる部分の周りには空間が設けられており、
    前記デバイス基板と前記パッケージ材との接合に伴う前記多孔質からなる部分の潰れによる変形部分が該空間に収容され、及び/又は、前記パッケージ材と前記デバイス基板との接合の際の前記多孔質からなる部分と前記配線接続用パッドとの位置ずれによりはみ出した部分が該空間に収容された、請求項1に記載のパッケージされたデバイス。
  3. 前記デバイス基板と前記パッケージ材との接合に伴う前記多孔質からなる部分の潰れによる変形が、該部分それ自体により吸収された、請求項1に記載のパッケージされたデバイス。
  4. 前記配線接続用パッドが、前記デバイス基板の前記パッケージ材との対向面よりも突出している、請求項1乃至3の何れかに記載のパッケージされたデバイス。
  5. 前記接続中継部が、Au、Pt、Ag、Pd,Cuのうち1種類又は2種類以上を含む金属と、添加物として、他の金属、ガラスその他の無機物粉末と、からなり、
    前記ビア配線が、貫通配線又は内部配線として形成されている、請求項1乃至4の何れかに記載のパッケージされたデバイス。
  6. 前記接続中継部のうち前記配線接続用パッドと接続する層がAu層である、請求項に記載のパッケージされたデバイス。
  7. 貴金属からなる導体又は貴金属と無機質とからなる導体のうち少なくとも表面側の部分を、Au、Pt、Ag、Pd、Cuの少なくとも1種類以上からなる金属と、添加物として他の金属、ガラスその他の無機粉末と、から構成し、
    上記導体が表面に露出した無機質のパッケージ基材の表面又は導体近傍をエッチングすることにより、
    エッチングされた領域に上記導体の先端部を露出させて、上記導体の先端部中の無機成分の一部を溶解して多孔質化し、上記導体の残部からなるビア配線と一体化した接続用端部を形成すると共に、上記接続用端部となる上記導体の先端部の近傍に凹みを形成する、パッケージ材の製造方法。
  8. 前記パッケージ基材表面を研磨して前記デバイス基板と接合可能な平面状態を整え、レジストパターンを形成した後、エッチングを行う、請求項に記載のパッケージ材の製造方法。
  9. 電子回路、MEMSその他のデバイスを搭載したデバイス基板と、ビア配線を配設したパッケージ材と、を接合するに当たり、
    上記ビア配線を設けたパッケージ材の上記デバイス基板との接合表面をエッチングすることで、上記ビア配線と一体化した多孔質からなる部分を、上記デバイス基板と上記パッケージ材との対向面から突出して設け、
    上記デバイスに接続された突起状の配線接続用パッドと上記多孔質からなる部分とを対向させて上記デバイス基板と上記パッケージ材とをシール材を介在して接合する、パッケージング方法。
  10. 前記デバイスに接続された前記配線接続用パッドと前記多孔質からなる部分の少なくとも一方を突起状構造とし、
    前記デバイス基板と前記パッケージ材とを対向させて接合することにより、前記多孔質からなる部分を潰して接続中継部とし、
    前記接続中継部が、前記デバイスと前記ビア配線とを導通する、請求項9に記載のパッケージング方法。
JP2012229353A 2012-10-16 2012-10-16 パッケージされたデバイス、パッケージ材の製造方法及びパッケージング方法 Active JP5839326B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012229353A JP5839326B2 (ja) 2012-10-16 2012-10-16 パッケージされたデバイス、パッケージ材の製造方法及びパッケージング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012229353A JP5839326B2 (ja) 2012-10-16 2012-10-16 パッケージされたデバイス、パッケージ材の製造方法及びパッケージング方法

Publications (2)

Publication Number Publication Date
JP2014082336A JP2014082336A (ja) 2014-05-08
JP5839326B2 true JP5839326B2 (ja) 2016-01-06

Family

ID=50786264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012229353A Active JP5839326B2 (ja) 2012-10-16 2012-10-16 パッケージされたデバイス、パッケージ材の製造方法及びパッケージング方法

Country Status (1)

Country Link
JP (1) JP5839326B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102336096B1 (ko) 2017-03-29 2021-12-06 미쓰비시덴키 가부시키가이샤 중공 밀봉 디바이스 및 그 제조 방법
JP6848944B2 (ja) 2018-08-30 2021-03-24 日亜化学工業株式会社 配線基板の製造方法および配線基板
JP6826761B2 (ja) 2018-08-31 2021-02-10 日亜化学工業株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH034592A (ja) * 1989-06-01 1991-01-10 Fujitsu Ltd セラミック基板の製造方法
JP4686907B2 (ja) * 2001-06-05 2011-05-25 株式会社村田製作所 セラミック基板の製造方法
JP2007250996A (ja) * 2006-03-17 2007-09-27 Kyocera Corp 配線基板、並びにその配線基板を備えた電子装置およびプローブカード
JP2008288388A (ja) * 2007-05-17 2008-11-27 Tdk Corp 電子部品の実装方法および電子部品内蔵基板の製造方法
JP2012049298A (ja) * 2010-08-26 2012-03-08 Tohoku Univ 多孔質金属を電気的接続に用いたデバイス、及び配線接続方法

Also Published As

Publication number Publication date
JP2014082336A (ja) 2014-05-08

Similar Documents

Publication Publication Date Title
JP5892378B2 (ja) パッケージ材の製造方法
JP5026038B2 (ja) 電子部品装置
TWI387065B (zh) 電子裝置封裝件及其形成方法
JP5839326B2 (ja) パッケージされたデバイス、パッケージ材の製造方法及びパッケージング方法
JP2006128683A (ja) パッケージング基板の製造方法およびそれを用いたパッケージング方法
JP2006202918A (ja) 機能素子パッケージ体及びその製造方法
JP5312223B2 (ja) 配線基板
WO2014104300A1 (ja) 配線基板、電子装置および発光装置
JP5251224B2 (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
JP2001291822A (ja) 半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器
JP2001284808A (ja) 積層回路基板
JP2010509087A (ja) 局所化した結合のための方法および装置
US7900350B2 (en) Method of manufacturing a wiring board
JP5376490B2 (ja) 電子部品パッケージの製造方法
Tanaka et al. Versatile wafer-level hermetic packaging technology using anodically-bondable LTCC wafer with compliant porous gold bumps spontaneously formed in wet-etched cavities
JP2015122413A (ja) パッケージおよびその製造方法
JP5225824B2 (ja) 電子部品パッケージ及び電子部品パッケージの製造方法
JP6245086B2 (ja) パッケージ及びパッケージの製造方法
JP2019054485A (ja) パッケージ及び圧電デバイス
JP2015109353A (ja) パッケージ
JP6571446B2 (ja) 半導体装置
JP2014086963A (ja) パッケージおよびパッケージの製造方法
JP2002198767A (ja) 圧電振動子収納用容器
TW201234544A (en) Sealing member for electronic component package, electronic component package, and method for manufacturing the sealing member for electronic component package
JP4345971B2 (ja) セラミックパッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141226

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150225

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151030

R150 Certificate of patent or registration of utility model

Ref document number: 5839326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250