JP3677983B2 - セラミック基板 - Google Patents
セラミック基板 Download PDFInfo
- Publication number
- JP3677983B2 JP3677983B2 JP2372098A JP2372098A JP3677983B2 JP 3677983 B2 JP3677983 B2 JP 3677983B2 JP 2372098 A JP2372098 A JP 2372098A JP 2372098 A JP2372098 A JP 2372098A JP 3677983 B2 JP3677983 B2 JP 3677983B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- layer
- solder
- ceramic substrate
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基板面に多数の半田ボール（半田バンプ）を列設したセラミック基板に関するものである。
【０００２】
【従来の技術】
近年の半導体実装技術における高密度化、高周波数化、多ピン化の要求を満たすために、ＢＧＡ（Ball Grid Array ）基板の需要が急増している。セラミック基板をＢＧＡ化する場合には、基板面にＡｇ／Ｐｄペーストでパッドを形成し、そのパッドの表面にＮｉめっきを下地としてＳｎめっきを施し、このＳｎめっき被膜の上にＳｎ／Ｐｂ半田で半田ボールを形成するようにしている。
【０００３】
【発明が解決しようとする課題】
最近の電子機器は、デジタル信号処理を高速化するために、動作周波数が益々高周波数化されるようになってきている。高周波数化に伴って、パッドも高周波特性の良い導体で形成する必要があるが、従来のパッドを形成するＡｇ／Ｐｄは導通抵抗値が１５〜２０ｍΩ／□（Ａｇ／Ｐｄ比＝８０／２０の場合）であり、最近の高周波数化の要求を満たすには導通抵抗値が大きく、高周波特性を低下させる要因となっている。また、近年、地球環境保護の観点からＰｂ不使用（Ｐｂレス化）の要求もあり、従来のＳｎ／Ｐｂの半田ボールは使用できなくなってきている。
【０００４】
本発明はこのような事情を考慮してなされたものであり、従ってその目的は、高周波数化及びＰｂ不使用の要求を満たすことができるセラミック基板を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１のセラミック基板は、半田ボールを形成するためのパッドをＡｇ／Ｐｔ層で形成すると共に、その表面にＮｉめっきを下地としてＳｎめっきを施し、半田ボールをＳｎ／Ａｇ半田で形成したものである。この場合、パッドを形成するＡｇ／Ｐｔは、導通抵抗値が５ｍΩ／□以下（Ａｇ／Ｐｔ比＝９９／１〜９８．５／１．５の場合）であり、導通抵抗値が小さく、最近の高周波数化にも十分に対応できる。しかも、パッドの表面にＮｉ／Ｓｎめっきが施されているため、Ｐｂを含まないＳｎ／Ａｇ半田で半田ボールを形成しても、半田ボールとパッドとの接着強度を十分に確保することができる。
【０００６】
また、請求項２のように、パッドを構成するＡｇ／Ｐｔ層の下にＡｇ／Ｐｄ層が介在されていても良い。一般に、耐半田食われ性は、Ａｇ／ＰｔよりもＡｇ／Ｐｄの方が優れ、半田濡れ性は、Ａｇ／ＰｄよりもＡｇ／Ｐｔの方が優れているため、パッドの下層をＡｇ／Ｐｄ層、上層をＡｇ／Ｐｔ層とすることで、耐半田食われ性と半田濡れ性とを共に向上できる。
【０００７】
【発明の実施の形態】
［実施形態（１）］
以下、本発明の実施形態（１）を図１に基づいて説明する。セラミック基板１１は、複数の低温焼成セラミック層を積層して８００〜１０００℃で焼成した低温焼成セラミック多層基板である。ここで、低温焼成セラミックとしてはＣａＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラス５０〜６５重量％（好ましくは６０重量％）とアルミナ５０〜３５重量％（好ましくは４０重量％）との混合物を用いる。この他、例えば、ＭｇＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラスとアルミナとの混合物、ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとアルミナとの混合物、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとアルミナとの混合物、コージェライト系結晶化ガラス等の８００〜１０００℃で焼成できる低温焼成セラミック材料を用いても良い。
【０００８】
セラミック基板１１の各低温焼成セラミック層に形成されたビアホール１２には、Ａｇ系のビア導体１３が充填されている。このビア導体１３に用いるＡｇ系導体としては、Ａｇ、Ａｇ／Ｐｔ、Ａｇ／Ｐｄ、Ａｇ／Ｐｄ／Ｐｔ、Ａｇ／Ａｕ等の中からいずれかを用いれば良い。セラミック基板１１の表面には、パッド１４がビア導体１３の上端露出部をカバーするように形成されている。
【０００９】
このパッド１４は次のようにして形成される。まず、焼成前のセラミック基板１１の表面にＡｇ／ＰｔペーストでＡｇ／Ｐｔ層１５のパターンをスクリーン印刷し、このＡｇ／Ｐｔ層１５をビア導体１３、内層導体（図示せず）、セラミック基板１１と共に８００〜１０００℃で同時焼成する。尚、Ａｇ／Ｐｔ層１５は低抵抗化、マイグレーション抑制等のために、Ａｇ／Ｐｔ比が９９．５／０．５〜９５／５、より好ましくは、９９／１〜９８．５／１．５のものを用いると良い。焼成後、Ａｇ／Ｐｔ層１５の表面に、無電解Ｎｉめっき又は電解ＮｉめっきでＮｉめっき被膜１６を形成し、更に、このＮｉめっき被膜１６の表面に、無電解Ｓｎめっき又は電解ＳｎめっきでＳｎめっき被膜１７を形成する。
【００１０】
このようにしてパッド１４を形成した後、パッド１４の表面（Ｓｎめっき被膜１７）に、Ｐｂを含まないＳｎ／Ａｇ半田ペーストを印刷し、これをリフローさせて半球状の半田ボール１８を形成する。ここで使用するＳｎ／Ａｇ半田は、低融点化、低抵抗化、半田濡れ性等を考慮して、Ｓｎ／Ａｇ比が９９／１〜９４／６、より好ましくは、９８．５／１．５〜９６．５／３．５のものを用いると良い。
尚、Ａｇ／Ｐｔ層１５は、セラミック基板１１の焼成後に、印刷・焼成するようにしても良い。
【００１１】
［実施形態（２）］
上記実施形態（１）では、Ａｇ／Ｐｔ層１５を直接、ビア導体１３に接続する構成としたが、図２に示す実施形態（２）では、パッド１４の下層をＡｇ／Ｐｄ層２０、上層をＡｇ／Ｐｔ層１５として、パッド１４を二層構造とし、Ａｇ／Ｐｔ層１５をＡｇ／Ｐｄ層２０を介してビア導体１３に接続している。これ以外の構成は、前記実施形態（１）と同じである。尚、Ａｇ／Ｐｄ層２０は低抵抗化、マイグレーション抑制等のために、Ａｇ／Ｐｄ比が９５／５〜７０／３０のものを用いると良い。
【００１２】
この場合、Ａｇ／Ｐｄ層２０とＡｇ／Ｐｔ層１５は、次の▲１▼〜▲４▼のいずれかの方法で形成すれば良い。
▲１▼焼成前のセラミック基板１１にＡｇ／Ｐｄ層２０とＡｇ／Ｐｔ層１５とを順に印刷して、これらを同時焼成する。
▲２▼焼成前のセラミック基板１１にＡｇ／Ｐｄ層２０を印刷して、これらを同時焼成した後、該Ａｇ／Ｐｄ層２０上にＡｇ／Ｐｔ層１５を印刷して焼成する。
▲３▼セラミック基板１１の焼成後に、該セラミック基板１１にＡｇ／Ｐｄ層２０とＡｇ／Ｐｔ層１５とを順に印刷して、これらを同時焼成する。
▲４▼セラミック基板１１の焼成後に、該セラミック基板１１にＡｇ／Ｐｄ層２０を印刷して焼成した後、該Ａｇ／Ｐｄ層２０上にＡｇ／Ｐｔ層１５を印刷して焼成する。
【００１３】
【実施例】
本発明者らは、種々の形態のパッドの導体構造について、半田ボールの接着強度、半田濡れ性、保管性（パッド表面の外観の経時的変化）、リペア性（耐半田食われ性）、導通抵抗を評価する試験を行ったので、その試験結果を次の表１に示す。
【００１４】
【表１】
【００１５】
実施例１は、実施形態（１）で説明した図１と同じく、パッドをＡｇ／Ｐｔ層で形成して、その表面にＮｉ／Ｓｎめっきを施している。
実施例２は、実施形態（２）で説明した図２と同じく、パッドをＡｇ／Ｐｄ層とＡｇ／Ｐｔ層の二層構造として、その表面にＮｉ／Ｓｎめっきを施している。
【００１６】
比較例１は、パッドをＡｇ／Ｐｄ層で形成し、めっきは施されていない。
比較例２は、パッドをＡｇ／Ｐｔ層で形成し、めっきは施されていない。
比較例３は、パッドをＡｇ／Ｐｄ層とＡｇ／Ｐｔ層の二層構造とし、めっきは施されていない。
比較例４は、パッドをＡｇ／Ｐｄ層で形成し、その表面にＮｉ／Ａｕめっきを施している。
比較例５は、パッドをＡｇ／Ｐｔ層で形成し、その表面にＮｉ／Ａｕめっきを施している。
比較例６は、パッドをＡｇ／Ｐｄ層で形成し、その表面にＮｉ／Ｓｎめっきを施している。
【００１７】
これら実施例１，２及び比較例１〜６は、いずれも、焼成前のセラミック基板表面に導体ペーストでパッドの導体層を印刷して、この導体層をセラミック基板と同時焼成している。また、実施例１，２及び比較例１〜６は、いずれも、パッド上にＳｎ／Ａｇ半田（Ｓｎ／Ａｇ比＝９７．５／２．５）で半田ボールを形成している。以下、各評価項目について説明する。
【００１８】
▲１▼半田ボールの接着強度
パッドに対する半田ボールの接着強度の評価は、条件ピール法で行い、１５０℃で２００時間エージングした後に、半田ボールをパッドから引き剥がすのに要する力を接着強度として測定し、要求される０．３０ｋｇｆ／ｍｍ2 以上の接着強度があるか否かで、良（○）／不良（×）を判定した。パッド表面がめっき処理されていない比較例１，２，３及びＮｉ／Ａｕめっき処理が施された比較例４，５は、パッドとＳｎ／Ａｇ半田との相性が悪く、接着強度が要求値０．３０ｋｇｆ／ｍｍ2 に達しなかった。これに対し、パッド表面にＮｉ／Ｓｎめっきを施した実施例１，２は、パッドとＳｎ／Ａｇ半田との相性が良く、要求値０．３０ｋｇｆ／ｍｍ2 以上の接着強度が確保された。
【００１９】
▲２▼半田濡れ性
半田濡れ性の評価は、パッドにＳｎ／Ａｇ半田をディプ半田付けしたときに、パッドの面積の９０％以上が半田で濡れているか否かで、良（○）／不良（×）を判定した。半田濡れ性については、実施例１，２と比較例１〜６の全てが良（○）であった。
【００２０】
▲３▼保管性（パッド表面の外観の経時的変化）
保管性の評価は、パッドに半田ボールを形成しない状態で、室温（２２〜２８℃）、湿度４０〜６０％で６ケ月以上放置したときに、パッド表面の外観が経時的変化したか否かで、不良（×）／良（○）を判定した。パッド表面がめっき処理されていない比較例１，２，３は、パッド表面が酸化されて変色し、保管性が不良（×）となったが、パッド表面がめっき処理されている実施例１，２及び比較例４，５，６は、いずれも、パッドの表面がめっき被膜で保護され、保管性が良（○）と評価された。
【００２１】
▲４▼リペア性
リペア性の評価は、パッドに一旦半田付けした部品を特性調整等により他の部品と付け替えるリペア作業を２回数以上行っても、パッドが耐え得るか否かで、良（○）／不良（×）を判定した。パッド表面がめっき処理されていない比較例１，２，３及びＮｉ／Ａｕめっき処理が施された比較例４，５は、パッドとＳｎ／Ａｇ半田との相性が悪いため、リペア作業によりパッドに半田食われが起こり、リペア性は不良（×）と評価された。これに対し、パッド表面にＮｉ／Ｓｎめっきを施した実施例１，２は、パッドとＳｎ／Ａｇ半田との相性が良いため、２回以上のリペア作業を行っても、パッドに半田食われが起こらず、リペア性が良（○）と評価された。
【００２２】
▲５▼導通抵抗
導通抵抗の評価は、導通抵抗値が小さいか否かで良（○）／不良（×）を判定した。パッドの導体としてＡｇ／Ｐｄを用いた比較例１，４，６は、導通抵抗値が大きく、導通抵抗の評価が不良（×）となった。これに対し、パッドの導体（少なくとも上層の導体）としてＡｇ／Ｐｔを用いた実施例１，２及び比較例２，３，５は、導通抵抗値が小さく、導通抵抗の評価が良（○）となり、良好な高周波特性が得られた。
【００２３】
▲６▼総合評価
比較例１〜６は、上記▲１▼〜▲５▼のいずれかの項目が不良（×）となったが、実施例１，２のパッド導体構造（図１及び図２のパッド導体構造）では、半田ボールの接着強度、半田濡れ性、保管性、リペア性、導通抵抗の全ての項目について良（○）の評価が得られ、高周波数化にも十分に対応できる品質の良いパッド導体構造となる。しかも、半田ボールを、Ｐｂを含まないＳｎ／Ａｇ半田で形成できるので、Ｐｂ不使用の要求を満たすことができる。
【００２４】
尚、焼成後のセラミック基板にパッドの導体を印刷焼成する場合には、セラミック基板として、アルミナ基板、窒化アルミニウム基板等の高温焼成セラミック基板を用いるようにしても良い。また、半田ボールの形成方法も上記実施形態に限定されず、公知の種々の半田ボールの形成方法を採用しても良い。
【００２５】
【発明の効果】
以上の説明から明らかなように、本発明によれば、パッドの少なくとも上層を導通抵抗値の小さいＡｇ／Ｐｔ層で形成し、その表面にＮｉ／Ｓｎめっきを施し、その上にＳｎ／Ａｇ半田ボールを形成したので、近年の重要な技術的課題である高周波数化及びＰｂ不使用の要求を満たすことができる。
【図面の簡単な説明】
【図１】本発明の実施形態（１）におけるパッドと半田ボール部分の構造を模式的に示す縦断面図
【図２】本発明の実施形態（２）におけるパッドと半田ボール部分の構造を模式的に示す縦断面図
【符号の説明】
１１…セラミック基板、１３…ビア導体、１４…パッド、１５…Ａｇ／Ｐｔ層、１６…Ｎｉめっき被膜、１７…Ｓｎめっき被膜、１８…半田ボール、２０…Ａｇ／Ｐｄ層。
【発明の属する技術分野】
本発明は、基板面に多数の半田ボール（半田バンプ）を列設したセラミック基板に関するものである。
【０００２】
【従来の技術】
近年の半導体実装技術における高密度化、高周波数化、多ピン化の要求を満たすために、ＢＧＡ（Ball Grid Array ）基板の需要が急増している。セラミック基板をＢＧＡ化する場合には、基板面にＡｇ／Ｐｄペーストでパッドを形成し、そのパッドの表面にＮｉめっきを下地としてＳｎめっきを施し、このＳｎめっき被膜の上にＳｎ／Ｐｂ半田で半田ボールを形成するようにしている。
【０００３】
【発明が解決しようとする課題】
最近の電子機器は、デジタル信号処理を高速化するために、動作周波数が益々高周波数化されるようになってきている。高周波数化に伴って、パッドも高周波特性の良い導体で形成する必要があるが、従来のパッドを形成するＡｇ／Ｐｄは導通抵抗値が１５〜２０ｍΩ／□（Ａｇ／Ｐｄ比＝８０／２０の場合）であり、最近の高周波数化の要求を満たすには導通抵抗値が大きく、高周波特性を低下させる要因となっている。また、近年、地球環境保護の観点からＰｂ不使用（Ｐｂレス化）の要求もあり、従来のＳｎ／Ｐｂの半田ボールは使用できなくなってきている。
【０００４】
本発明はこのような事情を考慮してなされたものであり、従ってその目的は、高周波数化及びＰｂ不使用の要求を満たすことができるセラミック基板を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項１のセラミック基板は、半田ボールを形成するためのパッドをＡｇ／Ｐｔ層で形成すると共に、その表面にＮｉめっきを下地としてＳｎめっきを施し、半田ボールをＳｎ／Ａｇ半田で形成したものである。この場合、パッドを形成するＡｇ／Ｐｔは、導通抵抗値が５ｍΩ／□以下（Ａｇ／Ｐｔ比＝９９／１〜９８．５／１．５の場合）であり、導通抵抗値が小さく、最近の高周波数化にも十分に対応できる。しかも、パッドの表面にＮｉ／Ｓｎめっきが施されているため、Ｐｂを含まないＳｎ／Ａｇ半田で半田ボールを形成しても、半田ボールとパッドとの接着強度を十分に確保することができる。
【０００６】
また、請求項２のように、パッドを構成するＡｇ／Ｐｔ層の下にＡｇ／Ｐｄ層が介在されていても良い。一般に、耐半田食われ性は、Ａｇ／ＰｔよりもＡｇ／Ｐｄの方が優れ、半田濡れ性は、Ａｇ／ＰｄよりもＡｇ／Ｐｔの方が優れているため、パッドの下層をＡｇ／Ｐｄ層、上層をＡｇ／Ｐｔ層とすることで、耐半田食われ性と半田濡れ性とを共に向上できる。
【０００７】
【発明の実施の形態】
［実施形態（１）］
以下、本発明の実施形態（１）を図１に基づいて説明する。セラミック基板１１は、複数の低温焼成セラミック層を積層して８００〜１０００℃で焼成した低温焼成セラミック多層基板である。ここで、低温焼成セラミックとしてはＣａＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラス５０〜６５重量％（好ましくは６０重量％）とアルミナ５０〜３５重量％（好ましくは４０重量％）との混合物を用いる。この他、例えば、ＭｇＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラスとアルミナとの混合物、ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとアルミナとの混合物、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとアルミナとの混合物、コージェライト系結晶化ガラス等の８００〜１０００℃で焼成できる低温焼成セラミック材料を用いても良い。
【０００８】
セラミック基板１１の各低温焼成セラミック層に形成されたビアホール１２には、Ａｇ系のビア導体１３が充填されている。このビア導体１３に用いるＡｇ系導体としては、Ａｇ、Ａｇ／Ｐｔ、Ａｇ／Ｐｄ、Ａｇ／Ｐｄ／Ｐｔ、Ａｇ／Ａｕ等の中からいずれかを用いれば良い。セラミック基板１１の表面には、パッド１４がビア導体１３の上端露出部をカバーするように形成されている。
【０００９】
このパッド１４は次のようにして形成される。まず、焼成前のセラミック基板１１の表面にＡｇ／ＰｔペーストでＡｇ／Ｐｔ層１５のパターンをスクリーン印刷し、このＡｇ／Ｐｔ層１５をビア導体１３、内層導体（図示せず）、セラミック基板１１と共に８００〜１０００℃で同時焼成する。尚、Ａｇ／Ｐｔ層１５は低抵抗化、マイグレーション抑制等のために、Ａｇ／Ｐｔ比が９９．５／０．５〜９５／５、より好ましくは、９９／１〜９８．５／１．５のものを用いると良い。焼成後、Ａｇ／Ｐｔ層１５の表面に、無電解Ｎｉめっき又は電解ＮｉめっきでＮｉめっき被膜１６を形成し、更に、このＮｉめっき被膜１６の表面に、無電解Ｓｎめっき又は電解ＳｎめっきでＳｎめっき被膜１７を形成する。
【００１０】
このようにしてパッド１４を形成した後、パッド１４の表面（Ｓｎめっき被膜１７）に、Ｐｂを含まないＳｎ／Ａｇ半田ペーストを印刷し、これをリフローさせて半球状の半田ボール１８を形成する。ここで使用するＳｎ／Ａｇ半田は、低融点化、低抵抗化、半田濡れ性等を考慮して、Ｓｎ／Ａｇ比が９９／１〜９４／６、より好ましくは、９８．５／１．５〜９６．５／３．５のものを用いると良い。
尚、Ａｇ／Ｐｔ層１５は、セラミック基板１１の焼成後に、印刷・焼成するようにしても良い。
【００１１】
［実施形態（２）］
上記実施形態（１）では、Ａｇ／Ｐｔ層１５を直接、ビア導体１３に接続する構成としたが、図２に示す実施形態（２）では、パッド１４の下層をＡｇ／Ｐｄ層２０、上層をＡｇ／Ｐｔ層１５として、パッド１４を二層構造とし、Ａｇ／Ｐｔ層１５をＡｇ／Ｐｄ層２０を介してビア導体１３に接続している。これ以外の構成は、前記実施形態（１）と同じである。尚、Ａｇ／Ｐｄ層２０は低抵抗化、マイグレーション抑制等のために、Ａｇ／Ｐｄ比が９５／５〜７０／３０のものを用いると良い。
【００１２】
この場合、Ａｇ／Ｐｄ層２０とＡｇ／Ｐｔ層１５は、次の▲１▼〜▲４▼のいずれかの方法で形成すれば良い。
▲１▼焼成前のセラミック基板１１にＡｇ／Ｐｄ層２０とＡｇ／Ｐｔ層１５とを順に印刷して、これらを同時焼成する。
▲２▼焼成前のセラミック基板１１にＡｇ／Ｐｄ層２０を印刷して、これらを同時焼成した後、該Ａｇ／Ｐｄ層２０上にＡｇ／Ｐｔ層１５を印刷して焼成する。
▲３▼セラミック基板１１の焼成後に、該セラミック基板１１にＡｇ／Ｐｄ層２０とＡｇ／Ｐｔ層１５とを順に印刷して、これらを同時焼成する。
▲４▼セラミック基板１１の焼成後に、該セラミック基板１１にＡｇ／Ｐｄ層２０を印刷して焼成した後、該Ａｇ／Ｐｄ層２０上にＡｇ／Ｐｔ層１５を印刷して焼成する。
【００１３】
【実施例】
本発明者らは、種々の形態のパッドの導体構造について、半田ボールの接着強度、半田濡れ性、保管性（パッド表面の外観の経時的変化）、リペア性（耐半田食われ性）、導通抵抗を評価する試験を行ったので、その試験結果を次の表１に示す。
【００１４】
【表１】
実施例１は、実施形態（１）で説明した図１と同じく、パッドをＡｇ／Ｐｔ層で形成して、その表面にＮｉ／Ｓｎめっきを施している。
実施例２は、実施形態（２）で説明した図２と同じく、パッドをＡｇ／Ｐｄ層とＡｇ／Ｐｔ層の二層構造として、その表面にＮｉ／Ｓｎめっきを施している。
【００１６】
比較例１は、パッドをＡｇ／Ｐｄ層で形成し、めっきは施されていない。
比較例２は、パッドをＡｇ／Ｐｔ層で形成し、めっきは施されていない。
比較例３は、パッドをＡｇ／Ｐｄ層とＡｇ／Ｐｔ層の二層構造とし、めっきは施されていない。
比較例４は、パッドをＡｇ／Ｐｄ層で形成し、その表面にＮｉ／Ａｕめっきを施している。
比較例５は、パッドをＡｇ／Ｐｔ層で形成し、その表面にＮｉ／Ａｕめっきを施している。
比較例６は、パッドをＡｇ／Ｐｄ層で形成し、その表面にＮｉ／Ｓｎめっきを施している。
【００１７】
これら実施例１，２及び比較例１〜６は、いずれも、焼成前のセラミック基板表面に導体ペーストでパッドの導体層を印刷して、この導体層をセラミック基板と同時焼成している。また、実施例１，２及び比較例１〜６は、いずれも、パッド上にＳｎ／Ａｇ半田（Ｓｎ／Ａｇ比＝９７．５／２．５）で半田ボールを形成している。以下、各評価項目について説明する。
【００１８】
▲１▼半田ボールの接着強度
パッドに対する半田ボールの接着強度の評価は、条件ピール法で行い、１５０℃で２００時間エージングした後に、半田ボールをパッドから引き剥がすのに要する力を接着強度として測定し、要求される０．３０ｋｇｆ／ｍｍ2 以上の接着強度があるか否かで、良（○）／不良（×）を判定した。パッド表面がめっき処理されていない比較例１，２，３及びＮｉ／Ａｕめっき処理が施された比較例４，５は、パッドとＳｎ／Ａｇ半田との相性が悪く、接着強度が要求値０．３０ｋｇｆ／ｍｍ2 に達しなかった。これに対し、パッド表面にＮｉ／Ｓｎめっきを施した実施例１，２は、パッドとＳｎ／Ａｇ半田との相性が良く、要求値０．３０ｋｇｆ／ｍｍ2 以上の接着強度が確保された。
【００１９】
▲２▼半田濡れ性
半田濡れ性の評価は、パッドにＳｎ／Ａｇ半田をディプ半田付けしたときに、パッドの面積の９０％以上が半田で濡れているか否かで、良（○）／不良（×）を判定した。半田濡れ性については、実施例１，２と比較例１〜６の全てが良（○）であった。
【００２０】
▲３▼保管性（パッド表面の外観の経時的変化）
保管性の評価は、パッドに半田ボールを形成しない状態で、室温（２２〜２８℃）、湿度４０〜６０％で６ケ月以上放置したときに、パッド表面の外観が経時的変化したか否かで、不良（×）／良（○）を判定した。パッド表面がめっき処理されていない比較例１，２，３は、パッド表面が酸化されて変色し、保管性が不良（×）となったが、パッド表面がめっき処理されている実施例１，２及び比較例４，５，６は、いずれも、パッドの表面がめっき被膜で保護され、保管性が良（○）と評価された。
【００２１】
▲４▼リペア性
リペア性の評価は、パッドに一旦半田付けした部品を特性調整等により他の部品と付け替えるリペア作業を２回数以上行っても、パッドが耐え得るか否かで、良（○）／不良（×）を判定した。パッド表面がめっき処理されていない比較例１，２，３及びＮｉ／Ａｕめっき処理が施された比較例４，５は、パッドとＳｎ／Ａｇ半田との相性が悪いため、リペア作業によりパッドに半田食われが起こり、リペア性は不良（×）と評価された。これに対し、パッド表面にＮｉ／Ｓｎめっきを施した実施例１，２は、パッドとＳｎ／Ａｇ半田との相性が良いため、２回以上のリペア作業を行っても、パッドに半田食われが起こらず、リペア性が良（○）と評価された。
【００２２】
▲５▼導通抵抗
導通抵抗の評価は、導通抵抗値が小さいか否かで良（○）／不良（×）を判定した。パッドの導体としてＡｇ／Ｐｄを用いた比較例１，４，６は、導通抵抗値が大きく、導通抵抗の評価が不良（×）となった。これに対し、パッドの導体（少なくとも上層の導体）としてＡｇ／Ｐｔを用いた実施例１，２及び比較例２，３，５は、導通抵抗値が小さく、導通抵抗の評価が良（○）となり、良好な高周波特性が得られた。
【００２３】
▲６▼総合評価
比較例１〜６は、上記▲１▼〜▲５▼のいずれかの項目が不良（×）となったが、実施例１，２のパッド導体構造（図１及び図２のパッド導体構造）では、半田ボールの接着強度、半田濡れ性、保管性、リペア性、導通抵抗の全ての項目について良（○）の評価が得られ、高周波数化にも十分に対応できる品質の良いパッド導体構造となる。しかも、半田ボールを、Ｐｂを含まないＳｎ／Ａｇ半田で形成できるので、Ｐｂ不使用の要求を満たすことができる。
【００２４】
尚、焼成後のセラミック基板にパッドの導体を印刷焼成する場合には、セラミック基板として、アルミナ基板、窒化アルミニウム基板等の高温焼成セラミック基板を用いるようにしても良い。また、半田ボールの形成方法も上記実施形態に限定されず、公知の種々の半田ボールの形成方法を採用しても良い。
【００２５】
【発明の効果】
以上の説明から明らかなように、本発明によれば、パッドの少なくとも上層を導通抵抗値の小さいＡｇ／Ｐｔ層で形成し、その表面にＮｉ／Ｓｎめっきを施し、その上にＳｎ／Ａｇ半田ボールを形成したので、近年の重要な技術的課題である高周波数化及びＰｂ不使用の要求を満たすことができる。
【図面の簡単な説明】
【図１】本発明の実施形態（１）におけるパッドと半田ボール部分の構造を模式的に示す縦断面図
【図２】本発明の実施形態（２）におけるパッドと半田ボール部分の構造を模式的に示す縦断面図
【符号の説明】
１１…セラミック基板、１３…ビア導体、１４…パッド、１５…Ａｇ／Ｐｔ層、１６…Ｎｉめっき被膜、１７…Ｓｎめっき被膜、１８…半田ボール、２０…Ａｇ／Ｐｄ層。
Claims (2)
- 基板面に多数の半田ボールを列設したセラミック基板において、
前記半田ボールを形成するためのパッドをＡｇ／Ｐｔ層で形成すると共に、その表面にＮｉめっきを下地としてＳｎめっきを施し、
前記半田ボールをＳｎ／Ａｇ半田で形成したことを特徴とするセラミック基 板。 - 前記Ａｇ／Ｐｔ層の下にＡｇ／Ｐｄ層が形成されていることを特徴とする請求項１に記載のセラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2372098A JP3677983B2 (ja) | 1998-02-05 | 1998-02-05 | セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2372098A JP3677983B2 (ja) | 1998-02-05 | 1998-02-05 | セラミック基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11224887A JPH11224887A (ja) | 1999-08-17 |
| JP3677983B2 true JP3677983B2 (ja) | 2005-08-03 |
Family
ID=12118177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2372098A Expired - Lifetime JP3677983B2 (ja) | 1998-02-05 | 1998-02-05 | セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3677983B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4034107B2 (ja) | 2002-04-17 | 2008-01-16 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4817418B2 (ja) * | 2005-01-31 | 2011-11-16 | オンセミコンダクター・トレーディング・リミテッド | 回路装置の製造方法 |
| WO2014115358A1 (ja) * | 2013-01-25 | 2014-07-31 | 株式会社村田製作所 | モジュールおよびその製造方法 |
| CN112951730B (zh) * | 2021-01-26 | 2024-03-29 | 北京遥感设备研究所 | 一种基板三维堆叠工艺方法 |
-
1998
- 1998-02-05 JP JP2372098A patent/JP3677983B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11224887A (ja) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6108210A (en) | Flip chip devices with flexible conductive adhesive | |
| US8217279B2 (en) | Ceramic electronic component and method for manufacturing the same | |
| US5383093A (en) | Hybrid integrated circuit apparatus | |
| US6392291B1 (en) | Semiconductor component having selected terminal contacts with multiple electrical paths | |
| US7226654B2 (en) | Laminated wiring board and its mounting structure | |
| WO1999056509A9 (en) | Flip chip devices with flexible conductive adhesive | |
| US6224703B1 (en) | Method of making laminate ceramic substrate with domed pads | |
| EP0997941A2 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JP3677983B2 (ja) | セラミック基板 | |
| JP2000286555A (ja) | セラミック基板及びその製造方法 | |
| US7148569B1 (en) | Pad surface finish for high routing density substrate of BGA packages | |
| JP4686907B2 (ja) | セラミック基板の製造方法 | |
| JPH08306816A (ja) | 電極パッド | |
| JP4707890B2 (ja) | チップ抵抗器およびその製造方法 | |
| JPH10209591A (ja) | 配線基板 | |
| JP3846651B2 (ja) | セラミック回路基板 | |
| JP3719806B2 (ja) | 配線基板 | |
| JPH1041626A (ja) | フリップチップ用セラミック多層基板及びその製造方法 | |
| JP5313526B2 (ja) | 低温焼成多層基板用導電性ペースト | |
| JP2001077511A (ja) | セラミック基板の製造方法 | |
| JP3252743B2 (ja) | セラミックス回路基板 | |
| JP2004006944A5 (ja) | 配線基板 | |
| JPH09270444A (ja) | 基板間の接続構造 | |
| JP3934910B2 (ja) | 回路基板 | |
| JPH06334306A (ja) | セラミック回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040616 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |