JPH06334306A - セラミック回路基板の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ＩＣベアチップやチップ部品などを搭載した
導体材料を主として銅で構成したセラミック回路基板の
製造方法において、表面電極とセラミック基板との間の
接着強度の低下や表面電極のクラックによる断線の生じ
ないようにすることを目的とする。 【構成】 銅粉末を６０〜９８重量パーセント含有する
ペースト組成物をセラミック基板１ｃの表面の金電極２
上の少くとも一部に印刷し、乾燥後、焼成温度５００℃
〜７００℃で、脱バインダー、焼成して、金電極２と直
接接続する銅電極１３を形成する方法により、金バンプ
６を介してＩＣベアチップ５を実装でき、ハンダ９を介
してチップ部品７を実装でき、かつ、より高密度化でき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＩＣベアチップやチッ
プ部品などを搭載し、かつそれらを相互配線したセラミ
ック回路基板の製造方法に関する。

【０００２】

【従来の技術】近年、セラミック回路基板は、多層化が
容易なことや、セラミック基板の熱膨張率がＩＣチップ
に用いるシリコンの熱膨張率に近いことや、インナービ
アが可能で高密度実装できることで、回路の小型化が要
求されるカメラ一体型ビデオ等に多く使用されている。

【０００３】金もしくは金の合金を導体に用いた高信頼
性の回路基板が発明されている（例えば特開平２−９８
１８７号公報参照）。

【０００４】以下に従来のセラミック回路基板の製造方
法について説明する。一般的なセラミック回路基板は、
チップオンボード（以下、ＣＯＢ技術という）を用い
て、ＩＣベアチップや抵抗等のチップ部品を実装してい
る。ＣＯＢ技術とはＩＣベアチップをセラミック基板上
に直接マウントする実装技術で、近年、電子回路部品の
小型化や多層化に伴い注目されている技術である。

【０００５】図５に示すように、セラミック基板１ａの
表面に金粉末を６０〜９８重量パーセント含有するペー
スト組成物（たとえば、デュポン社の＃５７１５）を所
定パターンに印刷し空気中で焼成温度８００〜９００℃
で焼成して形成した表面の金電極２に金ワイヤー３を用
いてセラミック基板１ａに銀ペースト４で直接マウント
したＩＣベアチップ５を実装してセラミック回路基板を
構成している。

【０００６】また、図６に示すように、ＩＣベアチップ
５の実装方法を前述の金ワイヤー３を用いる実装方法よ
りもＩＣベアチップ５の接続に必要な面積が小さくてす
み、より高密度な実装が可能になるＩＣベアチップ５を
フェイスダウン実装技術を用いた実装では、セラミック
基板１ａの表面に金粉末を６０〜９８重量パーセント含
有するペースト組成物（たとえば、デュポン社の＃５７
１５）を所定パターンに印刷し空気中で焼成温度８００
〜９００℃で焼成して形成した表面の金電極２上に、直
径０.2mm程度の複数の微細な金、すなわち金バンプ６を
介してＩＣベアチップ５を実装してセラミック回路基板
を構成している。

【０００７】上述の金電極２上に金ワイヤー３や金バン
プ６を用いてＩＣベアチップ５を実装する方法は、金が
酸化等の化学変化に強いなどの理由から、最も信頼性の
高いＩＣベアチップ５の実装方法と考えられている。と
ころが、より高密度な回路を実現するために、回路全体
の配線を、より細く形成することが要求されてきている
ことから、より低抵抗な銅を配線材料として使用するこ
とが望まれており、また、信号を高速化するためにも抵
抗の低い銅を配線として使用するのが望ましい。そこ
で、金配線と銅配線の両方の長所を生かすように、図７
に示すように、ＩＣベアチップ５の実装はセラミック基
板１ｂの表面に形成した金電極２上に金バンプ６を介し
て行い、チップ部品７の実装はセラミック基板１ｂの表
面に形成した銅電極８上にハンダ層９を介して行うこと
ができる導体材料を主として銅で構成したセラミック回
路基板としている。図中の１０は銅と金との合金電極、
１１および１２は導体材料に主として銅を用いた内部電
極（以下、内層の銅電極という）およびビア電極（以
下、ビアの銅電極という）である。

【０００８】このセラミック回路基板は以下のようにし
て作成した。内層の銅電極１１とビアの銅電極１２とを
形成したセラミック基板１ｂ上に、銅粉末を６０〜９８
重量パーセント含有するペースト組成物を印刷し、乾燥
後、焼成温度８５０℃〜９００℃で焼成することによっ
てセラミック基板１ｂ上に銅電極８を形成し、ＩＣベア
チップ５が実装される電極部上に金粉末を６０〜９８重
量パーセント含有するペースト組成物を印刷し、乾燥
後、酸素濃度６０ｐｐｍ以下の窒素雰囲気下で焼成温度
８００℃〜８７０℃で焼成することでセラミック基板１
ｂ上に金電極２を形成する。ここで、銅粉末を６０〜９
８重量パーセント含有するペースト組成物、および、金
粉末を６０〜９８重量パーセント含有するペースト組成
物を上記の雰囲気下で焼成するのは、銅が酸化されて、
銅電極８、内層の銅電極１１およびビアの銅電極１２の
抵抗の増大や、銅電極８のハンダ濡れ性の低下が生じる
のを防ぐためである。

【０００９】ついで、金電極２上にフェイスダウン実装
技術を用いてＩＣベアチップ５を金バンプ６を介して実
装し、銅電極８上にチップ部品７をハンダ層９を介して
実装した。

【００１０】しかし、上記の方法では、金電極２を形成
する金粉末を６０〜９８重量パーセント含有するペース
ト組成物、あるいは銅電極８を形成する銅粉末を６０〜
９８重量パーセント含有するペースト組成物の種類によ
っては、銅と金との合金電極１０とセラミック基板１ｂ
との間の接着強度が低下したり、合金電極１０と銅電極
８との境界部に生じるクラックによって断線したりする
ので、金粉末を６０〜９８重量パーセント含有するペー
スト組成物、あるいは銅粉末を６０〜９８重量パーセン
ト含有するペースト組成物の使用可能な種類が限られて
しまうという課題、特に、金粉末を６０〜９８重量パー
セント含有するペースト組成物においては、酸素濃度６
０ｐｐｍ以下の窒素雰囲気下で脱バインダー、焼成が可
能な種類が極めて少いという課題がある。

【００１１】また、銅電極８や金電極２の形成方法とし
て、内層の銅電極１１とビアの銅電極１２とを形成した
セラミック基板１ｂ上に、金粉末を６０〜９８重量パー
セント含有するペースト組成物を印刷し、乾燥後、酸素
濃度６０ｐｐｍ以下の窒素雰囲気下で焼成温度８００℃
〜８７０℃で焼成した後に、銅粉末を６０〜９８重量パ
ーセント含有するペースト組成物を印刷し、乾燥後、焼
成温度８５０℃〜９００℃で焼成することによって表面
の銅電極８を形成する方法や、内層の銅電極１１とビア
の銅電極１２とを形成したセラミック基板１ｂ上に、銅
粉末を６０〜９８重量パーセント含有するペースト組成
物と金粉末を６０〜９８重量パーセント含有するペース
ト組成物を印刷し、乾燥後、酸素濃度６０ｐｐｍ以下の
窒素雰囲気下で焼成温度８００℃〜８７０℃で焼成する
ことによって銅電極８と金電極２を形成する方法も検討
したが、使用する金粉末を６０〜９８重量パーセント含
有するペースト組成物、あるいは銅粉末を６０〜９８重
量パーセント含有するペースト組成物の種類によって
は、銅と金との合金電極１０とセラミック基板１ｂとの
間の接着強度が低下したり、合金電極１０と銅電極８と
の境界部のクラックによる断線を生じることに変化はな
かった。

【００１２】また、合金電極１０とセラミック基板１ｂ
との間の接着強度が十分である場合、ＩＣベアチップ５
との接続部、あるいは、ハンダ層９を介したチップ部品
７の接続部を銅と金との合金電極１０で形成したセラミ
ック回路基板も考えられるが、このようなセラミック回
路基板においても、金粉末を６０〜９８重量パーセント
含有するペースト組成物、あるいは銅粉末を６０〜９８
重量パーセント含有するペースト組成物の種類によって
は、合金電極１０と銅電極８との境界部のクラックによ
る断線が生じることに変わりはなかった。

【００１３】

【発明が解決しようとする課題】上述のように従来の方
法では、導体材料を主として銅で構成したセラミック回
路基板では、金電極２を形成する金粉末を６０〜９８重
量パーセント含有するペースト組成物、あるいは銅電極
８を形成する銅粉末を６０〜９８重量パーセント含有す
るペースト組成物の種類によっては、銅と金との合金電
極１０とセラミック基板１ｂとの間の接着強度が低下し
たり、合金電極１０と銅電極８との境界部に生じるクラ
ックによって断線が生じたりするという問題点を有して
いた。

【００１４】本発明は上記従来の問題点を解決するもの
で、表面の金電極あるいは銅電極の形成に酸素濃度６０
ｐｐｍ以下の窒素雰囲気下で、脱バインダー、焼成が可
能である金粉末あるいは銅粉末を６０〜９８重量パーセ
ント含有するペースト組成物を用いても表面電極とセラ
ミック基板との間の接着強度の低下や表面電極のクラッ
クによる断線が生じない導体材料を主として銅で構成し
たセラミック回路基板の製造方法を提供することを目的
とする。

【００１５】

【課題を解決するための手段】この目的を達成するため
に本発明のセラミック回路基板の製造方法は、セラミッ
ク基板上に金電極を形成した後、銅粉末を６０〜９８重
量パーセント含有するペースト組成物を少なくとも金電
極上の一部に印刷し、乾燥後、焼成温度５００℃〜７０
０℃で、脱バインダー、焼成して、金電極と直接接続し
た銅電極を形成する方法、または、セラミック基板上に
銅と金との合金電極を形成した後、銅粉末を６０〜９８
重量パーセント含有するペースト組成物を少なくとも銅
と金との合金電極上の一部に印刷し、乾燥後、焼成温度
５００℃〜７００℃で、脱バインダー、焼成して、銅と
金との合金電極と直接接続する銅電極を形成する方法と
したものである。

【００１６】

【作用】この方法において、酸素濃度６０ｐｐｍの窒素
雰囲気下で、脱バインダー、焼成が可能な金粉末を６０
〜９８重量パーセント含有するペースト組成物であれ
ば、どのようなペースト組成物を表面の金電極の形成に
用いても表面電極とセラミック基板との間の接着強度の
低下や表面電極のクラックによる断線が生じないことと
なる。

【００１７】

【実施例】本発明の実施例を示す図１ないし図４におい
て、前述の従来例について説明した構成部分と同じ構成
部分については同一符号を付しその説明を省略する。

【００１８】（実施例１）以下、本発明の第一の実施例
について図面を参照しながら説明する。

【００１９】図１に示すように、内層の銅電極１１とビ
アの銅電極１２とを形成したセラミック基板１ｃ上に、
銅粉末を６０〜９８重量パーセント含有するペースト組
成物（たとえば、デュポン社のＱＰ１５３）を印刷し、
乾燥後、焼成温度８５０℃〜９００℃で焼成して表面の
銅電極８を形成し、ＩＣベアチップ５が実装される電極
部上に金粉末を６０〜９８重量パーセント含有するペー
スト組成物を銅電極８と直接接続することなく印刷す
る。印刷したペースト組成物を乾燥した後、酸素濃度６
０ｐｐｍ以下の窒素雰囲気下で焼成温度８００℃〜８７
０℃で焼成して表面の金電極２を形成する。金電極２を
形成後、銅電極８と金電極２との間のセラミック基板１
ｃの表面に銅粉末を６０〜９８重量パーセント含有する
ペースト組成物（たとえば、デュポン社の＃３３３３）
を印刷し、乾燥後、窒素雰囲気下で焼成温度５００℃〜
７００℃で脱バインダー、焼成して表面の銅電極１３を
形成し、銅電極８と金電極２とを電気的に接続した。ま
た、ビアの銅電極１２は銅電極８と直接接続している。

【００２０】このとき、従来例の図７で示した銅と金と
の合金電極１０とセラミック基板１ｂとの間の接着強度
が低下したり、あるいは、合金電極１０と銅電極８との
境界部のクラックによる断線が生じるので、使用できな
かった種類の金粉末を６０〜９８重量パーセント含有す
るペースト組成物も支障なく使用することができた。

【００２１】また、銅電極１３と金電極２とが接続して
いる界面付近に、銅と金とが混合した層を生じることが
あるが、本実施例の適用に支障が生じることはなかっ
た。

【００２２】金電極２上にＩＣベアチップ５を金バンプ
６を介してフェイスダウン実装技術を用いて実装し、銅
電極８上にチップ部品７をハンダ層９を介して実装する
とき、金電極２上にＩＣベアチップ５を実装する操作は
特に支障なくおこなうことができて信頼性も満足でき、
また、銅電極８および銅電極１３のハンダ濡れ性は良好
で、チップ部品７を支障なく実装することもできた。

【００２３】なお、金粉末を６０〜９８重量パーセント
含有するペースト組成物は、銅電極８と直接接続するこ
となく印刷するとしたが、従来例の図７で示した金電極
２と銅電極８とが直接接続される場合においても、銅電
極８と銅と金との合金電極１０との境界上に銅電極１３
を形成することによってクラックによる電極の断線を防
ぐことができるが、銅電極８と合金電極１０との境界上
にペースト組成物を印刷することが比較的困難なので、
精細な電極を有するセラミック回路基板ではこの方法を
適用することは難しい。

【００２４】（実施例２）以下、本発明の第二の実施例
について図面を参照しながら説明する。

【００２５】図２に示すように、内層の銅電極１１とビ
アの銅電極１２を形成したセラミック基板１ｂ上のＩＣ
ベアチップ５が実装される電極部上にビアの銅電極１２
と直接接続しないように印刷した金粉末を６０〜９８重
量パーセント含有するペースト組成物を乾燥した後、酸
素濃度６０ｐｐｍ以下の窒素雰囲気下で焼成温度８００
℃〜８７０℃で焼成して表面の金電極２を形成する。金
電極２の形成後、少なくとも金電極２の一部に、銅粉末
を６０〜９８重量パーセント含有するペースト組成物
（たとえば、デュポン社の＃３３３３）を印刷し、乾燥
後、窒素雰囲気下で焼成温度５００℃〜７００℃で脱バ
インダー、焼成して表面の銅電極１３を形成し、ビアの
銅電極１２と表面の金電極２とを電気的に接続した。

【００２６】このとき、従来例の図７に示した銅と金と
の合金電極１０とセラミック基板１ｂとの間の接着強度
が低下したり、あるいは、合金電極１０と銅電極８との
境界部のクラックによる断線が生じるので、使用するこ
とができなかった種類の金粉末を６０〜９８重量パーセ
ント含有するペースト組成物も支障なく使用することが
できた。

【００２７】また、銅電極１３と表面の金電極２とが接
続している界面付近に、銅と金とが混合した層を生じる
ことがあるが、本実施例の適用に支障が生じることはな
かった。

【００２８】表面の金電極２上にＩＣベアチップ５を金
バンプ６を介してフェイスダウン実装技術を用いて実装
し、銅電極１３上にチップ部品７をハンダ層９を介して
実装するとき、金電極２上にＩＣベアチップ５を実装す
る操作は支障なくおこなうことができて信頼性も満足す
ることができ、また、銅電極１３のハンダ濡れ性は良好
で、チップ部品７を支障なく実装することもできた。

【００２９】本実施例は第一の実施例と比較して、工程
数を減らすことができ、ビアの銅電極１２のセラミック
基板１ｂの表面に露出されている部分が、金粉末を６０
〜９８重量パーセント含有するペースト組成物が脱バイ
ンダー、焼成時に酸化されて、ビアの銅電極１２と銅電
極１３との間の接続抵抗が悪化するのを金粉末を６０〜
９８重量パーセント含有するペースト組成物の脱バイン
ダーを酸素濃度６０ｐｐｍ以下の窒素雰囲気下で行い、
焼成を酸素濃度５ｐｐｍ以下の窒素雰囲気下で行うこと
によって、ビアの銅電極１２と銅電極１３との間の接続
抵抗を第一の実施例における表面の銅電極８とビアの銅
電極１２との間の接続抵抗と同等とすることができる。

【００３０】なお、金電極２をセラミック基板の表裏両
面に形成したセラミック回路基板を製造するのに、ビア
の銅電極１２のセラミック基板の表面に露出した部分
は、金粉末を６０〜９８重量パーセント含有するペース
ト組成物の焼成条件で２回リファイヤされることも考え
られる。しかし２回リファイヤされるときも、金粉末を
６０〜９８重量パーセント含有するペースト組成物の脱
バインダーを酸素濃度６０ｐｐｍ以下の窒素雰囲気下で
行い、焼成を酸素濃度５ｐｐｍ以下の窒素雰囲気下で行
うことによって、ビアの銅電極１２と銅電極１３との間
の接続抵抗は、第一の実施例での表面の銅電極８とビア
の銅電極１２との間の接続抵抗と同等とすることができ
る。

【００３１】（実施例３）以下、本発明の第三の実施例
について図面を参照しながら説明する。

【００３２】図３に示すように、内層の銅電極１１とビ
アの銅電極１２とを形成したセラミック基板１ｂ上に、
銅粉末を６０〜９８重量パーセント含有するペースト組
成物（たとえば、デュポン社のＱＰ１５３）を印刷し、
乾燥後、窒素雰囲気下で焼成温度８５０℃〜９００℃で
脱バインダー、焼成して表面の銅電極を形成し、この銅
電極のＩＣベアチップ５が実装される電極部上と、チッ
プ部品７が実装される電極部上とに、金粉末を６０〜９
８重量パーセント含有するペースト組成物を印刷する。
印刷したペースト組成物を乾燥した後、酸素濃度６０ｐ
ｐｍ以下の窒素雰囲気下で焼成温度８００℃〜８７０℃
で脱バインダー、焼成して銅と金との合金電極１０を形
成した。なお、銅と金との合金電極１０はビアの銅電極
１２と直接接続することなく形成するのが望ましい。ま
た、表面の銅電極は全て銅と金との合金電極１０にし、
合金電極１０と直接接続する表面の銅電極および表面の
金電極を形成しないようにするのが望ましい。

【００３３】銅と金との合金電極１０を形成した後、少
なくとも合金電極１０の一部に、銅粉末を６０〜９８重
量パーセント含有するペースト組成物（たとえば、デュ
ポン社の＃３３３３）を印刷し、乾燥後、窒素雰囲気下
で焼成温度５００℃〜７００℃で脱バインダー、焼成し
て、銅電極１３を形成し、ビアの銅電極１２と合金電極
１０とを電気的に接続した。

【００３４】このとき、従来例の図７で示した銅と金と
の合金電極１０と銅電極８との境界部のクラックによる
断線が生じるので、使用することができなかった種類の
金粉末を６０〜９８重量パーセント含有するペースト組
成物も支障なく使用することができた。

【００３５】また、合金電極１０と銅電極１３とが接続
している部分は、銅と金とが混合した層を生じることが
あるが、本実施例の適用に支障が生じることはなかっ
た。

【００３６】なお、銅粉末または金粉末を６０〜９８重
量パーセント含有するペースト組成物の脱バインダーを
酸素濃度６０ｐｐｍ以下の窒素雰囲気下で行い、焼成を
酸素濃度５ｐｐｍ以下の窒素雰囲気下で行うことによっ
て、ビアの銅電極１２と銅電極１３との間の接続抵抗
は、第一の実施例における表面の銅電極８とビアの銅電
極１２との間の接続抵抗と同等とすることができる。

【００３７】銅と金との合金電極１０上にＩＣベアチッ
プ５を金バンプ６を介してフェイスダウン実装技術を用
いて実装し、合金電極１０上にチップ部品７をハンダ層
９を介して実装するとき、第一の実施例および第二の実
施例と同様に実装でき、信頼性も同等以上であった。特
に、ハンダ層９を介したチップ部品７を実装した部分
の、ハンダ層９と合金電極１０との間の単位面積あたり
の接着強度は、第一の実施例および第二の実施例におけ
るハンダ層９と表面電極との間の単位面積あたりの接着
強度を大きく上回っており、高密度実装に対して有効で
ある。

【００３８】図４に示すように、セラミック基板１ｂの
表面の銅電極８とビアの銅電極１２が直接接続された場
合、銅と金との合金電極１０と表面の銅電極８とが直接
接続されることもあるが、銅電極８と合金電極１０との
境界上に焼成温度５００℃〜７００℃で脱バインダー、
焼成した銅電極１３を形成することによってクラックに
よる断線を防ぐことができるが、表面の銅電極８と合金
電極１０との境界上にペースト組成物を印刷することが
比較的困難なので、精細な電極を有するセラミック回路
基板ではこの方法を適用することは難しい。

【００３９】なお、本実施例を第一の実施例あるいは第
二の実施例と併用することによって、表面の金電極２と
銅と金との合金電極１０とを形成し、金バンプ６を介し
たＩＣベアチップ５の実装を表面の金電極２および合金
電極１０上に行うことも可能である。

【００４０】なお、銅と金との合金電極１０の形成は、
セラミック基板１ｂ上に銅粉末を６０〜９８重量パーセ
ント含有するペースト組成物を印刷し、乾燥後、焼成温
度８５０℃〜９００℃で脱バインダー、焼成して表面の
銅電極を形成した後に、この銅電極のＩＣベアチップ５
が実装される電極部上と、チップ部品７が実装される電
極部上とに、金粉末を６０〜９８重量パーセント含有す
るペースト組成物を印刷し、乾燥後、酸素濃度６０ｐｐ
ｍ以下の窒素雰囲気下で焼成温度８００℃〜８７０℃で
焼成することで形成するとしたが、銅と金との合金電極
１０とセラミック基板１ｂとの間の接着強度が十分であ
れば、どのような方法で銅と金との合金電極１０を形成
しても本実施例を適用することができる。

【００４１】なお、実施例１〜３に示したセラミック回
路基板は、ＩＣベアチップ５を金バンプ６を介して表面
電極上に実装しているが、ＩＣベアチップ５を金ワイヤ
ーを用いて表面電極上に実装することもできる。

【００４２】また、実施例１〜３に示したセラミック回
路基板は、内層の銅電極１１とビアの銅電極１２とを有
する多層セラミック回路基板であるが、内層の銅電極１
１とビアの銅電極１２とを有しない単層のセラミック回
路基板の製造に用いることもでき、表面の銅電極８は形
成しなくてもよい。

【００４３】

【発明の効果】以上の説明からも明らかなように本発明
は、セラミック基板上に金電極を形成した後、銅粉末を
６０〜９８重量パーセント含有するペースト組成物を少
なくとも金電極上の一部に印刷し、乾燥後、焼成温度５
００℃〜７００℃で、脱バインダー、焼成して、金電極
と直接接続する銅電極を形成する方法、または、セラミ
ック基板上に銅と金との合金電極を形成した後、銅粉末
を６０〜９８重量パーセント含有するペースト組成物を
少なくとも銅と金との合金電極上の一部に印刷し、乾燥
後、焼成温度５００℃〜７００℃で、脱バインダー、焼
成して、銅と金との合金電極と直接接続する銅電極を形
成する方法により、表面の金電極あるいは銅電極の形成
に酸素濃度６０ｐｐｍ以下の窒素雰囲気下で、脱バイン
ダー、焼成が可能である金粉末あるいは銅粉末を６０〜
９８重量パーセント含有するペースト組成物を用いても
表面電極とセラミック基板との間の接着強度の低下や表
面電極のクラックによる断線を生じない導体材料を主と
して銅で構成した優れたセラミック回路基板の製造方法
を実現できるものである。

【図面の簡単な説明】

【図１】本発明の実施例１のセラミック回路基板の製造
方法によるセラミック回路基板の要部断面図

【図２】本発明の実施例２のセラミック回路基板の製造
方法によるセラミック回路基板の要部断面図

【図３】本発明の実施例３のセラミック回路基板の製造
方法によるセラミック回路基板の要部断面図

【図４】同セラミック回路基板の製造方法による別のセ
ラミック回路基板の要部断面図

【図５】従来のセラミック回路基板の要部断面図

【図６】従来の別のセラミック回路基板の要部断面図

【図７】従来のセラミック回路基板の製造方法によるセ
ラミック回路基板の要部断面図

【符号の説明】

１ｂ，１ｃ セラミック基板 ２ 金電極 １１ 内層の銅電極（内層電極） １２ ビアの銅電極（ビア電極） １３ 銅電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 箱谷 靖彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 三浦 和裕 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (9)

【特許請求の範囲】
1. 【請求項１】セラミック基板上に金電極を形成した後、
   銅粉末を６０〜９８重量パーセント含有したペースト組
   成物を少なくとも前記金電極上の一部に印刷し、乾燥
   後、焼成温度５００℃〜７００℃で、脱バインダー、焼
   成して、前記金電極と直接接続した銅電極を形成するこ
   とを特徴としたセラミック回路基板の製造方法。
2. 【請求項２】導体材料に主として銅を用いて内層電極と
   ビア電極を形成したセラミック基板の表面に金粉末を６
   ０〜９８重量パーセント含有するペースト組成物を前記
   ビア電極と直接接続することなく印刷し、乾燥後、脱バ
   インダー、焼成して、前記セラミック基板上に金電極を
   形成した後、銅粉末を６０〜９８重量パーセント含有す
   るペースト組成物を少なくとも前記金電極上の一部に印
   刷し、乾燥後、焼成温度５００℃〜７００℃で脱バイン
   ダー、焼成して、ビア電極と前記金電極とを電気的に接
   続した銅電極を形成することを特徴としたセラミック回
   路基板の製造方法。
3. 【請求項３】セラミック基板上に金電極を形成すると
   き、酸素濃度が６０ｐｐｍ以下の窒素雰囲気下で脱バイ
   ンダーし、酸素濃度が５ｐｐｍ以下の窒素雰囲気下で焼
   成することを特徴とした請求項２記載のセラミック回路
   基板の製造方法。
4. 【請求項４】セラミック基板上に銅と金との合金電極を
   形成した後、銅粉末を６０〜９８重量パーセント含有す
   るペースト組成物を少なくとも前記合金電極上の一部に
   印刷し、乾燥後、焼成温度５００℃〜７００℃で、脱バ
   インダー、焼成して、前記合金電極と直接接続した銅電
   極を形成することを特徴としたセラミック回路基板の製
   造方法。
5. 【請求項５】導体材料に主として銅を用いて内層電極と
   ビア電極を形成したセラミック基板の表面にペースト組
   成物を前記ビア電極と直接接続することなく印刷し、乾
   燥後、脱バインダー、焼成して、前記セラミック基板上
   に銅と金との合金電極を形成した後、銅粉末を６０〜９
   ８重量パーセント含有するペースト組成物を少なくとも
   前記合金電極上の一部に印刷し、乾燥後、焼成温度５０
   ０℃〜７００℃で脱バインダー、焼成して、前記ビア電
   極と前記合金電極とを電気的に接続した銅電極を形成す
   ることを特徴としたセラミック回路基板の製造方法。
6. 【請求項６】セラミック基板上に銅と金との合金電極を
   形成するときに酸素濃度が６０ｐｐｍ以下の窒素雰囲気
   下で脱バインダーし、酸素濃度が５ｐｐｍ以下の窒素雰
   囲気下で焼成することを特徴とした請求項５記載のセラ
   ミック回路基板の製造方法。
7. 【請求項７】金電極上にバンプを介してＩＣベアチップ
   を実装し、銅電極上にハンダを介してチップ部品を実装
   することを特徴とした請求項１，２，３のいずれかに記
   載のセラミック基板の製造方法。
8. 【請求項８】銅と金との合金電極上にバンプを介してＩ
   Ｃベアチップを実装することを特徴とした請求項４記載
   のセラミック基板の製造方法。
9. 【請求項９】銅と金との合金電極上にハンダを介してチ
   ップ部品を実装することを特徴とした請求項４記載のセ
   ラミック基板の製造方法。