JPH01209735A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH01209735A
JPH01209735A JP63035910A JP3591088A JPH01209735A JP H01209735 A JPH01209735 A JP H01209735A JP 63035910 A JP63035910 A JP 63035910A JP 3591088 A JP3591088 A JP 3591088A JP H01209735 A JPH01209735 A JP H01209735A
Authority
JP
Japan
Prior art keywords
layer
solder
nickel
plating
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63035910A
Other languages
English (en)
Inventor
Yoshifumi Moriyama
森山 好文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63035910A priority Critical patent/JPH01209735A/ja
Publication of JPH01209735A publication Critical patent/JPH01209735A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路に関し、特に多層配線回路基板上
にフリップチップを搭載してなる混成集積回路に関する
〔従来の技術〕
従来、この種の混成集積回路としては、第3図に示され
るように、セラミックス基板6上にポリイミド5からな
る絶縁層とAu配線層7とによって多層配線回路基板を
形成し、所定の場所に設けられたコンタクトホール9を
介してハンダバンプ電極2による接続がなされていた。
この多層配線回路基板の配線層7としてAu、Cuなど
のハンダ濡れ性の良好な金属が使用された場合、絶縁層
となるポリイミド層5にコンタクトホール9を設けるこ
とにより、ハンダバンプ電極2のハンダ濡れ制限エリア
が形成され、容易にハンダバンプ接続がなされる。
ハンダバンプを用いた半導体素子の接続方法は、IBM
社のミラー(L、F、Miller)等により開発され
、CO3法(Controlled Co11apse
 Bonding)として広く知られている。ハンダ漬
れを防止する方法として、前述のようなハンダ濡れを制
限するため保護層を設ける方法、ハンダ濡れ性のある導
体上にドツト状のハンダ濡れ性金属を設ける方法などが
示されている。しかしながらドツト状のハンダ濡れ性金
属を設ける方法では厚膜技法による形成方法が提示され
ていたが、薄膜技法による具体的な構造と形成方法につ
いては明確にされていなかった。
〔発明が解決しようとする課題〕
上述した従来の混成集積回路は、ハンダの広がりを防止
する機能を配線層(7)を覆うポリイミド等の絶縁層(
5)のみに負わせているために、ハンダの濡れ広がりを
防止する効果が十分ではなく、初期搭載時に良好な接続
が得られたとしても、経時変化により急速に接続部が劣
化し信頼性が低下することになる。実験結果により、絶
縁層としてポリイミドを用い、配線層としてAuを用い
た場合、150℃100時間の高温放置により多量のS
nを主成分とするハンダが配線層とポリイミドの界面に
浸透しハンダ接続部の形状が著しく劣化することが知ら
れた。従って、接続部に高い信頼性を付与するためには
確実にハンダ濡れ広がりを防止する必要が生じる。
また、厚膜技法によりハンダ濡れ性のない金属上にハン
ダ濡れ性のある金属をドツト状に形成する方法は、パタ
ーン精度による制約から電極ピッチを400μm以下と
することは困難であった。
本発明の目的は、ハンダ接続部の劣化を防ぎ信頼性を向
上させると共に、薄膜技法により、微細な電極パターン
の形成を可能とした混成集積回路を提供することにある
〔課題を解決するための手段〕
本発明の構成は、多層配線回路基板上にハンダバンプ電
極を有するフリップチップ型半導体素子を搭載してなる
混成集積回路において、前記多層配線回路基板の少なく
とも最上層配線層をAlまたはAl金合金らなる層とし
、前記最上層配線層上の前記ハンダバンプ電極との接合
部分にNi層を設けたことを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の断面図である。セラミック
ス基板6上に、ポリイミド層5とアルミ配線層4とを順
次パターン化し積層してゆくことにより多層配線基板を
形成する。ここで、ポリイミド層5は、スピン塗布とア
ルカリ性液の現像などによりパターン化が可能である。
アルミ配線層4は、スパッタ法により1〜2μm厚に成
膜されたアルミ層をエツチングしてパターン化を行なう
。最上層となるアルミ層のハンダバンプ′電極2との接
続箇所にコンタクトホールを形成し、2〜3μm厚のニ
ッケル層3を形成する。このニッケルR3は、Znメツ
キを行なった後に硫酸ニッケルと次亜リン酸ナトリウム
を主成分とするニッケルメッキ液を80℃以上に加熱し
た溶液中に浸漬してZnとNiとを置換するZn置換法
などによる無電解Niメツキにより形成される。無電解
Niメツキには、Pdなとの触媒金属を用いてNi層を
成長させる方法もあるが、これらのことも加味し、最上
層となるアルミ配線層をメツキ触媒を含むアルミ合金層
とすることも可能である。
また、各アルミ配線層との密着性や、接続信頼性を高め
るために、TiやCr等との多層金属層とすることも可
能である。
第2図は本発明の第2実施例の断面図である。
図に示すように、低温焼成セラミックからなるセラミッ
クス絶縁層8と、Au配線層7とからなる多層基板上に
、アルミ配線層4を形成しハンダバンプ電極2との接合
部に前述方法によりNi層を形成する。この場合、下部
導体はAu、Cuなとアルミ以外の金属を用いる場外が
多く、A4層の下部にTi、Cr、NiCrなどの密着
層をいれる必要性が高まる。また、ハンダバンプ電極2
との接合部のみにNiメツキを行なうために、Niメツ
キに際してはメツキレジストのパターン化を行なってお
く。
〔発明の効果〕
以上説明したように本発明は、多層配線基板の少なくと
も最上層をハンダ濡れ性の低いAfまたAl!合金から
なる配線層とし、ハンダバンプ電極との接続箇所にハン
ダ濡れ性の良好なニッケル層を設けることにより、ポリ
イミド等の樹脂を用いた多層配線基板では、ハンダ染み
込み等のハンダ接続部の劣化を防ぎ、信頼性の高い接続
が得られる。また、セラミックス多層基板に本発明を適
用することにより、寸法精度の低いセラミックス焼成基
板上に寸法精度の高い配線層を付加し、微細な電極ピッ
チを有するフリップチップのセラミック多層基板上への
搭載が容易に行なえるようになる。
【図面の簡単な説明】
第1図、第2図は本発明の第1および第2の実施例を示
す断面図、第3図は従来の混成集積回路の一例を示す断
面図である。 1・・・半導体素子、2・・・ハンダバンプ電極、3・
・・ニッケル層、4・・・アルミ配線層、5・・・ポリ
イミド層、6・・・セラミックス基板、7・・・Au配
線層、8・・・セラミックス絶縁層、9・・・コンタク
トホール。

Claims (1)

    【特許請求の範囲】
  1.  多層配線回路基板上にハンダバンプ電極を有するフリ
    ップチップ型半導体素子を搭載してなる混成集積回路に
    おいて、前記多層配線回路基板の少なくとも最上層配線
    層をAlまたはAl合金からなる層とし、前記最上層配
    線層上の前記ハンダバンプ電極との接合部分にNi層を
    設けたことを特徴とする混成集積回路。
JP63035910A 1988-02-17 1988-02-17 混成集積回路 Pending JPH01209735A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63035910A JPH01209735A (ja) 1988-02-17 1988-02-17 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63035910A JPH01209735A (ja) 1988-02-17 1988-02-17 混成集積回路

Publications (1)

Publication Number Publication Date
JPH01209735A true JPH01209735A (ja) 1989-08-23

Family

ID=12455185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63035910A Pending JPH01209735A (ja) 1988-02-17 1988-02-17 混成集積回路

Country Status (1)

Country Link
JP (1) JPH01209735A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2379055A (en) * 2001-06-05 2003-02-26 Hewlett Packard Co Configuring Access to Services or a Database Using a Job Ticket
JP2004214428A (ja) * 2003-01-06 2004-07-29 Hitachi Ltd 厚膜多層配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2379055A (en) * 2001-06-05 2003-02-26 Hewlett Packard Co Configuring Access to Services or a Database Using a Job Ticket
GB2379055B (en) * 2001-06-05 2004-07-07 Hewlett Packard Co Use of a job ticket as a generic xml database
JP2004214428A (ja) * 2003-01-06 2004-07-29 Hitachi Ltd 厚膜多層配線基板

Similar Documents

Publication Publication Date Title
EP0398485B1 (en) A method of making a Flip Chip Solder bond structure for devices with gold based metallisation
US6740577B2 (en) Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
US5767010A (en) Solder bump fabrication methods and structure including a titanium barrier layer
US6268114B1 (en) Method for forming fine-pitched solder bumps
US5480835A (en) Electrical interconnect and method for forming the same
US5650595A (en) Electronic module with multiple solder dams in soldermask window
US6147413A (en) Mask repattern process
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
US5208186A (en) Process for reflow bonding of bumps in IC devices
US6756184B2 (en) Method of making tall flip chip bumps
KR20030067590A (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
JPH02246335A (ja) テープ組立体をボンドさせた半導体装置及びその製造方法
JPH02272737A (ja) 半導体の突起電極構造及び突起電極形成方法
JPH0214796B2 (ja)
JPH07297540A (ja) バンプicパッケージ用薄膜回路金属システム
JP2001156203A (ja) 半導体チップ実装用プリント配線板
US6306751B1 (en) Apparatus and method for improving ball joints in semiconductor packages
JP3015436B2 (ja) 半導体装置およびその接続方法
US20050026416A1 (en) Encapsulated pin structure for improved reliability of wafer
JPH01209735A (ja) 混成集積回路
JP3813497B2 (ja) バンプ形成方法および半導体装置の実装構造体
JPS6331138A (ja) 半導体装置の製造方法
JP3323091B2 (ja) 半導体集積回路装置及びその製造方法
JPS63168028A (ja) 微細接続構造
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法