JP2008112987A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2008112987A
JP2008112987A JP2007260364A JP2007260364A JP2008112987A JP 2008112987 A JP2008112987 A JP 2008112987A JP 2007260364 A JP2007260364 A JP 2007260364A JP 2007260364 A JP2007260364 A JP 2007260364A JP 2008112987 A JP2008112987 A JP 2008112987A
Authority
JP
Japan
Prior art keywords
conductor
interlayer insulating
wiring board
hole
ppm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007260364A
Other languages
English (en)
Inventor
Atsuhiko Sugimoto
篤彦 杉本
Hajime Saiki
一 斉木
Mikiya Sakurai
幹也 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2007260364A priority Critical patent/JP2008112987A/ja
Priority to TW96137196A priority patent/TW200826775A/zh
Publication of JP2008112987A publication Critical patent/JP2008112987A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】 スタックドビアを構成するビア導体の連続数が従来のものよりも増加しても、ビア導体の接続界面に亀裂が生じることのない、電気的信頼性の良好な配線基板を提供する。
【解決手段】 本発明の配線基板は、板状のコア材2を板厚方向に貫通する貫通孔21Hの内壁に沿って貫通導体21が形成され、その内側に穴埋め材3が充填された基板コア部CBと、基板コア部CBの主面上に導体層(M11〜M15,M21〜M25)と層状の層間絶縁材4(B11〜B14,B21〜B24)とが交互に積層され、層間絶縁材4中に導体層間の導通を図るビア導体5が埋設された配線積層部L1,L2と、を備える配線基板1Aであって、
各々の層間絶縁材4に埋設されたビア導体5が、板厚方向に4層以上連なって、貫通導体21と導通するスタックドビア5Sを形成するとともに、
層間絶縁材4は、線熱膨張係数が35ppm/K以上50ppm/K以下の樹脂材料からなることを特徴とする。
【選択図】 図1

Description

本発明は、配線基板に関する。
従来より、半導体集積回路素子(以下「ICチップ」という)が搭載される配線基板には、オーガニックパッケージ基板が用いられている。かかる配線基板は、板状のコア材を板厚方向に貫通する貫通孔の内壁に沿って貫通導体が形成され、その内側に穴埋め材が充填された基板コア部と、基板コア部の主面上に導体層と層状の層間絶縁材とが交互に積層され、層間絶縁材中に導体層間の導通を図るビア導体が埋設された配線積層部とを備える。
特開平11−103171号公報 特開2005−203764号公報
近年、配線基板には更なる高機能化が求められており、配線の高密度化や高積層化が必須となっている。例えば、ビア導体について見ると、層間絶縁材の貫通孔内に充填されたフィルドビアが板厚方向に複数連なるスタックドビアを形成することによって、省スペース化を図り、配線密度を向上させることが考えられている。また、配線の積層数を増やすことによって、更なる高機能化を図ることも考えられている。
しかしながら、配線基板では、樹脂材料からなるコア材,穴埋め材,層間絶縁材等と、金属材料からなる配線やビア導体等とが一体に形成されていることから、これらの熱膨張係数差に起因する内部応力が配線やビア導体等に集中するという問題がある。特に、かかる内部応力は、ビア導体が板厚方向に複数連なったスタックドビアに集中しやすく、また、ビア導体の連続数(すなわち、層間絶縁材の積層数)が多ければ多いほど増大しやすい傾向にあることから、従来の配線基板における層間絶縁材の積層数(例えば3層)よりも積層数を増やした配線基板を製造しようとした場合、スタックドビアを構成するビア導体の接続界面に亀裂が生じて、電気的信頼性が得られない可能性が高い。
本発明は、上記問題を鑑みて為されたものであり、スタックドビアを構成するビア導体の連続数が従来のものよりも増加しても、ビア導体の接続界面に亀裂が生じることのない、電気的信頼性の良好な配線基板を提供することを目的とする。
課題を解決するための手段及び発明の効果
上記課題を解決するため、本発明の配線基板は、
板状のコア材を板厚方向に貫通する貫通孔の内壁に沿って貫通導体が形成され、その内側に穴埋め材が充填された基板コア部と、基板コア部の主面上に導体層と層状の層間絶縁材とが交互に積層され、層間絶縁材中に導体層間の導通を図るビア導体が埋設された配線積層部と、を備える配線基板であって、
各々の層間絶縁材に埋設されたビア導体が、板厚方向に4層以上連なって、貫通導体と導通するスタックドビアを形成するとともに、
層間絶縁材,コア材,穴埋め材が以下の特徴を有する。
なお、本発明では、以下の(1)〜(3)の少なくともいずれか1つを満たせば、その効果を得ることができるが、好ましくはいずれか2つ、更に好ましくはその全てを満たしていると良い。
(1)層間絶縁材について
層間絶縁材は、線熱膨張係数が35ppm/K以上50ppm/K以下の樹脂材料にて構成することができる。層間絶縁材は、スタックドビアを取り囲んでいることから、スタックドビアに加わる応力の最も大きな要因となっている。そこで、層間絶縁材の線熱膨張係数を50ppm/K以下とすることで、4層以上に連なったスタックドビアに加わる応力を、ビア導体の接続界面に亀裂が生じない程度に低減することができ、ひいては電気的信頼性の高い配線基板を得ることができる。より好ましくは45ppm/K以下、更に好ましくは42ppm/K以下である。他方、下限は、特には限定されないが、例えば現状では35ppm/K程度が限度である。
また、上記の線熱膨張係数を実現するため、層間絶縁材は、シリカフィラーを30wt%以上50wt%以下含むエポキシ系の樹脂材料にて構成することができる。層間絶縁材の線熱膨張係数は、樹脂材料中に添加する無機フィラーの量によって調整することができる。特に、上記の線熱膨張係数を充足することに加え、層間絶縁材として必要とされる誘電特性などの他の特性も同時に充足することを考慮すると、樹脂成分にはエポキシ系樹脂を、無機フィラーにはシリカフィラーを用いることが好ましい。ここで、シリカフィラーの添加量を30wt%以上とすることで、上述の如く層間絶縁材の線熱膨張係数を十分に低減できる。好ましくは35wt%以上、更に好ましくは40wt%以上である。他方、シリカフィラーを過度に添加すると、誘電率が低下して層間絶縁材として必要とされる誘電特性を充足しなくなる惧れがあることから、50wt%以下とする。好ましくは45wt%以下である。
(2)コア材について
コア材は、線熱膨張係数が20ppm/K以上30ppm/K以下の樹脂材料にて構成することができる。コア材は、配線基板中に占める体積割合が最も大きいことから、スタックドビアに加わる応力の大きな要因となっている。そこで、コア材の線熱膨張係数を30ppm/K以下とすることで、4層以上に連なったスタックドビアに加わる応力を、ビア導体の接続界面に亀裂が生じない程度に低減することができ、ひいては電気的信頼性の高い配線基板を得ることができる。より好ましくは28ppm/K以下、更に好ましくは25ppm/K以下である。他方、下限は、特には限定されないが、例えば現状では20ppm/K程度が限度である。
上記のコア材には、ガラス繊維とともにシリカフィラーを含むエポキシ系の樹脂材料にて構成することができる。従来より、コア材には繊維強化樹脂板(例えば、ガラス繊維で強化したエポキシ樹脂からなる板)が用いられているが、上記の如く線熱膨張係数を十分に低減するには、ガラス繊維に加えて更にシリカフィラーをも含んだエポキシ系の樹脂材料をコア材として好適に利用できる。
また、上記の線熱膨張係数を実現するため、コア材は、シリカフィラーを40wt%以下含むエポキシ系の樹脂材料にて構成することができる。上記のようなコア材の線熱膨張係数は、エポキシ系樹脂中に含まれるガラス繊維およびシリカフィラーの量によって調整することができる。特に、シリカフィラーを5wt%以上、更には10wt%以上添加することで、上述の如くコア材の線熱膨張係数を十分に低減できる。他方、シリカフィラーを過度に添加すると、コア材として必要なエポキシ系樹脂の量を確保できなくなるので、40wt%以下とする。
(3)穴埋め材について
穴埋め材は、線熱膨張係数が20ppm/K以上35ppm/K以下の樹脂材料にて構成することができる。穴埋め材は、貫通導体の内側を充填するものであり、その上にある配線積層部を局所的に突き上げるように膨張することから、例えば、貫通孔の端面を覆う蓋導体上にスタックドビアが形成されている場合等において、スタックドビアに加わる応力の大きな要因となっている。そこで、穴埋め材の線熱膨張係数を35ppm/K以下とすることで、4層以上に連なったスタックドビアに加わる応力を、ビア導体の接続界面に亀裂が生じない程度に低減することができ、ひいては電気的信頼性の高い配線基板を得ることができる。より好ましくは30ppm/K以下、更に好ましくは27ppm/K以下である。他方、下限は、特には限定されないが、例えば現状では20ppm/K程度が限度である。
また、上記の線熱膨張係数を実現するため、穴埋め材は、シリカフィラーを60wt%以上80wt%以下含むエポキシ系の樹脂材料にて構成することができる。穴埋め材は、周囲を金属材料に取り囲まれることから、上述の如く特に線熱膨張係数を低減する必要があり、そのためには、シリカフィラーの添加量を60wt%以上とする必要がある。好ましくは65wt%以上、更に好ましくは70wt%以上である。他方、シリカフィラーを過度に添加すると、穴埋め材として必要なエポキシ系樹脂の量を確保できなくなるので、80wt%以下とする。
(4)相互関係について
コア材および穴埋め材は、ともに基板コア部を構成するものであるため、配線積層部内のスタックドビア等に集中する応力を可能な限り低減するべく、基板コア部の熱膨張をなるべく均一なものとすることが好ましい。すなわち、例えば、基板コア部のうち穴埋め材側が突出するように熱膨張すると、配線積層部のうち穴埋め材上の部分にあるスタックドビア等に応力が集中してしまう。そのため、コア材および穴埋め材は、その線熱膨張係数が凡そ近似していることが好ましく、具体的には、線熱膨張係数の比(コア材の線熱膨張係数(ppm/K)/穴埋め材の線熱膨張係数(ppm/K))が0.8以上1.2以下程度であることが好ましい。
層間絶縁材およびコア材は、それぞれ配線積層部および基板コア部として板厚方向に並ぶものである。ここで、基板コア部のコア材は、配線基板中に占める体積割合が最も大きいことから、熱膨張により配線積層部を突き上げる力が大きい。そのため、両者の線熱膨張係数の比(層間絶縁材の線熱膨張係数(ppm/K)/コア材の線熱膨張係数(ppm/K))を1.4以上1.9以下程度とすることにより、基板コア部の全体が突き上げる力と、配線積層部がそれに抗う力との均衡を図ることができるので好ましい。
層間絶縁材と穴埋め材は、それぞれ配線積層部および基板コア部として板厚方向に並ぶものである。ここで、基板コア部の穴埋め材は、貫通導体に周囲を取り囲まれていることから、熱膨張により配線積層部を局所的に突き上げる力が大きい。そのため、両者の線熱膨張係数の比(層間絶縁材の線熱膨張係数(ppm/K)/穴埋め材の線熱膨張係数(ppm/K))を1.4以上1.9以下程度とすることにより、基板コア部の穴埋め材が局所的に突き上げる力と、配線積層部がそれに抗う力との均衡を図ることができるので好ましい。
(5)位置関係について
スタックドビアは、貫通孔の端面を覆う蓋導体を介して貫通導体と導通するとともに、貫通孔上の中央領域に位置するように構成することが好ましい。貫通孔の端面が蓋導体で覆われている場合、蓋導体に接続する貫通導体と、その内側の穴埋め材および外側のコア材との線熱膨張係数差が大きいことから、蓋導体は、穴埋め材およびコア材の熱膨張によって、貫通導体と接続した部分付近が引き下げられ、その他の部分が押し上げられたような形状に変形してしまう。この際、蓋導体のうち引き下げられた形状となった貫通導体と接続した部分付近は、勾配が大きくなることから、この近辺に4層以上に連なったスタックドビアが接続された場合、蓋導体との接続界面に応力が集中しやすい。そこで、かかる応力が集中しやすい箇所から離れた位置にスタックドビアを形成するべく、スタックドビアを、貫通孔上の中央領域に位置するように構成することができる(図1及び図2参照)。
ここで、上方向とは、板厚方向(貫通方向)のうち基板コア部から離間する方向(配線積層部の積層方向)を意味し、貫通孔上とは、貫通孔を板厚方向に延伸した領域に含まれる位置、換言すると、基板コア部の主面に対して板厚方向に投影した場合に貫通孔の端面に含まれることになる位置を意味する。また、貫通孔上の中央領域とは、例えば、貫通孔の径(円でない場合は円相当径)の1/2程度(好ましくは1/3程度)の径を有し、貫通孔と中心を同じとする円の範囲内とすることができる。
また、スタックドビアは、貫通孔上ではない領域に位置するように構成することも好ましい。貫通孔の端面が蓋導体で覆われている場合、上述したように、蓋導体のうち貫通導体と接続した部分付近が引き下げられた形状となって、この近辺に4層以上に連なったスタックドビアが接続された場合、蓋導体との接続界面に応力が集中しやすい。そこで、かかる応力が集中しやすい箇所から離れた位置にスタックドビアを形成するべく、上記の場合とは逆に、スタックドビアを、貫通孔上ではない領域に位置するように構成することができる(図3参照)。また、このように貫通孔上ではない領域に位置する場合は、蓋導体が形成されずに、貫通孔の開口端の周囲に鍔導体が形成されている場合にも有効である(図4参照)。なお、更には、スタックドビアは、貫通孔の開口端から貫通孔の径(円でない場合は円相当径)の1/6程度(好ましくは1/5程度)離間した位置に形成されることがより好ましい。
ここで、「連なったスタックドビア」とは、例えば、層間絶縁材にフィルドビアが形成され、一層上方向の層間絶縁材にフィルドビアが形成されている場合、下層のフィルドビアの一部と上層のフィルドビアの一部とが直接接続している状態をいう。よって「4層以上に連なったスタックドビア」とは、かかる関係のフィルドビアが4層以上形成されている状態である。
また、スタックドビアは、板厚方向に複数連なるビア導体のうち、軸線を基板コア部の主面に沿ってシフトして位置するシフトビア導体を含むことが好ましい(図5参照)。4層以上に連なったスタックドビアが全て同軸に形成され、蓋導体に接続されている場合、4層以上に連なったスタックドビアと、蓋導体との接続界面にクラックが発生する場合がある。これは、スタックドビアの積層方向の熱膨張量と、層間絶縁材の積層方向の熱膨張量との差から生じる応力が、スタックドビアと、蓋導体との接続界面に集中するためである。よって、4層以上に連なったスタックドビアのうち少なくとも一つのビアをシフトさせることにより、応力を分散することができる。特に、シフトビア導体の軸線のシフト量は、自身のビア径の半分以上に設定されていることが好ましい。なお、シフトビア導体を含むスタックドビアは、見方を換えれば、板厚方向に第1軸線を有する複数の第1ビア導体(群)と、第1軸線から基板コア部の主面に沿ってシフトされた第2軸線を有する第2ビア導体(シフトビア導体)とからなると言える。その場合には、第1軸線と第2軸線との軸線間距離が、第2ビア導体(シフトビア導体)のビア径の半分以上に設定されていることが好ましい。
なお、導体層やビア導体には、金属材料として例えば銅を用いることができ、銅の線熱膨張係数は16ppm/K以上18ppm/K以下程度ある。したがって、線熱膨張係数の差に起因する内部応力の観点からすると、スタックドビアに加わる応力を低減(緩和)させるために、層間絶縁材においてもコア材や穴埋め材のように、シリカフィラー(無機フィラー)を大量に添加して線熱膨張係数を20ppm/K程度まで低減させて、両者の線熱膨張係数をほぼ等しくすることが望ましいが、シリカフィラー(無機フィラー)を過度に添加すると、上記した誘電率の低下の問題だけでなく、層間絶縁材の表面に粗面化処理を施した際に過度のシリカフィラーが脱落してしまい適正な粗度を有する表面に仕上げることが困難となる。すなわち、層間絶縁材においては、線熱膨張係数が35ppm/Kよりも下回るようにシリカフィラーを過度に添加すると粗面化処理をすることができなくなる。
ひいては、積層される導体層やビア導体などの十分な密着がとれなくなり、またビア導体(スタックドビア)の接続界面に亀裂が生じ易くなり、電気的信頼性を有する配線基板とすることができない惧れがある。すなわち、層間絶縁材においては、導体層やビア導体の線熱膨張係数(銅の線熱膨張係数)に極力近づけるとともに、粗面化処理をすることができる程度にシリカフィラーの添加量を制限して、線熱膨張係数が上記範囲となるようにすることが好適である。
また、層間絶縁材の線熱膨張係数を導体層やビア導体の線熱膨張係数に近づけるとともに、層間絶縁材の1層分の厚みを20μm以上40μm以下程度に薄く形成することにより、線熱膨張係数の差に起因する内部応力を緩和することができる。ここで、層間絶縁材の1層分の厚みとは、導体層(配線)から導体層(配線)までの距離(厚み)を意味する。
本発明の配線基板の実施形態を、図面を参照しながら説明する。図1は、本発明の第1実施形態に係る配線基板1Aの断面構造を概略的に表す図である。なお、本実施形態において基板コア部CBは、図中で上側に表れている面を第1主面MP1とし、下側に表れている面を第2主面MP2とする。配線基板1Aは、ICチップとマザーボード等の主基板との間に配置されるものであり、第1主面MP1側に形成されたPb−Sn系等の半田からなる半田バンプ7には、ICチップがフリップチップ接続され、他方、第2主面MP2側に形成されたパッド導体57には、図示しない半田ボール等が設置され、これを介して主基板が接続される。
基板コア部CBは、ガラス繊維23で強化したエポキシ系の樹脂材料からなるコア材の板(以下、コア材という)2で主に構成されている。コア材2は、ガラス繊維23の他にシリカフィラーも含んでおり(図示せず)、詳細は上述した通りである。また、コア材2には、板厚方向に貫通する貫通孔21Hが形成され、その内壁には配線積層部L1,L2間の導通を図る貫通導体21がCuメッキにより形成されている。貫通孔21Hの径は、例えば100μm以上500μm以下で構成される。また、貫通導体21の内側には、シリカフィラーを含んだエポキシ系の樹脂材料からなる穴埋め材3が充填されている。穴埋め材3の詳細は上述した通りである。
基板コア部CBの両主面MP1,MP2には、貫通孔21Hの端面(貫通導体21及び穴埋め材3の端面)を覆うCuメッキからなる蓋導体52が形成されている。蓋導体52は、後述する配線積層部L1,L2の最下層の導体層M11,M21を為す。第1主面MP1側の蓋導体52は、裏面が貫通導体21に接続されるとともに、表面が後述するスタックドビア5Sに接続されており(すなわち、最下層の樹脂絶縁層B11に埋設されたビア導体5の受け皿となっており)、両者の間の導通を仲介している。第2主面MP2側の蓋導体52は、裏面が貫通導体21に接続されるとともに、表面が最下層の樹脂絶縁層B21に埋設されたビア導体(コンフォーマルビア)5Cの受け皿となっており、両者の間の導通を仲介している。また、蓋導体52は、貫通孔21Hの端面を包含する形状、すなわち貫通孔21Hの開口周縁を覆う形状となっている。
基板コア部CBの両主面MP1,MP2上に設けられた配線積層部L1,L2は、樹脂絶縁層(B11〜B14,B21〜B24)と導体層(M11〜M15,M21〜M25)とが交互に積層された構造を有する。導体層M11〜M15,M21〜M25は、Cuメッキからなる蓋導体52やパッド導体55,56,57、配線等(図示せず)を含むものであり、その層間はビア導体5によって層間接続がなされている。ここで、パッド導体55は、導体層M12〜M14,M22〜M24において、ビア導体5の受け皿となる導体部分である。パッド導体56,57は、導体層M15,M25において、半田バンプ7や半田ボール(図示せず)を形成するためのものであり、その表面にはNi−Auメッキが施されている。
樹脂絶縁層B11〜B14,B21〜B24は、シリカフィラーを含むエポキシ系の樹脂材料である層間絶縁材4からなり、詳細は上述した通りである。樹脂絶縁層B11〜B14,B21〜B24は、導体層M11〜M15,M21〜M25間を絶縁するとともに、貫通形成されたビア孔5H内に層間接続のためのビア導体(フィルドビア)5が充填形成されている(樹脂絶縁層B21はコンフォーマルビア5C(後述))。なお、本実施形態に係る配線基板1Aでは、配線積層部L1,L2において、樹脂絶縁層B11〜B14,B21〜B24が4層積層されており(従来のものより多い)、各層の厚さが例えば20μm以上40μm以下で構成される。また、導体層M15,M25上には、同様の樹脂材料6からなるソルダーレジスト層SR1,SR2が形成され、パッド導体56,57を露出させるための開口7H,8Hが穿設されている。
また、樹脂絶縁層B11〜B14,B21〜B24の各層におけるビア導体5の径は、例えば最大径(上方向側の径)が65μm以上75μm以下、最小径(下方向側の径)が50μm以上60μm以下となるように構成されている。
第1主面MP1側の配線積層部L1では、樹脂絶縁層B11〜B14にそれぞれ埋設されたビア導体5が、板厚方向に4層連なってスタックドビア5Sを構成している。スタックドビア5Sでは、各々のビア導体5は、ほぼ同心状に連なっており、中心軸を揃える形で配列している。また、スタックドビア5Sは、貫通孔21H上のほぼ中央に位置している。このようなスタックドビア5Sは、連続数が多いほど(長さが長いほど)、根元となる蓋導体52との接続界面付近に集中する応力がより強くなる傾向にあるが、本発明では上述した層間絶縁材4,コア材2,穴埋め材3を用いていることから、ビア導体5が4層連なったスタックドビア5Sを構成しても、その応力が低減されており蓋導体52との接続界面に亀裂が生じない。
第2主面MP2側の配線積層部L2では、樹脂絶縁層B21〜B24にそれぞれ埋設されたビア導体5,5Cが、板厚方向に重ならないように互い違いに位置して配列している。これは、ビア導体5,5Cに加わる応力を分散させるためである。すなわち、第1主面MP1側の配線積層部L1では、半田バンプ7同士が近接して形成されるため(図示せず)、蓋導体52から半田バンプ7に至る経路をスタックドビア5Sにより構成して配線の高密度化を実現する必要があるが、これに対して、第2主面MP2側の配線積層部L2では、パッド導体57が大きく、蓋導体52からパッド導体57に至る経路が他の経路と近接することがないことから、配線の高密度化があまり要求されず、互い違いに位置する配列が可能となっている。また、配線積層部L2の最下層の樹脂絶縁層B21に埋設され、蓋導体52に接続されたビア導体5Cは、コンフォーマルビアにて構成されている。コンフォーマルビア5Cは、ビア孔5Hの内壁に沿ってCuメッキが形成され、その内側に樹脂絶縁層B22の層間絶縁材4が充填されたものである。コンフォーマルビア5Cは、層間絶縁材4が充填されている分、ビア孔5H内を全て充填するフィルドビア5と比べて応力に強いため、穴埋め材3からの突き上げ等によって最も応力の集中しやすい蓋導体52に接続するのに好適である。
以上の配線基板1Aは、基板コア部CBの両主面MP1,MP2上に、樹脂絶縁層(B11〜B14,SR1,B21〜B24,SR2)と、導体層(M11〜M15,M21〜M25)とを交互に積層して配線積層部L1,L2を形成することによって得ることができる。これは、公知のビルドアップ工程(セミアディティブ法,フィルム状樹脂材料のラミネート形成技術,フォトリソグラフィー技術などを組み合わせた工程)を用いることで実現できる。
また、基板コア部CBは、以下の手順により得ることができる。まず、コア材2に、ドリル加工により板厚方向に貫通する貫通孔21Hを形成し、Cuメッキ(無電解Cuメッキ後に電解Cuメッキ)を全面に施すことによって貫通孔21Hの内壁に貫通導体21を形成した後、その内側に穴埋め材3を充填する。次に、更にCuメッキを全面に施すことによって蓋導体52を形成し、その後、不要なCuメッキをエッチングにより除去する。
次に、本発明の他の実施形態について説明する。なお、以下の説明では、上述した第1実施形態の配線基板1Aと異なる部分について主に述べ、重複する部分については同番号を付して説明を省略する。
図2は、第2実施形態の配線基板1Bの断面構造を概略的に表す図である。スタックドビア5Sにおけるビア導体5の連続数は、第1実施形態のように4層に限らず、それ以上であってもよい。配線基板1Bでは、5層のビア導体5が連続したスタックドビア5Sを有している。すなわち、配線基板1Bの配線積層部L1,L2は、5層の樹脂絶縁層B11〜B15,B21〜B25を有しており、配線積層部L1では、各層に埋設されたビア導体5が5層連なってスタックドビア5Sを形成している。本発明では上述した層間絶縁材4,コア材2,穴埋め材3を用いていることから、ビア導体5が5層連なったスタックドビア5Sを構成しても、その応力が低減されており蓋導体52との接続界面に亀裂が生じない。また、同様にして、樹脂絶縁層の層数を増やして、ビア導体5が6層(更には7層)連続したスタックドビア5Sを形成することもできる。
図3は、第3実施形態の配線基板1Cの断面構造を概略的に表す図である。スタックドビア5Sは、貫通孔21H上ではない領域に位置するように構成されている。すなわち、スタックドビア5Sは、蓋導体52のうち貫通孔21Hの開口周縁を覆う部分に接続されており、下側にコア材2があって穴埋め材3からの突き上げの影響を受けない位置に存在する。また、スタックドビア5Sの位置は、貫通孔21Hの開口端から貫通孔21Hの径の1/6程度(好ましくは1/5程度)離間していることが好ましい。これにより、蓋導体52の変形によってスタックドビア5Sの接続界面付近に加わる応力を十分に低減できる。
図4は、第4実施形態の配線基板1Dの断面構造を概略的に表す図である。配線基板1Dは、蓋導体52を有しておらず、貫通孔21Hの開口周縁を覆う鍔導体53を有する。鍔導体53は、貫通導体21と一体に形成されている。配線基板1Dは、蓋導体52を有さない分、上記実施形態の配線基板1A〜1Cと比べて製造工程が少なくて済む。スタックドビア5Sは、鍔導体53に接続されているため、貫通孔21H上ではない領域に位置するように構成されている。また、上記第3実施形態の配線基板1Cと同様に、スタックドビア5Sの位置は、貫通孔21Hの開口端から貫通孔21Hの径の1/6程度(好ましくは1/5程度)離間していることが好ましい。
図5は、第5実施形態の配線基板1Eの断面構造を概略的に表す図である。スタックドビア5Sは、複数のビア導体5がほぼ同心状に連なり中心軸を揃える形で配列されるなかで、その中心軸(軸線)を基板コア部CBの主面に沿ってシフトして位置するビア導体(シフトビア導体)5iを含むように構成されている。すなわち、樹脂絶縁層B11に埋設されたビア導体5iが他の樹脂絶縁層B12〜B14の各層に埋設されたビア導体5が有する中心軸(軸線)と異なる中心軸を有して形成されている。本発明では上述した層間絶縁材4,コア材2,穴埋め材3を用いており、さらに少なくとも一つのシフトビア導体5iを含み構成されているので、その応力が分散されており蓋導体52との接続界面に亀裂が生じない。また、シフトビア導体5iのシフト量は、自身のビア径の半分以上であることが好ましい。これにより、配線の高密度化を実現するとともに、蓋導体52の変形によってスタックドビア5Sの接続界面付近に加わる応力を十分に低減できる。また同様にして、上記実施形態の配線基板1A〜1Dにおける各諸条件下(層数、蓋導体の有無、貫通孔21Hに対する位置)においても好適に採用することができる。なお、第5実施形態として、シフトビア導体5iを樹脂絶縁層B11に形成したが、樹脂絶縁層B12〜B14のいずれかでもよい。
以上、本発明の実施形態について説明したが、本発明はこれらの形式に限定されるものではなく、これらに具現された発明と同一性の範囲内において適宜変更して実施し得る。
以下、本発明の効果を確認するために行った試験について説明する。
(実施例)
上述の要件を満たすコア材,穴埋め材,層間絶縁材を用いて配線基板を作製し、それを実施例とした。具体的には、次の材料を使用した。
・コア材:日立社製E679F
(エポキシ系樹脂,CTE:25ppm/K,シリカフィラー量:40wt%)
・穴埋め材:エポキシ樹脂、硬化剤及びフィラーを混合し、3本ロールミルを用いて混練して、充填材である貫通孔充填用ペーストを調製した。具体的には、エポキシ樹脂として、ビスフェノールF型エポキシ樹脂を63重量部、アミノフェノール型エポキシ樹脂を33重量部、硬化剤として、ジシアンジアミド系硬化剤4重量部を混合し、フィラーとして、平均粒径6μm、最大粒径24μmに分級したシリカ粉末220重量部を混合した。少量の触媒核、増粘剤、消泡剤を添加した。
(エポキシ系樹脂,CTE:26ppm/K,シリカフィラー量:70wt%)
・層間絶縁材:味の素社製ABF−GX13
(エポキシ系樹脂,CTE:41ppm/K,シリカフィラー量42wt%)
また、樹脂絶縁層(層間絶縁材)は4層積層し、各層に埋設したビア導体により4層連なったスタックドビアを形成した。樹脂絶縁層の厚さは40μm,ビア導体の径は65μm,貫通孔の径は300μmとした。
(比較例)
従来のコア材,穴埋め材,層間絶縁材を用いて配線基板を作製し、それを比較例とした。具体的には、次の材料を使用した。
・コア材:松下電工社製R−1515T
(エポキシ系樹脂,CTE:46ppm/K)
・穴埋め材:太陽インキ社製THP−100DX1
(エポキシ系樹脂,CTE:32ppm/K,シリカフィラー量50wt%)
・層間絶縁材:味の素社製ABF−GX3
(エポキシ系樹脂,CTE:55ppm/K)
なお、その他の構成は上記実施例と同様である。
本発明における穴埋め材、層間絶縁材の硬化体の平均熱膨張係数は、下記のような方法により測定可能である。まず、上述した方法によって穴埋め材、層間絶縁材からφ5mm×20mmの円柱状試験片を作製し、これを試料として用いてTMA法による測定を行う。ここにいう「TMA」とは、熱機械分析をいい、例えばJIS−K7197(プラスチックの熱機械分析による線膨張率試験方法)に規定されるものをいう。そして、スパン20mmにて試験片の厚さ方向に約1gの圧縮荷重を加えた状態で、−55℃まで冷却し、10℃/分の昇温速度で215℃まで加熱する。このとき、−55℃,25℃,125℃での試料の長さを測定し、得られた測定結果を式2に代入して平均熱膨張係数の値(ppm/K)を計算する。なお、コア材について平均熱膨張係数を測定する場合には、貫通孔形成前のコア材を適宜カットして試験片とすればよい。
α={(L125−L-55)/(L25×(125−(−55)))} ・・・式2
α:平均熱膨張係数(ppm/K)
L125:125℃における試料の長さ(mm)
L-55:−55℃における試料の長さ(mm)
L25:室温(25℃)における試料の長さ(mm)
(1)信頼性試験
実施例および比較例の配線基板について、JEDEC規格に基づいて以下の試験を行った。ここで、T/S(Thermal shock)とは液槽式冷熱衝撃試験をいい、さらし時間は30分に設定されている。また、T/C(Thermal cycle)とは気槽式冷熱衝撃試験をいい、さらし時間は5分に設定されている。そして、各冷熱衝撃試験において、コンディションAの場合は0℃〜100℃、コンディションBの場合は−55℃〜125℃の範囲で試験を行った。なお、試験には、実施例および比較例ともにスタックドビアが貫通孔上の中央に位置したものを用いた(図1参照)。
・T/S−B(Thermal shock-コンディションB):1000サイクル(−55℃〜125℃)
・T/C−B(Thermal cycle-コンディションB):500サイクル,1000サイクル(−55℃〜125℃)
・T/C−A(Thermal cycle-コンディションA):3000サイクル(0℃〜100℃)
・HAST(Highly Accelerated Temperature and Humidity Stress Test):135℃,85%RH,96時間
以上の試験後、スタックドビアにおける亀裂の有無を電子顕微鏡により観察した。観察は、それぞれ5個のスタックドビアに対して行い、1個でも亀裂が見つかったものを「亀裂有り」とし、亀裂が全く見つからなかったものを「亀裂なし」とした。図6に結果を示す。
これによると、実施例では、いずれの試験後もスタックドビアに亀裂が生じなかったのに対して、比較例では、T/S−B,T/C−A試験の後にスタックドビアに亀裂が生じた。すなわち、実施例では、上述の要件を満たすコア材,穴埋め材,層間絶縁材を用いることによって、スタックドビアに集中する応力を低減できていることがわかる。
(2)位置依存性
実施例および比較例の配線基板を、図7に示すようにスタックドビアの位置を変えたものを5種類ずつ(各100個)用意し、T/S−B試験を所定サイクル(100サイクル,500サイクル,1000サイクル)行った後に、スタックドビアにおける亀裂の有無を電子顕微鏡により観察した。観察は、1個でも亀裂が見つかったものを「亀裂有り」とし、亀裂が全く見つからなかったものを「亀裂なし」とした。図8に結果を示す。
これによると、実施例では、いずれの位置(Type A〜E)のスタックドビアに亀裂が生じなかった。すなわち、応力集中の少ない貫通孔上の中央(Type A),貫通孔上の外(Type E:開口端から90μm程度外)で亀裂が生じなかったのみならず、応力集中しやすい貫通導体上の近辺(Type B〜D)においても亀裂が生じなかった。これに対して、比較例では、100サイクル後は亀裂が生じなかったものの、500,1000サイクル後では、いずれの位置(Type A〜E)のスタックドビアにも亀裂が生じた。すなわち、実施例では、上述の要件を満たすコア材,穴埋め材,層間絶縁材を用いることによって、スタックドビアに集中する応力を低減できていることがわかる。
次に、比較例に係る配線基板について、コア材の直上からスタックドビアが何層まで連なって形成可能であるか調査するために、積層数(3層から6層まで)に応じて貫通孔の中央上と貫通孔の端上、及び1層目にシフトビア導体を形成したものについて試験を行った(T/S:100サイクル,500サイクル)。
以上の試験後、スタックドビアにおけるR−shift、亀裂(クラック)、ビアポップの有無を電子顕微鏡により観察した。R−shiftは、抵抗変化率を意味し、TS−C(昇温―冷却の温度サイクル)処理前後での抵抗変化率によってスタックドビアにクラック、デラミが発生しているか否かを確認する方法である。抵抗変化率が10%以上の場合には発生とする。また、ビア−パッド導体のビア接続強度を検査するために、細い針でビアの底を突いてビアが剥がれるか否か(ビアポップ)を調査する。図9に結果、図10に図9の結果をまとめた図(表)を示す。
これによると、1層目にシフトビア導体を形成すると3層連なったスタックドビアまで形成可能であった。すなわち、シフトビア導体を形成しない場合には、3層においても位置的な制約(貫通孔の中央上にのみスタックドビアを形成することができる。)が必要となってくる。そして、4層以上連なったスタックドビアは、どのような位置及び構造であっても信頼性に対するリスクが高いことが分かった。
さらに、再度本発明の効果を確認するために、上述の要件を満たすコア材、穴埋め材、層間絶縁材を用いて図11に示すようにスタックドビアの位置を変えた配線基板を作成し、信頼性試験を行った。図12に結果を示す。なお、具体的には、次の材料を使用した。
・コア材:日立社製FR−5(E679F)
(エポキシ系樹脂,CTE:26ppm/K,シリカフィラー量:35wt%)
・穴埋め材:太陽インキ社製THP−100DX1
(エポキシ系樹脂,CTE:32ppm/K,シリカフィラー量:50wt%)
・層間絶縁材:味の素社製ABF−GXcode13
(エポキシ系樹脂,CTE:39ppm/K,シリカフィラー量40wt%)
また、樹脂絶縁層(層間絶縁材)は4層積層し、各層に埋設したビア導体により4層連なったスタックドビアを形成した。樹脂絶縁層の厚さは30μm、ビア導体の径は75μm(Top)/60μm(Bottom)又は65μm(Top)/50μm(Bottom)、貫通孔の径は300μmとした。
これによると、ビア径を65μm(Top)で形成したDesignIにおけるT/S−B試験(1000サイクル)及びDesignIIにおけるT/C−B試験(1000サイクル)で僅かにスタックドビアに亀裂が生じてしまっていたが、ビア径を75μm(Top)で形成したものにはスタックドビアに亀裂が生じたものは存在せず(特に応力が集中し易い貫通孔の端上においても亀裂が生じていない)、上述の要件を満たすコア材、穴埋め材、層間絶縁材を用いることによって、スタックドビアに集中する応力を低減できていることがわかる。
本発明の第1実施形態に係る配線基板の断面構造を概略的に表す図。 本発明の第2実施形態に係る配線基板の断面構造を概略的に表す図。 本発明の第3実施形態に係る配線基板の断面構造を概略的に表す図。 本発明の第4実施形態に係る配線基板の断面構造を概略的に表す図。 本発明の第5実施形態に係る配線基板の断面構造を概略的に表す図。 信頼性試験の結果を示す図。 スタックドビアの位置バリエーションを示す図。 熱サイクル試験の結果を示す図。 比較例の積層数に応じた信頼性試験の結果を示す表。 図9の結果をまとめた表。 スタックドビアの位置バリエーションを示す別の図。 熱サイクル試験の結果を示す別の図。
符号の説明
1A〜1E 配線基板
CB 基板コア部
2 コア材
21 貫通導体
21H 貫通孔
23 ガラス繊維
3 穴埋め材
4 層間絶縁材
52 蓋導体
5 ビア導体(フィルドビア)
5C ビア導体(コンフォーマルビア)
5i シフトビア導体
5S スタックドビア
B 樹脂絶縁層
M 導体層
L 配線積層部

Claims (11)

  1. 板状のコア材を板厚方向に貫通する貫通孔の内壁に沿って貫通導体が形成され、その内側に穴埋め材が充填された基板コア部と、前記基板コア部の主面上に導体層と層状の層間絶縁材とが積層され、前記層間絶縁材中に前記導体層間の導通を図るビア導体が埋設された配線積層部と、を備える配線基板であって、
    各々の前記層間絶縁材に埋設された前記ビア導体が、板厚方向に4層以上連なって、前記貫通導体と導通するスタックドビアを形成するとともに、
    前記層間絶縁材は、線熱膨張係数が35ppm/K以上50ppm/K以下の樹脂材料からなることを特徴とする配線基板。
  2. 板状のコア材を板厚方向に貫通する貫通孔の内壁に沿って貫通導体が形成され、その内側に穴埋め材が充填された基板コア部と、前記基板コア部の主面上に導体層と層状の層間絶縁材とが積層され、前記層間絶縁材中に前記導体層間の導通を図るビア導体が埋設された配線積層部と、を備える配線基板であって、
    各々の前記層間絶縁材に埋設された前記ビア導体が、板厚方向に4層以上連なって、前記貫通導体と導通するスタックドビアを形成するとともに、
    前記コア材は、線熱膨張係数が20ppm/K以上30ppm/K以下の樹脂材料からなり、
    前記穴埋め材は、線熱膨張係数が20ppm/K以上35ppm/K以下の樹脂材料からなることを特徴とする配線基板。
  3. 前記コア材及び前記穴埋め材は、エポキシ系の樹脂材料を含む請求項1または請求項2に記載の配線基板。
  4. 板状のコア材を板厚方向に貫通する貫通孔の内壁に沿って貫通導体が形成され、その内側に穴埋め材が充填された基板コア部と、前記基板コア部の主面上に導体層と層状の層間絶縁材とが積層され、前記層間絶縁材中に前記導体層間の導通を図るビア導体が埋設された配線積層部と、を備える配線基板であって、
    各々の前記層間絶縁材に埋設された前記ビア導体が、板厚方向に4層以上連なって、前記貫通導体と導通するスタックドビアを形成するとともに、
    前記コア材は、ガラス繊維とともにシリカフィラーを含むエポキシ系の樹脂材料からなり、
    前記穴埋め材は、シリカフィラーを含むエポキシ系の樹脂材料からなることを特徴とする配線基板。
  5. 前記層間絶縁材は、線熱膨張係数が35ppm/K以上50ppm/K以下の樹脂材料からなる請求項2ないし4のいずれか1項に記載の配線基板。
  6. 前記コア材は、シリカフィラーを40wt%以下含むエポキシ系の樹脂材料からなる請求項1ないし5のいずれか1項に記載の配線基板。
  7. 前記穴埋め材は、シリカフィラーを60wt%以上80wt%以下含むエポキシ系の樹脂材料からなる請求項1ないし6のいずれか1項に記載の配線基板。
  8. 前記層間絶縁材は、シリカフィラーを30wt%以上50wt%以下含むエポキシ系の樹脂材料からなる請求項1ないし7のいずれか1項に記載の配線基板。
  9. 前記スタックドビアは、貫通孔の端面を覆う蓋導体を介して貫通導体と導通することを特徴とする請求項1ないし8のいずれか1項に記載の配線基板。
  10. 前記スタックドビアは、前記板厚方向に複数連なる前記ビア導体のうち、軸線を前記基板コア部の主面に沿ってシフトして位置するシフトビア導体を含む請求項1ないし9のいずれか1項に記載の配線基板。
  11. 前記シフトビア導体の軸線のシフト量は、自身のビア径の半分以上に設定されている請求項10に記載の配線基板。
JP2007260364A 2006-10-04 2007-10-03 配線基板 Pending JP2008112987A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007260364A JP2008112987A (ja) 2006-10-04 2007-10-03 配線基板
TW96137196A TW200826775A (en) 2006-10-04 2007-10-04 Wiring board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006272820 2006-10-04
JP2007260364A JP2008112987A (ja) 2006-10-04 2007-10-03 配線基板

Publications (1)

Publication Number Publication Date
JP2008112987A true JP2008112987A (ja) 2008-05-15

Family

ID=39445317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007260364A Pending JP2008112987A (ja) 2006-10-04 2007-10-03 配線基板

Country Status (2)

Country Link
JP (1) JP2008112987A (ja)
TW (1) TW200826775A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408549B1 (ko) 2011-09-28 2014-06-17 이비덴 가부시키가이샤 프린트 배선판
KR101431981B1 (ko) 2012-07-10 2014-08-20 이비덴 가부시키가이샤 프린트 배선판
KR101470881B1 (ko) * 2012-06-14 2014-12-09 액세스 어드밴스드 칩 캐리어즈 앤드 이-서브스트레이트 솔루션즈 일체식 금속 코어를 갖는 다층 전자 구조체
JP2015041773A (ja) * 2013-08-22 2015-03-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. インターポーザ基板およびその製造方法
US9622347B2 (en) 2014-02-05 2017-04-11 Shinko Electric Industries Co., Ltd. Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
JP2018024916A (ja) * 2016-08-10 2018-02-15 上村工業株式会社 還元処理と同時に用いられる無電解めっき用前処理液、およびプリント配線基板の製造方法
CN115942651A (zh) * 2023-01-10 2023-04-07 浙江万正电子科技股份有限公司 一种多层超厚铜两阶埋盲孔电路板的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198650A (ja) * 2000-12-26 2002-07-12 Ngk Spark Plug Co Ltd 多層配線基板とその製造方法
JP2002359469A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
JP2003023252A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2003023253A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2005159268A (ja) * 2003-10-29 2005-06-16 Kyocera Corp 配線基板及びその製造方法
JP2005203764A (ja) * 2003-12-16 2005-07-28 Ngk Spark Plug Co Ltd 多層配線基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198650A (ja) * 2000-12-26 2002-07-12 Ngk Spark Plug Co Ltd 多層配線基板とその製造方法
JP2002359469A (ja) * 2001-05-31 2002-12-13 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
JP2003023252A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2003023253A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2005159268A (ja) * 2003-10-29 2005-06-16 Kyocera Corp 配線基板及びその製造方法
JP2005203764A (ja) * 2003-12-16 2005-07-28 Ngk Spark Plug Co Ltd 多層配線基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408549B1 (ko) 2011-09-28 2014-06-17 이비덴 가부시키가이샤 프린트 배선판
KR101470881B1 (ko) * 2012-06-14 2014-12-09 액세스 어드밴스드 칩 캐리어즈 앤드 이-서브스트레이트 솔루션즈 일체식 금속 코어를 갖는 다층 전자 구조체
KR101431981B1 (ko) 2012-07-10 2014-08-20 이비덴 가부시키가이샤 프린트 배선판
JP2015041773A (ja) * 2013-08-22 2015-03-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. インターポーザ基板およびその製造方法
US9622347B2 (en) 2014-02-05 2017-04-11 Shinko Electric Industries Co., Ltd. Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
JP2018024916A (ja) * 2016-08-10 2018-02-15 上村工業株式会社 還元処理と同時に用いられる無電解めっき用前処理液、およびプリント配線基板の製造方法
US10927463B2 (en) 2016-08-10 2021-02-23 C. Uyemura & Co., Ltd. Pretreating liquid for electroless plating to be used during reduction treatment, and process for producing printed wiring board
CN115942651A (zh) * 2023-01-10 2023-04-07 浙江万正电子科技股份有限公司 一种多层超厚铜两阶埋盲孔电路板的制作方法

Also Published As

Publication number Publication date
TW200826775A (en) 2008-06-16

Similar Documents

Publication Publication Date Title
KR101421722B1 (ko) 배선기판
US8299366B2 (en) Wiring board and method for manufacturing the same
US9578755B2 (en) Printed wiring board having buildup layers and multilayer core substrate with double-sided board
US9232657B2 (en) Wiring substrate and manufacturing method of wiring substrate
US9456492B2 (en) Printed circuit board with warpage prevention layer
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP5122932B2 (ja) 多層配線基板
US9578745B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2008112987A (ja) 配線基板
JP2016096262A (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
US20130215586A1 (en) Wiring substrate
KR20130139601A (ko) 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법
US9622347B2 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
US20120199386A1 (en) Multilayer printed wiring board
TWI600350B (zh) Multilayer wiring board
US20140360760A1 (en) Wiring substrate and manufacturing method of wiring substrate
JP2017152536A (ja) プリント配線板及びその製造方法
JP2013138115A (ja) 支持体を有するパッケージ基板及びその製造方法、並びに支持体を有するパッケージ構造及びその製造方法
JP2016111297A (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI237375B (en) Wiring substrate
JP4567647B2 (ja) 多層樹脂配線基板
KR101158213B1 (ko) 전자부품 내장형 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080314

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20101022

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110711