KR101421722B1 - 배선기판 - Google Patents

배선기판 Download PDF

Info

Publication number
KR101421722B1
KR101421722B1 KR1020070099947A KR20070099947A KR101421722B1 KR 101421722 B1 KR101421722 B1 KR 101421722B1 KR 1020070099947 A KR1020070099947 A KR 1020070099947A KR 20070099947 A KR20070099947 A KR 20070099947A KR 101421722 B1 KR101421722 B1 KR 101421722B1
Authority
KR
South Korea
Prior art keywords
conductor
interlayer insulating
insulating material
conductors
main surface
Prior art date
Application number
KR1020070099947A
Other languages
English (en)
Other versions
KR20080031656A (ko
Inventor
하지메 사이키
미키야 사쿠라이
아츠히코 스기모토
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20080031656A publication Critical patent/KR20080031656A/ko
Application granted granted Critical
Publication of KR101421722B1 publication Critical patent/KR101421722B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(과제) 스택어드 비아를 구성하는 비아 도체의 연속수가 종래의 것보다도 증가하더라도 비아 도체의 접속경계에 균열이 생기는 일이 없는 전기적 신뢰성이 양호한 배선기판을 제공한다.
(해결수단) 본 발명의 배선기판은, 판상의 코어재(2)를 두께방향으로 관통하는 관통구멍(21H)의 내벽을 따라서 관통 도체(21)가 형성되고, 그 내측에 충전재(3)가 충전된 기판 코어부(CB)와, 기판 코어부(CB)의 주면(主面) 상에 도체층(M11∼M15,M21∼M25)과 층상의 층간 절연재(4)가 적층되고, 층간 절연재(4) 중에 도체층간의 통전을 도모하는 비아 도체(5)가 매설된 배선 적층부(L1,L2)를 구비하는 배선기판(1A)에 있어서, 각각의 층간 절연재(4)에 매설된 비아 도체(5)가 두께방향으로 4층 이상 연속하여 관통 도체(21)와 도통하는 스택어드 비아(5S)를 형성함과 아울러, 층간 절연재(4)는 선열팽창계수가 35ppm/K 이상 50ppm/K 이하의 수지재료로 이루어지는 것을 특징으로 한다.

Description

배선기판{Wiring Board}
본 발명은 배선기판에 관한 것이다.
종래부터, 반도체 집적회로소자(이하 "IC칩"이라 한다)가 탑재되는 배선기판에는 오르가닉 패키지 기판이 사용되고 있다. 이러한 배선기판은, 판상의 코어재를 두께방향으로 관통하는 관통구멍의 내벽을 따라서 관통 도체가 형성되고, 그 내측에 충전재가 충전된 기판 코어부와, 기판 코어부의 주면(主面) 상에 도체층과 층상(層狀)의 층간 절연재가 교호로 적층되고, 층간 절연재 중에 도체층간의 도통을 도모하는 비아 도체가 매설된 배선 적층부를 구비하고 있다.
특허문헌 1 : 일본국 공개특허 평11-103171호 공보
특허문헌 2 : 일본국 공개특허 2005-203764호 공보
최근, 배선기판에는 한층 더 고기능화가 요구되고 있으며, 배선의 고밀도화나 고적층화가 필수로 되어 있다. 예를 들면, 비아 도체에 대해서 살펴보면, 층간 절연재의 관통구멍 내에 충전된 필드 비아(filled Via)가 두께방향으로 복수개 연속하는 스택어드 비아(stacked Via)를 형성함에 의해서 성스페이스화를 도모하여 배선 밀도를 향상시키는 것이 고려되고 있다. 또, 배선의 적층수를 늘림에 의해서 한층 더 고기능화를 도모하는 것도 고려되고 있다.
그러나, 배선기판에서는 수지재료로 이루어지는 코어재, 충전재, 층간 절연재 등과 금속재료로 이루어지는 배선이나 비아 도체 등이 일체로 형성되어 있는 것이므로, 이것들의 열팽창계수의 차이에 기인하는 내부 응력이 배선이나 비아 도체 등에 집중된다는 문제가 있다. 특히, 이러한 내부 응력은 비아 도체가 두께방향으로 복수개 연속한 스택어드 비아에 집중되기 쉽고, 또 비아 도체의 연속수(즉, 층간 절연재의 적층수)가 많으면 많을수록 증대하기 쉬운 경향에 있는 것이므로, 종래의 배선기판에 있어서의 층간 절연재의 적층수(예를 들면, 3층)보다도 적층수를 늘린 배선기판을 제조하려고 한 경우, 스택어드 비아를 구성하는 비아 도체의 접속계면(接續界面)에 균열이 생겨 전기적 신뢰성이 얻어지지 않을 가능성이 높다.
본 발명은 상기한 문제를 감안하여 이루어진 것으로서, 스택어드 비아를 구성하는 비아 도체의 연속수가 종래의 것보다도 증가하더라도 비아 도체의 접속계면에 균열이 생기는 일이 없는 전기적 신뢰성이 양호한 배선기판을 제공하는 것을 목 적으로 한다.
상기한 과제를 해결하기 위해서, 본 발명의 배선기판은,
판상의 코어재를 두께방향으로 관통하는 관통구멍의 내벽을 따라서 관통 도체가 형성되고, 그 내측에 충전재가 충전된 기판 코어부와, 기판 코어부의 주면 상에 도체층과 층상의 층간 절연재가 적층되고, 층간 절연재 중에 도체층간의 도통을 도모하는 비아 도체가 매설된 배선 적층부를 구비하는 배선기판으로서,
각각의 층간 절연재에 매설된 비아 도체가 두께방향으로 4층 이상 연속하여 관통 도체와 도통하는 스택어드 비아를 형성함과 아울러,
층간 절연재, 코어재, 충전재가 이하의 특징을 가진다.
또한, 본 발명에서는 이하의 (1)∼(3) 중 적어도 어느 1개를 충족시키면 그 효과를 얻을 수 있는데, 바람직하게는 어느 2개, 더욱 바람직하게는 그 모두를 충족시키고 있으면 좋다.
(1) 층간 절연재에 대해서
층간 절연재는 선열팽창계수가 35ppm/K 이상 50ppm/K 이하의 수지재료로 구성할 수 있다. 층간 절연재는 스택어드 비아를 둘러싸고 있는 것이므로, 스택어드 비아에 가해지는 응력의 가장 큰 요인이 되고 있다. 그래서, 층간 절연재의 선열팽창계수를 50ppm/K 이하로 함으로써, 4층 이상으로 연속한 스택어드 비아에 가해지는 응력을 비아 도체의 접속계면에 균열이 생기지 않을 정도로 저감시킬 수 있고, 더 나아가서는 전기적 신뢰성이 높은 배선기판을 얻을 수 있다. 더 바람직하게는 45ppm/K 이하, 더욱 바람직하게는 42ppm/K 이하이다. 한편, 하한은 특히 한정되는 것은 아니지만, 예를 들면 현상에서는 35ppm/K 정도가 한도이다.
또, 상기한 선열팽창계수를 실현하기 위해서, 층간 절연재는 실리카 필러를 30wt% 이상 50wt% 이하 포함하는 에폭시계의 수지재료로 구성할 수 있다. 층간 절연재의 선열팽창계수는 수지재료 중에 첨가하는 무기 필러의 양에 의해서 조정할 수 있다. 특히, 상기한 선열팽창계수를 충족시키는 것에 부가하여, 층간 절연재로서 필요로 하는 유전특성 등의 다른 특성도 동시에 충족시키는 것을 고려하면, 수지성분에는 에폭시계 수지를, 무기 필러에는 실리카 필러를 사용하는 것이 바람직하다. 여기서, 실리카 필러의 첨가량을 30wt% 이상으로 함으로써, 상술한 바와 같이 층간 절연재의 선열팽창계수를 충분히 저감시킬 수 있다. 바람직하게는 35wt% 이상, 더욱 바람직하게는 40wt% 이상이다. 한편, 실리카 필러를 과도하게 첨가하면, 유전율이 저하되어 층간 절연재로서 필요로 하는 유전특성을 충족시킬 수 없게 될 우려가 있는 것이므로, 50wt% 이하로 한다. 바람직하게는 45wt% 이하이다.
(2) 코어재에 대해서
코어재는 선열팽창계수가 20ppm/K 이상 30ppm/K 이하의 수지재료로 구성할 수 있다. 코어재는 배선기판 중에 차지하는 체적비율이 가장 큰 것이므로, 스택어드 비아에 가해지는 응력의 큰 요인이 되고 있다. 그래서, 코어재의 선열팽창계수를 30ppm/K 이하로 함으로써, 4층 이상으로 연속한 스택어드 비아에 가해지는 응력을 비아 도체의 접속계면에 균열이 생기지 않을 정도로 저감시킬 수 있고, 더 나아가서는 전기적 신뢰성이 높은 배선기판을 얻을 수 있다. 더 바람직하게는 28ppm/K 이하, 더욱 바람직하게는 25ppm/K 이하이다. 한편, 하한은 특히 한정되는 것은 아니지만, 예를 들면 현상에서는 20ppm/K 정도가 한도이다.
상기한 코어재는 유리섬유와 함께 실리카 필러를 포함하는 에폭시계의 수지재료로 구성할 수 있다. 종래에는 코어재로서 섬유강화수지판(예를 들면, 유리섬유로 강화한 에폭시수지로 이루어지는 판)이 사용되고 있는데, 상기한 바와 같이 선열팽창계수를 충분히 저감시키기 위해서는 유리섬유에 부가하여 실리카 필러도 더 포함한 에폭시계의 수지재료를 코어재로서 매우 적합하게 이용할 수 있다.
또, 상기한 선열팽창계수를 실현하기 위해서, 코어재는 실리카 필러를 40wt% 이하 포함하는 에폭시계의 수지재료로 구성할 수 있다. 상기한 바와 같은 코어재의 선열팽창계수는 에폭시계 수지 중에 포함되는 유리섬유 및 실리카 필러의 양에 의해서 조정할 수 있다. 특히, 실리카 필러를 5wt% 이상, 바람직하게는 10wt% 이상 첨가함으로써 상술한 바와 같이 코어재의 선열팽창계수를 충분히 저감시킬 수 있다. 한편, 실리카 필러를 과도하게 첨가하면, 코어재로서 필요한 에폭시계 수지의 양을 확보할 수 없게 되기 때문에 40wt% 이하로 한다.
(3) 충전재(filler)에 대해서
충전재는 선열팽창계수가 20ppm/K 이상 35ppm/K 이하의 수지재료로 구성할 수 있다. 충전재는 관통 도체의 내측을 충전하는 것으로, 그 위에 있는 배선 적층부를 국부적으로 밀어 올리도록(이하, 이것을 '융기'라고도 한다) 팽창하는 것이므로, 예를 들면, 관통구멍의 단면을 덮는 덮개 도체(lid conductor) 상에 스택어드 비아가 형성되어 있는 경우 등에 있어서, 스택어드 비아에 가해지는 응력의 큰 요인이 되고 있다. 그래서, 충전재의 선열팽창계수를 35ppm/K 이하로 함으로써 4층 이상으로 연속한 스택어드 비아에 가해지는 응력을 비아 도체의 접속계면에 균열이 생기지 않을 정도로 저감시킬 수 있고, 더 나아가서는 전기적 신뢰성이 높은 배선기판을 얻을 수 있다. 더 바람직하게는 30ppm/K 이하, 더욱 바람직하게는 27ppm/K 이하이다. 한편, 하한은 특히 한정되는 것은 아니지만, 예를 들면 현상에서는 20ppm/K 정도가 한도이다.
또, 상기한 선열팽창계수를 실현하기 위해서, 충전재는 실리카 필러를 60wt% 이상 80wt% 이하 포함하는 에폭시계의 수지재료로 구성할 수 있다. 충전재는 그 주위가 금속재료에 의해서 둘러싸이는 것이므로, 상술한 바와 같이 특히 선열팽창계수를 저감시킬 필요가 있으며, 이와 같이 하기 위해서는 실리카 필러의 첨가량을 60wt% 이상으로 할 필요가 있다. 바람직하게는 65wt% 이상, 더욱 바람직하게는 70wt% 이상이다. 한편, 실리카 필러를 과도하게 첨가하면, 충전재로서 필요한 에폭시계 수지의 양을 확보할 수 없게 되기 때문에 80wt% 이하로 한다.
(4) 상호관계에 대해서
코어재 및 충전재는 모두 기판 코어부를 구성하는 것이기 때문에, 배선 적층부 내의 스택어드 비아 등에 집중되는 응력을 가능한 한 저감시키기 위해서 기판 코어부의 열팽창을 가능한 한 균일한 것으로 하는 것이 바람직하다. 즉, 예를 들면, 기판 코어부에 있어서의 충전재 측이 돌출되도록 열팽창하면, 배선 적층부에 있어서의 충전재 상의 부분에 있는 스택어드 비아 등에 응력이 집중되게 된다. 따라서, 코어재 및 충전재는 그 선열팽창계수가 대략 근사한 것이 바람직하며, 구체적으로는 선열팽창계수의 비{코어재의 선열팽창계수(ppm/K)/충전재의 선열팽창계수(ppm/K)}가 0.8 이상 1.2 이하 정도인 것이 바람직하다.
층간 절연재 및 코어재는 각각 배선 적층부 및 기판 코어부로서 두께방향으로 늘어서는 것이다. 여기서, 기판 코어부의 코어재는 배선기판 중에 차지하는 체적 비율이 가장 큰 것이므로, 열팽창에 의해서 배선 적층부를 밀어 올리는 힘이 크다. 따라서, 양자의 선열팽창계수의 비{층간 절연재의 선열팽창계수(ppm/K)/코어재의 선열팽창계수(ppm/K)}를 1.4 이상 1.9 이하 정도로 함으로써, 기판 코어부 전체가 밀어 올리는 힘과 배선 적층부가 이것에 저항하는 힘의 균형을 도모할 수 있기 때문에 바람직하다.
층간 절연재와 충전재는 각각 배선 적층부 및 기판 코어부로서 두께방향으로 늘어서는 것이다. 여기서, 기판 코어부의 충전재는 관통 도체에 의해서 그 주위가 둘러싸여 있는 것이므로, 열팽창에 의해서 배선 적층부를 국부적으로 밀어 올리는 힘이 크다. 따라서, 양자의 선열팽창계수의 비{층간 절연재의 선열팽창계수(ppm/K)/충전재의 선열팽창계수(ppm/K)}를 1.4 이상 1.9 이하 정도로 함으로써, 기판 코어부의 충전재가 국부적으로 밀어 올리는 힘과 배선 적층부가 이것에 저항하는 힘의 균형을 도모할 수 있기 때문에 바람직하다.
(5) 위치관계에 대해서
스택어드 비아는 관통구멍의 단면을 덮는 덮개 도체를 통해서 관통 도체와 도통함과 아울러 관통구멍 상의 중앙영역에 위치하도록 구성하는 것이 바람직하다. 관통구멍의 단면이 덮개 도체로 덮여져 있는 경우, 덮개 도체에 접속하는 관통 도체와 그 내측의 충전재 및 외측의 코어재와의 선열팽창계수의 차이가 큰 것이므로, 덮개 도체는 충전재 및 코어재의 열팽창에 의해서 관통 도체와 접속한 부분 부근이 끌어 내려져서 그 외의 부분이 밀어 올려진 것 같은 형상으로 변형된다. 이때, 덮개 도체에 있어서의 끌어 내려진 형상으로 된 관통 도체와 접속한 부분 부근은 구배(句配)가 커지게 되는 것이므로, 이 부근에 4층 이상으로 연속한 스택어드 비아가 접속된 경우, 덮개 도체와의 접속계면에 응력이 집중되기 쉽다. 그래서, 이러한 응력이 집중되기 쉬운 개소에서 떨어진 위치에 스택어드 비아를 형성하기 위해서, 스택어드 비아를 관통구멍 상의 중앙영역에 위치하도록 구성할 수 있다(도 1 및 도 2 참조).
여기서, "상방향"이란, 두께방향(관통방향)에 있어서 기판 코어부로부터 이간되는 방향(배선 적층부의 적층방향)을 의미하고, "관통구멍 상"이란, 관통구멍을 두께방향으로 연장한 영역에 포함되는 위치, 환언하면, 기판 코어부의 주면에 대해서 두께방향으로 투영한 경우에 관통구멍의 단면에 포함되게 되는 위치를 의미한다. 또, "관통구멍 상의 중앙영역"이란, 예를 들면, 관통구멍의 지름(원이 아닌 경우는 원에 상당하는 지름)의 1/2 정도(바람직하게는 1/3 정도)의 지름을 가지며, 관통구멍과 중심을 같게 하는 원의 범위 내로 할 수 있다.
또, 스택어드 비아는 관통구멍 상이 아닌 영역에 위치하도록 구성하는 것도 바람직하다. 관통구멍의 단면이 덮개 도체로 덮여져 있는 경우, 상술한 바와 같이 덮개 도체에 있어서의 관통 도체와 접속한 부분 부근이 끌어 내려진 형상으로 되 고, 이 근변에 4층 이상으로 연속한 스택어드 비아가 접속된 경우, 덮개 도체와의 접속계면에 응력이 집중되기 쉽다. 그래서, 이러한 응력이 집중되기 쉬운 개소에서 떨어진 위치에 스택어드 비아를 형성하기 위해서, 상기한 경우와는 반대로 스택어드 비아를 관통구멍 상이 아닌 영역에 위치하도록 구성할 수 있다(도 3 참조). 또, 이와 같이 관통구멍 상이 아닌 영역에 위치하는 경우는, 덮개 도체가 형성되지 않고, 관통구멍의 개구단부의 주위에 플랜지 도체가 형성되어 있는 경우에도 유효하다(도 4 참조). 또한, 스택어드 비아는 관통구멍의 개구단부로부터 관통구멍의 지름(원이 아닌 경우는 원에 상당하는 지름)의 1/6 정도(바람직하게는 1/5 정도) 이간된 위치에 형성되는 것이 더 바람직하다.
여기서, "연속한 스택어드 비아"란, 예를 들면, 층간 절연재에 필드 비아가 형성되고, 일층 상방향의 층간 절연재에 필드 비아가 형성되어 있는 경우, 하층의 필드 비아의 일부와 상층의 필드 비아의 일부가 직접 접속되어 있는 상태를 말한다. 따라서, "4층 이상으로 연속한 스택어드 비아"란, 이러한 관계의 필드 비아가 4층 이상 형성되어 있는 상태이다.
또, 스택어드 비아는 두께방향으로 복수개 연속하는 비아 도체 중, 축선을 기판 코어부의 주면을 따라서 시프트하여 위치하는 시프트 비아 도체를 포함하는 것이 바람직하다(도 5 참조). 4층 이상으로 연속한 스택어드 비아가 모두 같은 축에 형성되어 덮개 도체에 접속되어 있는 경우, 4층 이상으로 연속한 스택어드 비아와 덮개 도체와의 접속계면에 크랙이 발생하는 경우가 있다. 이것은 스택어드 비아의 적층방향의 열팽창량과 층간 절연재의 적층방향의 열팽창량의 차이에서 생기는 응력이 스택어드 비아와 덮개 도체의 접속계면에 집중되기 때문이다. 따라서, 4층 이상으로 연속한 스택어드 비아 중 적어도 1개의 비아 도체를 시프트시킴으로써 응력을 분산시킬 수 있다. 특히, 시프트 비아 도체의 축선의 시프트량은 자신의 비아지름의 반분 이상으로 설정되어 있는 것이 바람직하다. 또한, 시프트 비아 도체를 포함하는 스택어드 비아는, 관점을 바꾸면, 두께방향으로 제 1 축선을 가지는 복수의 제 1 비아 도체{군(群)}와 이 제 1 축선으로부터 기판 코어부의 주면을 따라서 시프트된 제 2 축선을 가지는 제 2 비아 도체(시프트 비아 도체)로 이루어진다고 말할 수 있다. 이 경우에는 제 1 축선과 제 2 축선의 축선간 거리가 제 2 비아 도체(시프트 비아 도체)의 비아지름의 반분 이상으로 설정되어 있는 것이 바람직하다.
또한, 도체층이나 비아 도체에는 금속재료로서, 예를 들면 구리를 사용할 수 있으며, 구리의 선열팽창계수는 16ppm/K 이상 18ppm/K 이하 정도이다. 따라서, 선열팽창계수의 차이에 기인하는 내부 응력의 관점에서 보면, 스택어드 비아에 가해지는 응력을 저감(완화)시키기 위해서, 층간 절연재에서도 코어재나 충전재와 같이 실리카 필러(무기 필러)를 대량으로 첨가하여 선열팽창계수를 20ppm/K 정도까지 저감시켜서 양자의 선열팽창계수를 거의 같게 하는 것이 바람직하나, 실리카 필러(무기 필러)를 과도하게 첨가하면, 상기한 유전율의 저하의 문제뿐만 아니라 층간 절연재의 표면에 조면화(粗面化) 처리를 실시하였을 때에 과도하게 실리카 필러가 탈락하여 적정한 조도를 가지는 표면으로 다듬질하는 것이 곤란하게 된다. 즉, 층간 절연재에 있어서는 선열팽창계수가 35ppm/K보다도 하회하도록 실리카 필러를 과도하게 첨가하면 조면화 처리를 할 수 없게 된다.
더 나아가서는 적층되는 도체층이나 비아 도체 등이 충분히 밀착되지 않게 되고, 또 비아 도체(스택어드 비아)의 접속계면에 균열이 쉽게 생기게 되어 전기적 신뢰성을 가지는 배선기판으로 할 수 없게 될 우려가 있다. 즉, 층간 절연재에 있어서는 도체층이나 비아 도체의 선열팽창계수(구리의 선열팽창계수)에 가능한 한 가깝게 함과 아울러 조면화 처리를 할 수 있을 정도로 실리카 필러의 첨가량을 제한하여 선열팽창계수가 상기 범위가 되도록 하는 것이 매우 적합하다.
또, 층간 절연재의 선열팽창계수를 도체층이나 비아 도체의 선열팽창계수에 가깝게 함과 아울러 층간 절연재의 1층분의 두께를 20㎛ 이상 40㎛ 이하 정도로 얇게 형성함으로써, 선열팽창계수의 차이에 기인하는 내부 응력을 완화시킬 수 있다. 여기서, "층간 절연재의 1층분의 두께"란, 도체층(배선)에서 도체층(배선)까지의 거리(두께)를 의미한다.
본 발명의 배선기판의 실시형태를 도면을 참조하면서 설명한다.
도 1은 본 발명의 제 1 실시형태에 관한 배선기판(1A)의 단면구조를 개략적으로 나타내는 도면이다. 또한, 본 실시형태에서의 기판 코어부(CB)는, 도면에 있어서 상측에 나타내고 있는 면을 제 1 주면(MP1)으로 하고, 하측에 나타내고 있는 면을 제 2 주면(MP2)으로 한다. 배선기판(1A)은 머더보드 등의 주(主)기판과 IC칩과의 사이에 배치되는 것으로, 제 1 주면(MP1) 측에 형성된 Pb-Sn계 등의 땜납으로 이루어지는 땜납 범프(7)에는 IC칩이 플립칩 접속되고, 한편 제 2 주면(MP2) 측에 형성된 패드 도체(57)에는 도시하지 않은 땜납볼 등이 설치되며, 이것을 통해서 주기판이 접속된다.
기판 코어부(CB)는 유리섬유(23)로 강화한 에폭시계의 수지재료로 이루어지는 코어재의 판(이하, '코어재'라 한다)(2)으로 주로 구성되어 있다. 코어재(2)는 유리섬유(23) 외에 실리카 필러도 포함하고 있으며(도시생략), 그 상세는 상술한 바와 같다. 또, 코어재(2)에는 두께방향으로 관통하는 관통구멍(21H)이 형성되어 있으며, 그 내벽에는 배선 적층부(L1,L2)간의 도통을 도모하는 관통 도체(21)가 Cu도금에 의해서 형성되어 있다. 관통구멍(21H)의 지름은, 예를 들면 100㎛ 이상 500㎛ 이하로 구성된다. 또, 관통 도체(21)의 내측에는 실리카 필러를 포함한 에폭시계의 수지재료로 이루어지는 충전재(3)가 충전되어 있다. 충전재(3)의 상세는 상술한 바와 같다.
기판 코어부(CB)의 양 주면(MP1,MP2)에는 관통구멍(21H)의 단면{관통 도체(21) 및 충전재(3)의 단면}을 덮는 Cu도금으로 이루어지는 덮개 도체(52)가 형성되어 있다. 덮개 도체(52)는 후술하는 배선 적층부(L1,L2)의 최하층의 도체층(M11,M21)을 이룬다. 제 1 주면(MP1) 측의 덮개 도체(52)는 그 이면이 관통 도체(21)에 접속됨과 아울러 표면이 후술하는 스택어드 비아(5S)에 접속되어 있으며{즉, 최하층의 수지 절연층(B11)에 매설된 비아 도체(5)의 받침 접시로 되어 있으며}, 양자간의 도통을 중개하고 있다. 제 2 주면(MP2) 측의 덮개 도체(52)는 그 이면이 관통 도체(21)에 접속됨과 아울러 표면이 최하층의 수지 절연층(B21)에 매설 된 비아 도체{컨포멀 비아(Conformal Via)}(5C)의 받침 접시로 되어 있으며, 양자간의 도통을 중개하고 있다. 또, 덮개 도체(52)는 관통구멍(21H)의 단면을 포함하는 형상, 즉 관통구멍(21H)의 개구주연(開口周緣)을 덮는 형상으로 되어 있다.
기판 코어부(CB)의 양 주면(MP1,MP2) 상에 형성된 배선 적층부(L1,L2)는 수지 절연층(B11∼B14,B21∼B24)과 도체층(M11∼M15,M21∼M25)이 교호로 적층된 구조를 가진다. 도체층(M11∼M15,M21∼M25)은 Cu도금으로 이루어지는 덮개 도체(52)나 패드 도체(55,56,57), 배선 등(도시생략)을 포함하는 것이고, 그 층간은 비아 도체(5)에 의해서 층간 접속이 이루어져 있다. 여기서, 패드 도체(55)는 도체층(M12∼M14,M22∼M24)에 있어서 비아 도체(5)의 받침 접시가 되는 도체 부분이다. 패드 도체(56,57)는 도체층(M15,M25)에 있어서 땜납 범프(7)나 땜납 볼(도시생략)을 형성하기 위한 것이고, 그 표면에는 Ni-Au도금이 실시되어 있다.
수지 절연층(B11∼B14,B21∼B24)은 실리카 필러를 포함하는 에폭시계의 수지재료인 층간 절연재(4)로 이루어지며, 그 상세는 상술한 바와 같다. 수지 절연층(B11∼B14,B21∼B24)은 도체층(M11∼M15,M21∼M25) 사이를 절연함과 아울러, 관통 형성된 비아구멍(5H) 내에 층간 접속을 위한 비아 도체(필드 비아)(5)가{후술하는 수지 절연층(B21)의 비아구멍(5H) 내에는 컨포멀 비아(5C)가} 충전 형성되어 있다. 또한, 본 실시형태에 관한 배선기판(1A)에서는, 배선 적층부(L1,L2)에 있어서 수지 절연층(B11∼B14,B21∼B24)이 4층 적층되어 있으며(종래의 것보다 많이), 각층의 두께가 예를 들면 20㎛ 이상 40㎛ 이하로 구성된다. 또, 도체층(M15,M25) 상에는 같은 수지재료(6)로 이루어지는 솔더 레지스트층(SR1,SR2)이 형성되며, 패드 도체(56,57)를 노출시키기 위한 개구부(7H,8H)가 형성되어 있다.
또, 수지 절연층(B11∼B14,B21∼B24)의 각층에 있어서의 비아 도체(5)의 지름은, 예를 들면 최대 지름(상방향측의 지름)이 65㎛ 이상 75㎛ 이하, 최소 지름(하방향측의 지름)이 50㎛ 이상 60㎛ 이하가 되도록 구성되어 있다.
제 1 주면(MP1) 측의 배선 적층부(L1)에서는 수지 절연층(B11∼B14)에 각각 매설된 비아 도체(5)가 두께방향으로 4층 연속하여 스택어드 비아(5S)를 구성하고 있다. 스택어드 비아(5S)에서는 각각의 비아 도체(5)가 거의 동심상(同心狀)으로 연속하여 있으며, 그 중심축을 일치시키는 형태로 배열하고 있다. 또, 스택어드 비아(5S)는 관통구멍(21H) 상의 거의 중앙에 위치하고 있다. 이러한 스택어드 비아(5S)는 연속수가 많을수록(길이가 길수록) 근원이 되는 덮개 도체(52)와의 접속계면 부근에 집중되는 응력이 더 강해지는 경향이 있지만, 본 발명에서는 상술한 층간 절연재(4), 코어재(2), 충전재(3)를 사용하고 있는 것이므로, 비아 도체(5)가 4층 연속한 스택어드 비아(5S)를 구성하더라도 그 응력이 저감되어 있어 덮개 도체(52)와의 접속계면에 균열이 생기지 않는다.
제 2 주면(MP2) 측의 배선 적층부(L2)에서는 수지 절연층(B21∼B24)에 각각 매설된 비아 도체(5,5C)를 두께방향으로 겹쳐지지 않도록 엇갈리게 위치시켜서 배열하고 있다. 이것은 비아 도체(5,5C)에 가해지는 응력을 분산시키기 위해서이다. 즉, 제 1 주면(MP1) 측의 배선 적층부(L1)에서는 땜납 범프(7)끼리가 근접하게 형성되기 때문에(도시생략), 덮개 도체(52)에서부터 땜납 범프(7)에 이르는 경로를 스택어드 비아(5S)에 의해서 구성하여 배선의 고밀도화를 실현할 필요가 있지만, 이것에 대해서 제 2 주면(MP2) 측의 배선 적층부(L2)에서는 패드 도체(57)가 크고 또한 덮개 도체(52)에서부터 패드 도체(57)에 이르는 경로가 다른 경로와 근접하는 일이 없는 것이어서 배선의 고밀도화가 그다지 요구되지 않기 때문에, 엇갈리게 위치시키는 배열이 가능하게 되어 있다. 또, 배선 적층부(L2)의 최하층의 수지 절연층(B21)에 매설되어 덮개 도체(52)에 접속된 비아 도체(5C)는 컨포멀 비아로 구성되어 있다. 컨포멀 비아(5C)는 비아구멍(5H)의 내벽을 따라서 Cu도금이 형성되되 그 내측에 수지 절연층(B22)의 층간 절연재(4)가 충전된 것이다. 컨포멀 비아(5C)는 층간 절연재(4)가 충전되어 있는 만큼, 비아구멍(5H) 내를 모두 충전하는 필드 비아(5)에 비해서 응력이 강하기 때문에, 충전재(3)에서의 융기 등에 의해서 가장 응력이 집중되기 쉬운 덮개 도체(52)에 접속하는데 매우 적합하다.
이상의 배선기판(1A)은 기판 코어부(CB)의 양 주면(MP1,MP2) 상에 수지 절연층(B11∼B14,SR1,B21∼B24,SR2)과 도체층(M11∼M15,M21∼M25)을 교호로 적층하여 배선 적층부(L1,L2)를 형성함에 의해서 얻을 수 있다. 이것은 공지의 빌드업 공정(세미 에디티브법, 필름상 수지재료의 라미네이트 형성기술, 포토 리소그래픽 기술 등을 조합한 공정)을 이용함으로써 실현할 수 있다.
또, 기판 코어부(CB)는 이하의 순서에 의해서 얻을 수 있다. 우선, 코어재(2)에 드릴가공에 의해서 두께방향으로 관통하는 관통구멍(21H)을 형성하고, Cu도금(무전해 Cu도금 후에 전해 Cu도금)을 전면에 실시함에 의해서 관통구멍(21H)의 내벽에 관통 도체(21)를 형성한 후, 그 내측에 충전재(3)를 충전한다. 그리고, Cu도금을 전면에 더 실시함에 의해서 덮개 도체(52)를 형성하고, 그 후, 불필요한 Cu 도금을 에칭에 의해서 제거한다.
계속해서, 본 발명의 다른 실시형태에 대해서 설명한다. 또한, 이하의 설명에서는 상술한 제 1 실시형태의 배선기판(1A)과 다른 부분에 대해서 주로 설명하고, 중복되는 부분에 대해서는 동일한 부호를 붙이고 그 설명을 생략한다.
도 2는 제 2 실시형태에 관한 배선기판(1B)의 단면구조를 개략적으로 나타내는 도면이다. 스택어드 비아(5S)에 있어서의 비아 도체(5)의 연속수는 제 1 실시형태와 같이 4층에 한하지 않고 그 이상이어도 된다. 배선기판(1B)에서는 5층의 비아 도체(5)가 연속한 스택어드 비아(5S)를 가지고 있다. 즉, 배선기판(1B)의 배선 적층부(L1,L2)는 5층의 수지 절연층(B11∼B15,B21∼B25)를 가지고 있으며, 배선 적층부(L1)에서는 각층에 매설된 비아 도체(5)가 5층 연속하여 스택어드 비아(5S)를 형성하고 있다. 본 발명에서는 상술한 층간 절연재(4), 코어재(2), 충전재(3)를 사용하고 있는 것이므로, 비아 도체(5)가 5층 연속한 스택어드 비아(5S)를 구성하더라도 그 응력이 저감되어 있어 덮개 도체(52)와의 접속계면에 균열이 생기지 않는다. 또, 상기한 바와 같이 수지 절연층의 층수를 늘려서 비아 도체(5)가 6층(또는 7층) 연속한 스택어드 비아(5S)를 형성할 수도 있다.
도 3은 제 3 실시형태에 관한 배선기판(1C)의 단면구조를 개략적으로 나타내는 도면이다. 스택어드 비아(5S)는 관통구멍(21H) 상이 아닌 영역에 위치하도록 구성되어 있다. 즉, 스택어드 비아(5S)는 덮개 도체(52)에 있어서의 관통구멍(21H)의 개구주연(開口周緣)을 덮는 부분에 접속되어 있으며, 하측에 코어재(2)가 있어 충전재(3)에서의 융기의 영향을 받지 않는 위치에 존재한다. 또, 스택어드 비아(5S) 의 위치는 관통구멍(21H)의 개구단부에서부터 관통구멍(21H)의 지름의 1/6 정도(바람직하게는 1/5 정도) 이간(離間)되어 있는 것이 바람직하다. 이것에 의해서, 덮개 도체(52)의 변형에 의해서 스택어드 비아(5S)의 접속계면 부근에 가해지는 응력을 충분히 저감시킬 수 있다.
도 4는 제 4 실시형태에 관한 배선기판(1D)의 단면구조를 개략적으로 나타내는 도면이다. 배선기판(1D)은 덮개 도체(52)를 가지고 있지 않고, 관통구멍(21H)의 개구주연을 덮는 플랜지 도체(53)를 가지고 있다. 플랜지 도체(53)는 관통 도체(21)와 일체로 형성되어 있다. 배선기판(1D)은 덮개 도체(52)를 가지지 않는 만큼 상기한 제 1 내지 제 3 실시형태의 배선기판(1A∼1C)에 비해서 제조공정이 적어지게 된다. 스택어드 비아(5S)는 플랜지 도체(53)에 접속되어 있기 때문에, 관통구멍(21H) 상이 아닌 영역에 위치하도록 구성되어 있다. 또, 상기한 제 3 실시형태의 배선기판(1C)과 마찬가지로 스택어드 비아(5S)의 위치는 관통구멍(21H)의 개구단부에서부터 관통구멍(21H)의 지름의 1/6 정도(바람직하게는 1/5 정도) 이간되어 있는 것이 바람직하다.
도 5는 제 5 실시형태에 관한 배선기판(1E)의 단면구조를 개략적으로 나타내는 도면이다. 스택어드 비아(5S)는 복수의 비아 도체(5)를 거의 동심상으로 연속하고 그 중심축을 일치시키는 형태로 배열하되, 그 중심축(축선)을 기판 코어부(CB)의 주면을 따라서 시프트하여 위치하는 비아 도체(시프트 비아 도체)(5i)를 포함하도록 구성되어 있다. 즉, 수지 절연층(B11)에 매설된 비아 도체(시프트 비아 도체)(5i)가 다른 수지 절연층(B12∼B14)의 각층에 매설된 비아 도체(5)가 가지는 중 심축(축선)과 다른 중심축을 가지고서 형성되어 있다. 본 발명에서는 상술한 층간 절연재(4), 코어재(2), 충전재(3)를 사용하고 있고, 또한 적어도 1개의 시프트 비아 도체(5i)를 포함하여 구성되어 있기 때문에, 그 응력이 분산되어 있어 덮개 도체(52)와의 접속계면에 균열이 생기지 않는다. 또, 시프트 비아 도체(5i)의 시프트량은 자신의 비아지름의 반분 이상인 것이 바람직하다. 이것에 의해서 배선의 고밀도화를 실현함과 아울러, 덮개 도체(52)의 변형에 의해서 스택어드 비아(5S)의 접속계면 부근에 가해지는 응력을 충분히 저감시킬 수 있다. 또, 상기한 바와 같이 한 것은 상기한 제 1 내지 제 4 실시형태의 배선기판(1A∼1D)에 있어서의 모든 조건{층수, 관통구멍(21H)에 대한 위치, 덮개 도체의 유무} 하에서도 매우 적합하게 채용할 수 있다. 또한, 제 5 실시형태에서는 시프트 비아 도체(5i)를 수지 절연층(B11)에 형성하였으나, 수지 절연층(B12∼B14) 중 어느 하나에 형성하여도 된다.
이상, 본 발명의 실시형태에 대해서 설명하였으나, 본 발명은 이들 실시형태에 한정되는 것이 아니며, 이것들에 구현된 발명과 동일성의 범위 내에서 적절히 변경하여 실시할 수 있다.
이하, 본 발명의 효과를 확인하기 위해서 실시한 시험에 대해서 설명한다.
〈실시예〉
상술한 요건을 충족하는 코어재, 충전재, 층간 절연재를 사용하여 배선기판을 제작하고, 이것을 실시예로 하였다. 구체적으로는 다음의 재료를 사용하였다.
ㆍ코어재 : 히다치(日立)사 제품 E679F
(에폭시계 수지, CTE:25ppm/K, 실리카 필러량:40wt%)
ㆍ충전재 : 에폭시수지, 경화제 및 필러를 혼합하고, 3본 롤밀로 혼련하여 충전재인 관통구멍 충전용 페이스트를 조제하였다. 구체적으로는, 에폭시수지로서 비스페놀 F형 에폭시수지를 63중량부, 아미노페놀형 에폭시수지를 33중량부, 경화제로서 디시안디아미드계 경화제 4중량부를 혼합하고, 필러로서 평균입경 6㎛, 최대입경 24㎛로 분급한 실리카 분말 220중량부를 혼합하였다. 소량의 촉매핵, 증점제, 소포제를 첨가하였다.
(에폭시계 수지, CTE:26ppm/K, 실리카 필러량:70wt%)
ㆍ층간 절연재 : 아지노모토(味の素)사 제품 ABF-GX13
(에폭시계 수지, CTE:41ppm/K, 실리카 필러량:42wt%)
또, 수지 절연층(층간 절연재)은 4층 적층하고, 각층에 매설한 비아 도체에 의해서 4층 연속한 스택어드 비아를 형성하였다. 수지 절연층의 두께는 40㎛, 비아 도체의 지름은 65㎛, 관통구멍의 지름은 300㎛로 하였다.
〈비교예〉
종래의 코어재, 충전재, 층간 절연재를 사용하여 배선기판을 제작하고, 이것을 비교예로 하였다. 구체적으로는 다음의 재료를 사용하였다.
ㆍ코어재 : 마츠시타(松下)사 제품 R-1515T
(에폭시계 수지, CTE:46ppm/K)
ㆍ충전재 : 다이요잉크(太陽インキ)사 제품 THP-100DX1
(에폭시계 수지, CTE:32ppm/K, 실리카 필러량:50wt%)
ㆍ층간 절연재 : 아지노모토(味の素)사 제품 ABF-GX3
(에폭시계 수지, CTE:55ppm/K)
또한, 그 외의 구성은 실시예와 같다.
본 발명에 있어서의 충전재, 층간 절연재의 경화체의 평균 열팽창계수는 다음과 같은 방법에 의해서 측정할 수 있다. 우선, 상술한 방법에 의해서 충전재, 층간 절연재로부터 ø5mm×20mm의 원주상 시험편을 제작하고, 이것을 시료로서 사용하여 TMA법에 의한 측정을 실시한다. 여기에 말하는 "TMA"란 열기계분석(熱機械分析)을 말하며, 예를 들면 JIS-K7197(플라스틱의 열기계분석에 의한 선팽창율 시험방법)에 규정되는 것을 말한다. 그리고, 시험편의 두께방향으로 약 1g의 압축하중을 가한 상태에서 -55℃까지 냉각하고, 10℃/분의 승온속도로 215℃까지 가열한다. 이때, -55℃, 25℃, 125℃에서의 시료의 길이를 측정하고, 얻어진 측정결과를 식 2에 대입하여 평균 열팽창계수의 값(ppm/K)을 계산한다. 또한, 코어재에 대해서 평균 열팽창계수를 측정할 경우에는, 관통구멍 형성전의 코어재를 적당히 잘라내어서 시험편으로 하면 된다.
α={(L125－L-55)/(L25×(125－(－55)))} ……… 식 2
α : 평균 열팽창계수(ppm/K)
L125 : 125℃에서의 시료의 길이(mm)
L-55 : -55℃에서의 시료의 길이(mm)
L25 : 실온(25℃)에서의 시료의 길이(mm)
(1) 신뢰성 시험
실시예 및 비교예의 배선기판에 대해서 JEDEC 규격에 의거하여 이하의 시험 을 실시하였다. 여기서, "T/S(Thermal shock)"란 액조식(液槽式) 냉열충격시험을 말하며, 노출시간은 30분으로 설정되어 있다. 또, "T/C(Thermal cycle)"란 기조식(氣槽式) 냉열충격시험을 말하며, 노출시간은 5분으로 설정되어 있다. 그리고, 각 냉열충격시험에 있어서, 조건 A의 경우는 0℃∼100℃, 조건 B의 경우는 -55℃∼125℃의 범위에서 시험을 실시하였다. 또한, 냉열충격시험에서는 실시예 및 비교예 모두에 있어서 스택어드 비아가 관통구멍 상의 중앙에 위치한 것을 사용하였다(도 1 참조).
ㆍT/S-B(Thermal shock, 조건 B) : 1000사이클(-55℃∼125℃)
ㆍT/C-B(Thermal cycle, 조건 B) : 500사이클, 1000사이클(-55℃∼125℃)
ㆍT/C-A(Thermal cycle, 조건 A) : 3000사이클(0℃∼100℃)
ㆍHAST(Highly Accelerated Temperature and Humidity Stress Test) : 135℃, 85%RH, 96시간
이상의 시험 후, 스택어드 비아에 있어서의 균열의 유무를 전자현미경에 의해서 관찰하였다. 관찰은 각각 5개의 스택어드 비아에 대해서 실시하고, 1개라도 균열이 발견된 것을 "균열있음"으로 하고, 균열이 전혀 발견되지 않은 것을 "균열없음"으로 하였다. 도 6에 결과를 나타낸다.
이것에 의하면, 실시예에서는 어느 시험 후에도 스택어드 비아에 균열이 생기지 않은 것에 대해서, 비교예에서는 T/S-B, T/C-A 시험 후에 스택어드 비아에 균열이 생겼다. 즉, 실시예에서는 상술한 요건을 충족하는 코어재, 충전재, 층간 절연재를 사용함으로써 스택어드 비아에 집중되는 응력을 저감시킬 수 있는 것을 알 수 있다.
(2) 위치 의존성
실시예 및 비교예의 배선기판을 도 7에 나타낸 바와 같이 스택어드 비아의 위치를 변경한 것을 5종류씩(각 100개) 준비하고, T/S-B 시험을 소정 사이클(100사이클, 500사이클, 1000사이클) 실시한 후에, 스택어드 비아에 있어서의 균열의 유무를 전자현미경에 의해서 관찰하였다. 관찰은 1개라도 균열이 발견된 것을 "균열있음"으로 하고, 균열이 전혀 발견되지 않은 것을 "균열없음"으로 하였다. 도 8에 결과를 나타낸다.
이것에 의하면, 실시예에서는 어느 위치(Type A∼E)에 있더라도 스택어드 비아에 균열이 생기지 않았다. 즉, 응력 집중이 적은 관통구멍 상의 중앙(Type A), 관통구멍 상의 외측(Type E:개구단부에서부터 90㎛ 정도 바깥쪽)에서 균열이 생기지 않았을 뿐만 아니라, 응력이 집중되기 쉬운 관통 도체 상의 근변(Type B∼D)에서도 균열이 생기지 않았다. 이것에 대해서 비교예에서는, 100사이클 후에서는 균열이 생기지 않았으나, 500사이클과 1000사이클 후에서는 어느 위치(Type A∼E)에 있어도 스택어드 비아에 균열이 생겼다. 즉, 실시예에서는 상술한 요건을 충족하는 코어재, 충전재, 층간 절연재를 사용함으로써 스택어드 비아에 집중되는 응력을 저감시킬 수 있는 것을 알 수 있다.
계속해서, 비교예에 관한 배선기판에 대해서, 코어재의 직상에 스택어드 비아를 몇 층까지 연속해서 형성 가능한지를 조사하기 위해서, 적층수(3층에서 6층까지)에 대응하여 관통구멍의 중앙 위와 관통구멍의 단부 위, 및 각각의 위치에 있어 서 1층째에 시프트 비아 도체를 형성한 것에 대해서 시험을 실시하였다(T/S:100사이클, 500사이클).
이상의 시험 후, 스택어드 비아에 있어서의 R-shift, 균열(크랙), 비아팝(viapop)의 유무를 전자현미경에 의해서 관찰하였다. "R-shift"는 저항변화율을 의미하며, TS-C(승온-냉각의 온도사이클)처리 전후에서의 저항변화율에 의해서 스택어드 비아에 크랙, 적층박리(delamination)가 발생하였는지 아닌지를 확인하는 방법이다. 저항변화율이 10% 이상인 경우에는 발생으로 한다. "비아팝"이란 비아-패드 도체의 비아 접속강도를 검사하는 것이다. 예를 들면, 가는 바늘로 비아의 바닥을 찔러서 비아가 벗겨지는지 아닌지에 의해서 조사한다. 도 9에 결과를, 도 10에 도 9의 결과를 정리한 도면(표)을 나타낸다.
이것에 의하면, 1층째에 시프트 비아 도체를 형성하면, 3층 연속한 스택어드 비아까지 형성 가능하였다. 즉, 시프트 비아 도체를 형성하지 않은 경우에는 3층에서도 위치적인 제약(관통구멍의 중앙 위에만 스택어드 비아를 형성할 수 있다)이 필요하게 되었다. 그리고, 4층 이상 연속한 스택어드 비아는 어느 위치 및 구조라 하더라도 신뢰성에 대한 리스크(risk)가 높은 것을 알 수 있었다.
또한, 본 발명의 효과를 재차 확인하기 위해서, 상술한 요건을 충족하는 코어재, 충전재, 층간 절연재를 사용하여 도 11에 나타낸 바와 같이 스택어드 비아의 위치를 변경한 배선기판을 작성하고, 신뢰성 시험을 실시하였다. 도 12에 결과를 나타낸다. 또한, 구체적으로는 다음의 재료를 사용하였다.
ㆍ코어재 : 히다치(日立)사 제품 FR-5(E679F)
(에폭시계 수지, CTE:26ppm/K, 실리카 필러량:35wt%)
ㆍ충전재 : 다이요잉크(太陽インキ)사 제품 THP-100DX1
(에폭시계 수지, CTE:32ppm/K, 실리카 필러량:50wt%)
ㆍ층간 절연재 : 아지노모토(味の素)사 제품 ABF-GXcode13
(에폭시계 수지, CTE:39ppm/K, 실리카 필러량:40wt%)
또, 수지 절연층(층간 절연재)은 4층 적층하고, 각층에 매설한 비아 도체에 의해서 4층 연속한 스택어드 비아를 형성하였다. 수지 절연층의 두께는 30㎛, 비아 도체의 지름은 75㎛(Top)/60㎛(Bottom) 및 65㎛(Top)/50㎛(Bottom), 관통구멍의 지름은 300㎛로 하였다.
이것에 의하면, 비아지름을 65㎛(Top)로 형성한 DesignⅠ에 있어서의 T/S-B시험(1000사이클) 및 DesignⅡ에 있어서의 T/C-B시험(1000사이클)에서 스택어드 비아에 균열이 약간 생겼으나, 비아지름을 75㎛(Top)로 형성한 것에서는 스택어드 비아에 균열이 생긴 것은 존재하지 않았으며(특히 응력이 집중하기 쉬운 관통구멍의 단부 위에서도 균열이 생기지 않았다), 상술의 요건을 충족하는 코어재, 충전재, 층간 절연재를 사용함으로써 스택어드 비아에 집중되는 응력을 저감시킬 수 있는 것을 알 수 있다.
도 1은 본 발명의 제 1 실시형태에 관한 배선기판의 단면구조를 개략적으로 나타내는 도면
도 2는 본 발명의 제 2 실시형태에 관한 배선기판의 단면구조를 개략적으로 나타내는 도면
도 3은 본 발명의 제 3 실시형태에 관한 배선기판의 단면구조를 개략적으로 나타내는 도면
도 4는 본 발명의 제 4 실시형태에 관한 배선기판의 단면구조를 개략적으로 나타내는 도면
도 5는 본 발명의 제 5 실시형태에 관한 배선기판의 단면구조를 개략적으로 나타내는 도면
도 6은 신뢰성 시험의 결과를 나타내는 도면
도 7은 스택어드 비아의 위치변경을 나타내는 도면
도 8은 열 사이클 시험의 결과를 나타내는 도면
도 9는 비교예의 적층수에 대응한 신뢰성 시험의 결과를 나타내는 도면
도 10은 도 9의 결과를 정리한 도면
도 11은 스택어드 비아의 위치변경을 나타내는 다른 도면
도 12는 열 사이클 시험의 결과를 나타내는 다른 도면
* 도면 중 주요 부분에 대한 부호의 설명 *
1A∼1E - 배선기판 CB - 기판 코어부
2 - 코어재 21 - 관통 도체
21H - 관통구멍 23 - 유리섬유
3 - 충전재 4 - 층간 절연재
52 - 덮개 도체 5 - 비아 도체(필드 비아)
5C - 비아 도체(컨포멀 비아) 5i - 시프트 비아 도체
5S - 스택어드 비아 B - 수지 절연층
M - 도체층 L - 배선 적층부

Claims (11)

  1. 판상의 코어재를 두께방향으로 관통하는 관통구멍의 내벽을 따라서 관통 도체가 형성되고, 그 내측에 충전재가 충전된 기판 코어부와, 상기 기판 코어부의 주면 상에 도체층과 층상의 층간 절연재가 적층되고, 상기 층간 절연재 중에 상기 도체층간의 도통을 도모하는 비아 도체가 매설된 배선 적층부를 구비하는 배선기판으로서,
    각각의 상기 층간 절연재에 매설된 상기 비아 도체가 두께방향으로 4층 이상 연속하여 상기 관통 도체와 도통하는 스택어드 비아를 형성함과 아울러,
    상기 층간 절연재는 선열팽창계수가 35ppm/K 이상 50ppm/K 이하의 수지재료로 이루어지고,
    상기 코어재는 제 1 주면 및 제 2 주면을 가지며, 상기 제 1 주면 측에 IC칩이 접속되게 되고, 상기 배선 적층부를 상기 제 1 주면 상에 형성된 배선 적층부로 하고, 상기 제 2 주면 상에 도체층과 층상의 층간 절연재가 적층된 배선 적층부에 있어서, 상기 층간 절연재에 각각 매설된 비아 도체는 상기 관통 도체와 도통함과 아울러 두께방향으로 겹쳐지지 않도록 엇갈리게 위치시켜서 배열하고, 최하층의 상기 층간 절연재에 매설된 상기 비아 도체는 컨포멀 비아로 구성되고, 상기 컨포멀 비아의 내측에 상기 층간 절연재가 충전되는 것을 특징으로 하는 배선기판.
  2. 판상의 코어재를 두께방향으로 관통하는 관통구멍의 내벽을 따라서 관통 도체가 형성되고, 그 내측에 충전재가 충전된 기판 코어부와, 상기 기판 코어부의 주면상에 도체층과 층상의 층간 절연재가 적층되고, 상기 층간 절연재 중에 상기 도체층간의 도통을 도모하는 비아 도체가 매설된 배선 적층부를 구비하는 배선기판으로서,
    각각의 상기 층간 절연재에 매설된 상기 비아 도체가 두께방향으로 4층 이상 연속하여 상기 관통 도체와 도통하는 스택어드 비아를 형성함과 아울러,
    상기 코어재는 선열팽창계수가 20ppm/K 이상 30ppm/K 이하의 수지재료로 이루어지고,
    상기 충전재는 선열팽창계수가 20ppm/K 이상 35ppm/K 이하의 수지재료로 이루어지고,
    상기 코어재는 제 1 주면 및 제 2 주면을 가지며, 상기 제 1 주면 측에 IC칩이 접속되게 되고, 상기 배선 적층부를 상기 제 1 주면 상에 형성된 배선 적층부로 하고, 상기 제 2 주면 상에 도체층과 층상의 층간 절연재가 적층된 배선 적층부에 있어서, 상기 층간 절연재에 각각 매설된 비아 도체는 상기 관통 도체와 도통함과 아울러 두께방향으로 겹쳐지지 않도록 엇갈리게 위치시켜서 배열하고, 최하층의 상기 층간 절연재에 매설된 상기 비아 도체는 컨포멀 비아로 구성되고, 상기 컨포멀 비아의 내측에 상기 층간 절연재가 충전되는 것을 특징으로 하는 배선기판.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 코어재 및 상기 충전재는 에폭시계의 수지재료를 포함하는 것을 특징으로 하는 배선기판.
  4. 판상의 코어재를 두께방향으로 관통하는 관통구멍의 내벽을 따라서 관통 도체가 형성되고, 그 내측에 충전재가 충전된 기판 코어부와, 상기 기판 코어부의 주면 상에 도체층과 층상의 층간 절연재가 적층되고, 상기 층간 절연재 중에 상기 도체층간의 도통을 도모하는 비아 도체가 매설된 배선 적층부를 구비하는 배선기판으로서,
    각각의 상기 층간 절연재에 매설된 상기 비아 도체가 두께방향으로 4층 이상 연속하여 상기 관통 도체와 도통하는 스택어드 비아를 형성함과 아울러,
    상기 코어재는 유리섬유와 함께 실리카 필러를 포함하는 에폭시계의 수지재료로 이루어지고,
    상기 충전재는 실리카 필러를 포함하는 에폭시계의 수지재료로 이루어지고,
    상기 코어재는 제 1 주면 및 제 2 주면을 가지며, 상기 제 1 주면 측에 IC칩이 접속되게 되고, 상기 배선 적층부를 상기 제 1 주면 상에 형성된 배선 적층부로 하고, 상기 제 2 주면 상에 도체층과 층상의 층간 절연재가 적층된 배선 적층부에 있어서, 상기 층간 절연재에 각각 매설된 비아 도체는 상기 관통 도체와 도통함과 아울러 두께방향으로 겹쳐지지 않도록 엇갈리게 위치시켜서 배열하고, 최하층의 상기 층간 절연재에 매설된 상기 비아 도체는 컨포멀 비아로 구성되고, 상기 컨포멀 비아의 내측에 상기 층간 절연재가 충전되는 것을 특징으로 하는 배선기판.
  5. 청구항 2 또는 청구항 4에 있어서,
    상기 층간 절연재는 선열팽창계수가 35ppm/K 이상 50ppm/K 이하의 수지재료로 이루어지는 것을 특징으로 하는 배선기판.
  6. 청구항 1, 청구항 2 또는 청구항 4 중 어느 한 항에 있어서,
    상기 코어재는 실리카 필러를 40wt% 이하 포함하는 에폭시계의 수지재료로 이루어지는 것을 특징으로 하는 배선기판.
  7. 청구항 1, 청구항 2 또는 청구항 4 중 어느 한 항에 있어서,
    상기 충전재는 실리카 필러를 60wt% 이상 80wt% 이하 포함하는 에폭시계의 수지재료로 이루어지는 것을 특징으로 하는 배선기판.
  8. 청구항 1, 청구항 2 또는 청구항 4 중 어느 한 항에 있어서,
    상기 층간 절연재는 실리카 필러를 30wt% 이상 50wt% 이하 포함하는 에폭시계의 수지재료로 이루어지는 것을 특징으로 하는 배선기판.
  9. 청구항 1, 청구항 2 또는 청구항 4 중 어느 한 항에 있어서,
    상기 스택어드 비아는 관통구멍의 단면을 덮는 덮개 도체를 통해서 관통 도체와 도통하는 것을 특징으로 하는 배선기판.
  10. 청구항 1, 청구항 2 또는 청구항 4 중 어느 한 항에 있어서,
    상기 스택어드 비아는, 상기 두께방향으로 복수개 연속하는 상기 비아 도체 중, 축선을 상기 기판 코어부의 주면을 따라서 시프트하여 위치하는 시프트 비아 도체를 포함하는 것을 특징으로 하는 배선기판.
  11. 청구항 10에 있어서,
    상기 시프트 비아 도체의 축선의 시프트량은 자신의 비아지름의 반분 이상으로 설정되어 있는 것을 특징으로 하는 배선기판.
KR1020070099947A 2006-10-04 2007-10-04 배선기판 KR101421722B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00272820 2006-10-04
JP2006272820 2006-10-04

Publications (2)

Publication Number Publication Date
KR20080031656A KR20080031656A (ko) 2008-04-10
KR101421722B1 true KR101421722B1 (ko) 2014-07-22

Family

ID=39274143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070099947A KR101421722B1 (ko) 2006-10-04 2007-10-04 배선기판

Country Status (3)

Country Link
US (1) US8319111B2 (ko)
KR (1) KR101421722B1 (ko)
CN (1) CN101160019B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
TWI368978B (en) * 2007-09-21 2012-07-21 Unimicron Technology Corp Method for fabricating ball-implantation side surface structure of package substrate
JP5085266B2 (ja) * 2007-10-12 2012-11-28 富士通株式会社 配線基板およびその製造方法
US20090102050A1 (en) * 2007-10-17 2009-04-23 Phoenix Precision Technology Corporation Solder ball disposing surface structure of package substrate
US8258410B2 (en) * 2008-01-26 2012-09-04 International Business Machines Corporation Construction of reliable stacked via in electronic substrates—vertical stiffness control method
JP5344394B2 (ja) * 2008-07-10 2013-11-20 山栄化学株式会社 硬化性樹脂組成物、並びにハロゲンフリー樹脂基板及びハロゲンフリービルドアッププリント配線板
US8186053B2 (en) * 2008-11-14 2012-05-29 Fujitsu Limited Circuit board and method of manufacturing the same
US8735739B2 (en) * 2011-01-13 2014-05-27 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
TWI596997B (zh) * 2011-09-26 2017-08-21 京瓷股份有限公司 配線基板及其安裝構造體，以及其等之製造方法
TWI444123B (zh) * 2012-02-16 2014-07-01 Via Tech Inc 線路板製作方法及線路板
KR101412225B1 (ko) * 2012-08-10 2014-06-25 이비덴 가부시키가이샤 배선판 및 그 제조 방법
US9281269B2 (en) * 2012-11-20 2016-03-08 Texas Instruments Incorporated Integrated circuit package and method of manufacture
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
JP6316609B2 (ja) 2014-02-05 2018-04-25 新光電気工業株式会社 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
KR20160068454A (ko) * 2014-12-05 2016-06-15 삼성전기주식회사 회로기판, 패키지 기판 및 전자기기
JP6982383B2 (ja) 2016-08-10 2021-12-17 上村工業株式会社 還元処理と同時に用いられる無電解めっき用前処理液、およびプリント配線基板の製造方法
AT520105B1 (de) * 2017-06-16 2019-10-15 Zkw Group Gmbh Leiterplatte
US10964457B2 (en) * 2017-07-19 2021-03-30 Panasonic Intellectual Property Management Co., Ltd. Chip resistor
CN107632255B (zh) * 2017-10-16 2021-03-09 Oppo广东移动通信有限公司 测试治具板
CN215453372U (zh) * 2018-12-13 2022-01-07 株式会社村田制作所 树脂多层基板
US11955409B2 (en) * 2021-01-13 2024-04-09 Qualcomm Incorporated Substrate comprising interconnects in a core layer configured for skew matching

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198650A (ja) * 2000-12-26 2002-07-12 Ngk Spark Plug Co Ltd 多層配線基板とその製造方法
JP2003023253A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2005203764A (ja) * 2003-12-16 2005-07-28 Ngk Spark Plug Co Ltd 多層配線基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW369672B (en) 1997-07-28 1999-09-11 Hitachi Ltd Wiring board and its manufacturing process, and electrolysis-free electroplating method
JP3726500B2 (ja) 1997-07-28 2005-12-14 株式会社日立製作所 配線板及びその製造方法並びに無電解めっき方法
JP2001053188A (ja) * 1999-08-12 2001-02-23 Shinko Electric Ind Co Ltd 多層配線基板の製造方法
DE60232383D1 (de) 2001-03-14 2009-06-25 Ibiden Co Ltd Mehrschichtige Leiterplatte
JP4780857B2 (ja) 2001-05-31 2011-09-28 京セラ株式会社 配線基板の製造方法
JP2003304062A (ja) 2002-04-12 2003-10-24 Ngk Spark Plug Co Ltd 配線基板
JP2004179313A (ja) * 2002-11-26 2004-06-24 Fujitsu Ten Ltd 回路配線基板
JP2005159268A (ja) 2003-10-29 2005-06-16 Kyocera Corp 配線基板及びその製造方法
JP2005150553A (ja) 2003-11-18 2005-06-09 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
TWI335195B (en) 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
US7696442B2 (en) * 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198650A (ja) * 2000-12-26 2002-07-12 Ngk Spark Plug Co Ltd 多層配線基板とその製造方法
JP2003023253A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2005203764A (ja) * 2003-12-16 2005-07-28 Ngk Spark Plug Co Ltd 多層配線基板

Also Published As

Publication number Publication date
US8319111B2 (en) 2012-11-27
CN101160019A (zh) 2008-04-09
CN101160019B (zh) 2010-07-21
KR20080031656A (ko) 2008-04-10
US20080083560A1 (en) 2008-04-10

Similar Documents

Publication Publication Date Title
KR101421722B1 (ko) 배선기판
US8299366B2 (en) Wiring board and method for manufacturing the same
KR101322126B1 (ko) 다층 배선기판
US20040107569A1 (en) Metal core substrate packaging
US20100224397A1 (en) Wiring board and method for manufacturing the same
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP4726546B2 (ja) 配線基板の製造方法
US8163642B1 (en) Package substrate with dual material build-up layers
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
CN106328607B (zh) 半导体器件及其制造方法
US20140311772A1 (en) Printed wiring board and method for manufacturing multilayer core substrate
JP2013214578A (ja) 配線板及びその製造方法
US20100300738A1 (en) Wiring board and method for manufacturing the same
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
WO2005074340A1 (ja) 多層プリント配線板及びその製造方法
KR102049327B1 (ko) 배선 기판 및 그 제조 방법
US20130215586A1 (en) Wiring substrate
TW200839999A (en) Packaging substrate structure
KR20130034643A (ko) 프린트 배선판
JP2008112987A (ja) 配線基板
KR101408549B1 (ko) 프린트 배선판
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP5206217B2 (ja) 多層配線基板及びそれを用いた電子装置
JP4585923B2 (ja) 配線基板及びその製造方法
JP3587451B2 (ja) 多層相互接続構造および電子パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee