JP3587451B2 - 多層相互接続構造および電子パッケージ - Google Patents
多層相互接続構造および電子パッケージ Download PDFInfo
- Publication number
- JP3587451B2 JP3587451B2 JP2001087939A JP2001087939A JP3587451B2 JP 3587451 B2 JP3587451 B2 JP 3587451B2 JP 2001087939 A JP2001087939 A JP 2001087939A JP 2001087939 A JP2001087939 A JP 2001087939A JP 3587451 B2 JP3587451 B2 JP 3587451B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric layer
- conductive
- interconnect structure
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に、半導体チップをプリント回路基板に相互接続する電子パッケージに関し、特に、アリル化（ａｌｌｙｌａｔｅｄ）表面層のような高密度相互接続層を有する有機多層相互接続構造に関する。
【０００２】
【従来の技術】
チップ・キャリアのような有機基板は、多数の応用のために開発され続けてきた。有機基板は、低減されたコストおよび増大された電気的性能のために、多くのチップ・キャリア応用において、セラミック基板に代わることが期待される。電子パッケージにおいて、半導体チップをプリント回路基板に相互接続する有機チップ・キャリアのような有機基板は、電気的信号をチップから広範囲の領域に再配布する表面再配布層を有し、これにより、チップは、プリント回路基板と適切にインターフェースすることができる。
【０００３】
半導体チップ入力／出力（Ｉ／Ｏ）数が、周辺リード・デバイスの性能を越えて増大するにつれて、また、半導体チップおよびプリント回路基板の両方の縮小化の必要性が増大するにつれて、領域アレイ相互接続は、半導体チップと有機チップ・キャリアとの間に、および有機チップ・キャリアとプリント回路基板との間に、多数の相互接続を行うための好適な方法である。半導体チップ，有機チップ・キャリア，およびプリント回路基板の熱膨張率（ＣＴＥ）が、互いにかなり異なると、有機チップ・キャリアに対する工業標準の半導体チップ・アレイの相互接続は、熱サイクル動作中に高い応力を受けることがある。同様に、有機チップ・キャリアとプリント回路基板との間の、工業標準のボール・グリッド・アレイ（ＢＧＡ）相互接続もまた、動作中に高い応力を受けることがある。接続障害、または半導体チップの集積障害（チップ・クラッキング）によって、重大な信頼性の問題が明らかになる。これらの信頼性の問題は、構造のフレキシビリティをかなり抑制する。例えば、これらの応力を減少するためには、半導体チップのサイズが制限され、あるいは相互接続のサイズ，形状およびスペーシングが工業標準を越えてカスタマイズされなければならない。これらの制限は、有機電子パッケージの電気的性能の利点を限定し、あるいは電子パッケージにかなりのコストを付加する。典型的には、半導体チップは、２〜３ｐｐｍ／℃のＣＴＥを有するが、標準のプリント回路基板は、１７〜２０ｐｐｍ／℃のかなり大きなＣＴＥを有する。
【０００４】
【発明が解決しようとする課題】
特定の信頼性の問題は、有機基板と半導体チップとの間をインターフェースする表面再配布層が、有機基板および有機基板にハンダ接続されるチップの熱サイクルにより生じる応力を受けやすいことである。このような応力は、表面再配布層と有機基板の残りの部分とのＣＴＥの差により生じる。このような応力に耐える表面再配布層の能力は、表面再配布層の機械的特性に依存する。再配布層が、熱応力を受け入れることができないと、表面再配布層は、クラッキングのような悪化を受けやすい。クラッキングは、有機チップ・キャリアと半導体チップとの間の、および有機チップ・キャリアとプリント回路基板との間の相互接続障害を生じさせる。従って、表面再配布層は、再配布層が、熱サイクル動作中の構造的完全性を信頼性よく保持することができる熱および機械的特性を有する材料を含むことが望まれる。
【０００５】
【課題を解決するための手段】
本発明は、多層相互接続構造を提供し、多層相互接続構造は、
第１および第２の対向表面を有する熱伝導層と、
前記熱伝導層の前記第１および第２の対向表面上にそれぞれ設けられた第１および第２の誘電体層と、
前記第１および第２の誘電体層上にそれぞれ設けられた第１および第２の複数の導電部材と、
前記第１の誘電体層内の第１の導電層と、
前記第１の誘電体層内の、前記第１の導電層と前記熱伝導層との間の第２の導電層とを備え、前記、第２の導電層が、第１の複数のシールドされた信号導体を有し、
前記多層相互接続構造を経て、前記第１の複数の導電部材のうちの少なくとも１つの部材に、前記第１の複数のシールドされた信号導体のうちの少なくとも１つに、および第２の複数の導電部材のうちの少なくとも１つの部材に電気的に接続されているメッキスルーホールと、
前記第１の誘電体層上、および前記第１の複数の導電部材の一部上に設けられた第３の誘電体層とを備え、前記第３の誘電体層が、前記メッキスルーホール上にほぼ積層し、前記第３の誘電体層が、第１の高密度相互接続層を有し、第１の電子デバイスから第１の複数のシールドされた信号導体に電気的パスを与える。
【０００６】
本発明は、多層相互接続構造を製造する方法を提供する。この方法は、
第１および第２の対向表面を有する熱伝導層を設ける工程と、
前記熱伝導層の第１および第２の対向表面上にそれぞれ第１および第２の誘電体層を形成する工程と、
前記第１および第２の誘電体層上にそれぞれ第１および第２の複数の導電部材を形成する工程と、
前記第１の誘電体層内に、第１の導電層を形成する工程と、
前記第１の誘電体層内に、前記第１の導電層と前記熱伝導層との間に設けられた第２の導電層を形成する工程とを含み、前記第２の導電層が、第１の複数のシールドされた信号導体を導体を有し、
前記多層相互接続構造を経て、前記第１の複数の導電部材のうちの少なくとも１つの部材に、前記第１の複数のシールドされた信号導体のうちの少なくとも１つに、および前記第２の複数の導電部材のうちの少なくとも１つの部材に電気的に接続されているメッキスルーホールを形成する工程と、
前記第１の誘電体層上および前記第１の複数の導電部材の一部上に第３の誘電体層を形成する工程とを含み、前記第３の誘電体層が、前記メッキスルーホール上にほぼ積層し、前記第３の誘電体層が、第１の高密度相互接続層を有し、第１の電子デバイスから前記第１の複数のシールドされた信号導体に電気的パスを与える。
【０００７】
本発明は、熱サイクル動作中の構造的完全性を信頼性よく保持し、特に、ｉｎｆｒａに記載されたＴｈｅｒｍａｌ Ａｃｃｅｐｔａｎｃｅ Ｔｅｓｔｉｎｇ（ＴＡＴ）の最も厳しい基準を満足する表面再配布層の材料を用いる利点を有する。
【０００８】
本発明は、多層相互接続構造から外部電子デバイスに直接電気的パスを与える高密度相互接続層を有する利点を有する。
【０００９】
本発明は、熱サイクル中に気化し易い物質を含まない表面高密度相互接続層の材料を用いる利点を有する。このような気化は、再配布層の収縮を生じさせる。
【００１０】
本発明は、本質的に粗い露出面を有する高密度相互接続層を与える利点を有する。表面粗さは、表面上への導電金属の連続付着を容易にするので、表面粗さを意図的に生じさせる追加のプロセス工程は省かれる。
【００１１】
【発明の実施の形態】
本発明は、多層相互接続構造（例えば、有機チップ・キャリアのような有機誘電体材料を有する基板）と、半導体チップとを備えた電子パッケージを提供し、多層相互接続構造は、比較的コンプライアントで、約１０〜約１２ｐｐｍ／℃のＣＴＥを有し、パッケージを組み立てることができる、半導体チップとプリント回路基板との間の相互接続障害を生じさせない。多層相互接続構造は、本発明の一実施例として、単一層よりなることができる。ハンダ相互接続のような相互接続の障害は、Ｔｈｅｒｍａｌ Ａｃｃｅｐｔａｎｃｅ Ｔｅｓｔｉｎｇ（ＴＡＴ）の各テスト（すなわち、テストの種類）を受けた結果、相互接続の少なくとも１Ωの電気的抵抗の増大として定義される。相互接続は、実際には、各ＴＡＴテストの下で試験されるか、あるいは、技術計算またはコンピュータ・シミュレーションを受け、許容される工業標準および方法に従って、各ＴＡＴテストを実際に受けると、相互接続が、上記少なくとも１Ωの電気的抵抗の増大を生じるかを決定する。ＴＡＴ以前の相互接続の電気的抵抗は、あらゆるＴＡＴテストに従って上記電気的抵抗の増大を計算するための参照値として用いられる。相互接続の合格は、障害なしと定義される。ＴＡＴは、次の４つの種類のテストを含む。すなわち、空気対空気テスト，湿式熱衝撃テスト，熱サイクルテスト，電力サイクルテストである。
【００１２】
空気対空気テストは、Ｊｏｉｎｔ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｕｎｃｉｌ（ＪＥＤＥＣ）テスト法のＡ１０４−Ａ，条件Ｇであり、これは、有機基板および取り付けられたチップが共に、完全に−４０℃になるまで（典型的には、１０分）、−４０℃の空気内への有機基板および取り付けられたチップの浸積と、続いて、有機基板および取り付けられたチップが共に、完全に１２５℃になるまで（典型的には、１０分）、１２５℃の別の空気バス内への浸積とを、１０００回含む。
【００１３】
湿式熱衝撃テストは、ＪＥＤＥＣテスト法のＡ１０６−Ａであり、これは、有機基板および取り付けられたチップが共に、全体的に−４０℃になるまで（典型的には、１０分）、−４０℃の液体バスへの有機基板および取り付けられたチップの浸積と、続いて、有機基板および取り付けられたチップが共に、全体的に１２５℃になるまで（典型的には、１０分）、１２５℃の別の液体バスへの浸積とを、１００回含む。
【００１４】
熱サイクルテストは、０〜１００℃の空気を、３６００回サイクルする空気チャンバ内で、全アセンブリ（有機基板，取り付けられたチップ，および取り付けられた回路カード）をサイクルする。０℃および１００℃のチャンバ極限温度は、各々、全アセンブリが、均一な安定状態の温度に到達するまで維持される。
【００１５】
電力サイクルテストは、全アセンブリ（有機基板，取り付けられたチップ，および取り付けられた回路カード）を、２５℃（すなわち、室温環境）〜１２５℃で３６００回サイクルする。熱フェーズの際に、チップはパワーアップされ、全アセンブリの熱源として働く。サイクルの高温限界は、実際のフィールド動作中に生じる温度分布を現実にシミュレートすることを意図する、全アセンブリにわたる温度分布に従って、チップが１２５℃であるとき生じる。
【００１６】
図１に、本発明の電子パッケージ１０の一実施例の部分断面正面図を示す。電子パッケージ１０は、第１の表面１４を有する半導体チップ１２のような電子デバイスを有し、第１の表面は、その上に複数のコンタクト部材１６を有する。複数のコンタクト部材１６は、好適には、各々がチップの第１の表面１４上の各コンタクト（図示せず）に接続されるＣｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ（Ｃ４）ハンダボールである。本発明で用いることができる他のコンタクト部材の形状は、コラムおよびシリンダである。Ｃ４ハンダボールは、好適には、約３１０℃の融点を有する、約９７％の鉛と約３％の錫との組成を好適に有するハンダ材料よりなる。電子パッケージは、複数のハンダ接続部材２０、好適にはボール・グリッド・アレイ（ＢＧＡ）のハンダボールのようなハンダボールによって、半導体チップ１２を回路化基板１００（例えば、プリント回路基板）のような電子デバイスに電気的に相互接続するように構成された多層相互接続構造１８，好適には有機チップ・キャリアを有する。多層相互接続構造１８（ｉｎｆｒａに詳細に記載されている）は、第１および第２の対向表面２４および２６をそれぞれ有する熱伝導層２２を有する。副層２９，３９，３０，３１，および３２を有する第１の誘電体層２８は、第１の対向表面２４上に設けられ、副層３５，４１，３６，３７，および３８を有する第２の誘電体層３４は、第２の対向表面２６上に設けられる。第１の誘電体層２８の層２９，３０，３２と、第２の誘電体層３４の層３５，３６，３８とは、有機重合体材料（好適には、微粒子材料で充填された）よりなる。これら誘電体層の誘電率は、好適には約１．５〜約３．５、より好適には約２〜約３である。充填された誘電体層の厚さは、多層相互接続構造１８の所望の構造性能特性に従って変えることができ、この厚さは、構造性能要求によって指示される厚さとほぼ等しくすることができる。好適には、誘電体層２８および３４の各々の厚さは、約２５．４〜約２２８．６μｍ（約０．００１インチ（１ミル）〜約９ミル）である。重要なことには、誘電体層２８および３４の誘電体材料は、一般の織込みファイバーグラスを含まない。このような織込みファイバーグラスがないことは、スルーホールを近接して間隔を置くことを可能にする。実際に、２５４０μｍ（１００ミル）より小さい、好適には１２７０μｍ（５０ミル）さらに好適には６３５μｍより小さい、最も好適には２５４μｍ（１０ミル）より小さいスルーホール中心間の間隔を、隣接する導電スルーホール間を電気的に短絡することなしに実現できる。好適には、微粒子充填物は、約１０μｍより小さい、より好適には約５〜約８μｍの直径を有する。好適には、微粒子充填物は、材料の約３０〜約７０重量％、より好適には約４０〜約６０重量％含有される。好適には、微粒子充填物は、シリカである。誘電体層に適した材料は、例えば、シアネートエステルおよびポリテトラフルオロエチレンである。適切なシリカ充填ポリテトラフルオロエチレンは、Ｒｏｇｅｒｓ Ｃｏｒｐｏｒａｔｉｏｎ（Ｒｏｇｅｒｓ，Ｃｏｎｎｅｔｉｃｕｔ）のＨＴ２８００として得られる。また、第１の誘電体層２８は、誘電体層３０と３２との間に第１の導電層３１を有し、電力接続および／またはグランド接続として働く。また、第２の誘電体層３４は、誘電体層３６と３８との間に第３の導電層３７を有し、電力接続および／またはグランド接続として働く。第１の誘電体層２８および第２の誘電体層３４は、それぞれ、第２および第４の導電層３９および４１をさらに有することができる。導電層３９および４１は、好適には、信号搬送導体である。第２の導電層３９は、第１の導電層３１と熱伝導層２２との間に設けられる。第４の導電層４１は、第３の導電層３７と熱伝導層２２との間に設けられる。導電層３１，３７，３９，および４１は、銅またはアルミニウム（好適には銅）のような適切な金属よりなり、約５．０８〜約２５．４μｍ（約０．２０〜約１．０ミル）、好適には約１２．７μｍ（約０．５０ミル）の厚さを有することができる。本発明の形態は、信号搬送層３９および４１の各々が、導電層によって両側でシールドされ、信号ノイズをかなり減少させることである。信号搬送層３９は、導電層３１および２２によってシールドされ、信号搬送層４１は、導電層３７および２２によってシールドされている。
【００１７】
第１の複数の導電部材４０は、第１の誘電体層２８上に設けられ、第２の複数の導電部材４２は、第２の誘電体層３４上に設けられている。これらの導電部材４０および４２は、好適には金属よりなり、好適な金属は銅である。第１および第２の複数の導電部材４０および４２は、各々、約６．３５〜約３８．１μｍ（約０．２５〜約１．５ミル）の厚さを有することができる。第１の複数のマイクロバイア５５上に設けられ、および第１の複数の導電部材４０と電気的に接触する第１の複数のハンダ接続部材４７は、半導体チップ１２上の複数のコンタクト部材１６の各々に接続されている。第１の複数のマイクロバイア５５は、第３の誘電体層４６内に形成された内壁を有する第１の複数の開口であり、第１の複数の導電部材４０の少なくとも一部を露出させる。第１の複数の開口の各々は、第１の複数の開口の内壁上、および第１の複数の導電部材４０のうちの選択された部材の一部上に設けられた導電材料（好適には銅）の層４５を有する。第１の複数のハンダ接続部材４７は、低融点ハンダ（約２３０℃以下の融点）、好適には約６３％の鉛と約３７％の錫との合金よりなる共晶ハンダである。
【００１８】
熱伝導層２２は、第１の複数の導電部材４０と半導体チップ１２との間の第１の複数のハンダ接続部材４７の障害をほぼ防止するように、選択された厚さと熱膨張率とを有する材料よりなる。また、熱伝導部材（または層）２２は、ニッケル，銅，モリブデン，または鉄よりなる適切な金属とすることができる。また、好適には、熱伝導層は、グランド面として働く。好適な熱伝導層２２（０に近い、好適には、約４〜約８ｐｐｍ／℃のＣＴＥを有する）は、銅よりなる第１の層と、約３４％〜約３８％のニッケル（好適には、約３６％のニッケル）と約６２％〜約６６％の鉄（好適には約６３％の鉄）との合金よりなる第２の層と、銅よりなる第３の層とからなる３つの層構造である。熱伝導層２２の全ＣＴＥ（すなわち、空間的平均ＣＴＥ）は、約４〜約８ｐｐｍ／℃である。好適には、熱伝導層２２の厚さの約７２％〜約８０％が、ニッケル−鉄の合金であり、熱伝導層の厚さの約２０％〜約２８％が、銅である。適切な３６％ニッケル−６３％鉄の合金は、Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ Ｉｎｃｏｒｐｏｒａｔｅｄ（Ａｔｔｌｅｂｏｒｏ，Ｍａｓｓａｃｈｕｓｅｔｔｓ）より得られる。あるいはまた、熱伝導層２２は、約３６％ニッケル−約６３％鉄の合金のような単一の金属合金のみにより形成することができる。熱伝導層２２の厚さは、好適には、約２５．４〜約７６．２μｍ（約１〜約３ミル）である。熱伝導層２２の厚さと材料の選択とは、熱伝導層２２のＣＴＥを決定し、重要なことには、ここで定義される他のエレメントと組み合せて用いるとき、多層相互接続構造１８の全ＣＴＥを制御するために用いることができる。多層相互接続構造の全ＣＴＥが、約１０〜約１２ｐｐｍ／℃の値に制御されると、重大な利点が実現される。電子パッケージ１０の第１の複数のハンダ接続部材４７への歪み制御が実現され、電子パッケージ１０の動作中、高歪みの局部化された領域が回避される（回路化基板に組み立てられるとき、かつフィールド処理中）。従って、約２〜３ｐｐｍ／℃のＣＴＥを有する半導体チップ１２と、約１７〜２０ｐｐｍ／℃のＣＴＥを有する回路化基板との間の総合歪みは、その大きさがかなり減少する。多層相互接続構造１８と半導体チップ１２との間、および回路化基板１００と多層相互接続構造１８との間の多層相互接続構造１８内の相互接続障害を防ぐためには、多層相互接続構造１８の全ＣＴＥと半導体チップ１２のＣＴＥとの差を、回路化基板１００のＣＴＥと半導体チップ１２のＣＴＥとの差の約４０〜約７０％（しかし、好適には、約４０〜６０％）とすべきである。多層相互接続構造１８のＣＴＥを制御して、前述した相互接続障害を防ぐためには、多層相互接続構造１８の全ＣＴＥが、熱伝導層２２のＣＴＥおよび厚さの両方に依存することに注意されたい。従って、熱伝導層２２のＣＴＥは、多層相互接続構造１８の全ＣＴＥの約１／３〜約２／３である（熱伝導層２２の厚さに依存して）のが好ましい。
【００１９】
第１の誘電体層２８の層２９，３０，３２と、第２の誘電体層３４の層３５，３６，３８とは、好適には、約６８．９〜約３４４．７ＭＰａ（約０．０１〜約０．５０Ｍｐｓｉ）の有効引張り応力（ｅｆｆｅｃｔｉｖｅ ｍｏｄｕｌｕｓ）を有する充填有機重合体材料よりなり、好適には、有効引張り応力は、約２０６．８〜６８９ＭＰａ（約０．０３〜約０．１０Ｍｐｓｉ）である。誘電体材料層２９，３２，３５，３６，３８は、応力下で弾性状に変形することができる材料であり、十分な応力を受けると、弾性プラスチック状に変形することができる。有効引張り応力は、セカント引張り応力（ｓｅｃａｎｔ ｍｏｄｕｌｕｓ）と定義される。このセカント引張り応力は、弾性プラスチック応力−歪みの材料テストの応力応答曲線の総合歪みに対する張力応力（ｔｅｎｓｉｌｅ ｓｔｒｅｓｓ）の関係として定義される（例えば、Ａ．Ｂｌａｋｅ，“Ｐｒａｃｔｉｃａｌ Ｓｔｒｅｓｓ Ａｎａｌｙｓｉｓ ｉｎ Ｅｎｇｉｎｅｅｒｉｎｇ Ｄｅｓｉｇｎ”，Ｍａｒｃｅｌ Ｄｅｋｋｅｒ：２７０Ｍａｄｉｓｏｎ Ａｖｅ．，ＮｅｗＹｏｒｋ，ＮＹ１００１６，１９８２を参照されたい）。テストを１０〜３０℃の温度で行い、歪み速度を０．０１〜０．６／分とし、室温で測定された６８．９〜３４４．７ＭＰａ（０．０１〜０．５Ｍｐｓｉ）の測定された張力セカント引張り応力を有する誘電体材料を用いることは有用である。第１および第２の誘電体層２８および３４が、それぞれ、この有効引張り応力を有する材料よりなるとき、多層相互接続構造は、比較的コンプライアントであり、電子パッケージの動作中のそりは非常に減少する。減少したＣＴＥの熱伝導層と、コンプライアントな（動作中）誘電体層との独特の組合せは、半導体チップ１２と多層相互接続構造１８との間、および多層相互接続構造１８と回路化基板１００との間の第１の複数のハンダ接続部材４７の障害をほぼ防止することを保証する。その結果、半導体チップ１２は、典型的な有機材料で作られた積層体に生じるよりさらに小さいそりを生じる。多層相互接続構造１８は、ダイ下の適度な量の内部せん断歪みを吸収することができる。カプセル封止材が、半導体チップ１２と多層相互接続構造１８との間に供給されると、構造のコンプライアンシが、カプセル封止材内にかなり小さい応力を生じる。第１の複数のハンダ接続部材４７への歪み制御と、電子パッケージ１０のそりに対する減少傾向との組合せは、第１の複数の導電部材４０と半導体チップ１２との間の第１の複数のハンダ接続部材４７の障害の防止に貢献する。
【００２０】
第１のメッキスルーホール５０（すなわち、金属、好適には銅でメッキされた第１のスルーホール）は、半導体チップ１２の下に設けられ、第１の複数の導電部材４０のうちの少なくとも１つの導電部材と、第２の複数の導電部材４２のうちの少なくとも１つの導電部材とに電気的に接続される。図１には、明瞭に示していないが、第１のメッキスルーホール５０はまた、導電層３９を含む第１の複数のシールドされた信号導体のうちの少なくとも１つに電気的に接続される。第２のメッキスルーホール５２（すなわち、金属、好適には銅でメッキされた第２のスルーホール）は、半導体チップ１２の下に設けられ、また、第１の複数の導電部材４０のうちの少なくとも１つの導電部材と、第２の複数の導電部材４２のうちの少なくとも１つの導電部材とに電気的に接続される。図には、明瞭に示していないが、第２のメッキスルーホール５２はまた、導電層４１を含む第２の複数のシールドされた信号導体のうちの少なくとも１つに電気的に接続される。第１および第２のメッキスルーホール５０および５２は、それぞれ、約３８．１〜約７６．２μｍ（約１．５〜約３．０ミル）の直径（メッキされていない）を有し、機械的またはレーザ・ドリリングによって、好適には、ＹＡＧまたはエキシマレーザによるレーザ・ドリリングによって形成することができる。メッキスルーホール５０および５２は、各々、適切なメッキ金属（好適には銅）よりなる約３．８１〜約２５．４μｍ（約０．１５〜約１．０ミル）の層を、メッキスルーホール５０および５２の内壁に有する。半導体チップの各コンタクト・サイトは、多層相互接続構造１８の１個のメッキスルーホールに電気的に接続されるのが好ましい。
【００２１】
多層相互接続構造１８の第３の誘電体層４６は、第１の誘電体層２８上と、第１の複数の導電部材４０のうちの選択された部材の少なくとも一部上とに設けられる。第３の誘電体材料４６は、それぞれ、第１および第２のメッキスルーホール５０および５２を全体的に覆う（テントのように覆う）ことができる。第４の誘電体層４８は、第２の誘電体層３４上と、第２の複数の導電部材４２のうちの選択された部材の少なくとも一部上とに設けられる。多層相互接続構造１８の第４の誘電体層４８は、それぞれ、第１および第２のメッキスルーホール５０および５２を全体的に覆う（すなわち、テントのように覆う）ことができる。図に示すように、第３および第４の誘電体材料は、それぞれ、メッキスルーホール５０および５２をほぼ充填することができる。あるいはまた、メッキスルーホール５０および５２は、第１の誘電体層２８および第２の誘電体層３４上に、第３の誘電体層４６および第４の誘電体材料４８を設ける前に、第３および第４の誘電体材料とは異なる材料で充填することができる。
【００２２】
第３の誘電体層４６の誘電体材料（“第３の誘電体材料”）および第４の誘電体層４８の誘電体材料（“第４の誘電体材料）は、適切な有機重合体材料である。好適な第３および第４の誘電体材料は、アリル化ポリフェニレンエーテル（ＡＰＰＥ）からなる樹脂である。ＡＰＰＥ材料は、銅ホイールのような金属ホイール上に覆われたＡＰＰＥ樹脂の形成に用いることができる。本発明に適した市販のＡＰＰＥは、Ａｓａｈｉ Ｃｈｅｍｉｃａｌ Ｃｏｍｐａｎｙ ｏｆ Ｊａｐａｎによって製造され、Ａｓａｈｉ製造番号ＰＣ５１０３として認定され、これは、銅ホイール上に覆われた樹脂からなる。ＡＰＰＥ材料は、特に、本発明の第３および第４の誘電体材料に適している。というのは、ＡＰＰＥ材料は、構造的完全性を保ち、ｓｕｐｒａに記載されたＴｈｅｒｍａｌ ＡｃｃｅｐｔａｎｃｅＴｅｓｔｉｎｇを受ける際クラックしないからである。幾つかの要因は、Ｔｈｅｒｍａｌ Ａｃｃｅｐｔａｎｃｅ Ｔｅｓｔｉｎｇの際、ＡＰＰＥ材料がどのようにうまく保持するかを説明するのに役立つ。第１の要因は、ＡＰＰＥのアリル基が、橋かけ（ｃｒｏｓｓ ｌｉｎｋ）を形成し、従って、ポリフェニレンエーテルポリマーに硬度および強靱さを付加することができることである。第２の要因は、Ａｓａｈｉ材料が、約４０％のシリカの充填物を含み、ＡＰＰＥ材料のＣＴＥを約４０ｐｐｍ／℃に下げ、シリカ充填物を含まない他の有機ポリマーのＣＴＥよりも約２０〜約３０％低いことである。シリカによるＡＰＰＥ材料のＣＴＥの低下は、好適には約１０〜約１２ｐｐｍ／℃のＣＴＥを有する残りの多層相互接続構造で、第３の層４６および第４の層４８の熱互換性を改善する。第３および第４の誘電体材料のＣＴＥと、電子パッケージ１０の他の構造的コンポーネントのより低いＣＴＥとの不一致は、第３および第４の誘電体材料が、構造的完全性を保ち、クラッキングに耐えるかどうかを決定する際の重要な要因であると考えられる。ＡＰＰＥ材料の他の有利な特徴は、第１の誘電体層２８または第２の誘電体層３４に積層されている（例えば、真空積層によって）間、気化し易い揮発性溶媒がないことである。このような気化は、再配布層の収縮を生じさせるであろう。
【００２３】
第３の誘電体層４６は、第１の複数のマイクロバイア５５を有する。第１の複数のマイクロバイア５５は、第３の誘電体層４６内に形成された内壁によって定められた第１の複数の開口を構成し、上記開口は、第１の複数の導電部材４０のうちの選択された部材の一部を露出させる。第１の複数の開口の各々は、第１の開口の内壁上に、および好適にはさらに第１の複数の導電部材４０の露出部分上に設けられた導電材料４５の層を有する。一般に、その内壁に設けられた導電材料の層を有するマイクロバイアは、“メッキ・ブラインド・バイア”として示される。第１の複数のマイクロバイア５５（すなわち、メッキ・ブラインド・バイア５５）のうちの選択されたバイアは、好適には第１のハンダ接続部材４７の各々に電気的に（すなわち、導電して）接続し、従って、第１の複数の導電部材４０に電気的に接続する。さらに、第１の複数のマイクロバイア５５に加えて１つのメッキブラインドバイアは、本発明の範囲内にあり、従って、少なくとも１つのメッキブラインドバイア（メッキブラインドバイア５５の１つのような）は、第１の複数の導電部材４０の１つに導電接続することができる。第１の複数のハンダ接続部材４７は、半導体チップ１２上のコンタクト部材１６のパターンに効率よく一致するように構成される。好適には、半導体チップ下のメッキスルーホール５０または５２の１つに対して、１つのコンタクト部材１６が一致し、コンタクト部材の各々から、信号を搬送する第２の導電層３９に（ハンダ接続部材４７のうちの１つ，第１の導電部材４０のうちの１つ，およびメッキスルーホール５０を経て）、あるいは信号を搬送する第４の導電層４１に（ハンダ接続部材４４のうちの１つ，他の第１の導電部材４０，およびメッキスルーホール５２を経て）直接電気的パスを与える。従って、第３の誘電体層４６は、高密度相互接続層を有し、コンタクト部材１６からシールドされた信号導体に直接電気的パスを与え、半導体チップ１２から多層相互接続構造１８を経て伝送される信号のために、かなり短くかつ効率のよい電気的パスを与える。同様にして、第４の誘電体層４８は、高密度相互接続層を有し、多層相互接続構造１８から第２の複数のハンダ接続部材２０を経て、回路化基板１００に直接電気的パスを与える。
【００２４】
第４の誘電体層４８は、第２の複数のマイクロバイア５４を含む。第２の複数のマイクロバイア５４は、第４の誘電体層に形成された内壁を有する第２の複数の開口であり、導電部材４２の一部を露出させる。第２の複数の開口５４の各々は、開口の内壁上に、および第２の複数の導電部材４２の露出部分上に設けられた導電材料の層を有し、複数の導電ボンディングパッド５６を形成する。第１および第２の複数の開口の内壁上、および第３および第４の誘電体層の第１および第２の複数の導電部材４０および４２の露出部分上の導電材料は、好適にはメッキ銅である。図１に示すように、半導体チップ１２は、複数のコンタクト部材１６（例えば、Ｃ４ハンダボール）によって、第１の複数のマイクロバイア５５に導電接続される。一般に、全ての電子デバイス（例えば、半導体チップ１２のような半導体チップ）は、第１の複数のマイクロバイア５５のマイクロバイアに導電接続されることができる。第３の誘電体材料４６内の第１の複数のマイクロバイア５５に加えて１つのマイクロバイア（すなわち、メッキブラインドバイア）は、本発明の範囲内にある。
【００２５】
電子パッケージは、第１の表面１０４に、複数のコンタクトパッド１０３を有する回路化基板１００をさらに有し、このパッドは、多層相互接続構造１８上の第２の複数のハンダ接続部材２０（例えば、ハンダボール）の各々に電気的に接続される。典型的には、第２の複数のハンダ接続部材２０は、ボール・グリッド・アレイ（ＢＧＡ）構造のハンダボールとして配列され、電子パッケージの内外への電気的信号伝送および電力配布を効率よく与える。また、第２の複数のハンダ接続部材２０は、コラムおよび他の形状よりなり、多層相互接続構造１８と回路化基板１００との間に適切なスタンドオフおよび適切な歪み解放を与える。典型的には、ハンダボールは、低融点ハンダ金属、好適には共晶ハンダ材料よりなる。図１に示すように、回路化基板１００は、第２の複数のハンダ接続部材２０（例えば、ＢＧＡハンダボール）によって、第２の複数のマイクロバイア５４に導電接続される。一般には、全ての電子デバイス（例えば、回路化基板１００のような回路化基板）は、導電ボンディングパッド５６の１つのパッド上の第２の複数のハンダ接続部材２０の１つの部材によって、第２の複数のマイクロバイア５４の１つのマイクロバイアに導電接続される。さらに、第４の誘電体材料４８内の第２の複数のマイクロバイア５４に加えて１つのマイクロバイア（すなわち、メッキブラインドバイア）は、本発明の範囲内にある。
【００２６】
多層相互接続構造１８は、多層相互接続構造１８内の第１のハンダ接続部材４７，第２のハンダ接続部材２０，および相互接続の障害を防ぐ全ＣＴＥを有する。多層相互接続構造１８の全ＣＴＥと半導体チップ１２のＣＴＥとの差は、好適には、回路化基板１００のＣＴＥと半導体チップ１２のＣＴＥとの差の約４０〜約６０％である。熱伝導層２２は、多層相互接続構造１８内のハンダ接続部材４７，ハンダ接続部材２０，および相互接続の障害を防ぐ厚さおよびＣＴＥを有する。特に、熱伝導層２２は、多層相互接続構造１８の全ＣＴＥの約１／３〜約２／３のＣＴＥを有する。
【００２７】
図１には示していないが、多層相互接続構造１８を機械的に安定させるスチフナリングが、多層相互接続構造１８の外周部分のような上面４４の外側部分に接着接合されることができる。このようなコンプライアントな有機材料（例えば、２０６８．４４ＭＰａ（３００，０００ｐｓｉ）より小さい引張り応力を有する材料）で製造された多層相互接続構造１８のような有機チップキャリアは、容易に処理できない。堅いスチフナリングは、チップキャリアを機械的により安定させ、従ってより容易に処理させることによって、チップキャリア（すなわち、多層相互接続構造１８）の構造的特性を強化する。
【００２８】
図２に、図１で示した多層相互接続構造１８を製造する方法６０を示す。ここで定義する形成された多層相互接続構造１８は、半導体チップ１２と回路化基板１００とをハンダ接続を用いて電気的に相互接続するように構成される。この方法の第１の工程６２は、第１および第２の対向表面２４および２６を有する熱伝導層２２を設ける工程である。多層相互接続構造は、前述したｓｕｐｒａに詳細に説明されており、選択された厚さおよび熱膨張率を有する熱伝導層材料を有する。
【００２９】
次に、工程６４は、熱伝導層２２の第１および第２の対向表面２４および２６上に、それぞれ第１および第２の誘電体層２８および３４を設ける工程を含む。工程６４は、約６８９４．８〜約１３７９０ｋＰａ（約１０００〜約２０００ｐｓｉ）の圧力で、約６００〜約７５０ｏＦの温度で、積層プレスする際、銅クラッド，シリカ充填ＰＴＦＥ層を、熱伝導層の第１および第２の対向表面に積層することによって行う。
【００３０】
工程６６は、ＹＡＧまたはエキシマレーザによるレーザドリリングによって、多層相互接続構造１８内に複数のスルーホール５０および５２を形成する工程を含む。機械的ドリリングのような他の適切なドリリング手段が可能である。形成されたスルーホール５０および５２は、直径が約１２．７〜約５０．８μｍ（約０．５〜約２．０ミル）である。ホール５０および５２と、ホール５０および５２の内壁とが、導電層を付加する前に洗浄される。次に、第１および第２の誘電体層２８および３４上、および複数のスルーホール５０および５２の内壁上の銅クラッドが、金属の連続層で無電解シードされメッキされる。内壁は、約２．５４〜約２５．４μｍ（約０．１〜約１．０ミル）の金属の厚さでメッキされる。適切な金属は、銅およびアルミニウムであり、銅が好適な金属である。
【００３１】
工程６８は、第１および第２の誘電体層２８および３４上に、それぞれ、当業者に知られたあらゆる方法によって、第１および第２の複数の導電部材４０および４２を設ける工程を示す。例えば、メッキ銅クラッド誘電体層の表面にフォトレジストを設けることができる。フォトレジストは、複数のメッキスルーホール５０および５２を覆って、次のエッチング工程からメッキスルーホール５０および５２のメッキ内壁を保護する。次に、フォトレジストは、露光され現像される。次に、メッキ金属の露出部分と、第１および第２の誘電体層２８および３４の表面上の銅クラッドとを、それぞれ、第二銅エッチャントでエッチングすることによって、第１および第２の複数の導電部材４０および４２のパターンが形成される。次に、フォトレジストが、水酸化ナトリウムのようなアルカリ・ストリッパで剥離され、第１および第２の誘電体層２８および３４の表面上に第１および第２の複数の導電金属部材４０および４２を形成する。第１の複数の導電部材４０は、好適には、ほぼドッグボーン形状のセグメントとして形成される。各セグメントは、少なくとも２つの金属パッドを有する。ほぼドッグボーン形状のセグメントの一端部である第１の金属パッドは、第１の誘電体層２８の表面で複数のメッキスルーホール５０および５２のうちの１つの内壁の金属メッキに接続され、ほぼドッグボーン形状のセグメントの他端部は、その上にハンダ接続部材を有するように構成された第２の金属パッドであり、半導体チップ１２に電気的に接続される。ほぼドッグボーン形状のセグメントの第１および第２の金属パッドは、好適には、ほぼ直線状の導体セグメントによって接続される。また、第２の複数の導電部材４２は、ほぼドッグボーン形状のセグメントより形成され、各セグメントは少なくとも２つの金属パッドを有する。ほぼドッグボーン形状のセグメントの一端部である第３の金属パッドは、第２の誘電体層３４の表面で複数のメッキスルーホール５０および５２のうちの１つの内壁の金属メッキに接続され、ほぼドッグボーン形状のセグメントの他端部は、その上に回路化基板１００への接続のためのハンダ接続部材を有するように構成された第４の金属パッドである。ハンダ接続部材は、ハンダボール，ハンダコラム，またはランドとすることができる。また、ほぼドッグボーン形状のセグメントの第３および第４の金属パッドは、ほぼ直線状の導体セグメントによって接続される。ほぼドッグボーン形状のセグメントをここで説明したが、多くの他のパッド形状が可能である。
【００３２】
工程７０は、第１の誘電体層２８の副層３２上および第１の複数の導電部材４０上の第３の誘電体層４６と、第２の誘電体層３４の副層３８上および第２の複数の導電部材４２上の第４の誘電体層４８とを設ける工程を含む。図３〜図５は、第３および第４の誘電体層４６および４８の誘電体材料をそれぞれ示し、上記誘電体材料は、アリル化ポリフェニレンエーテル（ＡＰＰＥ）を有する好適な誘電体樹脂を含む。図３は、アリル化ポリフェニレンエーテル（ＡＰＰＥ）を有する誘電体樹脂８２を含む樹脂被覆金属８０の断面正面図を示し、上記樹脂８２は、金属ホイール８３（例えば、銅ホイール）に接着接合されている。樹脂被覆金属８０の一例として、ｓｕｐｒａに記載されたＡｓａｈｉＰＣ５１０３材料は、銅ホイール上に被覆されたＡＰＰＥ樹脂を含む。硬化されていない樹脂８２は、処理を困難にする機械的特性を有するので、金属ホイール８３の機械的構造は、樹脂８２の処理困難な（ｄｉｆｆｉｃｕｌｔ−ｔｏ ｈａｎｄｌｅ）機械的構造を補う。樹脂被覆金属８０の一例として、ｓｕｐｒａに記載されたＡｓａｈｉＰＣ５１０３材料は、銅ホイール上に被覆されたＡＰＰＥ樹脂を含む。樹脂８２は、好適には、約３０〜約７０μｍの厚さを有する。金属ホイール８３は、好適には、少なくとも約９μｍの厚さを有する。金属ホイール８３は、金属ホイール８３の表面８４上に山および谷を有する意味において粗い。上記表面８４は、樹脂８２と機械的にインターフェースしている。図４は、図３の表面８４の拡大（すなわち、引き伸ばされた）図としての表面８５を有し、山および谷を示す。金属ホイール８３は、エッチング等によって後に除去され、金属ホイール８３の表面８４（または８５）の粗さは、金属ホイール８３が続いて除去された後に、樹脂８２上に表面跡を残すことに注意されたい。この表面跡は、表面８４（または８５）の金属粗さ構造に対して"相補的"である。すなわち、金属ホイール８３が除去された後に形成された樹脂８２の表面の谷および山は、金属ホイール８３が樹脂８２と機械的にインターフェースされていた間存在した金属粗さ構造８４（または８５）の山および谷にそれぞれ対応する。続いて、樹脂被覆金属８０が、図１の第３の誘電体層４６に転化される。
【００３３】
図５は、アリル化ポリフェニレンエーテル（ＡＰＰＥ）を含む誘電体樹脂９２を含む樹脂被覆金属９０の断面正面図を示し、この樹脂９２は、金属ホイール９３に接着接合されている。樹脂被覆金属９０は、図３および図４の樹脂被覆金属８０のために、ｓｕｐｒａに記載された特徴の全てを有し、金属ホイール８３の表面８４が粗いのと同様に粗い金属ホイール９３の表面９４を有する。続いて、図５の樹脂被覆金属９０が、図１の第４の誘電体層４８に転化される。
【００３４】
図１に戻り、第１の複数の導電部材４０，第２の複数の導電部材４２，第１のメッキスルーホール５０，第２のメッキスルーホール５２の露出面が、好適には、酸化される。この酸化は、第１の複数の導電部材４０および第２の複数の導電部材４２の表面の性能を改良し、続いて、それぞれ図３の樹脂８２および図５の樹脂９２と結合する。例えば、露出面が銅を含むと、この酸化は、亜塩素化（ｃｈｌｏｒｉｔｉｎｇ）によって、すなわち、この露出面に次亜塩素酸ナトリウム溶液を添加することによって行われる。酸化（または亜塩素化）後に、好適には、約１００〜約１３０℃の温度で、少なくとも約６０分間、多層相互接続構造１８を真空ベークして、積層体から水分を除去するのが好ましい。
【００３５】
好適な誘電体樹脂に対しては、工程７０は、さらに次の工程を含む（前述した酸化の後に）。すなわち、図６に示すように、第１の誘電体層２８の副層３２上、および露出された金属ホイール８３を有する第１の複数の導電部材４０上に、樹脂被覆金属８０を設ける工程と、第２の誘電体層３４の副層３８上、および露出された金属ホイール９３を有する第２の複数の導電部材４２上に、樹脂被覆金属９０を設ける工程とを含む。図６の電子構造８は、図３の樹脂被覆金属８０，図５の樹脂被覆金属９０，および図１の多層相互接続構造１０の一部を有する。次に、図６の電子構造８は、約１８０℃〜約２１０℃の上昇温度で、少なくとも約９０分間、約６８９４．８〜約１３７９０ｋＰａ（約１０００〜約２０００ｐｓｉ）で加圧される。この加圧および上昇温度は、誘電体樹脂８２および９２を流し、硬化させる。この加圧および上昇温度は、樹脂被覆金属８０の誘電体樹脂８２を第１の誘電体樹脂２８の副層３２に、および、樹脂被覆金属９０の誘電体樹脂９２を第２の誘電体層３４の副層３８および第２の複数の導電部材４２に接着積層する。さらに、加圧および上昇温度は、図７に示すように、誘電体樹脂８２および誘電体樹脂９２を、第１のメッキスルーホール５０および第２のメッキスルーホール５２にほぼ充填する（すなわち、ポケットおよび気泡を除いて完全に充填する）。加圧後は、金属ホイール８３および金属ホイール９３が、エッチングのような当業者に知られた方法で除去される。図７は、電子構造８が加圧された後、および金属ホイール８３および９３が除去された後の図６を示す。金属ホイール８３および９３の次の加圧および除去は、図７の残りの誘電体樹脂８２が、図１の第３の誘電体層４６となり、図７の残りの誘電体樹脂９２が、図１の第４の誘電体層４８となる。誘電体樹脂８２の表面８７は、粗く、図３の金属ホイール８３の粗い表面８４を補う。誘電体樹脂９２の表面９７は、粗く、図３の金属ホイール９３の粗い表面９４を補う。誘電体樹脂９２の表面９７の粗さは、工程７２と共に、ｉｎｆｒａに記載されたような誘電体樹脂９２上への次の銅メッキの良好な接着を容易にする。
【００３６】
図１に関連して図２に示された工程７２は、第３の誘電体層４６内の第１の複数のマイクロバイア５５と、第４の誘電体層４８内の第２の複数のマイクロバイア５４とを、第３の誘電体層４６と第４の誘電体層４８の一部を除去するプロセスによって形成する工程を含み、第１および第２複数の開口を形成し、第１および第２の複数の導電部材４０および４２のうちの選択された部材の少なくとも一部をそれぞれ露出させる。開口は、連続する第１および第２の複数のマイクロバイア５５および５４の内壁をそれぞれ形成する。第１および第２の複数のマイクロバイア５５および５４は、機械的ドリリング，エッチング，あるいは、好適には、レーザ・アブレーティングのプロセスによって、第３および第４の誘電体層４６および４８をそれぞれ形成することができる。第１および第２の複数のマイクロバイア５５および５４が、レーザ・アブレーションによって形成されると、第１および第２の複数のマイクロバイア５５および５４は、好適には、膨潤剤の添加，過マンガン酸カリウムの酸化による処理，洗浄を完了する酸リンスの使用のような当業者に知られたホール洗浄プロセスを用いて洗浄され、レーザ・アブレーションによって生成された微粒子物質を除去する。
【００３７】
次に、第１および第２の複数のマイクロバイア５５および５４が、適切な金属、好適には銅でメッキされ、上記開口上に導電層を形成し、第３の誘電体層４６および第４の誘電体層４８の内壁から、露出された第１の複数の導電部材４０、および露出された第２の複数の導電部材４２の選択された部材まで、それぞれ導電接続を形成する。内壁のメッキは、当業者によって知られたあらゆる方法によって行うことができる。例えば、銅メッキでは、シーディング材料（例えば、錫パラジウム）を、誘電体樹脂９２の表面９７に供給し、表面９７上の銅の薄層（例えば、１〜３μｍ）を無電解メッキし、続いて、表面９７上の銅の薄層（例えば、２５．４μｍ（１ミル））を電気メッキするための触媒として働かせることができる。誘電体樹脂９２の表面９７の粗さは、誘電体樹脂９２上の銅メッキを良好に接着することを容易にする。次に、銅は、エッチング等によって、表面９７の一部から選択的に除去され、内壁上に残りの銅メッキを残し、さらに、所望の銅パッドの形状で、第１および第２の複数のマイクロバイア５５および５４の内壁上の銅メッキを取り囲む（および、導電接続する）。
【００３８】
次に、ハンダペーストが、メッキされた第１および第２の複数のマイクロバイア５５および５４にそれぞれ供給される。好適なハンダペーストは、共晶ハンダペーストのような低融点ハンダペーストである。用いることができる適切な共晶ハンダペーストの一例は、Ａｌｐｈａ Ｍｅｔａｌｓ（Ｊｅｒｓｅｙ Ｃｉｔｙ，Ｎ．Ｊ．）によって得られるＡｌｐｈａ３０６０である。マイクロバイア５５は、マイクロバイア５５の内壁上の適切な金属メッキと共に、メッキブラインドバイアとして示すことができる。同様にして、マイクロバイア５４もまた、マイクロバイア５４上の内壁上の適切な金属メッキと共に、メッキブラインドバイアとして示すことができる。
【００３９】
工程７４には、ハンダペーストがリフローされ、第１および第２の複数の導電部材４０および４２上にそれぞれ第１および第２の複数のハンダ接続部材４７および２０の一部を形成する。
【００４０】
次に、半導体チップ１２が、複数のコンタクト部材１６（例えば、Ｃ４ハンダボール）によって第１の複数のマイクロバイア５５に導電接続され、回路化基板１００が、第２の複数のハンダ接続部材２０（例えば、ＢＧＡハンダボール）によって第２の複数のマイクロバイア５４に導電接続されている。ｓｕｐｒａに記載されているように、電子デバイス（例えば、半導体チップ）は、第１の複数のマイクロバイア５５に導電接続することができ、全ての電子デバイス（例えば、回路化基板）は、第２の複数のマイクロバイア５４のマイクロバイアに導電接続することができる。さらにｓｕｐｒａに記載されているように、第３の誘電体材料４６の第１の複数のマイクロバイア５５に加えて１つのマイクロバイア（すなわち、メッキブラインドバイア）は、本発明の範囲内にあり、また、第４の誘電体材料４８の第２の複数のマイクロバイア５４に加えて、１つのマイクロバイア（すなわち、メッキブラインドバイア）は、本発明の範囲内にある。
【００４１】
図１を参照すると、電子パッケージ１０を製造する方法は、以下の工程を含む。まず、複数のコンタクト部材１６を有する第１の表面を有する半導体チップ１２が与えられる。複数のコンタクト部材１６は、高融点のハンダのパッド，コラム，またはボール（すなわち球）とすることができる。高融点ハンダは、約２３０℃以上の融点を有するハンダとして定義される。好適には、複数のコンタクト部材１６は、ハンダボールを有する。次に、上述したような多層相互接続構造１８が設けられる。多層相互接続構造１８は、第１の複数のハンダ接続部材４７と、第１の複数のハンダ接続部材４７の上にリフローされた第１のハンダペーストの層を有する第１の複数のメッキマイクロバイア５５とを有する。リフローされた第１のハンダペーストの層は、複数のメッキマイクロバイア５５に第１のハンダペーストを供給し、続いて、第１のハンダペーストをリフローすることによって形成することができる。低融点ハンダペースト（好適には、共晶ハンダペースト）を有する第２のハンダペーストの層が、第１の複数のハンダ接続部材４７に供給され、リフローされる。半導体チップのコンタクト部材１６は、第１の複数のハンダ接続部材４７の各々に対して半導体チップ１２のコンタクト部材１６の各々を設けることによって、第１の複数のハンダ接続部材４７の各々に接触して設けられる。これは、リフローされたハンダペースト上に半導体チップのコンタクト部材１６を設けて位置合わせすることによって行われる。リフローされたハンダペーストは、コンタクト部材１６の幾何学的形状を収容するように型取られるか、あるいは形作ることができる。例えば、リフローされたハンダペーストは、球形を有するコンタクト部材１６を収容するために、平坦な上面を有するように型取られることができる。次に、リフローされたハンダペーストは、再びリフローされ、溶融ハンダは、複数のマイクロバイア５５の露出領域を覆い、半導体チップ１２のコンタクト部材１６の外壁を部分的に吐き出す（ｗｉｃｋ ｕｐ）。冷却すると、溶融ハンダは、固体化し、半導体チップ１２と多層相互接続構造１８との間の電気的接続部材４７を形成する。半導体チップ・コンタクト部材１６がハンダペーストより高い融点を有するという事実は、ハンダ・スタンドオフ、および半導体チップ１２と多層相互接続構造１８との間の電気的接続を形成する。このことは、パッケージの動作中、半導体チップ１２と多層相互接続構造１８との間の歪みの一部を低減させる働きをする。
【００４２】
本発明の電子パッケージ１０は、表面１０４のうちの１つの上に複数のコンタクトパッド１０３を有する回路化基板１００に組み立てられる。上述したように、これらコンタクトパッド１０３は、銅またはアルミニウムまたは他の適切な金属よりなり、ハンダペースト（図示せず）の層で被覆することができる。多層相互接続構造１８の第２の複数のハンダ接続部材２０（例えば、ハンダボールまたはハンダコラム）は、回路化基板１００のコンタクトパッド１０３上のハンダペーストと接触して設けられる。ハンダペーストおよび第２のハンダ接続部材２０は、リフローされ、冷却され、多層相互接続構造１８と回路化基板１００との間に電気的接続を形成する。多層相互接続構造１８への半導体チップ１２のアセンブリ、およびこれに続く回路化基板１００への多層相互接続構造１８のアセンブリのシーケンスは、容易に変更する。例えば、多層相互接続構造１８を、回路化基板１００に組み立て、続いて、半導体チップ１２を多層相互接続構造１８に組み立てることができる。
【００４３】
ここで説明した電子パッケージ１０は、将来の半導体チップの高性能電気的要求を補う信号および電力配布特性を与え、特に、高Ｉ／Ｏ（４００Ｉ／Ｏより大きい）半導体チップを相互接続するのに適している。低インピーダンスの電力配布は、半導体チップ下の固体銅の電力プレーンおよび高密度メッキスルーホール（半導体チップに複数の垂直電力供給を与える）を用いて実現することができる。さらに、電気的性能の利点および信号の完全性の保護（高速信号伝搬，低信号容量および低結合ノイズ，および整合した特性インピーダンス）は、低誘電率ＰＴＥ材料（Ｅｒ＜３）（信号搬送導体は、シールドされた構成で内部に配列されている）と、信号搬送導体への半導体チップのコンタクト部材の直接の短いパス長とを用いることによって、電子パッケージ内で実現される。
【００４４】
本発明の範囲は、第１の誘電体層２８，第２の誘電体層３４，および熱伝導層２２を除去した図１の電子パッケージ１０を含む。
【００４５】
ここに記載された電子パッケージ１０は、第１の複数の導電部材４０を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つの第１の導電部材４０をさらに有する。
【００４６】
ここに記載された電子パッケージ１０は、第２の複数の導電部材４２を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つの第２の導電部材４２をさらに有する。
【００４７】
ここに記載された電子パッケージ１０は、第１の複数のマイクロバイア５５を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つの第１のマイクロバイア５５をさらに有する。
【００４８】
ここに記載された電子パッケージ１０は、第２の複数のマイクロバイア５４を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つの第２のマイクロバイア５４をさらに有する。
【００４９】
ここに記載された電子パッケージ１０は、第１の複数のハンダ接続部材４７を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つのハンダ接続部材４７をさらに有する。
【００５０】
ここに記載された電子パッケージ１０は、第２の複数のハンダ接続部材２０を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つの第２のハンダ接続部材２０をさらに有する。
【００５１】
ここに記載された電子パッケージ１０は、複数のコンタクト部材１６を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つのコンタクト部材１６をさらに有する。
【００５２】
ここに記載された電子パッケージ１０は、複数のコンタクトパッド１０３を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つのコンタクトパッド１０３をさらに有する。
【００５３】
ここに記載された電子パッケージ１０は、複数の導電ボンディングパッド５６を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つの導電ボンディングパッド５６をさらに有する。
【００５４】
ここに記載された電子パッケージ１０は、複数のスルーホール５０および５２を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つのスルーホール５０および５２をさらに有する。
【００５５】
本発明の好適な実施例と現時点で考えられるものを示し説明したが、当業者によれば、特許請求の範囲によって定義された本発明の範囲から逸脱することなく、種々の変形および変更を行うことができることが明らかである。
【００５６】
まとめとして、本発明の構成に関して事項を開示する。
（１）第１および第２の対向表面を有する熱伝導層と、
前記熱伝導層の前記第１および第２の対向表面上にそれぞれ設けられた第１および第２の誘電体層と、
前記第１および第２の誘電体層上にそれぞれ設けられた第１および第２の複数の導電部材と、
前記第１の誘電体層内の第１の導電層と、
前記第１の誘電体層内の、前記第１の導電層と前記熱伝導層との間の第２の導電層とを備え、前記第２の導電層が、第１の複数のシールドされた信号導体を有し、
前記多層相互接続構造を経て、前記第１の複数の導電部材のうちの少なくとも１つの部材に、前記第１の複数のシールドされた信号導体のうちの少なくとも１つに、および前記第２の複数の導電部材のうちの少なくとも１つの部材に電気的に接続されているメッキスルーホールと、
前記第１の誘電体層上、および前記第１の複数の導電部材の一部上に設けられた第３の誘電体層とを備え、前記第３の誘電体層が、前記メッキスルーホール上にほぼ積層し、前記第３の誘電体層が、第１の高密度相互接続層を有し、第１の電子デバイスから前記第１の複数のシールドされた信号導体に電気的パスを与える、多層相互接続構造。
（２）前記第３の誘電体層は、アリル化ポリフェニレンエーテルからなる樹脂を含む、上記（１）に記載の多層相互接続構造。
（３）前記熱伝導層の熱膨張率（ＣＴＥ）は、多層相互接続構造の全ＣＴＥの約１／３〜約２／３である、上記（１）に記載の多層相互接続構造。
（４）前記第３の誘電体層内のメッキブラインドバイアをさらに備え、前記メッキブラインドバイアが、前記第１の複数の導電部材のうちの少なくとも１つの部材に導電接続されている、上記（１）に記載の多層相互接続構造。
（５）前記メッキブラインドバイアに導電接続されている第１の電子デバイスをさらに備えた、上記（４）に記載の多層相互接続構造。
（６）前記第１の電子デバイスは、前記半導体チップおよび前記回路化基板よりなるグループから選択される、上記（５）に記載の多層相互接続構造。
（７）前記第２の誘電体層内の第３の導電層と、
前記第２の誘電体層内の、前記第３の導電層と前記熱伝導層との間に設けられた第４の導電層とを備え、前記第４の導電層が、第２の複数のシールドされた信号導体を有し、
前記第２の誘電体層上、および前記第２の複数の導電部材の一部上に設けられた第４の誘電体層を備え、前記第４の誘電体層が、前記メッキスルーホール上にほぼ積層し、前記第４の誘電体層が、第２の高密度相互接続層を有し、第２の電子デバイスから前記第２の複数のシールドされた信号導体に電気的パスを与える、上記（１）に記載の多層相互接続構造。
（８）前記第４の誘電体層が、アリル化ポリフェニレンエーテルからなる樹脂を含む、上記（７）に記載の多層相互接続構造。
（９）前記第３の誘電体層内の第１のメッキブラインドバイアを備え、前記第１のメッキブラインドバイアが、前記第１の複数の導電部材のうちの少なくとも１つの部材に導電接続され、
前記第４の誘電体層内の第２のメッキブラインドバイアを備え、前記第２のメッキブラインドバイアが、前記第２の複数の導電部材のうちの少なくとも１つの部材に導電接続されている、上記（７）に記載の多層相互接続構造。
（１０）前記第１のメッキブラインドバイアに導電接続されている第１のハンダ接続部材と、
前記第２のメッキブラインドバイアに導電接続されている第２のハンダ接続部材と、
前記第１のハンダ接続部材によって、前記第１のメッキブラインドバイアに導電接続されている第１の電子デバイスと、
前記第２のハンダ接続部材によって、前記第２のメッキブラインドバイアに導電接続されている第２の電子デバイスとを備えた、上記（９）に記載の多層相互接続構造。
（１１）前記第１の電子デバイスは、半導体チップであり、前記第２の電子デバイスは、回路化基板である、上記（１０）に記載の多層相互接続構造。
（１２）前記多層相互接続構造は、前記第１のハンダ接続部材，前記第２のハンダ接続部材，および前記多層層誤接続構造内の相互接続の障害を生じない全ＣＴＥを有する、上記（１０）に記載の多層相互接続構造。
（１３）前記多層相互接続構造の全ＣＴＥと前記第１の電子デバイスのＣＴＥとの差は、前記第２の電子デバイスのＣＴＥと前記第１の電子デバイスのＣＴＥとの差の約４０〜約６０％である、上記（１０）に記載の多層相互接続構造。
（１４）第１および第２の対向表面を有する熱伝導層を設ける工程と、
前記熱伝導層の前記第１および第２の対向表面上にそれぞれ第１および第２の誘電体層を形成する工程と、
前記第１および第２の誘電体層上にそれぞれ第１および第２の複数の導電部材を形成する工程と、
前記第１の誘電体層内の第１の導電層を形成する工程と、
前記第１の誘電体層内の、前記第１の導電層と前記熱伝導層との間に設けられた第２の導電層を形成する工程とを含み、前記第２の導電層が、第１の複数のシールドされた信号導体を有し、
前記多層相互接続構造を経て、前記第１の複数の導電部材のうちの少なくとも１つの部材に、前記第１の複数のシールドされた信号導体のうちの少なくとも１つに、および前記第２の複数の導電部材のうちの少なくとも１つの部材に電気的に接続されているメッキスルーホールを形成する工程と、
前記第１の誘電体層上、および前記第１の複数の導電部材の一部上に、第３の誘電体層を形成する工程とを含み、前記第３の誘電体層が、前記メッキスルーホール上にほぼ積層し、前記第３の誘電体層が、第１の高密度相互接続層を有し、第１の電子デバイスから前記第１の複数のシールドされた信号導体に電気的パスを与える、多層相互接続構造を製造する方法。
（１５）前記熱伝導層の熱膨張率（ＣＴＥ）は、前記多層相互接続構造の全ＣＴＥの約１／３〜約２／３である、上記（１４）に記載の方法。
（１６）前記第３の誘電体層は、アリル化ポリフェニレンエーテルからなる樹脂を含む、上記（１４）に記載の方法。
（１７）前記第３の誘電体層を形成する工程は、
金属ホイールの粗面上に前記樹脂の層を有するシートを設ける工程と、
前記シートを、前記第１の誘電体層上、および前記第１の複数の導電部材上に設ける工程とを含み、前記金属ホイールが露出され、
前記多層相互接続構造を、前記樹脂がキュアし、前記樹脂の層が前記第１の誘電体層および前記第１の複数の導電部材に接着積層するのに必要な圧力，上昇温度，時間で加圧する工程と、
前記金属ホイールを除去し、前記第１の金属ホイールの粗面を補う前記樹脂の層の露出された粗面を残す工程とを含む、上記（１６）に記載の方法。
（１８）前記金属ホイールは、銅を含む、上記（１７）に記載の方法。
（１９）前記除去する工程は、前記金属ホイールをエッチング除去する工程を含む、上記（１７）に記載の方法。
（２０）前記シートを設ける工程の前に、前記第１の導電部材の露出された面を酸化する工程をさらに含む、上記（１７）に記載の方法。
（２１）前記圧力は、約６８９４．８〜約１３７９０ｋＰａ（約１０００〜約２０００ｐｓｉ）であり、前記温度は、約１８０〜約２１０℃であり、前記時間は、約９０分を越える、上記（１７）に記載の方法。
（２２）前記第３の誘電体層内にメッキブラインドバイアを形成する工程をさらに含み、前記メッキブラインドバイアは、前記第１の複数の導電部材のうちの少なくとも１つの部材に導電接続されている、上記（１４）に記載の方法。
（２３）前記メッキブラインドバイアに電子デバイスを導電接続する工程をさらに含む、上記（２２）に記載の方法。
（２４）前記電子デバイスは、半導体チップおよび回路化基板からなるグループから選択される、上記（２３）に記載の方法。
（２５）前記電子デバイスは、半導体チップであり、前記半導体チップを前記メッキブラインドバイアに接続する工程は、
前記メッキブラインドバイア上に、第１のハンダペーストを設ける工程と、
前記第１のハンダペーストをリフローして、ハンダ接続部材を形成する工程と、
前記ハンダ接続部材上に、第２のハンダペーストを設ける工程と、
前記ハンダ接続部材上に、前記半導体チップのコンタクト部材を設ける工程と、
前記第２のハンダペーストをリフローして、前記半導体チップを前記メッキブラインドバイアに導電接続する工程とを含む、上記（２３）に記載の方法。
（２６）前記第２の誘電体層内に、第３の導電層を形成する工程と、
前記第２の誘電体層内に、前記第３の導電層と前記熱伝導層との間に設けられた第４の導電層を形成する工程とを含み、前記第４の導電層が、第２の複数のシールドされた信号導体を有し、
前記第２の誘電体層上、および前記複数の導電部材の一部上に第４の誘電体層を形成する工程を含み、前記第４の誘電体層は、前記メッキスルーホール上にほぼ積層し、前記第４の誘電体層は、第２の高密度相互接続層を有し、第２の電子デバイスから第２の複数のシールドされた信号導体に電気的パスを与える、上記（１４）に記載の方法。
（２７）前記第４の誘電体層は、アリル化ポリフェニレンエーテルからなる樹脂を含む、上記（２６）に記載の方法。
（２８）前記第３の誘電体層および第４の誘電体層を形成する工程は、
第１の金属ホイールの粗面上に、前記樹脂の第１の層を有する第１のシートを設ける工程と、
第２の金属ホイールの粗面上に、前記樹脂の第２の層を有する第２のシートを設ける工程と、
前記第１のシートを、前記第１の誘電体層上、および前記第１の複数の導電部材上に設ける工程とを含み、前記第１の金属ホイールが露出され、
前記第２のシートを、前記第２の誘電体層上、および前記第２の複数の導電部部材上に設ける工程を含み、前記第２の金属ホイールが露出され、
前記多層相互接続構造を、前記樹脂がキュアし、前記樹脂の第１の層が、前記第１の誘電体層および前記第１の複数の導電部材に接着積層し、かつ、前記樹脂の第２の層が、前記第２の誘電体層および前記第２の複数の導電部材に接着積層するのに必要な圧力，上昇温度，時間で加圧する工程と、
前記第１の金属ホイールを除去し、前記第１の金属ホイールの粗面を補う前記樹脂の第１の層の露出された粗面を残す工程と、
前記第２の金属ホイールを除去し、前記第２の金属ホイールの粗面を補う前記樹脂の第２の層の露出された粗面を残す工程とを含む、上記（２７）に記載の方法。
（２９）前記第１のシートを設ける工程の前に、前記第１の複数の導電部材の露出面を酸化する工程と、
前記第２のシートを設ける工程の前に、前記第２の複数の導電部材の露出面を酸化する工程とを含む、上記（２８）に記載の方法。
（３０）前記圧力は、約６８９４．８〜約１３７９０ｋＰａ（約１０００〜約２０００ｐｓｉ）であり、前記温度は、約１８０〜約２１０℃であり、前記時間は、約９０分を越える、上記（２８）に記載の方法。
（３１）前記第３の誘電体層内に、第１のメッキブラインドバイアを形成する工程を含み、前記第１のメッキブラインドバイアは、前記第１の複数の導電部材のうちの少なくとも１つの部材に導電接続され、
前記第４の誘電体層内に、第２のメッキブラインドバイアを形成する工程を含み、前記第２のメッキブラインドバイアは、前記第２の複数の導電部材のうちの少なくとも１つの部材に導電接続されている、上記（２６）に記載の方法。
（３２）前記第１のメッキブラインドバイアに導電接続されている第１のハンダ接続部材を形成する工程と、
前記第２のメッキブラインドバイアに導電接続されている第２のハンダ接続部材を形成する工程と、
前記第１のハンダ接続部材によって、前記第１のメッキブラインドバイアに、第１の電子デバイスを導電接続する工程と、
前記第２のハンダ接続部材によって、前記第２のメッキブラインドバイアに、第２の電子デバイスを導電接続する工程とを含む、上記（３１）に記載の方法。
（３３）前記第１の電子デバイスは、半導体チップであり、前記第２の電子デバイスは、回路化基板である、上記（３２）に記載の方法。
（３４）前記多層相互接続構造は、第１のハンダ接続部材，第２のハンダ接続部材，および前記多層相互接続構造内の相互接続の障害を防止する全ＣＴＥを有する、上記（３２）に記載の方法。
（３５）前記多層相互接続構造の全ＣＴＥと前記第１の電子デバイスのＣＴＥとの差が、前記第２の誘電体層のＣＴＥと前記第１の電子デバイスのＣＴＥとの差の約４０〜約６０％である、上記（３２）に記載の方法。
【図面の簡単な説明】
【図１】本発明の好適な実施例によって、多層相互接続構造に組み立てられた半導体チップを有する電子パッケージの断面正面図を示し、多層相互接続構造は回路化基板に組み立てられる。
【図２】本発明に好適な実施例によって、図１の電子パッケージを製造する方法を示すプロセスフロー図である。
【図３】本発明の好適な実施例によって、金属ホイール上にＡＰＰＥを有する誘電体樹脂を含む樹脂被覆金属の断面正面図である。
【図４】図３の拡大図であり、ＡＰＰＥにインターフェースする金属ホイール表面を示す図である。
【図５】金属ホイール上にＡＰＰＥを有する誘電体樹脂を含む樹脂被覆金属の断面正面図である。
【図６】図３の樹脂被覆金属，図５の樹脂被覆金属，図１の多層相互接続構造の一部を有する電子構造を示す図である。
【図７】図６の電子構造が加圧された後、および樹脂被覆金属の金属ホイールの金属ホイールが除去された後を示す図である。
【符号の説明】
８ 電子構造
１０ 電子パッケージ
１２ 半導体チップ
１４ 第１の表面
１６ コンタクト部材
１８ 多層相互接続構造
２０ 第２の複数のハンダ接続部材
２２ 熱伝導層
２４ 第１の対向表面
２６ 第２の対向表面
２８ 第１の誘電体層
２９，３０，３１，３２ 第１の誘電体層の副層
３４ 第２の誘電体層
３５，３６，３７，３８ 第２の誘電体層の副層
３９ 第２の熱伝導層
４０ 第１の複数の熱伝導部材
４１ 第４の熱伝導層
４２ 第２の複数の熱伝導部材
４５ 導電材料
４６ 第３の誘電体層
４７ 第１の複数のハンダ接続部材
４８ 第４の誘電体層
５０，５２ 第１のメッキスルーホール
５４ 第２の複数のマイクロバイア
５５ 第１の複数のマイクロバイア
５６ ボンディングパッド
８０，９０ 樹脂被覆金属
８２，９２ 誘電体樹脂
８３，９３ 金属ホイール
８４，８５，８７，９７ 表面
９２ 樹脂
１００ 回路化基板
１０３ コンタクトパッド
１０４ 第１の表面
【発明の属する技術分野】
本発明は、一般に、半導体チップをプリント回路基板に相互接続する電子パッケージに関し、特に、アリル化（ａｌｌｙｌａｔｅｄ）表面層のような高密度相互接続層を有する有機多層相互接続構造に関する。
【０００２】
【従来の技術】
チップ・キャリアのような有機基板は、多数の応用のために開発され続けてきた。有機基板は、低減されたコストおよび増大された電気的性能のために、多くのチップ・キャリア応用において、セラミック基板に代わることが期待される。電子パッケージにおいて、半導体チップをプリント回路基板に相互接続する有機チップ・キャリアのような有機基板は、電気的信号をチップから広範囲の領域に再配布する表面再配布層を有し、これにより、チップは、プリント回路基板と適切にインターフェースすることができる。
【０００３】
半導体チップ入力／出力（Ｉ／Ｏ）数が、周辺リード・デバイスの性能を越えて増大するにつれて、また、半導体チップおよびプリント回路基板の両方の縮小化の必要性が増大するにつれて、領域アレイ相互接続は、半導体チップと有機チップ・キャリアとの間に、および有機チップ・キャリアとプリント回路基板との間に、多数の相互接続を行うための好適な方法である。半導体チップ，有機チップ・キャリア，およびプリント回路基板の熱膨張率（ＣＴＥ）が、互いにかなり異なると、有機チップ・キャリアに対する工業標準の半導体チップ・アレイの相互接続は、熱サイクル動作中に高い応力を受けることがある。同様に、有機チップ・キャリアとプリント回路基板との間の、工業標準のボール・グリッド・アレイ（ＢＧＡ）相互接続もまた、動作中に高い応力を受けることがある。接続障害、または半導体チップの集積障害（チップ・クラッキング）によって、重大な信頼性の問題が明らかになる。これらの信頼性の問題は、構造のフレキシビリティをかなり抑制する。例えば、これらの応力を減少するためには、半導体チップのサイズが制限され、あるいは相互接続のサイズ，形状およびスペーシングが工業標準を越えてカスタマイズされなければならない。これらの制限は、有機電子パッケージの電気的性能の利点を限定し、あるいは電子パッケージにかなりのコストを付加する。典型的には、半導体チップは、２〜３ｐｐｍ／℃のＣＴＥを有するが、標準のプリント回路基板は、１７〜２０ｐｐｍ／℃のかなり大きなＣＴＥを有する。
【０００４】
【発明が解決しようとする課題】
特定の信頼性の問題は、有機基板と半導体チップとの間をインターフェースする表面再配布層が、有機基板および有機基板にハンダ接続されるチップの熱サイクルにより生じる応力を受けやすいことである。このような応力は、表面再配布層と有機基板の残りの部分とのＣＴＥの差により生じる。このような応力に耐える表面再配布層の能力は、表面再配布層の機械的特性に依存する。再配布層が、熱応力を受け入れることができないと、表面再配布層は、クラッキングのような悪化を受けやすい。クラッキングは、有機チップ・キャリアと半導体チップとの間の、および有機チップ・キャリアとプリント回路基板との間の相互接続障害を生じさせる。従って、表面再配布層は、再配布層が、熱サイクル動作中の構造的完全性を信頼性よく保持することができる熱および機械的特性を有する材料を含むことが望まれる。
【０００５】
【課題を解決するための手段】
本発明は、多層相互接続構造を提供し、多層相互接続構造は、
第１および第２の対向表面を有する熱伝導層と、
前記熱伝導層の前記第１および第２の対向表面上にそれぞれ設けられた第１および第２の誘電体層と、
前記第１および第２の誘電体層上にそれぞれ設けられた第１および第２の複数の導電部材と、
前記第１の誘電体層内の第１の導電層と、
前記第１の誘電体層内の、前記第１の導電層と前記熱伝導層との間の第２の導電層とを備え、前記、第２の導電層が、第１の複数のシールドされた信号導体を有し、
前記多層相互接続構造を経て、前記第１の複数の導電部材のうちの少なくとも１つの部材に、前記第１の複数のシールドされた信号導体のうちの少なくとも１つに、および第２の複数の導電部材のうちの少なくとも１つの部材に電気的に接続されているメッキスルーホールと、
前記第１の誘電体層上、および前記第１の複数の導電部材の一部上に設けられた第３の誘電体層とを備え、前記第３の誘電体層が、前記メッキスルーホール上にほぼ積層し、前記第３の誘電体層が、第１の高密度相互接続層を有し、第１の電子デバイスから第１の複数のシールドされた信号導体に電気的パスを与える。
【０００６】
本発明は、多層相互接続構造を製造する方法を提供する。この方法は、
第１および第２の対向表面を有する熱伝導層を設ける工程と、
前記熱伝導層の第１および第２の対向表面上にそれぞれ第１および第２の誘電体層を形成する工程と、
前記第１および第２の誘電体層上にそれぞれ第１および第２の複数の導電部材を形成する工程と、
前記第１の誘電体層内に、第１の導電層を形成する工程と、
前記第１の誘電体層内に、前記第１の導電層と前記熱伝導層との間に設けられた第２の導電層を形成する工程とを含み、前記第２の導電層が、第１の複数のシールドされた信号導体を導体を有し、
前記多層相互接続構造を経て、前記第１の複数の導電部材のうちの少なくとも１つの部材に、前記第１の複数のシールドされた信号導体のうちの少なくとも１つに、および前記第２の複数の導電部材のうちの少なくとも１つの部材に電気的に接続されているメッキスルーホールを形成する工程と、
前記第１の誘電体層上および前記第１の複数の導電部材の一部上に第３の誘電体層を形成する工程とを含み、前記第３の誘電体層が、前記メッキスルーホール上にほぼ積層し、前記第３の誘電体層が、第１の高密度相互接続層を有し、第１の電子デバイスから前記第１の複数のシールドされた信号導体に電気的パスを与える。
【０００７】
本発明は、熱サイクル動作中の構造的完全性を信頼性よく保持し、特に、ｉｎｆｒａに記載されたＴｈｅｒｍａｌ Ａｃｃｅｐｔａｎｃｅ Ｔｅｓｔｉｎｇ（ＴＡＴ）の最も厳しい基準を満足する表面再配布層の材料を用いる利点を有する。
【０００８】
本発明は、多層相互接続構造から外部電子デバイスに直接電気的パスを与える高密度相互接続層を有する利点を有する。
【０００９】
本発明は、熱サイクル中に気化し易い物質を含まない表面高密度相互接続層の材料を用いる利点を有する。このような気化は、再配布層の収縮を生じさせる。
【００１０】
本発明は、本質的に粗い露出面を有する高密度相互接続層を与える利点を有する。表面粗さは、表面上への導電金属の連続付着を容易にするので、表面粗さを意図的に生じさせる追加のプロセス工程は省かれる。
【００１１】
【発明の実施の形態】
本発明は、多層相互接続構造（例えば、有機チップ・キャリアのような有機誘電体材料を有する基板）と、半導体チップとを備えた電子パッケージを提供し、多層相互接続構造は、比較的コンプライアントで、約１０〜約１２ｐｐｍ／℃のＣＴＥを有し、パッケージを組み立てることができる、半導体チップとプリント回路基板との間の相互接続障害を生じさせない。多層相互接続構造は、本発明の一実施例として、単一層よりなることができる。ハンダ相互接続のような相互接続の障害は、Ｔｈｅｒｍａｌ Ａｃｃｅｐｔａｎｃｅ Ｔｅｓｔｉｎｇ（ＴＡＴ）の各テスト（すなわち、テストの種類）を受けた結果、相互接続の少なくとも１Ωの電気的抵抗の増大として定義される。相互接続は、実際には、各ＴＡＴテストの下で試験されるか、あるいは、技術計算またはコンピュータ・シミュレーションを受け、許容される工業標準および方法に従って、各ＴＡＴテストを実際に受けると、相互接続が、上記少なくとも１Ωの電気的抵抗の増大を生じるかを決定する。ＴＡＴ以前の相互接続の電気的抵抗は、あらゆるＴＡＴテストに従って上記電気的抵抗の増大を計算するための参照値として用いられる。相互接続の合格は、障害なしと定義される。ＴＡＴは、次の４つの種類のテストを含む。すなわち、空気対空気テスト，湿式熱衝撃テスト，熱サイクルテスト，電力サイクルテストである。
【００１２】
空気対空気テストは、Ｊｏｉｎｔ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｕｎｃｉｌ（ＪＥＤＥＣ）テスト法のＡ１０４−Ａ，条件Ｇであり、これは、有機基板および取り付けられたチップが共に、完全に−４０℃になるまで（典型的には、１０分）、−４０℃の空気内への有機基板および取り付けられたチップの浸積と、続いて、有機基板および取り付けられたチップが共に、完全に１２５℃になるまで（典型的には、１０分）、１２５℃の別の空気バス内への浸積とを、１０００回含む。
【００１３】
湿式熱衝撃テストは、ＪＥＤＥＣテスト法のＡ１０６−Ａであり、これは、有機基板および取り付けられたチップが共に、全体的に−４０℃になるまで（典型的には、１０分）、−４０℃の液体バスへの有機基板および取り付けられたチップの浸積と、続いて、有機基板および取り付けられたチップが共に、全体的に１２５℃になるまで（典型的には、１０分）、１２５℃の別の液体バスへの浸積とを、１００回含む。
【００１４】
熱サイクルテストは、０〜１００℃の空気を、３６００回サイクルする空気チャンバ内で、全アセンブリ（有機基板，取り付けられたチップ，および取り付けられた回路カード）をサイクルする。０℃および１００℃のチャンバ極限温度は、各々、全アセンブリが、均一な安定状態の温度に到達するまで維持される。
【００１５】
電力サイクルテストは、全アセンブリ（有機基板，取り付けられたチップ，および取り付けられた回路カード）を、２５℃（すなわち、室温環境）〜１２５℃で３６００回サイクルする。熱フェーズの際に、チップはパワーアップされ、全アセンブリの熱源として働く。サイクルの高温限界は、実際のフィールド動作中に生じる温度分布を現実にシミュレートすることを意図する、全アセンブリにわたる温度分布に従って、チップが１２５℃であるとき生じる。
【００１６】
図１に、本発明の電子パッケージ１０の一実施例の部分断面正面図を示す。電子パッケージ１０は、第１の表面１４を有する半導体チップ１２のような電子デバイスを有し、第１の表面は、その上に複数のコンタクト部材１６を有する。複数のコンタクト部材１６は、好適には、各々がチップの第１の表面１４上の各コンタクト（図示せず）に接続されるＣｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｃｈｉｐ Ｃｏｎｎｅｃｔｉｏｎ（Ｃ４）ハンダボールである。本発明で用いることができる他のコンタクト部材の形状は、コラムおよびシリンダである。Ｃ４ハンダボールは、好適には、約３１０℃の融点を有する、約９７％の鉛と約３％の錫との組成を好適に有するハンダ材料よりなる。電子パッケージは、複数のハンダ接続部材２０、好適にはボール・グリッド・アレイ（ＢＧＡ）のハンダボールのようなハンダボールによって、半導体チップ１２を回路化基板１００（例えば、プリント回路基板）のような電子デバイスに電気的に相互接続するように構成された多層相互接続構造１８，好適には有機チップ・キャリアを有する。多層相互接続構造１８（ｉｎｆｒａに詳細に記載されている）は、第１および第２の対向表面２４および２６をそれぞれ有する熱伝導層２２を有する。副層２９，３９，３０，３１，および３２を有する第１の誘電体層２８は、第１の対向表面２４上に設けられ、副層３５，４１，３６，３７，および３８を有する第２の誘電体層３４は、第２の対向表面２６上に設けられる。第１の誘電体層２８の層２９，３０，３２と、第２の誘電体層３４の層３５，３６，３８とは、有機重合体材料（好適には、微粒子材料で充填された）よりなる。これら誘電体層の誘電率は、好適には約１．５〜約３．５、より好適には約２〜約３である。充填された誘電体層の厚さは、多層相互接続構造１８の所望の構造性能特性に従って変えることができ、この厚さは、構造性能要求によって指示される厚さとほぼ等しくすることができる。好適には、誘電体層２８および３４の各々の厚さは、約２５．４〜約２２８．６μｍ（約０．００１インチ（１ミル）〜約９ミル）である。重要なことには、誘電体層２８および３４の誘電体材料は、一般の織込みファイバーグラスを含まない。このような織込みファイバーグラスがないことは、スルーホールを近接して間隔を置くことを可能にする。実際に、２５４０μｍ（１００ミル）より小さい、好適には１２７０μｍ（５０ミル）さらに好適には６３５μｍより小さい、最も好適には２５４μｍ（１０ミル）より小さいスルーホール中心間の間隔を、隣接する導電スルーホール間を電気的に短絡することなしに実現できる。好適には、微粒子充填物は、約１０μｍより小さい、より好適には約５〜約８μｍの直径を有する。好適には、微粒子充填物は、材料の約３０〜約７０重量％、より好適には約４０〜約６０重量％含有される。好適には、微粒子充填物は、シリカである。誘電体層に適した材料は、例えば、シアネートエステルおよびポリテトラフルオロエチレンである。適切なシリカ充填ポリテトラフルオロエチレンは、Ｒｏｇｅｒｓ Ｃｏｒｐｏｒａｔｉｏｎ（Ｒｏｇｅｒｓ，Ｃｏｎｎｅｔｉｃｕｔ）のＨＴ２８００として得られる。また、第１の誘電体層２８は、誘電体層３０と３２との間に第１の導電層３１を有し、電力接続および／またはグランド接続として働く。また、第２の誘電体層３４は、誘電体層３６と３８との間に第３の導電層３７を有し、電力接続および／またはグランド接続として働く。第１の誘電体層２８および第２の誘電体層３４は、それぞれ、第２および第４の導電層３９および４１をさらに有することができる。導電層３９および４１は、好適には、信号搬送導体である。第２の導電層３９は、第１の導電層３１と熱伝導層２２との間に設けられる。第４の導電層４１は、第３の導電層３７と熱伝導層２２との間に設けられる。導電層３１，３７，３９，および４１は、銅またはアルミニウム（好適には銅）のような適切な金属よりなり、約５．０８〜約２５．４μｍ（約０．２０〜約１．０ミル）、好適には約１２．７μｍ（約０．５０ミル）の厚さを有することができる。本発明の形態は、信号搬送層３９および４１の各々が、導電層によって両側でシールドされ、信号ノイズをかなり減少させることである。信号搬送層３９は、導電層３１および２２によってシールドされ、信号搬送層４１は、導電層３７および２２によってシールドされている。
【００１７】
第１の複数の導電部材４０は、第１の誘電体層２８上に設けられ、第２の複数の導電部材４２は、第２の誘電体層３４上に設けられている。これらの導電部材４０および４２は、好適には金属よりなり、好適な金属は銅である。第１および第２の複数の導電部材４０および４２は、各々、約６．３５〜約３８．１μｍ（約０．２５〜約１．５ミル）の厚さを有することができる。第１の複数のマイクロバイア５５上に設けられ、および第１の複数の導電部材４０と電気的に接触する第１の複数のハンダ接続部材４７は、半導体チップ１２上の複数のコンタクト部材１６の各々に接続されている。第１の複数のマイクロバイア５５は、第３の誘電体層４６内に形成された内壁を有する第１の複数の開口であり、第１の複数の導電部材４０の少なくとも一部を露出させる。第１の複数の開口の各々は、第１の複数の開口の内壁上、および第１の複数の導電部材４０のうちの選択された部材の一部上に設けられた導電材料（好適には銅）の層４５を有する。第１の複数のハンダ接続部材４７は、低融点ハンダ（約２３０℃以下の融点）、好適には約６３％の鉛と約３７％の錫との合金よりなる共晶ハンダである。
【００１８】
熱伝導層２２は、第１の複数の導電部材４０と半導体チップ１２との間の第１の複数のハンダ接続部材４７の障害をほぼ防止するように、選択された厚さと熱膨張率とを有する材料よりなる。また、熱伝導部材（または層）２２は、ニッケル，銅，モリブデン，または鉄よりなる適切な金属とすることができる。また、好適には、熱伝導層は、グランド面として働く。好適な熱伝導層２２（０に近い、好適には、約４〜約８ｐｐｍ／℃のＣＴＥを有する）は、銅よりなる第１の層と、約３４％〜約３８％のニッケル（好適には、約３６％のニッケル）と約６２％〜約６６％の鉄（好適には約６３％の鉄）との合金よりなる第２の層と、銅よりなる第３の層とからなる３つの層構造である。熱伝導層２２の全ＣＴＥ（すなわち、空間的平均ＣＴＥ）は、約４〜約８ｐｐｍ／℃である。好適には、熱伝導層２２の厚さの約７２％〜約８０％が、ニッケル−鉄の合金であり、熱伝導層の厚さの約２０％〜約２８％が、銅である。適切な３６％ニッケル−６３％鉄の合金は、Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ Ｉｎｃｏｒｐｏｒａｔｅｄ（Ａｔｔｌｅｂｏｒｏ，Ｍａｓｓａｃｈｕｓｅｔｔｓ）より得られる。あるいはまた、熱伝導層２２は、約３６％ニッケル−約６３％鉄の合金のような単一の金属合金のみにより形成することができる。熱伝導層２２の厚さは、好適には、約２５．４〜約７６．２μｍ（約１〜約３ミル）である。熱伝導層２２の厚さと材料の選択とは、熱伝導層２２のＣＴＥを決定し、重要なことには、ここで定義される他のエレメントと組み合せて用いるとき、多層相互接続構造１８の全ＣＴＥを制御するために用いることができる。多層相互接続構造の全ＣＴＥが、約１０〜約１２ｐｐｍ／℃の値に制御されると、重大な利点が実現される。電子パッケージ１０の第１の複数のハンダ接続部材４７への歪み制御が実現され、電子パッケージ１０の動作中、高歪みの局部化された領域が回避される（回路化基板に組み立てられるとき、かつフィールド処理中）。従って、約２〜３ｐｐｍ／℃のＣＴＥを有する半導体チップ１２と、約１７〜２０ｐｐｍ／℃のＣＴＥを有する回路化基板との間の総合歪みは、その大きさがかなり減少する。多層相互接続構造１８と半導体チップ１２との間、および回路化基板１００と多層相互接続構造１８との間の多層相互接続構造１８内の相互接続障害を防ぐためには、多層相互接続構造１８の全ＣＴＥと半導体チップ１２のＣＴＥとの差を、回路化基板１００のＣＴＥと半導体チップ１２のＣＴＥとの差の約４０〜約７０％（しかし、好適には、約４０〜６０％）とすべきである。多層相互接続構造１８のＣＴＥを制御して、前述した相互接続障害を防ぐためには、多層相互接続構造１８の全ＣＴＥが、熱伝導層２２のＣＴＥおよび厚さの両方に依存することに注意されたい。従って、熱伝導層２２のＣＴＥは、多層相互接続構造１８の全ＣＴＥの約１／３〜約２／３である（熱伝導層２２の厚さに依存して）のが好ましい。
【００１９】
第１の誘電体層２８の層２９，３０，３２と、第２の誘電体層３４の層３５，３６，３８とは、好適には、約６８．９〜約３４４．７ＭＰａ（約０．０１〜約０．５０Ｍｐｓｉ）の有効引張り応力（ｅｆｆｅｃｔｉｖｅ ｍｏｄｕｌｕｓ）を有する充填有機重合体材料よりなり、好適には、有効引張り応力は、約２０６．８〜６８９ＭＰａ（約０．０３〜約０．１０Ｍｐｓｉ）である。誘電体材料層２９，３２，３５，３６，３８は、応力下で弾性状に変形することができる材料であり、十分な応力を受けると、弾性プラスチック状に変形することができる。有効引張り応力は、セカント引張り応力（ｓｅｃａｎｔ ｍｏｄｕｌｕｓ）と定義される。このセカント引張り応力は、弾性プラスチック応力−歪みの材料テストの応力応答曲線の総合歪みに対する張力応力（ｔｅｎｓｉｌｅ ｓｔｒｅｓｓ）の関係として定義される（例えば、Ａ．Ｂｌａｋｅ，“Ｐｒａｃｔｉｃａｌ Ｓｔｒｅｓｓ Ａｎａｌｙｓｉｓ ｉｎ Ｅｎｇｉｎｅｅｒｉｎｇ Ｄｅｓｉｇｎ”，Ｍａｒｃｅｌ Ｄｅｋｋｅｒ：２７０Ｍａｄｉｓｏｎ Ａｖｅ．，ＮｅｗＹｏｒｋ，ＮＹ１００１６，１９８２を参照されたい）。テストを１０〜３０℃の温度で行い、歪み速度を０．０１〜０．６／分とし、室温で測定された６８．９〜３４４．７ＭＰａ（０．０１〜０．５Ｍｐｓｉ）の測定された張力セカント引張り応力を有する誘電体材料を用いることは有用である。第１および第２の誘電体層２８および３４が、それぞれ、この有効引張り応力を有する材料よりなるとき、多層相互接続構造は、比較的コンプライアントであり、電子パッケージの動作中のそりは非常に減少する。減少したＣＴＥの熱伝導層と、コンプライアントな（動作中）誘電体層との独特の組合せは、半導体チップ１２と多層相互接続構造１８との間、および多層相互接続構造１８と回路化基板１００との間の第１の複数のハンダ接続部材４７の障害をほぼ防止することを保証する。その結果、半導体チップ１２は、典型的な有機材料で作られた積層体に生じるよりさらに小さいそりを生じる。多層相互接続構造１８は、ダイ下の適度な量の内部せん断歪みを吸収することができる。カプセル封止材が、半導体チップ１２と多層相互接続構造１８との間に供給されると、構造のコンプライアンシが、カプセル封止材内にかなり小さい応力を生じる。第１の複数のハンダ接続部材４７への歪み制御と、電子パッケージ１０のそりに対する減少傾向との組合せは、第１の複数の導電部材４０と半導体チップ１２との間の第１の複数のハンダ接続部材４７の障害の防止に貢献する。
【００２０】
第１のメッキスルーホール５０（すなわち、金属、好適には銅でメッキされた第１のスルーホール）は、半導体チップ１２の下に設けられ、第１の複数の導電部材４０のうちの少なくとも１つの導電部材と、第２の複数の導電部材４２のうちの少なくとも１つの導電部材とに電気的に接続される。図１には、明瞭に示していないが、第１のメッキスルーホール５０はまた、導電層３９を含む第１の複数のシールドされた信号導体のうちの少なくとも１つに電気的に接続される。第２のメッキスルーホール５２（すなわち、金属、好適には銅でメッキされた第２のスルーホール）は、半導体チップ１２の下に設けられ、また、第１の複数の導電部材４０のうちの少なくとも１つの導電部材と、第２の複数の導電部材４２のうちの少なくとも１つの導電部材とに電気的に接続される。図には、明瞭に示していないが、第２のメッキスルーホール５２はまた、導電層４１を含む第２の複数のシールドされた信号導体のうちの少なくとも１つに電気的に接続される。第１および第２のメッキスルーホール５０および５２は、それぞれ、約３８．１〜約７６．２μｍ（約１．５〜約３．０ミル）の直径（メッキされていない）を有し、機械的またはレーザ・ドリリングによって、好適には、ＹＡＧまたはエキシマレーザによるレーザ・ドリリングによって形成することができる。メッキスルーホール５０および５２は、各々、適切なメッキ金属（好適には銅）よりなる約３．８１〜約２５．４μｍ（約０．１５〜約１．０ミル）の層を、メッキスルーホール５０および５２の内壁に有する。半導体チップの各コンタクト・サイトは、多層相互接続構造１８の１個のメッキスルーホールに電気的に接続されるのが好ましい。
【００２１】
多層相互接続構造１８の第３の誘電体層４６は、第１の誘電体層２８上と、第１の複数の導電部材４０のうちの選択された部材の少なくとも一部上とに設けられる。第３の誘電体材料４６は、それぞれ、第１および第２のメッキスルーホール５０および５２を全体的に覆う（テントのように覆う）ことができる。第４の誘電体層４８は、第２の誘電体層３４上と、第２の複数の導電部材４２のうちの選択された部材の少なくとも一部上とに設けられる。多層相互接続構造１８の第４の誘電体層４８は、それぞれ、第１および第２のメッキスルーホール５０および５２を全体的に覆う（すなわち、テントのように覆う）ことができる。図に示すように、第３および第４の誘電体材料は、それぞれ、メッキスルーホール５０および５２をほぼ充填することができる。あるいはまた、メッキスルーホール５０および５２は、第１の誘電体層２８および第２の誘電体層３４上に、第３の誘電体層４６および第４の誘電体材料４８を設ける前に、第３および第４の誘電体材料とは異なる材料で充填することができる。
【００２２】
第３の誘電体層４６の誘電体材料（“第３の誘電体材料”）および第４の誘電体層４８の誘電体材料（“第４の誘電体材料）は、適切な有機重合体材料である。好適な第３および第４の誘電体材料は、アリル化ポリフェニレンエーテル（ＡＰＰＥ）からなる樹脂である。ＡＰＰＥ材料は、銅ホイールのような金属ホイール上に覆われたＡＰＰＥ樹脂の形成に用いることができる。本発明に適した市販のＡＰＰＥは、Ａｓａｈｉ Ｃｈｅｍｉｃａｌ Ｃｏｍｐａｎｙ ｏｆ Ｊａｐａｎによって製造され、Ａｓａｈｉ製造番号ＰＣ５１０３として認定され、これは、銅ホイール上に覆われた樹脂からなる。ＡＰＰＥ材料は、特に、本発明の第３および第４の誘電体材料に適している。というのは、ＡＰＰＥ材料は、構造的完全性を保ち、ｓｕｐｒａに記載されたＴｈｅｒｍａｌ ＡｃｃｅｐｔａｎｃｅＴｅｓｔｉｎｇを受ける際クラックしないからである。幾つかの要因は、Ｔｈｅｒｍａｌ Ａｃｃｅｐｔａｎｃｅ Ｔｅｓｔｉｎｇの際、ＡＰＰＥ材料がどのようにうまく保持するかを説明するのに役立つ。第１の要因は、ＡＰＰＥのアリル基が、橋かけ（ｃｒｏｓｓ ｌｉｎｋ）を形成し、従って、ポリフェニレンエーテルポリマーに硬度および強靱さを付加することができることである。第２の要因は、Ａｓａｈｉ材料が、約４０％のシリカの充填物を含み、ＡＰＰＥ材料のＣＴＥを約４０ｐｐｍ／℃に下げ、シリカ充填物を含まない他の有機ポリマーのＣＴＥよりも約２０〜約３０％低いことである。シリカによるＡＰＰＥ材料のＣＴＥの低下は、好適には約１０〜約１２ｐｐｍ／℃のＣＴＥを有する残りの多層相互接続構造で、第３の層４６および第４の層４８の熱互換性を改善する。第３および第４の誘電体材料のＣＴＥと、電子パッケージ１０の他の構造的コンポーネントのより低いＣＴＥとの不一致は、第３および第４の誘電体材料が、構造的完全性を保ち、クラッキングに耐えるかどうかを決定する際の重要な要因であると考えられる。ＡＰＰＥ材料の他の有利な特徴は、第１の誘電体層２８または第２の誘電体層３４に積層されている（例えば、真空積層によって）間、気化し易い揮発性溶媒がないことである。このような気化は、再配布層の収縮を生じさせるであろう。
【００２３】
第３の誘電体層４６は、第１の複数のマイクロバイア５５を有する。第１の複数のマイクロバイア５５は、第３の誘電体層４６内に形成された内壁によって定められた第１の複数の開口を構成し、上記開口は、第１の複数の導電部材４０のうちの選択された部材の一部を露出させる。第１の複数の開口の各々は、第１の開口の内壁上に、および好適にはさらに第１の複数の導電部材４０の露出部分上に設けられた導電材料４５の層を有する。一般に、その内壁に設けられた導電材料の層を有するマイクロバイアは、“メッキ・ブラインド・バイア”として示される。第１の複数のマイクロバイア５５（すなわち、メッキ・ブラインド・バイア５５）のうちの選択されたバイアは、好適には第１のハンダ接続部材４７の各々に電気的に（すなわち、導電して）接続し、従って、第１の複数の導電部材４０に電気的に接続する。さらに、第１の複数のマイクロバイア５５に加えて１つのメッキブラインドバイアは、本発明の範囲内にあり、従って、少なくとも１つのメッキブラインドバイア（メッキブラインドバイア５５の１つのような）は、第１の複数の導電部材４０の１つに導電接続することができる。第１の複数のハンダ接続部材４７は、半導体チップ１２上のコンタクト部材１６のパターンに効率よく一致するように構成される。好適には、半導体チップ下のメッキスルーホール５０または５２の１つに対して、１つのコンタクト部材１６が一致し、コンタクト部材の各々から、信号を搬送する第２の導電層３９に（ハンダ接続部材４７のうちの１つ，第１の導電部材４０のうちの１つ，およびメッキスルーホール５０を経て）、あるいは信号を搬送する第４の導電層４１に（ハンダ接続部材４４のうちの１つ，他の第１の導電部材４０，およびメッキスルーホール５２を経て）直接電気的パスを与える。従って、第３の誘電体層４６は、高密度相互接続層を有し、コンタクト部材１６からシールドされた信号導体に直接電気的パスを与え、半導体チップ１２から多層相互接続構造１８を経て伝送される信号のために、かなり短くかつ効率のよい電気的パスを与える。同様にして、第４の誘電体層４８は、高密度相互接続層を有し、多層相互接続構造１８から第２の複数のハンダ接続部材２０を経て、回路化基板１００に直接電気的パスを与える。
【００２４】
第４の誘電体層４８は、第２の複数のマイクロバイア５４を含む。第２の複数のマイクロバイア５４は、第４の誘電体層に形成された内壁を有する第２の複数の開口であり、導電部材４２の一部を露出させる。第２の複数の開口５４の各々は、開口の内壁上に、および第２の複数の導電部材４２の露出部分上に設けられた導電材料の層を有し、複数の導電ボンディングパッド５６を形成する。第１および第２の複数の開口の内壁上、および第３および第４の誘電体層の第１および第２の複数の導電部材４０および４２の露出部分上の導電材料は、好適にはメッキ銅である。図１に示すように、半導体チップ１２は、複数のコンタクト部材１６（例えば、Ｃ４ハンダボール）によって、第１の複数のマイクロバイア５５に導電接続される。一般に、全ての電子デバイス（例えば、半導体チップ１２のような半導体チップ）は、第１の複数のマイクロバイア５５のマイクロバイアに導電接続されることができる。第３の誘電体材料４６内の第１の複数のマイクロバイア５５に加えて１つのマイクロバイア（すなわち、メッキブラインドバイア）は、本発明の範囲内にある。
【００２５】
電子パッケージは、第１の表面１０４に、複数のコンタクトパッド１０３を有する回路化基板１００をさらに有し、このパッドは、多層相互接続構造１８上の第２の複数のハンダ接続部材２０（例えば、ハンダボール）の各々に電気的に接続される。典型的には、第２の複数のハンダ接続部材２０は、ボール・グリッド・アレイ（ＢＧＡ）構造のハンダボールとして配列され、電子パッケージの内外への電気的信号伝送および電力配布を効率よく与える。また、第２の複数のハンダ接続部材２０は、コラムおよび他の形状よりなり、多層相互接続構造１８と回路化基板１００との間に適切なスタンドオフおよび適切な歪み解放を与える。典型的には、ハンダボールは、低融点ハンダ金属、好適には共晶ハンダ材料よりなる。図１に示すように、回路化基板１００は、第２の複数のハンダ接続部材２０（例えば、ＢＧＡハンダボール）によって、第２の複数のマイクロバイア５４に導電接続される。一般には、全ての電子デバイス（例えば、回路化基板１００のような回路化基板）は、導電ボンディングパッド５６の１つのパッド上の第２の複数のハンダ接続部材２０の１つの部材によって、第２の複数のマイクロバイア５４の１つのマイクロバイアに導電接続される。さらに、第４の誘電体材料４８内の第２の複数のマイクロバイア５４に加えて１つのマイクロバイア（すなわち、メッキブラインドバイア）は、本発明の範囲内にある。
【００２６】
多層相互接続構造１８は、多層相互接続構造１８内の第１のハンダ接続部材４７，第２のハンダ接続部材２０，および相互接続の障害を防ぐ全ＣＴＥを有する。多層相互接続構造１８の全ＣＴＥと半導体チップ１２のＣＴＥとの差は、好適には、回路化基板１００のＣＴＥと半導体チップ１２のＣＴＥとの差の約４０〜約６０％である。熱伝導層２２は、多層相互接続構造１８内のハンダ接続部材４７，ハンダ接続部材２０，および相互接続の障害を防ぐ厚さおよびＣＴＥを有する。特に、熱伝導層２２は、多層相互接続構造１８の全ＣＴＥの約１／３〜約２／３のＣＴＥを有する。
【００２７】
図１には示していないが、多層相互接続構造１８を機械的に安定させるスチフナリングが、多層相互接続構造１８の外周部分のような上面４４の外側部分に接着接合されることができる。このようなコンプライアントな有機材料（例えば、２０６８．４４ＭＰａ（３００，０００ｐｓｉ）より小さい引張り応力を有する材料）で製造された多層相互接続構造１８のような有機チップキャリアは、容易に処理できない。堅いスチフナリングは、チップキャリアを機械的により安定させ、従ってより容易に処理させることによって、チップキャリア（すなわち、多層相互接続構造１８）の構造的特性を強化する。
【００２８】
図２に、図１で示した多層相互接続構造１８を製造する方法６０を示す。ここで定義する形成された多層相互接続構造１８は、半導体チップ１２と回路化基板１００とをハンダ接続を用いて電気的に相互接続するように構成される。この方法の第１の工程６２は、第１および第２の対向表面２４および２６を有する熱伝導層２２を設ける工程である。多層相互接続構造は、前述したｓｕｐｒａに詳細に説明されており、選択された厚さおよび熱膨張率を有する熱伝導層材料を有する。
【００２９】
次に、工程６４は、熱伝導層２２の第１および第２の対向表面２４および２６上に、それぞれ第１および第２の誘電体層２８および３４を設ける工程を含む。工程６４は、約６８９４．８〜約１３７９０ｋＰａ（約１０００〜約２０００ｐｓｉ）の圧力で、約６００〜約７５０ｏＦの温度で、積層プレスする際、銅クラッド，シリカ充填ＰＴＦＥ層を、熱伝導層の第１および第２の対向表面に積層することによって行う。
【００３０】
工程６６は、ＹＡＧまたはエキシマレーザによるレーザドリリングによって、多層相互接続構造１８内に複数のスルーホール５０および５２を形成する工程を含む。機械的ドリリングのような他の適切なドリリング手段が可能である。形成されたスルーホール５０および５２は、直径が約１２．７〜約５０．８μｍ（約０．５〜約２．０ミル）である。ホール５０および５２と、ホール５０および５２の内壁とが、導電層を付加する前に洗浄される。次に、第１および第２の誘電体層２８および３４上、および複数のスルーホール５０および５２の内壁上の銅クラッドが、金属の連続層で無電解シードされメッキされる。内壁は、約２．５４〜約２５．４μｍ（約０．１〜約１．０ミル）の金属の厚さでメッキされる。適切な金属は、銅およびアルミニウムであり、銅が好適な金属である。
【００３１】
工程６８は、第１および第２の誘電体層２８および３４上に、それぞれ、当業者に知られたあらゆる方法によって、第１および第２の複数の導電部材４０および４２を設ける工程を示す。例えば、メッキ銅クラッド誘電体層の表面にフォトレジストを設けることができる。フォトレジストは、複数のメッキスルーホール５０および５２を覆って、次のエッチング工程からメッキスルーホール５０および５２のメッキ内壁を保護する。次に、フォトレジストは、露光され現像される。次に、メッキ金属の露出部分と、第１および第２の誘電体層２８および３４の表面上の銅クラッドとを、それぞれ、第二銅エッチャントでエッチングすることによって、第１および第２の複数の導電部材４０および４２のパターンが形成される。次に、フォトレジストが、水酸化ナトリウムのようなアルカリ・ストリッパで剥離され、第１および第２の誘電体層２８および３４の表面上に第１および第２の複数の導電金属部材４０および４２を形成する。第１の複数の導電部材４０は、好適には、ほぼドッグボーン形状のセグメントとして形成される。各セグメントは、少なくとも２つの金属パッドを有する。ほぼドッグボーン形状のセグメントの一端部である第１の金属パッドは、第１の誘電体層２８の表面で複数のメッキスルーホール５０および５２のうちの１つの内壁の金属メッキに接続され、ほぼドッグボーン形状のセグメントの他端部は、その上にハンダ接続部材を有するように構成された第２の金属パッドであり、半導体チップ１２に電気的に接続される。ほぼドッグボーン形状のセグメントの第１および第２の金属パッドは、好適には、ほぼ直線状の導体セグメントによって接続される。また、第２の複数の導電部材４２は、ほぼドッグボーン形状のセグメントより形成され、各セグメントは少なくとも２つの金属パッドを有する。ほぼドッグボーン形状のセグメントの一端部である第３の金属パッドは、第２の誘電体層３４の表面で複数のメッキスルーホール５０および５２のうちの１つの内壁の金属メッキに接続され、ほぼドッグボーン形状のセグメントの他端部は、その上に回路化基板１００への接続のためのハンダ接続部材を有するように構成された第４の金属パッドである。ハンダ接続部材は、ハンダボール，ハンダコラム，またはランドとすることができる。また、ほぼドッグボーン形状のセグメントの第３および第４の金属パッドは、ほぼ直線状の導体セグメントによって接続される。ほぼドッグボーン形状のセグメントをここで説明したが、多くの他のパッド形状が可能である。
【００３２】
工程７０は、第１の誘電体層２８の副層３２上および第１の複数の導電部材４０上の第３の誘電体層４６と、第２の誘電体層３４の副層３８上および第２の複数の導電部材４２上の第４の誘電体層４８とを設ける工程を含む。図３〜図５は、第３および第４の誘電体層４６および４８の誘電体材料をそれぞれ示し、上記誘電体材料は、アリル化ポリフェニレンエーテル（ＡＰＰＥ）を有する好適な誘電体樹脂を含む。図３は、アリル化ポリフェニレンエーテル（ＡＰＰＥ）を有する誘電体樹脂８２を含む樹脂被覆金属８０の断面正面図を示し、上記樹脂８２は、金属ホイール８３（例えば、銅ホイール）に接着接合されている。樹脂被覆金属８０の一例として、ｓｕｐｒａに記載されたＡｓａｈｉＰＣ５１０３材料は、銅ホイール上に被覆されたＡＰＰＥ樹脂を含む。硬化されていない樹脂８２は、処理を困難にする機械的特性を有するので、金属ホイール８３の機械的構造は、樹脂８２の処理困難な（ｄｉｆｆｉｃｕｌｔ−ｔｏ ｈａｎｄｌｅ）機械的構造を補う。樹脂被覆金属８０の一例として、ｓｕｐｒａに記載されたＡｓａｈｉＰＣ５１０３材料は、銅ホイール上に被覆されたＡＰＰＥ樹脂を含む。樹脂８２は、好適には、約３０〜約７０μｍの厚さを有する。金属ホイール８３は、好適には、少なくとも約９μｍの厚さを有する。金属ホイール８３は、金属ホイール８３の表面８４上に山および谷を有する意味において粗い。上記表面８４は、樹脂８２と機械的にインターフェースしている。図４は、図３の表面８４の拡大（すなわち、引き伸ばされた）図としての表面８５を有し、山および谷を示す。金属ホイール８３は、エッチング等によって後に除去され、金属ホイール８３の表面８４（または８５）の粗さは、金属ホイール８３が続いて除去された後に、樹脂８２上に表面跡を残すことに注意されたい。この表面跡は、表面８４（または８５）の金属粗さ構造に対して"相補的"である。すなわち、金属ホイール８３が除去された後に形成された樹脂８２の表面の谷および山は、金属ホイール８３が樹脂８２と機械的にインターフェースされていた間存在した金属粗さ構造８４（または８５）の山および谷にそれぞれ対応する。続いて、樹脂被覆金属８０が、図１の第３の誘電体層４６に転化される。
【００３３】
図５は、アリル化ポリフェニレンエーテル（ＡＰＰＥ）を含む誘電体樹脂９２を含む樹脂被覆金属９０の断面正面図を示し、この樹脂９２は、金属ホイール９３に接着接合されている。樹脂被覆金属９０は、図３および図４の樹脂被覆金属８０のために、ｓｕｐｒａに記載された特徴の全てを有し、金属ホイール８３の表面８４が粗いのと同様に粗い金属ホイール９３の表面９４を有する。続いて、図５の樹脂被覆金属９０が、図１の第４の誘電体層４８に転化される。
【００３４】
図１に戻り、第１の複数の導電部材４０，第２の複数の導電部材４２，第１のメッキスルーホール５０，第２のメッキスルーホール５２の露出面が、好適には、酸化される。この酸化は、第１の複数の導電部材４０および第２の複数の導電部材４２の表面の性能を改良し、続いて、それぞれ図３の樹脂８２および図５の樹脂９２と結合する。例えば、露出面が銅を含むと、この酸化は、亜塩素化（ｃｈｌｏｒｉｔｉｎｇ）によって、すなわち、この露出面に次亜塩素酸ナトリウム溶液を添加することによって行われる。酸化（または亜塩素化）後に、好適には、約１００〜約１３０℃の温度で、少なくとも約６０分間、多層相互接続構造１８を真空ベークして、積層体から水分を除去するのが好ましい。
【００３５】
好適な誘電体樹脂に対しては、工程７０は、さらに次の工程を含む（前述した酸化の後に）。すなわち、図６に示すように、第１の誘電体層２８の副層３２上、および露出された金属ホイール８３を有する第１の複数の導電部材４０上に、樹脂被覆金属８０を設ける工程と、第２の誘電体層３４の副層３８上、および露出された金属ホイール９３を有する第２の複数の導電部材４２上に、樹脂被覆金属９０を設ける工程とを含む。図６の電子構造８は、図３の樹脂被覆金属８０，図５の樹脂被覆金属９０，および図１の多層相互接続構造１０の一部を有する。次に、図６の電子構造８は、約１８０℃〜約２１０℃の上昇温度で、少なくとも約９０分間、約６８９４．８〜約１３７９０ｋＰａ（約１０００〜約２０００ｐｓｉ）で加圧される。この加圧および上昇温度は、誘電体樹脂８２および９２を流し、硬化させる。この加圧および上昇温度は、樹脂被覆金属８０の誘電体樹脂８２を第１の誘電体樹脂２８の副層３２に、および、樹脂被覆金属９０の誘電体樹脂９２を第２の誘電体層３４の副層３８および第２の複数の導電部材４２に接着積層する。さらに、加圧および上昇温度は、図７に示すように、誘電体樹脂８２および誘電体樹脂９２を、第１のメッキスルーホール５０および第２のメッキスルーホール５２にほぼ充填する（すなわち、ポケットおよび気泡を除いて完全に充填する）。加圧後は、金属ホイール８３および金属ホイール９３が、エッチングのような当業者に知られた方法で除去される。図７は、電子構造８が加圧された後、および金属ホイール８３および９３が除去された後の図６を示す。金属ホイール８３および９３の次の加圧および除去は、図７の残りの誘電体樹脂８２が、図１の第３の誘電体層４６となり、図７の残りの誘電体樹脂９２が、図１の第４の誘電体層４８となる。誘電体樹脂８２の表面８７は、粗く、図３の金属ホイール８３の粗い表面８４を補う。誘電体樹脂９２の表面９７は、粗く、図３の金属ホイール９３の粗い表面９４を補う。誘電体樹脂９２の表面９７の粗さは、工程７２と共に、ｉｎｆｒａに記載されたような誘電体樹脂９２上への次の銅メッキの良好な接着を容易にする。
【００３６】
図１に関連して図２に示された工程７２は、第３の誘電体層４６内の第１の複数のマイクロバイア５５と、第４の誘電体層４８内の第２の複数のマイクロバイア５４とを、第３の誘電体層４６と第４の誘電体層４８の一部を除去するプロセスによって形成する工程を含み、第１および第２複数の開口を形成し、第１および第２の複数の導電部材４０および４２のうちの選択された部材の少なくとも一部をそれぞれ露出させる。開口は、連続する第１および第２の複数のマイクロバイア５５および５４の内壁をそれぞれ形成する。第１および第２の複数のマイクロバイア５５および５４は、機械的ドリリング，エッチング，あるいは、好適には、レーザ・アブレーティングのプロセスによって、第３および第４の誘電体層４６および４８をそれぞれ形成することができる。第１および第２の複数のマイクロバイア５５および５４が、レーザ・アブレーションによって形成されると、第１および第２の複数のマイクロバイア５５および５４は、好適には、膨潤剤の添加，過マンガン酸カリウムの酸化による処理，洗浄を完了する酸リンスの使用のような当業者に知られたホール洗浄プロセスを用いて洗浄され、レーザ・アブレーションによって生成された微粒子物質を除去する。
【００３７】
次に、第１および第２の複数のマイクロバイア５５および５４が、適切な金属、好適には銅でメッキされ、上記開口上に導電層を形成し、第３の誘電体層４６および第４の誘電体層４８の内壁から、露出された第１の複数の導電部材４０、および露出された第２の複数の導電部材４２の選択された部材まで、それぞれ導電接続を形成する。内壁のメッキは、当業者によって知られたあらゆる方法によって行うことができる。例えば、銅メッキでは、シーディング材料（例えば、錫パラジウム）を、誘電体樹脂９２の表面９７に供給し、表面９７上の銅の薄層（例えば、１〜３μｍ）を無電解メッキし、続いて、表面９７上の銅の薄層（例えば、２５．４μｍ（１ミル））を電気メッキするための触媒として働かせることができる。誘電体樹脂９２の表面９７の粗さは、誘電体樹脂９２上の銅メッキを良好に接着することを容易にする。次に、銅は、エッチング等によって、表面９７の一部から選択的に除去され、内壁上に残りの銅メッキを残し、さらに、所望の銅パッドの形状で、第１および第２の複数のマイクロバイア５５および５４の内壁上の銅メッキを取り囲む（および、導電接続する）。
【００３８】
次に、ハンダペーストが、メッキされた第１および第２の複数のマイクロバイア５５および５４にそれぞれ供給される。好適なハンダペーストは、共晶ハンダペーストのような低融点ハンダペーストである。用いることができる適切な共晶ハンダペーストの一例は、Ａｌｐｈａ Ｍｅｔａｌｓ（Ｊｅｒｓｅｙ Ｃｉｔｙ，Ｎ．Ｊ．）によって得られるＡｌｐｈａ３０６０である。マイクロバイア５５は、マイクロバイア５５の内壁上の適切な金属メッキと共に、メッキブラインドバイアとして示すことができる。同様にして、マイクロバイア５４もまた、マイクロバイア５４上の内壁上の適切な金属メッキと共に、メッキブラインドバイアとして示すことができる。
【００３９】
工程７４には、ハンダペーストがリフローされ、第１および第２の複数の導電部材４０および４２上にそれぞれ第１および第２の複数のハンダ接続部材４７および２０の一部を形成する。
【００４０】
次に、半導体チップ１２が、複数のコンタクト部材１６（例えば、Ｃ４ハンダボール）によって第１の複数のマイクロバイア５５に導電接続され、回路化基板１００が、第２の複数のハンダ接続部材２０（例えば、ＢＧＡハンダボール）によって第２の複数のマイクロバイア５４に導電接続されている。ｓｕｐｒａに記載されているように、電子デバイス（例えば、半導体チップ）は、第１の複数のマイクロバイア５５に導電接続することができ、全ての電子デバイス（例えば、回路化基板）は、第２の複数のマイクロバイア５４のマイクロバイアに導電接続することができる。さらにｓｕｐｒａに記載されているように、第３の誘電体材料４６の第１の複数のマイクロバイア５５に加えて１つのマイクロバイア（すなわち、メッキブラインドバイア）は、本発明の範囲内にあり、また、第４の誘電体材料４８の第２の複数のマイクロバイア５４に加えて、１つのマイクロバイア（すなわち、メッキブラインドバイア）は、本発明の範囲内にある。
【００４１】
図１を参照すると、電子パッケージ１０を製造する方法は、以下の工程を含む。まず、複数のコンタクト部材１６を有する第１の表面を有する半導体チップ１２が与えられる。複数のコンタクト部材１６は、高融点のハンダのパッド，コラム，またはボール（すなわち球）とすることができる。高融点ハンダは、約２３０℃以上の融点を有するハンダとして定義される。好適には、複数のコンタクト部材１６は、ハンダボールを有する。次に、上述したような多層相互接続構造１８が設けられる。多層相互接続構造１８は、第１の複数のハンダ接続部材４７と、第１の複数のハンダ接続部材４７の上にリフローされた第１のハンダペーストの層を有する第１の複数のメッキマイクロバイア５５とを有する。リフローされた第１のハンダペーストの層は、複数のメッキマイクロバイア５５に第１のハンダペーストを供給し、続いて、第１のハンダペーストをリフローすることによって形成することができる。低融点ハンダペースト（好適には、共晶ハンダペースト）を有する第２のハンダペーストの層が、第１の複数のハンダ接続部材４７に供給され、リフローされる。半導体チップのコンタクト部材１６は、第１の複数のハンダ接続部材４７の各々に対して半導体チップ１２のコンタクト部材１６の各々を設けることによって、第１の複数のハンダ接続部材４７の各々に接触して設けられる。これは、リフローされたハンダペースト上に半導体チップのコンタクト部材１６を設けて位置合わせすることによって行われる。リフローされたハンダペーストは、コンタクト部材１６の幾何学的形状を収容するように型取られるか、あるいは形作ることができる。例えば、リフローされたハンダペーストは、球形を有するコンタクト部材１６を収容するために、平坦な上面を有するように型取られることができる。次に、リフローされたハンダペーストは、再びリフローされ、溶融ハンダは、複数のマイクロバイア５５の露出領域を覆い、半導体チップ１２のコンタクト部材１６の外壁を部分的に吐き出す（ｗｉｃｋ ｕｐ）。冷却すると、溶融ハンダは、固体化し、半導体チップ１２と多層相互接続構造１８との間の電気的接続部材４７を形成する。半導体チップ・コンタクト部材１６がハンダペーストより高い融点を有するという事実は、ハンダ・スタンドオフ、および半導体チップ１２と多層相互接続構造１８との間の電気的接続を形成する。このことは、パッケージの動作中、半導体チップ１２と多層相互接続構造１８との間の歪みの一部を低減させる働きをする。
【００４２】
本発明の電子パッケージ１０は、表面１０４のうちの１つの上に複数のコンタクトパッド１０３を有する回路化基板１００に組み立てられる。上述したように、これらコンタクトパッド１０３は、銅またはアルミニウムまたは他の適切な金属よりなり、ハンダペースト（図示せず）の層で被覆することができる。多層相互接続構造１８の第２の複数のハンダ接続部材２０（例えば、ハンダボールまたはハンダコラム）は、回路化基板１００のコンタクトパッド１０３上のハンダペーストと接触して設けられる。ハンダペーストおよび第２のハンダ接続部材２０は、リフローされ、冷却され、多層相互接続構造１８と回路化基板１００との間に電気的接続を形成する。多層相互接続構造１８への半導体チップ１２のアセンブリ、およびこれに続く回路化基板１００への多層相互接続構造１８のアセンブリのシーケンスは、容易に変更する。例えば、多層相互接続構造１８を、回路化基板１００に組み立て、続いて、半導体チップ１２を多層相互接続構造１８に組み立てることができる。
【００４３】
ここで説明した電子パッケージ１０は、将来の半導体チップの高性能電気的要求を補う信号および電力配布特性を与え、特に、高Ｉ／Ｏ（４００Ｉ／Ｏより大きい）半導体チップを相互接続するのに適している。低インピーダンスの電力配布は、半導体チップ下の固体銅の電力プレーンおよび高密度メッキスルーホール（半導体チップに複数の垂直電力供給を与える）を用いて実現することができる。さらに、電気的性能の利点および信号の完全性の保護（高速信号伝搬，低信号容量および低結合ノイズ，および整合した特性インピーダンス）は、低誘電率ＰＴＥ材料（Ｅｒ＜３）（信号搬送導体は、シールドされた構成で内部に配列されている）と、信号搬送導体への半導体チップのコンタクト部材の直接の短いパス長とを用いることによって、電子パッケージ内で実現される。
【００４４】
本発明の範囲は、第１の誘電体層２８，第２の誘電体層３４，および熱伝導層２２を除去した図１の電子パッケージ１０を含む。
【００４５】
ここに記載された電子パッケージ１０は、第１の複数の導電部材４０を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つの第１の導電部材４０をさらに有する。
【００４６】
ここに記載された電子パッケージ１０は、第２の複数の導電部材４２を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つの第２の導電部材４２をさらに有する。
【００４７】
ここに記載された電子パッケージ１０は、第１の複数のマイクロバイア５５を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つの第１のマイクロバイア５５をさらに有する。
【００４８】
ここに記載された電子パッケージ１０は、第２の複数のマイクロバイア５４を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つの第２のマイクロバイア５４をさらに有する。
【００４９】
ここに記載された電子パッケージ１０は、第１の複数のハンダ接続部材４７を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つのハンダ接続部材４７をさらに有する。
【００５０】
ここに記載された電子パッケージ１０は、第２の複数のハンダ接続部材２０を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つの第２のハンダ接続部材２０をさらに有する。
【００５１】
ここに記載された電子パッケージ１０は、複数のコンタクト部材１６を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つのコンタクト部材１６をさらに有する。
【００５２】
ここに記載された電子パッケージ１０は、複数のコンタクトパッド１０３を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つのコンタクトパッド１０３をさらに有する。
【００５３】
ここに記載された電子パッケージ１０は、複数の導電ボンディングパッド５６を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つの導電ボンディングパッド５６をさらに有する。
【００５４】
ここに記載された電子パッケージ１０は、複数のスルーホール５０および５２を有するが、本発明の範囲内では、電子パッケージ１０は、少なくとも１つのスルーホール５０および５２をさらに有する。
【００５５】
本発明の好適な実施例と現時点で考えられるものを示し説明したが、当業者によれば、特許請求の範囲によって定義された本発明の範囲から逸脱することなく、種々の変形および変更を行うことができることが明らかである。
【００５６】
まとめとして、本発明の構成に関して事項を開示する。
（１）第１および第２の対向表面を有する熱伝導層と、
前記熱伝導層の前記第１および第２の対向表面上にそれぞれ設けられた第１および第２の誘電体層と、
前記第１および第２の誘電体層上にそれぞれ設けられた第１および第２の複数の導電部材と、
前記第１の誘電体層内の第１の導電層と、
前記第１の誘電体層内の、前記第１の導電層と前記熱伝導層との間の第２の導電層とを備え、前記第２の導電層が、第１の複数のシールドされた信号導体を有し、
前記多層相互接続構造を経て、前記第１の複数の導電部材のうちの少なくとも１つの部材に、前記第１の複数のシールドされた信号導体のうちの少なくとも１つに、および前記第２の複数の導電部材のうちの少なくとも１つの部材に電気的に接続されているメッキスルーホールと、
前記第１の誘電体層上、および前記第１の複数の導電部材の一部上に設けられた第３の誘電体層とを備え、前記第３の誘電体層が、前記メッキスルーホール上にほぼ積層し、前記第３の誘電体層が、第１の高密度相互接続層を有し、第１の電子デバイスから前記第１の複数のシールドされた信号導体に電気的パスを与える、多層相互接続構造。
（２）前記第３の誘電体層は、アリル化ポリフェニレンエーテルからなる樹脂を含む、上記（１）に記載の多層相互接続構造。
（３）前記熱伝導層の熱膨張率（ＣＴＥ）は、多層相互接続構造の全ＣＴＥの約１／３〜約２／３である、上記（１）に記載の多層相互接続構造。
（４）前記第３の誘電体層内のメッキブラインドバイアをさらに備え、前記メッキブラインドバイアが、前記第１の複数の導電部材のうちの少なくとも１つの部材に導電接続されている、上記（１）に記載の多層相互接続構造。
（５）前記メッキブラインドバイアに導電接続されている第１の電子デバイスをさらに備えた、上記（４）に記載の多層相互接続構造。
（６）前記第１の電子デバイスは、前記半導体チップおよび前記回路化基板よりなるグループから選択される、上記（５）に記載の多層相互接続構造。
（７）前記第２の誘電体層内の第３の導電層と、
前記第２の誘電体層内の、前記第３の導電層と前記熱伝導層との間に設けられた第４の導電層とを備え、前記第４の導電層が、第２の複数のシールドされた信号導体を有し、
前記第２の誘電体層上、および前記第２の複数の導電部材の一部上に設けられた第４の誘電体層を備え、前記第４の誘電体層が、前記メッキスルーホール上にほぼ積層し、前記第４の誘電体層が、第２の高密度相互接続層を有し、第２の電子デバイスから前記第２の複数のシールドされた信号導体に電気的パスを与える、上記（１）に記載の多層相互接続構造。
（８）前記第４の誘電体層が、アリル化ポリフェニレンエーテルからなる樹脂を含む、上記（７）に記載の多層相互接続構造。
（９）前記第３の誘電体層内の第１のメッキブラインドバイアを備え、前記第１のメッキブラインドバイアが、前記第１の複数の導電部材のうちの少なくとも１つの部材に導電接続され、
前記第４の誘電体層内の第２のメッキブラインドバイアを備え、前記第２のメッキブラインドバイアが、前記第２の複数の導電部材のうちの少なくとも１つの部材に導電接続されている、上記（７）に記載の多層相互接続構造。
（１０）前記第１のメッキブラインドバイアに導電接続されている第１のハンダ接続部材と、
前記第２のメッキブラインドバイアに導電接続されている第２のハンダ接続部材と、
前記第１のハンダ接続部材によって、前記第１のメッキブラインドバイアに導電接続されている第１の電子デバイスと、
前記第２のハンダ接続部材によって、前記第２のメッキブラインドバイアに導電接続されている第２の電子デバイスとを備えた、上記（９）に記載の多層相互接続構造。
（１１）前記第１の電子デバイスは、半導体チップであり、前記第２の電子デバイスは、回路化基板である、上記（１０）に記載の多層相互接続構造。
（１２）前記多層相互接続構造は、前記第１のハンダ接続部材，前記第２のハンダ接続部材，および前記多層層誤接続構造内の相互接続の障害を生じない全ＣＴＥを有する、上記（１０）に記載の多層相互接続構造。
（１３）前記多層相互接続構造の全ＣＴＥと前記第１の電子デバイスのＣＴＥとの差は、前記第２の電子デバイスのＣＴＥと前記第１の電子デバイスのＣＴＥとの差の約４０〜約６０％である、上記（１０）に記載の多層相互接続構造。
（１４）第１および第２の対向表面を有する熱伝導層を設ける工程と、
前記熱伝導層の前記第１および第２の対向表面上にそれぞれ第１および第２の誘電体層を形成する工程と、
前記第１および第２の誘電体層上にそれぞれ第１および第２の複数の導電部材を形成する工程と、
前記第１の誘電体層内の第１の導電層を形成する工程と、
前記第１の誘電体層内の、前記第１の導電層と前記熱伝導層との間に設けられた第２の導電層を形成する工程とを含み、前記第２の導電層が、第１の複数のシールドされた信号導体を有し、
前記多層相互接続構造を経て、前記第１の複数の導電部材のうちの少なくとも１つの部材に、前記第１の複数のシールドされた信号導体のうちの少なくとも１つに、および前記第２の複数の導電部材のうちの少なくとも１つの部材に電気的に接続されているメッキスルーホールを形成する工程と、
前記第１の誘電体層上、および前記第１の複数の導電部材の一部上に、第３の誘電体層を形成する工程とを含み、前記第３の誘電体層が、前記メッキスルーホール上にほぼ積層し、前記第３の誘電体層が、第１の高密度相互接続層を有し、第１の電子デバイスから前記第１の複数のシールドされた信号導体に電気的パスを与える、多層相互接続構造を製造する方法。
（１５）前記熱伝導層の熱膨張率（ＣＴＥ）は、前記多層相互接続構造の全ＣＴＥの約１／３〜約２／３である、上記（１４）に記載の方法。
（１６）前記第３の誘電体層は、アリル化ポリフェニレンエーテルからなる樹脂を含む、上記（１４）に記載の方法。
（１７）前記第３の誘電体層を形成する工程は、
金属ホイールの粗面上に前記樹脂の層を有するシートを設ける工程と、
前記シートを、前記第１の誘電体層上、および前記第１の複数の導電部材上に設ける工程とを含み、前記金属ホイールが露出され、
前記多層相互接続構造を、前記樹脂がキュアし、前記樹脂の層が前記第１の誘電体層および前記第１の複数の導電部材に接着積層するのに必要な圧力，上昇温度，時間で加圧する工程と、
前記金属ホイールを除去し、前記第１の金属ホイールの粗面を補う前記樹脂の層の露出された粗面を残す工程とを含む、上記（１６）に記載の方法。
（１８）前記金属ホイールは、銅を含む、上記（１７）に記載の方法。
（１９）前記除去する工程は、前記金属ホイールをエッチング除去する工程を含む、上記（１７）に記載の方法。
（２０）前記シートを設ける工程の前に、前記第１の導電部材の露出された面を酸化する工程をさらに含む、上記（１７）に記載の方法。
（２１）前記圧力は、約６８９４．８〜約１３７９０ｋＰａ（約１０００〜約２０００ｐｓｉ）であり、前記温度は、約１８０〜約２１０℃であり、前記時間は、約９０分を越える、上記（１７）に記載の方法。
（２２）前記第３の誘電体層内にメッキブラインドバイアを形成する工程をさらに含み、前記メッキブラインドバイアは、前記第１の複数の導電部材のうちの少なくとも１つの部材に導電接続されている、上記（１４）に記載の方法。
（２３）前記メッキブラインドバイアに電子デバイスを導電接続する工程をさらに含む、上記（２２）に記載の方法。
（２４）前記電子デバイスは、半導体チップおよび回路化基板からなるグループから選択される、上記（２３）に記載の方法。
（２５）前記電子デバイスは、半導体チップであり、前記半導体チップを前記メッキブラインドバイアに接続する工程は、
前記メッキブラインドバイア上に、第１のハンダペーストを設ける工程と、
前記第１のハンダペーストをリフローして、ハンダ接続部材を形成する工程と、
前記ハンダ接続部材上に、第２のハンダペーストを設ける工程と、
前記ハンダ接続部材上に、前記半導体チップのコンタクト部材を設ける工程と、
前記第２のハンダペーストをリフローして、前記半導体チップを前記メッキブラインドバイアに導電接続する工程とを含む、上記（２３）に記載の方法。
（２６）前記第２の誘電体層内に、第３の導電層を形成する工程と、
前記第２の誘電体層内に、前記第３の導電層と前記熱伝導層との間に設けられた第４の導電層を形成する工程とを含み、前記第４の導電層が、第２の複数のシールドされた信号導体を有し、
前記第２の誘電体層上、および前記複数の導電部材の一部上に第４の誘電体層を形成する工程を含み、前記第４の誘電体層は、前記メッキスルーホール上にほぼ積層し、前記第４の誘電体層は、第２の高密度相互接続層を有し、第２の電子デバイスから第２の複数のシールドされた信号導体に電気的パスを与える、上記（１４）に記載の方法。
（２７）前記第４の誘電体層は、アリル化ポリフェニレンエーテルからなる樹脂を含む、上記（２６）に記載の方法。
（２８）前記第３の誘電体層および第４の誘電体層を形成する工程は、
第１の金属ホイールの粗面上に、前記樹脂の第１の層を有する第１のシートを設ける工程と、
第２の金属ホイールの粗面上に、前記樹脂の第２の層を有する第２のシートを設ける工程と、
前記第１のシートを、前記第１の誘電体層上、および前記第１の複数の導電部材上に設ける工程とを含み、前記第１の金属ホイールが露出され、
前記第２のシートを、前記第２の誘電体層上、および前記第２の複数の導電部部材上に設ける工程を含み、前記第２の金属ホイールが露出され、
前記多層相互接続構造を、前記樹脂がキュアし、前記樹脂の第１の層が、前記第１の誘電体層および前記第１の複数の導電部材に接着積層し、かつ、前記樹脂の第２の層が、前記第２の誘電体層および前記第２の複数の導電部材に接着積層するのに必要な圧力，上昇温度，時間で加圧する工程と、
前記第１の金属ホイールを除去し、前記第１の金属ホイールの粗面を補う前記樹脂の第１の層の露出された粗面を残す工程と、
前記第２の金属ホイールを除去し、前記第２の金属ホイールの粗面を補う前記樹脂の第２の層の露出された粗面を残す工程とを含む、上記（２７）に記載の方法。
（２９）前記第１のシートを設ける工程の前に、前記第１の複数の導電部材の露出面を酸化する工程と、
前記第２のシートを設ける工程の前に、前記第２の複数の導電部材の露出面を酸化する工程とを含む、上記（２８）に記載の方法。
（３０）前記圧力は、約６８９４．８〜約１３７９０ｋＰａ（約１０００〜約２０００ｐｓｉ）であり、前記温度は、約１８０〜約２１０℃であり、前記時間は、約９０分を越える、上記（２８）に記載の方法。
（３１）前記第３の誘電体層内に、第１のメッキブラインドバイアを形成する工程を含み、前記第１のメッキブラインドバイアは、前記第１の複数の導電部材のうちの少なくとも１つの部材に導電接続され、
前記第４の誘電体層内に、第２のメッキブラインドバイアを形成する工程を含み、前記第２のメッキブラインドバイアは、前記第２の複数の導電部材のうちの少なくとも１つの部材に導電接続されている、上記（２６）に記載の方法。
（３２）前記第１のメッキブラインドバイアに導電接続されている第１のハンダ接続部材を形成する工程と、
前記第２のメッキブラインドバイアに導電接続されている第２のハンダ接続部材を形成する工程と、
前記第１のハンダ接続部材によって、前記第１のメッキブラインドバイアに、第１の電子デバイスを導電接続する工程と、
前記第２のハンダ接続部材によって、前記第２のメッキブラインドバイアに、第２の電子デバイスを導電接続する工程とを含む、上記（３１）に記載の方法。
（３３）前記第１の電子デバイスは、半導体チップであり、前記第２の電子デバイスは、回路化基板である、上記（３２）に記載の方法。
（３４）前記多層相互接続構造は、第１のハンダ接続部材，第２のハンダ接続部材，および前記多層相互接続構造内の相互接続の障害を防止する全ＣＴＥを有する、上記（３２）に記載の方法。
（３５）前記多層相互接続構造の全ＣＴＥと前記第１の電子デバイスのＣＴＥとの差が、前記第２の誘電体層のＣＴＥと前記第１の電子デバイスのＣＴＥとの差の約４０〜約６０％である、上記（３２）に記載の方法。
【図面の簡単な説明】
【図１】本発明の好適な実施例によって、多層相互接続構造に組み立てられた半導体チップを有する電子パッケージの断面正面図を示し、多層相互接続構造は回路化基板に組み立てられる。
【図２】本発明に好適な実施例によって、図１の電子パッケージを製造する方法を示すプロセスフロー図である。
【図３】本発明の好適な実施例によって、金属ホイール上にＡＰＰＥを有する誘電体樹脂を含む樹脂被覆金属の断面正面図である。
【図４】図３の拡大図であり、ＡＰＰＥにインターフェースする金属ホイール表面を示す図である。
【図５】金属ホイール上にＡＰＰＥを有する誘電体樹脂を含む樹脂被覆金属の断面正面図である。
【図６】図３の樹脂被覆金属，図５の樹脂被覆金属，図１の多層相互接続構造の一部を有する電子構造を示す図である。
【図７】図６の電子構造が加圧された後、および樹脂被覆金属の金属ホイールの金属ホイールが除去された後を示す図である。
【符号の説明】
８ 電子構造
１０ 電子パッケージ
１２ 半導体チップ
１４ 第１の表面
１６ コンタクト部材
１８ 多層相互接続構造
２０ 第２の複数のハンダ接続部材
２２ 熱伝導層
２４ 第１の対向表面
２６ 第２の対向表面
２８ 第１の誘電体層
２９，３０，３１，３２ 第１の誘電体層の副層
３４ 第２の誘電体層
３５，３６，３７，３８ 第２の誘電体層の副層
３９ 第２の熱伝導層
４０ 第１の複数の熱伝導部材
４１ 第４の熱伝導層
４２ 第２の複数の熱伝導部材
４５ 導電材料
４６ 第３の誘電体層
４７ 第１の複数のハンダ接続部材
４８ 第４の誘電体層
５０，５２ 第１のメッキスルーホール
５４ 第２の複数のマイクロバイア
５５ 第１の複数のマイクロバイア
５６ ボンディングパッド
８０，９０ 樹脂被覆金属
８２，９２ 誘電体樹脂
８３，９３ 金属ホイール
８４，８５，８７，９７ 表面
９２ 樹脂
１００ 回路化基板
１０３ コンタクトパッド
１０４ 第１の表面
Claims (33)
- 第１および第２の対向表面を有する熱伝導層と、
前記熱伝導層の前記第１および第２の対向表面上にそれぞれ設けられた第１および第２の誘電体層と、
前記第１および第２の誘電体層上にそれぞれ設けられた第１および第２の複数の導電部材と、
前記第１の誘電体層内の第１の導電層と、
前記第１の誘電体層内の、前記第１の導電層と前記熱伝導層との間の第２の導電層とを備え、前記第２の導電層が、第１の複数のシールドされた信号導体を有し、
前記第１の複数の導電部材のうちの少なくとも１つの部材に、前記第１の複数のシールドされた信号導体のうちの少なくとも１つに、および前記第２の複数の導電部材のうちの少なくとも１つの部材に電気的に接続されているメッキスルーホールと、
前記第１の誘電体層上、および前記第１の複数の導電部材の一部上に設けられたアリル化ポリフェニレンエーテルからなる第３の誘電体層とを備え、前記第３の誘電体層が、前記メッキスルーホール上にほぼ積層し、前記第３の誘電体層が、第１の高密度相互接続層を有し、第１の電子デバイスから前記第１の複数のシールドされた信号導体に電気的パスを与える、多層相互接続構造。 - 前記熱伝導層の熱膨張率（ＣＴＥ）は、多層相互接続構造の全ＣＴＥの約１／３〜約２／３である、請求項１に記載の多層相互接続構造。
- 前記第３の誘電体層内のメッキブラインドバイアをさらに備え、前記メッキブラインドバイアが、前記第１の複数の導電部材のうちの少なくとも１つの部材に導電接続されている、請求項１に記載の多層相互接続構造。
- 前記メッキブラインドバイアに導電接続されている第１の電子デバイスをさらに備えた、請求項３に記載の多層相互接続構造。
- 前記第１の電子デバイスは、前記半導体チップおよび前記回路化基板よりなるグループから選択される、請求項４に記載の多層相互接続構造。
- 前記第２の誘電体層内の第３の導電層と、
前記第２の誘電体層内の、前記第３の導電層と前記熱伝導層との間に設けられた第４の導電層とを備え、前記第４の導電層が、第２の複数のシールドされた信号導体を有し、
前記第２の誘電体層上、および前記第２の複数の導電部材の一部上に設けられた第４の誘電体層を備え、前記第４の誘電体層が、前記メッキスルーホール上にほぼ積層し、前記第４の誘電体層が、第２の高密度相互接続層を有し、第２の電子デバイスから前記第２の複数のシールドされた信号導体に電気的パスを与える、請求項１に記載の多層相互接続構造。 - 前記第４の誘電体層が、アリル化ポリフェニレンエーテルからなる樹脂を含む、請求項６に記載の多層相互接続構造。
- 前記第３の誘電体層内の第１のメッキブラインドバイアを備え、前記第１のメッキブラインドバイアが、前記第１の複数の導電部材のうちの少なくとも１つの部材に導電接続され、
前記第４の誘電体層内の第２のメッキブラインドバイアを備え、前記第２のメッキブラインドバイアが、前記第２の複数の導電部材のうちの少なくとも１つの部材に導電接続されている、請求項６に記載の多層相互接続構造。 - 前記第１のメッキブラインドバイアに導電接続されている第１のハンダ接続部材と、
前記第２のメッキブラインドバイアに導電接続されている第２のハンダ接続部材と、
前記第１のハンダ接続部材によって、前記第１のメッキブラインドバイアに導電接続されている第１の電子デバイスと、
前記第２のハンダ接続部材によって、前記第２のメッキブラインドバイアに導電接続されている第２の電子デバイスとを備えた、請求項８に記載の多層相互接続構造。 - 前記第１の電子デバイスは、半導体チップであり、前記第２の電子デバイスは、回路化基板である、請求項９に記載の多層相互接続構造。
- 前記多層相互接続構造は、前記第１のハンダ接続部材，前記第２のハンダ接続部材，および前記多層相互接続構造内の相互接続の障害を生じない全ＣＴＥを有する、請求項９に記載の多層相互接続構造。
- 前記多層相互接続構造の全ＣＴＥと前記第１の電子デバイスのＣＴＥとの差は、前記第２の電子デバイスのＣＴＥと前記第１の電子デバイスのＣＴＥとの差の約４０〜約６０％である、請求項９に記載の多層相互接続構造。
- 第１および第２の対向表面を有する熱伝導層を設ける工程と、
前記熱伝導層の前記第１および第２の対向表面上にそれぞれ第１および第２の誘電体層を形成する工程と、
前記第１および第２の誘電体層上にそれぞれ第１および第２の複数の導電部材を形成する工程と、
前記第１の誘電体層内の第１の導電層を形成する工程と、
前記第１の誘電体層内の、前記第１の導電層と前記熱伝導層との間に設けられた第２の導電層を形成する工程とを含み、前記第２の導電層が、第１の複数のシールドされた信号導体を有し、
前記第１の複数の導電部材のうちの少なくとも１つの部材に、前記第１の複数のシールドされた信号導体のうちの少なくとも１つに、および前記第２の複数の導電部材のうちの少なくとも１つの部材に電気的に接続されているメッキスルーホールを形成する工程と、
前記第１の誘電体層上、および前記第１の複数の導電部材の一部上に、アリル化ポリフェニレンエーテルからなる第３の誘電体層を形成する工程とを含み、前記第３の誘電体層が、前記メッキスルーホール上にほぼ積層し、前記第３の誘電体層が、第１の高密度相互接続層を有し、第１の電子デバイスから前記第１の複数のシールドされた信号導体に電気的パスを与える、多層相互接続構造を製造する方法。 - 前記熱伝導層の熱膨張率（ＣＴＥ）は、前記多層相互接続構造の全ＣＴＥの約１／３〜約２／３である、請求項１３に記載の方法。
- 前記第３の誘電体層を形成する工程は、
金属ホイールの粗面上に前記樹脂の層を有するシートを設ける工程と、
前記シートを、前記第１の誘電体層上、および前記第１の複数の導電部材上に設ける工程とを含み、前記金属ホイールが露出され、
前記多層相互接続構造を、前記樹脂が硬化し、前記樹脂の層が前記第１の誘電体層および前記第１の複数の導電部材に接着積層するのに必要な圧力，上昇温度，時間で加圧する工程と、
前記金属ホイールを除去し、前記第１の金属ホイールの粗面を補う前記樹脂の層の露出された粗面を残す工程とを含む、請求項１４に記載の方法。 - 前記金属ホイールは、銅を含む、請求項１５に記載の方法。
- 前記除去する工程は、前記金属ホイールをエッチング除去する工程を含む、請求項１５に記載の方法。
- 前記シートを設ける工程の前に、前記第１の導電部材の露出された面を酸化する工程をさらに含む、請求項１５に記載の方法。
- 前記圧力は、約６８９４．８〜約１３７９０ｋＰａ（約１０００〜約２０００ｐｓｉ）であり、前記温度は、約１８０〜約２１０℃であり、前記時間は、約９０分を越える、請求項１５に記載の方法。
- 前記第３の誘電体層内にメッキブラインドバイアを形成する工程をさらに含み、前記メッキブラインドバイアは、前記第１の複数の導電部材のうちの少なくとも１つの部材に導電接続されている、請求項１３に記載の方法。
- 前記メッキブラインドバイアに電子デバイスを導電接続する工程をさらに含む、請求項２０に記載の方法。
- 前記電子デバイスは、半導体チップおよび回路化基板からなるグループから選択される、請求項２１に記載の方法。
- 前記電子デバイスは、半導体チップであり、前記半導体チップを前記メッキブラインドバイアに接続する工程は、
前記メッキブラインドバイア上に、第１のハンダペーストを設ける工程と、
前記第１のハンダペーストをリフローして、ハンダ接続部材を形成する工程と、
前記ハンダ接続部材上に、第２のハンダペーストを設ける工程と、
前記ハンダ接続部材上に、前記半導体チップのコンタクト部材を設ける工程と、
前記第２のハンダペーストをリフローして、前記半導体チップを前記メッキブラインドバイアに導電接続する工程とを含む、請求項２１に記載の方法。 - 前記第２の誘電体層内に、第３の導電層を形成する工程と、
前記第２の誘電体層内に、前記第３の導電層と前記熱伝導層との間に設けられた第４の導電層を形成する工程とを含み、前記第４の導電層が、第２の複数のシールドされた信号導体を有し、
前記第２の誘電体層上、および前記複数の導電部材の一部上に第４の誘電体層を形成する工程を含み、前記第４の誘電体層は、前記メッキスルーホール上にほぼ積層し、前記第４の誘電体層は、第２の高密度相互接続層を有し、第２の電子デバイスから第２の複数のシールドされた信号導体に電気的パスを与える、請求項１３に記載の方法。 - 前記第４の誘電体層は、アリル化ポリフェニレンエーテルからなる樹脂を含む、請求項２４に記載の方法。
- 前記第３の誘電体層および第４の誘電体層を形成する工程は、
第１の金属ホイールの粗面上に、前記樹脂の第１の層を有する第１のシートを設ける工程と、
第２の金属ホイールの粗面上に、前記樹脂の第２の層を有する第２のシートを設ける工程と、
前記第１のシートを、前記第１の誘電体層上、および前記第１の複数の導電部材上に設ける工程とを含み、前記第１の金属ホイールが露出され、
前記第２のシートを、前記第２の誘電体層上、および前記第２の複数の導電部部材上に設ける工程を含み、前記第２の金属ホイールが露出され、
前記多層相互接続構造を、前記樹脂が硬化し、前記樹脂の第１の層が、前記第１の誘電体層および前記第１の複数の導電部材に接着積層し、かつ、前記樹脂の第２の層が、前記第２の誘電体層および前記第２の複数の導電部材に接着積層するのに必要な圧力，上昇温度，時間で加圧する工程と、
前記第１の金属ホイールを除去し、前記第１の金属ホイールの粗面を補う前記樹脂の第１の層の露出された粗面を残す工程と、
前記第２の金属ホイールを除去し、前記第２の金属ホイールの粗面を補う前記樹脂の第２の層の露出された粗面を残す工程とを含む、請求項２５に記載の方法。 - 前記第１のシートを設ける工程の前に、前記第１の複数の導電部材の露出面を酸化する工程と、
前記第２のシートを設ける工程の前に、前記第２の複数の導電部材の露出面を酸化する工程とを含む、請求項２６に記載の方法。 - 前記圧力は、約６８９４．８〜約１３７９０ｋＰａ（約１０００〜約２０００ｐｓｉ）であり、前記温度は、約１８０〜約２１０℃であり、前記時間は、約９０分を越える、請求項２６に記載の方法。
- 前記第３の誘電体層内に、第１のメッキブラインドバイアを形成する工程を含み、前記第１のメッキブラインドバイアは、前記第１の複数の導電部材のうちの少なくとも１つの部材に導電接続され、
前記第４の誘電体層内に、第２のメッキブラインドバイアを形成する工程を含み、前記第２のメッキブラインドバイアは、前記第２の複数の導電部材のうちの少なくとも１つの部材に導電接続されている、請求項２４に記載の方法。 - 前記第１のメッキブラインドバイアに導電接続されている第１のハンダ接続部材を形成する工程と、
前記第２のメッキブラインドバイアに導電接続されている第２のハンダ接続部材を形成する工程と、
前記第１のハンダ接続部材によって、前記第１のメッキブラインドバイアに、第１の電子デバイスを導電接続する工程と、
前記第２のハンダ接続部材によって、前記第２のメッキブラインドバイアに、第２の電子デバイスを導電接続する工程とを含む、請求項２９に記載の方法。 - 前記第１の電子デバイスは、半導体チップであり、前記第２の電子デバイスは、回路化基板である、請求項３０に記載の方法。
- 前記多層相互接続構造は、第１のハンダ接続部材，第２のハンダ接続部材，および前記多層相互接続構造内の相互接続の障害を防止する全ＣＴＥを有する、請求項３０に記載の方法。
- 前記多層相互接続構造の全ＣＴＥと前記第１の電子デバイスのＣＴＥとの差が、前記第２の誘電体層のＣＴＥと前記第１の電子デバイスのＣＴＥとの差の約４０〜約６０％である、請求項３０に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/540,172 US6373717B1 (en) | 1999-07-02 | 2000-03-31 | Electronic package with high density interconnect layer |
| US09/540172 | 2000-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001326470A JP2001326470A (ja) | 2001-11-22 |
| JP3587451B2 true JP3587451B2 (ja) | 2004-11-10 |
Family
ID=24154315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001087939A Expired - Fee Related JP3587451B2 (ja) | 2000-03-31 | 2001-03-26 | 多層相互接続構造および電子パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3587451B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7214886B2 (en) * | 2003-11-25 | 2007-05-08 | International Business Machines Corporation | High performance chip carrier substrate |
| SG172621A1 (en) * | 2006-07-05 | 2011-07-28 | Univ Arizona | Method of temporarily attaching a rigid carrier to a substrate |
-
2001
- 2001-03-26 JP JP2001087939A patent/JP3587451B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001326470A (ja) | 2001-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373717B1 (en) | Electronic package with high density interconnect layer | |
| US7329816B2 (en) | Electronic package with optimized lamination process | |
| US7024764B2 (en) | Method of making an electronic package | |
| US6281448B1 (en) | Printed circuit board and electronic components | |
| TWI430728B (zh) | 製造具有焊料膏連接之電路化基板的方法 | |
| EP0526133A2 (en) | Polyimide multilayer wiring substrate and method for manufacturing the same | |
| US20030127725A1 (en) | Metal wiring board, semiconductor device, and method for manufacturing the same | |
| CN101331605A (zh) | 电子部件内置模块和其制造方法 | |
| JP4848752B2 (ja) | 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器 | |
| US20110147058A1 (en) | Electronic device and method of manufacturing electronic device | |
| JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
| KR20060132247A (ko) | 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법 | |
| US8546186B2 (en) | Planar interconnect structure for hybrid circuits | |
| JP3587451B2 (ja) | 多層相互接続構造および電子パッケージ | |
| JP2005039241A (ja) | 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| JP2005243761A (ja) | 中継基板、中継基板付き樹脂製基板 | |
| JP5206217B2 (ja) | 多層配線基板及びそれを用いた電子装置 | |
| JP5445007B2 (ja) | 回路基板及びその製造方法 | |
| WO2008103752A1 (en) | High-speed memory package | |
| JP2007150111A (ja) | 配線基板 | |
| JP2005039240A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| TWI420989B (zh) | 印刷電路板及其製造方法 | |
| Ueta et al. | Flexible Circuit Board Package Embedded With Multi-Stack Dies | |
| KR101551177B1 (ko) | 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법 | |
| JP2005039239A (ja) | 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20031219 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040728 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20040729 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040806 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |