TWI600350B - Multilayer wiring board - Google Patents

Multilayer wiring board Download PDF

Info

Publication number
TWI600350B
TWI600350B TW102111458A TW102111458A TWI600350B TW I600350 B TWI600350 B TW I600350B TW 102111458 A TW102111458 A TW 102111458A TW 102111458 A TW102111458 A TW 102111458A TW I600350 B TWI600350 B TW I600350B
Authority
TW
Taiwan
Prior art keywords
metal foil
wiring
layer
hole
wiring layer
Prior art date
Application number
TW102111458A
Other languages
English (en)
Other versions
TW201349955A (zh
Inventor
Hiroyuki Yamaguchi
Seiichi Kurihara
Hiroshi Sakurai
Shunsuke NUKINA
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of TW201349955A publication Critical patent/TW201349955A/zh
Application granted granted Critical
Publication of TWI600350B publication Critical patent/TWI600350B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Description

多層配線板
本發明關於多層配線板，特別是關於用於構裝表面構裝型零件的多層配線板。
近年來，隨著電子機器的高機能化，對於多層配線板也強烈要求提高配線密度並增加配線收容量。為了滿足此要求，近來在多層配線板中，利用配線寬度的細線化或是配線層數的增加所帶來的高層化、多層化，來使配線收容量增加。
又，作為回應配線收容量增加的要求之多層配線板，有一種以絕緣披覆導線來形成配線圖案的多導線配線板(專利文獻1)。若根據這種多導線配線板，則由於使用了以絕緣披覆導線所形成的配線圖案，因此能夠達成同一配線層內的交差配線，而可在不增加配線層數的情況下增加配線收容量。
另一方面，在構裝於多層配線板的表面構裝型零件上，窄節距化在進行中。為了對應此窄節距化，而提案有一種在多層配線板的表面構裝墊的正下方形成層間導通孔，並經由此層間導通孔與內層電路連接之多層配線板(專利文獻 2)，或是一種將導出(fan-out)配線設於內層，以與層間導通孔連接之多層配線板(專利文獻3)，其中該導出配線是從表面構裝墊以拉出之方式進行配線。
又，亦考慮了一種具備層間導通孔之多層配線板，該層間導通孔是由相對孔徑較大的大孔徑部與相對孔徑較小的小孔徑部所組成，該大孔徑部被形成在從構裝表面構裝型零件之其中一方基板面到內層為止的區域，而該小孔徑部被形成在從內層到另一方基板面為止的區域(專利文獻4)。
(先前技術文獻) (專利文獻)
專利文獻1：日本特開2010-045284號公報。
專利文獻2：日本特開平5-110260號公報。
專利文獻3：日本特開平11-289025號公報。
專利文獻4：日本特開2011-198827號公報。
如上所述，近年來，除了要對應增加之配線收容量，也需要對應表面構裝型零件的窄節距化。
然而，專利文獻1所揭示的多導線配線板中，雖然能夠對應配線收容量，但有著難以對應例如連接端子在0.5mm節距以下之窄節距表面構裝型零件這樣的問題存在。也就是說，多導線配線板中，為了以絕緣披覆導線來形成配線圖案，比起藉由蝕刻銅箔或鍍層等來形成配線的一般多層配線板，還要更難達成配線寬度或層間導通孔的微細化。因 此，若要對應連接端子在0.5mm節距以下之窄節距表面構裝型零件，由於形成於多層配線板的表面構裝墊的正下方之層間導通孔也會成為0.5mm節距以下，層間導通孔的形成會變得困難。
又，專利文獻2、3所揭示的多層配線板中，雖然有利於對應表面構裝型零件的窄節距化或導出配線的形成，但卻有各配線層的配線收容量不足的問題。也就是說，隨著表面構裝型零件的窄節距化，配置於表面構裝墊的正下方的層間導通孔間之配線的配線寬度必須要變細，然而另一方面，為了將構裝有表面構裝型零件的多層配線板連接到主機板等其他基板上，必須對被導出的配線進行節距變換或阻抗匹配等，因此需要確保住配線寬度。結果，由於各配線層的配線收容量降低，產生將配線層進一步多層化的必要，因此需要進行高長寬比(高板厚度與小口徑孔)的鑽孔加工與鍍層形成，而有層間導通孔的形成變難的問題。特別是，在對以窄節距配置有多數連續孔的BGA(Ball Grid Array，球柵陣列)零件等進行構裝之情況下，由於層間導通孔是窄節距，並且要導出的配線量多，會有著用於節距變換或阻抗匹配的配線層數會增加，而使層間導通孔高長寬比化的問題。
專利文獻4所揭示的多層配線板中，多層配線板中用於構裝表面構裝型零件的一側，為孔徑比起相反側相對較大的大孔徑部。因此，例如在表面構裝型零件的連接端子之節距在0.5mm以下之窄節距表面構裝型零件之情況下(以下亦會單純稱為「窄節距」)，連多層配線板中用於構裝表面構裝 型零件的一側的大孔徑部，都會要用直徑0.2mm以下之小口徑鑽孔器來加工，那麼相反側之孔徑就要用更小口徑的鑽孔器來加工，因此有著需要進行高長寬比(高板厚度與小口徑孔)之鑽孔加工與鍍層形成，使層間導通孔的形成變得困難的問題。
如此，不僅為了對應配線收容量的增加，而需要使配線層多層化，還為了對應表面構裝型零件的窄節距化，而需要使配置於表面構裝墊的正下方之層間導通孔節距窄小化。而一旦使層間導通孔節距窄小化，則由於配線寬度的限制，各配線層的配線收容量會減少，而需要進一步的高多層化，板厚度亦會跟著增厚，因此在層間導通孔的形成上，會在開孔加工及鍍層均厚性(Throwing Power：通孔中央部的鍍層厚度/該通孔入口厚度×100%)上產生問題。
本發明係鑑於上述原因而完成，目的在於提供一種多層配線板，其能夠達成窄節距之表面構裝型零件之構裝，且增加配線收容量。
本發明之多層配線板，具備：第1金屬箔配線層，其具有至少2層以上之金屬箔配線，且被配置於構裝表面構裝型零件之構裝面側；導線配線層，其被配置於構裝面的相反側，且配線有絕緣披覆導線；及第1層間導通孔，其具有導通部，該導通部將位於第1金屬箔配線層的表面上之金屬箔配線，電性連接至第1金屬箔配線層的內層之金屬箔配線以及導線配線層的絕緣披覆導線中之至少一方；並且，在此多層配線 板中，第1層間導通孔的孔徑在多層配線板的板厚度方向上不同。
又，上述多層配線板中，第1層間導通孔，可具有小口徑孔部與大口徑孔部，該小口徑孔部位於多層配線板的第1金屬箔配線層側，而該大口徑孔部位於導線配線層側。
又，上述多層配線板，可更具備第2層間導通孔，該第2層間導通孔位於第1金屬箔配線層側，且被形成在與第1層間導通孔不同的位置上；並且，第1層間導通孔為貫穿多層配線板之貫穿導通孔，且第2層間導通孔為不貫穿多層配線板之非貫穿導通孔。在此情況中，可交互配置有第1層間導通孔與第2層間導通孔。
又，上述多層配線板中，配置在第1及第2層間導通孔之間隙中之金屬箔配線的條數，可與配置在第1層間導通孔彼此之間之間隙中之絕緣披覆導線的條數不同。又，配置在第1及第2層間導通孔之間隙中之金屬箔配線的寬度，可與配置在第1層間導通孔彼此之間之間隙中之絕緣披覆導線的直徑不同。
又，上述多層配線板，可更具備第2金屬箔配線層，其被配置在導線配線層的構裝面側的相反側，且具有至少2層以上之金屬箔配線。在此情況中，對於配置在導線配線層的構裝面側之第1金屬箔配線層之多層化黏著所使用之預浸材，可與對於第2金屬箔配線層之多層化黏著所使用之預浸材為不同種類。
若根據本發明，則可提供一種多層配線板，其能夠達成窄節距之表面構裝型零件之構裝，且增加配線收容量。
1‧‧‧第1金屬箔配線層
2、2a~2c‧‧‧金屬箔配線層
4‧‧‧非貫穿導通孔
4a、14a‧‧‧導體部
5‧‧‧構裝面
6、7‧‧‧導線配線層
8‧‧‧墊襯層(預浸層)
9‧‧‧佈線用黏著片
10‧‧‧絕緣披覆導線
11‧‧‧覆蓋層(預浸層)
12‧‧‧屏蔽層的銅箔
13‧‧‧多層化黏著層(預浸層)
14‧‧‧貫穿導通孔
15‧‧‧蓋部
16‧‧‧填孔樹脂
17‧‧‧第2金屬箔配線層
18、18a~18c‧‧‧金屬箔配線
19‧‧‧預浸材
20‧‧‧小口徑孔部
21‧‧‧大口徑孔部
22‧‧‧導線配線層或第2金屬箔配線層的表面
100‧‧‧多層配線板
第1圖是表示本發明之第1實施形態之多層配線板的構造的概略之剖面圖。
第2圖是表示本發明之實施例1之多層配線板中，第1金屬箔配線層的構造的概略之剖面圖。
第3圖是表示本發明之實施例1之多層配線板中，導線配線層的構造的概略之剖面圖。
第4圖是表示本發明之實施例1之多層配線板中，第1金屬箔配線層與導線配線層所組合成之構造的概略之剖面圖。
第5圖是表示本發明之實施例1之多層配線板的構造的概略之剖面圖。
第6圖是表示本發明之第2實施形態之多層配線板的構造的概略之剖面圖。
第7圖是表示本發明之實施例2之多層配線板中，金屬箔配線層的構造的概略之剖面圖，其中(a)表示第1金屬箔配線層的構造的概略，(b)表示第2金屬箔配線層的構造的概略。
第8圖是表示本發明之實施例2之多層配線板中，第1和第2金屬箔配線層與導線配線層所組合成之構造的概略之剖面圖。
第9圖是表示本發明之實施例2之多層配線板的構造的概略之剖面圖。
(第1實施形態)
第1圖是表示本發明之第1實施形態之多層配線板的構造的概略之剖面圖。本實施形態之多層配線板100，如第1圖所示，具備：第1金屬箔配線層1、導線配線層6、及層間導通孔4、14(貫穿導通孔14和非貫穿導通孔4)。第1金屬箔配線層1，具有2層以上的金屬箔配線2(2a~2c)，在多層配線板100中被配置於用來構裝表面構裝型零件之構裝面5側。導線配線層6，是將複數絕緣披覆導線10朝向層的擴展方向配線而成之層，且在多層配線板100中被配置於構裝面5(第1金屬箔配線層1)的相反側。層間導通孔14，是具有導通部14a之貫穿導通孔，該導通部14a將第1金屬箔配線層1的表面之金屬箔配線2a，電性連接於第1金屬箔配線層1的內層之金屬箔配線2b及導線配線層6的絕緣披覆導線10中的至少一方。層間導通孔4，是具有導通部4a之非貫穿導通孔，該導通部4a將第1金屬箔配線層1的表面之金屬箔配線2a，電性連接於第1金屬箔配線層1的內層之金屬箔配線2b。層間導通孔14的孔徑，在多層配線板100的板厚度方向上不同。另一方面，層間導通孔4的孔徑，在多層配線板100的板厚度方向上為一定。
所謂構裝於多層配線板100的表面之表面構裝型零件，是指以焊料連接等方式，直接搭載在已設於多層配線板 100的表面上之電極上的零件，而非將零件的電極插入設於多層配線板上之零件安裝用孔來加以安裝的零件。作為表面構裝型零件，例如可舉出BGA(Ball Grid Array，球柵陣列)、CSP(Chip Size Package，晶片尺寸封裝)、TAB(Tape Automated Bonding，捲帶式自動接合)、或是MCM(Multi Chip Module，多晶片模組)等多機能化之表面構裝型零件。又，所謂構裝面5，是指要構裝表面構裝型零件之一側之多層配線板100的表面。
所謂金屬箔配線，是指蝕刻金屬箔或鍍層等而形成之配線。金屬箔和鍍層，可使用一般用於多層配線板中者。金屬箔例如可舉出銅箔、鋁箔、鎳箔或是焊錫箔，而鍍層例如可舉出銅鍍層、鎳鍍層、金鍍層或是銀鍍層。又，所謂金屬箔配線層，是指具備絕緣層與以金屬箔配線形成於此絕緣層上之金屬箔配線而構成之配線層，這種配線層在絕緣層上僅有金屬箔配線，而沒有絕緣披覆導線。例如，可對一般用於多層配線板之將金屬箔貼合於絕緣樹脂上而成之金屬箔積層板的金屬箔，或形成於其上之鍍層進行蝕刻，來藉此形成金屬箔配線層。金屬箔配線層，可間隔著絕緣層積層複數片，而使其多層化。又，可藉由形成貫穿導通孔或非貫穿導通孔，來形成層間導通孔。
所謂絕緣披覆導線，是指以絕緣樹脂等，對成為導體之導線進行絕緣披覆所成之導線。導線例如可使用銅。此外，所謂導線徑，是指不加進披覆導線的絕緣樹脂，而僅算導線本身的直徑。又，所謂導線配線層，是指具有絕緣層與 以絕緣披覆導線形成於該絕緣層上之配線之配線層，且導線配線層包含：在兩面或單面上，間隔著絕緣層來將屏蔽層等金屬箔配線積層一體化者。例如，可使用佈線裝置，將絕緣披覆導線佈線於絕緣層即黏著層上，進而在其單面或兩面上間隔著絕緣層來將會成為屏蔽層之金屬箔積層一體化後，蝕刻會成為屏蔽層之金屬箔來藉此形成導線配線層。導線配線層，可間隔著絕緣層積層複數片，而使其多層化。又，可藉由形成貫穿導通孔或非貫穿導通孔，來形成層間導通孔。
所謂層間導通孔，是指對不同金屬箔配線層的金屬箔配線、金屬箔配線層的金屬箔配線與導線配線層的導線、或是不同導線配線層的導線進行電性連接的孔，這種層間導通孔是在設於多層配線板上的貫穿孔或非貫穿孔中形成導體，來對配線層間進行電性連接。所謂貫穿導通孔，是指在貫穿多層配線板的孔中形成導體，來對配線層間進行電性連接的層間導通孔，而非貫穿導通孔，是指在未貫穿多層配線板的孔中形成導體，來對配線層間進行電性連接的層間導通孔。例如，可在使用鑽孔機或雷射挖出貫穿孔或非貫穿孔後，於此貫穿孔或非貫穿孔的內部形成鍍層或導電樹脂，而藉此使配線層間電性地導通。
所謂層間導通孔的孔徑在多層配線板的板厚度方向上不同，是指同一層間導通孔的孔徑在多層配線板的板厚度方向上不同。例如，可舉出貫穿導通孔(或是非貫穿導通孔)的孔徑，在多層配線板的構裝面側(第一金屬箔配線層1側)與構裝面的相反側(導線配線層側)不同之情況。如此，在板厚 度方向上孔徑不同的層間導通孔，若是貫穿導通孔，則例如可舉出以下方法：首先，利用小口徑的鑽孔機，從多層配線板的構裝面側到板厚度方向的途中為止形成非貫穿孔；繼而，利用口徑比非貫穿孔大的鑽孔機，從多層配線板的構裝面的相反側到板厚度方向的途中為止進行孔加工，與上述非貫穿孔連接，而形成貫穿孔；然後，以電鍍等在此貫穿孔中形成導體。若是非貫穿導通孔，則例如可舉出以下方法：首先，對於與導線配線層積層一體化之前的第1金屬箔配線層，利用小口徑的鑽孔機，從構裝面到第1金屬箔配線層在板厚度方向上的途中為止，形成非貫穿孔；繼而，利用口徑比非貫穿孔大的鑽孔機，從第1金屬箔配線層的構裝面的相反側到板厚度方向的途中為止，進行孔加工，與上述非貫穿孔連接，而形成貫穿孔；繼而，以電鍍等在此貫穿孔中形成導體；然後，將第1金屬箔配線層與導線配線層積層一體化，以塞住上述貫穿導通孔。
如第1圖所示，若根據本實施形態，多層配線板100，具有貫穿導通孔14與非貫穿導通孔4之層間導通孔，且是將金屬箔配線層1與導線配線層6組合而成。據此，多層配線板100中，能夠藉由形成在第1金屬箔配線層1的構裝面5側上之表層金屬箔配線2a，來達成窄節距零件的構裝，並可藉由貫穿導通孔14與非貫穿導通孔4連接第1金屬箔配線層1與導線配線層6，且藉由導線配線層6來增加配線收容量。
亦即，如第1圖所示，藉由在構裝表面構裝型零件 之構裝面5側上配置第1金屬箔配線層1，並在其相反側上配置導線配線層6來加以組合，首先，在構裝面5側的第1金屬箔配線層1中可形成細微的配線圖案，且可形成細微的貫穿導通孔14及非貫穿導通孔4。因此，能夠達成0.5mm以下之窄節距層間導通孔之形成，或是通過層間導通孔間之導出配線之配置，並且亦可對應窄節距之表面構裝型零件之構裝。
另一方面，在構裝面5的相反側之導線配線層6中，使用了以絕緣披覆10形成之配線圖案，因此能夠使用阻抗匹配所需要之導線徑之絕緣披覆導線10，來達成同一配線層內之交叉配線，而在確保導體電阻的同時增加各配線層的配線收容量。因此，即使為了將已構裝上表面構裝型零件之多層配線板連接到主機板等其他基板，而對導出之配線進行節距變換或阻抗匹配等，仍可確保各配線層的配線收容量。
又，因為貫穿導通孔14的孔徑在多層配線板100的板厚度方向上不同，可在需要窄節距層間導通孔之多層配線板100的構裝面5側上，配置孔徑較小之小口徑孔部20，在此情況下，便可輕易形成0.5mm以下之窄節距層間導通孔。又，可在多層配線板100的構裝面5的相反側上，配置孔徑比小口徑孔部20大之大口徑孔部21，在此情況下，即使多層配線板100的板厚度較厚，仍可抑制長寬比的增加，而使層間導通孔的形成變得容易。
如以上所述，若根據本實施形態之多層配線板100，則不需要使配線層高、多層化，便可將層間導通孔4、14作成低長寬比，因此鑽孔機的開孔加工或鍍層形成變得容易。 結果，若根據多層配線板100，可使0.5mm以下之窄節距表面構裝型零件之構裝變得容易，且增加配線收容量。
又，在多層配線板100中，較佳是層間導通孔14在多層配線板100的構裝面5側(第1金屬箔配線層1側)上具備小口徑孔部20，並在構裝面5的相反側(導線配線層6側)上具備大口徑孔部21。因為在需要窄節距層間導通孔之多層配線板100的構裝面5側上配置孔徑較小的小口徑孔部20，可使形成0.5mm以下之窄節距層間導通孔變得容易。另一方面，因為在多層配線板100的構裝面5的相反側上配置孔徑較大之大口徑孔部21，即使多層配線板100的板厚度較厚，仍可抑制長寬比的增加，而使層間導通孔的形成變得容易。
多層配線板100，較佳是具有貫穿導通孔14與非貫穿導通孔4，其中貫穿導通孔14在第1金屬箔配線層1側為小口徑孔部20，且在導線配線層6側為口徑比小口徑孔部20大之大口徑孔部21，而非貫穿導通孔4被設在第1金屬箔配線層1側。藉此，在多層配線板10中，於貫穿導通孔14的口徑為小口徑之板厚度方向上之領域(第1金屬箔配線層1側)中，可在貫穿導通孔14與另一個貫穿導通孔14之間隙中配置非貫穿導通孔4，而提高用於這些層間導通之非貫穿導通孔4與貫穿導通孔14的密度(每單位面積中的孔數)。又，因為於貫穿導通孔14的口徑為大口徑之板厚度方向上之領域(導線配線層6側)中，貫穿導通孔14的長寬比降低，故即使多層配線板100的板厚度較厚，仍可確保對貫穿導通孔14內之鍍層析出性。
在多層配線板100中，較佳是貫穿導通孔14的小口徑孔部20與非貫穿導通孔4被交互相鄰配置。如此，若將貫穿導通孔14的小口徑孔部20與非貫穿導通孔4相鄰配置，則因為貫穿導通孔14的孔徑在多層配線板100的板厚度方向不同，故如第1圖所示，相較於貫穿導通孔14的節距，可窄化非貫穿導通孔4與貫穿導通孔14之配置間隔(節距)，而使層間導通孔高密度化。因此，若在層間導通孔的正上面形成表面構裝墊，則亦可對應0.5mm節距以下之窄節距表面構裝型零件之構裝。
配置於非貫穿導通孔4與貫穿導通孔14的間隙中之金屬箔配線2的條數，較佳是與配置於貫穿導通孔14與另一個貫穿導通孔14的間隙中之絕緣披覆導線10的條數不同。即使在第1金屬箔配線層1的表面上形成窄節距表面構裝用墊，且在第1金屬箔配線層1的非貫穿導通孔4與貫穿導孔14的間隙中，配置規定條數之內層之金屬箔配線2來進行導出之情況下，仍可藉由配置於導線配線層6的貫穿導通孔14與另一個貫穿導通孔14的間隙中之絕緣披覆導線10，來輕易地進行阻抗匹配或節距變換，並提高配線收容量。
又，在多層配線板100中，較佳是配置於非貫穿導通孔4與貫穿導通孔14的間隙中之金屬箔配線2的寬度，與配置於貫穿導通孔14與另一個貫穿導通孔14的間隙中之絕緣披覆導線10的直徑不同。即使是在第1金屬箔配線層1的表面上形成窄節距表面構裝用墊，且在第1金屬箔配線層1的非貫穿導通孔4與貫穿導孔14的間隙中，配置內層之細微 寬度之金屬箔配線2b來進行導出之情況下，仍可藉由配置於導線配線層6的貫穿導通孔14與另一個貫穿導通孔14的間隙中之絕緣披覆導線10，來輕易地進行阻抗匹配或節距變換，並提高配線收容量。
(第2實施形態)
第6圖是表示本發明之第2實施形態之多層配線板的構造的概略之剖面圖。本實施形態之多層配線板200，與第1實施形態相比之相異點在於具有複數金屬配線層。具體而言，本實施形態之多層配線板200，具備：第1金屬箔配線層1、導線配線層6、第2金屬箔配線層17、及層間導通孔4、14(貫穿導通孔14和非貫穿導通孔4)。第1金屬箔配線層1，具有2層以上的金屬箔配線2(2a~2c)，在多層配線板200中被配置於用來構裝表面構裝型零件之構裝面5側。導線配線層6，是將複數絕緣披覆導線10朝向層的擴展方向配線之層，且被配置於多層配線板200的第1金屬箔配線層1的構裝面5之相反側。第2金屬箔配線層17，具有2層以上的金屬箔配線18(18a~18c)，在多層配線板200中被配置於構裝面5之相反側。也就是說，在多層配線板200中，於剖面視圖時，形成由第1及第2金屬箔配線層1、17包夾導線配線層6之構成。
又，在多層配線板200中，層間導通孔14，是具有導通部14a之貫穿導通孔，該導通部14a將第1金屬箔配線層1的表面之金屬箔配線2a，電性連接於第1金屬箔配線層1的內層之金屬箔配線2b、導線配線層6的絕緣披覆導線10、 以及第2金屬箔配線層17的金屬箔配線18的至少一者。此外，貫穿導通孔14，亦可電性連接第1金屬箔配線層1的其他金屬箔配線2b、2c或導線配線層6的絕緣披覆導線10、與第2金屬箔配線層17的金屬箔配線18。層間導通孔4，是具有導通部4a之非貫穿導通孔，該導通部4a將第1金屬箔配線層1的表面之金屬箔配線2a，電性連接於第1金屬箔配線層1的表面之金屬箔配線2b。貫穿導通孔14的孔徑，在多層配線板200的板厚度方向不同。另一方面，層間導通孔4的孔徑，在多層配線板200的板厚度方向上為一定。
如第6圖所示，與上述第1實施形態同樣，本實施形態之多層配線板200，具有貫穿導通孔14與非貫穿導通孔4，且是將第1金屬箔配線層1與導線配線層6組合而成。據此，多層配線板100中，能夠藉由形成在第1金屬箔配線層1的構裝面5側上之表面金屬箔配線2a，來達成窄節距零件的構裝與配線的導出，並藉由貫穿導通孔14與非貫穿導通孔4，連接第1金屬箔配線層1與導線配線層6或第2金屬箔配線層17，且可藉由導線配線層6，來充分地確保用於導出後之配線之阻抗匹配或節距變換所需要的配線收容量。
又，為了能夠達成窄節距零件之構裝與配線收容量之確保，會考慮如第1圖所示，使用多層化黏著層(預浸材層)將第1金屬箔配線層1與導線配線層6積層一體化之方法。在此情況下，於積層第1金屬箔配線層1與導線配線層6時，有時會因為材料的硬化收縮率之差異而產生彎曲。然而，如第6圖所示，若根據本實施形態，則因為第1金屬箔配線層1 與第2金屬箔配線層17以包夾導線配線層6的方式來被配置，故即使進行積層一體化，由於配置於多層配線板200兩側之第1金屬箔配線層1與第2金屬箔配線層17的彎曲應力會互相抵消，可抑制彎曲量。
又，在多層配線板200中，較佳是對於第1金屬箔配線層1(此第1金屬箔配線層1被配置在導線配線層6之朝向構裝面5側)之多層化黏著所使用之預浸材，與對於第2金屬箔配線層17之多層化黏著所使用之預浸材為不同種類。藉此，可調整硬化收縮率的差異，而更提高配置於多層配線板200兩側之第1金屬箔配線層1與第2金屬箔配線層17互相抵消彎曲應力的效果。
如第6圖所示，在多層配線板200中，第1金屬箔配線層1與第2金屬箔配線層17以包夾導線配線層6之方式來被配置，且較佳是第1金屬箔配線層1的金屬箔配線2與第2金屬箔配線層17的金屬箔配線18為相同層數。藉此，多層配線板在板厚度方向上的構成會變得相同，而因此可減低彎曲量。
(實施例)
以下，舉出實施例來更具體說明本發明，但本發明並不限定於以下之實施例。
(實施例1)
以下使用第2圖~第5圖，說明本發明之多層配線板之實施例1。。第2圖是表示本發明之實施例1之多層配線板中，所使用之第1金屬箔配線層的概略之剖面圖。在第1金屬箔 配線層1的準備上，首先，在具有厚度18μm之銅箔且板厚度為0.1mm之聚醯亞胺基材(日立化成股份有限公司製，產品名「MCL-I-671」(MCL是登錄商標))之銅箔積層板上，以線寬70μm形成每隔0.5mm節距間有一條配線之電路(金屬箔配線2)。並且，會形成複數個這種聚醯亞胺基材。繼而，使用多層化黏著層即聚醯亞胺預浸材(日立化成股份有限公司製，產品名「GIA-671N」)，對這些聚醯亞胺基材進行多層化積層，而形成板厚度為0.9mm且內層之金屬箔配線2b為10層(全體的金屬箔配線2為12層)之多層化聚醯亞胺基材。
接下來，以1.0mm節距，利用直徑0.15mm的鑽孔器，對此多層化聚醯亞胺基材進行開孔加工，並對多層化基材的孔(層間導通孔4)的內周面施以無電解銅電鍍(厚20μm)，經由形成於孔的內周面上之導通部4a，連接基材表面的銅箔(金屬箔配線2a)與需要之內層圖案(內層的金屬箔配線2b)。又，在多層化基材中的與表面構裝面5側為反面之表層上，形成銅箔之電路(金屬箔配線2c)，並使此銅箔電路亦與導通部4a連接。藉此，製作出一片成為第1金屬箔配線層1之A基板。
又，如第3圖所示，在具有厚度35μm之銅箔且板厚度為0.1mm之聚醯亞胺基材19(日立化成股份有限公司製，產品名「MCL-I-671」)之銅箔積層板上形成電路。繼而，以聚醯亞胺預浸材(日立化成股份有限公司製，產品名「GIA-671N」)在聚醯亞胺基材19的表裏兩層上積層形成墊襯層8，並在墊襯層8上積層佈線用黏著片9。繼而，在此佈 線用黏著片9上，以導線徑0.08mm之絕緣披覆導線即絕緣電線(日立化成股份有限公司製，產品名「HAW」)，在1.0mm節距之間，以7mils(1mils約為25μm)為節距(間隔)佈線出3條絕緣披覆導線10並將其固定。繼而，積層會成為覆蓋層11之聚醯亞胺預浸材(日立化成股份有限公司製，產品名「GIA-671N」)與會成為屏蔽層之銅箔12。繼而，對會成為屏蔽層之銅箔12形成電路，而製作出4片個別的導線配線層7即B基板。B基板中，每一片各具有2層絕緣披覆導線10與4層屏蔽層，且B基板的厚度分別為0.6mm。
接下來，如第4圖所示，使用聚醯亞胺預浸材13(日立化成股份有限公司製，產品名「GIA-671N」)作為多層化黏著層，使第1金屬箔配線層1即A基板，與4片個別的導線配線層7即B基板進行多層化黏著而一體化，藉此形成具有第1金屬箔配線層1與導線配線層6之多層配線板。此多層配線板的厚度為3.8mm。
接下來，在形成於A基板上之1.0mm節距之複數通孔(非貫穿導通孔4)之間，以1.0mm節距，在XY方向上偏離0.5mm來形成用來與B基板連接之通孔(貫穿導通孔的小口徑孔部20)。具體而言，是使用刃長2.8mm且直徑0.15mm之鑽孔器，從構裝面5即第1金屬箔配線層1的表面5起，進行開孔加工直到進入多層配線板內1.4mm深度為止。
接下來，將多層配線板倒轉並對齊內層之金屬箔配線2b的位置後，使用刃長4.8mm且直徑0.25mm之鑽孔器，從構裝面5的相反側即導線配線層6的表面22起，進行開孔 加工直到進入多層配線板內2.6mm深度為止，以貫穿先前從構裝面5進行開孔加工所鑽出之直徑0.15mm的鑽孔。藉此，如第5圖所示，形成附有段差的通孔(具有小口徑孔部20與大口徑孔部21之貫穿導通孔14)，該附有段差的通孔在構裝面5側上具有直徑0.15mm之鑽孔(小口徑孔部20)，且在構裝面5的相反側上具有直徑0.25mm之鑽孔(大口徑孔部21)。繼而，對此附有段差的通孔的內周面進行無電解銅電鍍(厚20μm)，連接需要的絕緣披覆導線10的導線(未圖示出)與內層之金屬箔配線2b，而形成通孔(貫穿導通孔14)。繼而，以填孔樹脂16對通孔(貫穿導通孔14)進行樹脂埋孔填充，並使其完全硬化後，以無電解銅電鍍(厚15μm)進行頂蓋電鍍，而形成蓋部15。又，藉由蝕刻形成多層配線板的表面之金屬箔配線2a。
先前技術裡，在金屬箔配線層的單體(只有金屬配線層的多層配線板)中，當導通孔的節距為0.5mm時，層間導通孔的直徑為0.15mm，並形成配線寬度70μm之電路，於是在層間導通孔間有1條的配線收容量。因此，當要構裝之表面構裝型零件為連接端子節距0.5mm之BGA時，為了得到需要的配線收容量，會因為構裝所必需之表面構裝墊之正下方之層間導通孔數，而使多層配線板的板厚度變得太厚。結果，在開孔加工中容易發生鑽孔器折損或位置偏差，且在形成鍍層中會因為高長寬比(板厚度/孔徑)，而在鍍層均厚性上產生問題。因此，會必須要抑制板厚度之增加而減少配線收容量，而難以對應窄節距表面構裝型零件。
另一方面，在導線配線層的單體(未與金屬箔配線層合體之多導線配線板)中，必須進行與絕緣披覆導線的導線徑幾乎相同之0.15mm鑽孔加工，因而在絕緣披覆導線的導線與鑽孔之加工位置精準度之間沒有餘裕(餘量)，因此，難以將連接端子節距0.5mm之表面構裝型零件直接構裝於表面構裝墊。相對之下，本實施例中，能夠將連接端子節距0.5mm之表面構裝型零件直接構裝於表面構裝墊，且可增加配線收容量。
如以上所述，可形成一種多層配線板，其能夠達成連接端子節距0.5mm之表面構裝型零件之構裝，且可增加配線收容量。此多層配線板，其第1金屬箔配線層(A基板)具有層間導通孔與附有段差的通孔(具有小口徑孔部與大口徑孔部之貫穿導通孔)，該層間導通孔被配置在表面構裝墊的正下方且為0.5mm節距，該附有段差的通孔為上述層間導通孔之一，在構裝面側上具有直徑0.15mm之鑽孔，且在構裝面的相反側上具有直徑0.25mm之鑽孔。第1金屬箔配線層(A基板)的內層蝕刻電路層(內層之金屬箔配線)在0.5mm節距之層間導通孔間有1條配線，配線層數為10層(在同一配線層內不存在配線的交叉)，且第1金屬箔配線層(A基板)的板厚度為0.9mm。又，導線配線層，在1.0mm節距之層間導通孔間配線3條絕緣披覆導線，配線層數為8層(在同一配線層內存在絕緣披覆導線的交叉)，且導線配線層的板厚度為2.4mm(個別的導線配線層厚0.6mm)。
(比較例1)
以與實施例1相同之方法，如第2圖所示製作出1片成為A基板之第1金屬箔配線層1。A基板1的厚度為0.9mm。
繼而，製作出4片金屬箔配線層，這些金屬箔配線層被設計成配線收容量與實施例1的個別導線配線層(B基板)相同。此作為B基板之金屬箔配線層，在每一片中需要有5層金屬箔配線與6層屏蔽層，且每一片的厚度分別為1.1mm，比實施例1之個別導線配線層(B基板)的0.6mm更厚。
繼而，以與實施例1相同之方法，使1片A基板與上述準備好用來作為B基板之4片金屬箔配線層進行多層化黏著而一體化，而形成僅具有金屬箔配線層之多層配線板。此多層配線板的厚度為5.8mm，比實施例1之多層配線板的3.8mm更厚。
繼而，以與實施例1相同之方法，在形成於A基板1上之1.0mm節距之複數通孔(非貫穿導通孔)之間，以1.0mm節距，在XY方向上偏離0.5mm來形成通孔(貫穿導通孔的小口徑孔部)。具體而言，是使用刃長2.8mm且直徑0.15mm之鑽孔器，從構裝面即第1金屬箔配線層(A基板)的表面起，進行開孔加工直到進入多層配線板內1.4mm深度為止。
繼而，將多層配線板倒轉並對齊內層之金屬箔配線的位置後，使用刃長4.8mm且直徑0.25mm之鑽孔器，從構裝面的相反側的表面起，進行開孔加工直到進入多層配線板內4.6mm深度為止，以貫穿先前從構裝面進行鑽孔加工所鑽出之直徑0.15mm的鑽孔。藉此，形成附有段差的通孔(具有小口徑孔部與大口徑孔部之貫穿導通孔)，該附有段差的通孔 在構裝面側上具有直徑0.15mm之鑽孔(小口徑孔部)，且在構裝面的相反側上具有直徑0.25mm之鑽孔(大口徑孔部)。之後，以與實施例1相同之方法，製作出多層配線板。
此多層配線板，由於在開孔加工中會發生鑽孔器折損或位置偏差，且在形成鍍層時為高長寬比(板厚/孔徑)，鍍層均厚性不佳。因此，必須要減少配線收容量，而難以對應窄節距表面構裝型零件。
(比較例2)
製作出1片導線配線層，這些導線配線層被設計成配線收容量與實施例1的第1金屬箔配線層(A基板)相同。又，以與實施例1相同之方法，以直徑0.15mm之鑽孔器，根據1.0mm節距來進行開孔加工，並進行無電解銅電鍍(厚20μm)而與需要之內層圖案(內層之絕緣披覆導線)連接。此作為A基板之導線配線層的絕緣披覆導線為2層，屏蔽層為4層，且板厚度為0.6mm。
繼而，以與實施例1相同之方法，製作導線配線層(B基板)，並使上述準備好用來作為A基板之導線配線層進行多層化黏著而一體化，而形成僅具有導線配線層之多層配線板。此多層配線板的厚度為3.5mm，比實施例1之多層配線板薄。
繼而，以與實施例1相同之方法，在形成於作為A基板之導線配線層上之1.0mm節距之複數通孔(非貫穿導通孔)之間，以1.0mm節距，在XY方向上偏離0.5mm來形成通孔(貫穿導通孔的小口徑孔部)。具體而言，是使用刃長2.8mm且直 徑0.15mm之鑽孔器，從構裝面即作為A基板之導線配線層的表面起，進行開孔加工直到進入多層配線板內1.4mm深度為止。
繼而，將多層配線板倒轉並對齊內層之絕緣披覆導線的位置後，使用刃長4.8mm且直徑0.25mm之鑽孔器，從構裝面的相反側的表面起，進行開孔加工直到進入多層配線板內2.3mm深度為止，以貫穿先前從構裝面進行鑽孔加工所鑽出之直徑0.15mm的鑽孔。藉此，形成附有段差的通孔(具有小口徑孔部與大口徑孔部之貫穿導通孔)，該附有段差的通孔在構裝面側上具有直徑0.15mm之鑽孔(小口徑孔部)，且在構裝面的相反側上具有直徑0.25mm之鑽孔(大口徑孔部)。之後，以與實施例1相同之方法，製作出多層配線板。
此多層配線板，由於層間導通孔為0.5mm節距，且鑽孔器徑為0.15mm之小口徑，相對於絕緣披覆導線的導線徑0.08mm，會難以在對貫穿導通孔進行開孔加工時之對齊位置，又，無法確保通孔鍍層與導線之連接信賴性。因此，在導線配線層單體下，難以對應0.5mm之層間導通孔。
(比較例3)
以與實施例1相同之方法，製作出1片成為第1金屬箔配線層之A基板。A基板的厚度為0.9mm。繼而，以與實施例1相同之方法，製作出4片個別的導線配線層即B基板。B基板的厚度分別為0.6mm。繼而，以與實施例1相同之方法，將1片A基板與4片B基板多層化黏著並使其一體化，而形成具有第1金屬箔配線層與導線配線層之多層配線板。此多 層配線板的厚度為3.8mm。
接下來，以與實施例1相同之方法，在形成於A基板上之1.0mm節距之複數通孔(非貫穿導通孔)之間，以1.0mm節距，在XY方向上偏離0.5mm來形成用來與B基板連接之通孔(貫穿導通孔的小口徑孔部)。具體而言，是使用刃長2.8mm且直徑0.15mm之鑽孔器，從構裝面即第1金屬箔配線層的表面起，進行開孔加工直到進入多層配線板內2.0mm深度為止。
繼而，將多層配線板倒轉並對齊內層之金屬箔配線線的位置後，使用刃長4.8mm且直徑0.15mm之鑽孔器，從構裝面的相反側即導線配線層的表面起，進行開孔加工直到進入多層配線板內2.0mm深度為止，以貫穿先前從構裝面進行開孔加工所鑽出之直徑0.15mm的鑽孔。也就是說，與實施例1不同，是讓用於從構裝面即第1金屬箔配線層的表面進行開孔之鑽孔器的直徑，與用於從構裝面的相反側即導線配線層6的表面進行開孔之鑽孔器的直徑相同。藉此，形成從構裝面側到構裝面的相反側為止，具有直徑0.15mm之鑽孔之直條狀通孔(貫穿連接孔)。之後，以與實施例1相同之方法，製作出多層配線板。
此多層配線板，由於在開孔加工中會發生鑽孔器折損或位置偏差，且在形成鍍層時為高長寬比(板厚/孔徑)，鍍層均厚性不佳。因此，必須要減少配線收容量，而難以對應窄節距表面構裝型零件。
(實施例2)
繼而，使用第7圖~第9圖來說明本發明之多層配線板之實施例2。第7圖(a)是表示表示第1金屬箔配線層1的概略之剖面圖，該第1金屬箔配線層1配置於本發明之實施例2之多層配線板的構裝面5側。第1金屬箔配線層1，是如以下方法製作。首先，在使用厚度18μm之銅箔且板厚度為0.06mm之聚醯亞胺基材(日立化成股份有限公司製，產品名「MCL-I-671」)之銅箔積層板上，以線寬70μm形成每隔0.5mm節距間有一條配線之電路(金屬箔配線2)。並且，會形成複數個這種聚醯亞胺基材。繼而，使用聚醯亞胺預浸材(日立化成股份有限公司製，產品名「GIA-671N」)作為多層化黏著層，對這些聚醯亞胺基材進行多層化積層，而形成板厚度為0.9mm且具有8層作為內層之金屬箔配線2b之第1金屬箔配線層1。
接下來，以1.0mm節距，利用直徑0.15mm的鑽孔器，對此多層化聚醯亞胺基材進行開孔加工，並對多層化基材的孔(層間導通孔4)的內周面施以無電解銅電鍍(厚20μm)，經由形成於孔的內周面上之導通部4a，連接基材表面的銅箔(金屬箔配線2a)與需要之內層圖案(內層的金屬箔配線2b)。又，在多層化基材中與表面構裝面5側為反面之表層上形成銅箔之電路(金屬箔配線2c)，並使此銅箔電路亦與導通部4a連接。藉此，製作出一片成為第1金屬箔配線層1之A基板。
第7圖(b)是表示表示第2金屬箔配線層17的概略之剖面圖，該第2金屬箔配線層17配置於本發明之實施例2 之多層配線板的構裝面5的相反側。第2金屬箔配線層17，是如以下方法製作。首先，在使用厚度18μm之銅箔且板厚度為0.06mm之聚醯亞胺基材(日立化成股份有限公司製，產品名「MCL-I-671」)之銅箔積層板上，以線寬70μm形成每隔0.5mm節距間有一條配線之電路(金屬箔配線18)。繼而，使用聚醯亞胺預浸材(日立化成股份有限公司製，產品名「GIA-671N」)作為多層化黏著層，對聚醯亞胺基材進行多層化積層，而形成板厚度為0.6mm且具有8層作為內層之金屬箔配線18b之第2金屬箔配線層17。繼而，對與導線配線層6積層之表層(金屬箔配線18c)形成電路，而製作出成為第2金屬箔配線層17之C基板。
另一方面，第8圖所示之多層配線板中的導線配線層6，是如以下方法製作。首先，在使用厚度35μm之銅箔且板厚度為0.1mm之聚醯亞胺基材19之銅箔積層板上形成電路，然後以聚醯亞胺預浸材(日立化成股份有限公司製，產品名「GIA-671N」)積層形成墊襯層8，並積層佈線用黏著片9。繼而，在此佈線用黏著片9上，以導線徑0.08mm之絕緣披覆導線即絕緣電線(日立化成股份有限公司製，產品名「HAW」)，在1.0mm節距之間，根據7mils(1mils約為25μm)之節距(間隔)佈線出3條絕緣披覆導線10並將其固定。繼而，積層會成為覆蓋層11之聚醯亞胺預浸材(日立化成股份有限公司製，產品名「GIA-671N」)與會成為屏蔽層之銅箔12。繼而，對會成為屏蔽層之銅箔12形成電路，而製作出3片個別的導線配線層7即B基板。B基板中，每一片各具有2層 絕緣披覆導線10與2層屏蔽層(金屬箔配線)，且B基板7的厚度分別為0.6mm。
繼而，如第8圖所示，使用聚醯亞胺預浸材(日立化成股份有限公司製，產品名「GIA-671N」)作為多層化黏著層13，使1片第1金屬箔配線層1即A基板，與3片個別的導線配線層7即B基板以及1片第2金屬箔配線層17即C基板進行多層化黏著而一體化，藉此形成具有第1金屬箔配線層1與導線配線層6之多層配線板、以及具有第2金屬箔配線層17之多層配線板。此多層配線板的厚度為3.8mm。
接下來，如第9圖所示，在形成於A基板上之1.0mm節距之通孔(非貫穿導通孔4)之間，根據1.0mm節距，在XY方向上偏離0.5mm來形成用來與B基板連接之通孔(貫穿導通孔14的小口徑孔部20)。具體而言，是使用刃長2.8mm且直徑0.15mm之鑽孔器，從構裝面5即第1金屬箔配線層1的表面5起，進行開孔加工直到進入多層配線板內1.4mm深度為止。
接下來，將多層配線板倒轉並對齊內層之金屬箔配線2b的位置後，使用刃長4.8mm且直徑0.25mm之鑽孔器，從構裝面的相反側即第2金屬箔配線層17的表面22起，進行開孔加工直到進入多層配線板內2.6mm深度為止，以貫穿先前從構裝面5進行開孔加工所鑽出之直徑0.15mm的鑽孔。藉此，形成附有段差的通孔(具有小口徑孔部20與大口徑孔部21之貫穿導通孔14)，該附有段差的通孔在構裝面側上具有直徑0.15mm之鑽孔(小口徑孔部20)，且在構裝面的相反側上具 有直徑0.25mm之鑽孔(大口徑孔部21)。繼而，對此附有段差的通孔的內周面進行無電解銅電鍍(厚20μm)，連接需要的絕緣披覆導線10的導線(未圖示出)與內層的金屬箔配線2b，而形成通孔(貫穿導通孔14)。繼而，以填孔樹脂16對通孔(貫穿導通孔14)進行樹脂埋孔填充，並使其完全硬化後，以無電解銅電鍍(厚15μm)進行頂蓋電鍍，而形成蓋部15。又，藉由蝕刻形成表面之金屬箔配線2a、18c。
實施例1之將第1金屬箔配線層與導線配線層積層一體化而成之多層配線板中，會因為板厚度方向上之層構成並非對稱構造而發生一定程度的彎曲(在縱500mm、橫500mm的尺寸下，對24片測量出之彎曲量的平均值為0.6mm)。相對於此，本實施例2中是一種將第1金屬箔配線層1、導線配線層6、以及第2金屬箔配線層17積層一體化而成之多層配線板，因為板厚度方向上之層構成是對稱構造而抑制了彎曲的情形(在縱500mm、橫500mm的尺寸下，對24片測量出之彎曲量的平均值為0.3mm)。藉此，在實施例2之多層配線板中，可比實施例1更容易進行多層配線板之製造與0.5mm節距零件構裝。此外，彎曲量之測量，是根據下述方法來進行：以凸面側朝向平台地在將多層配線板放置於平台上時，使用測隙規測量四角與平台的縫隙，取最大值作為彎曲量。
如以上所述，可形成一種多層配線板，其能夠達成連接端子為0.5mm節距之表面構裝型零件之構裝，並可增加配線收容量且進一步抑制彎曲的情形。此多層配線板，其第1金屬箔配線層(A基板)具有層間導通孔與附有段差的通孔(具 有小口徑孔部與大口徑孔部之貫穿導通孔)，該層間導通孔被配置在表面構裝墊的正下方且為0.5mm節距，該附有段差的通孔為上述層間導通孔之一，在構裝面側上具有直徑0.15mm之鑽孔，且在構裝面的相反側上具有直徑0.25mm之鑽孔。第1金屬箔配線層(A基板)的內層蝕刻電路層(內層之金屬箔配線)在0.5mm節距之層間導通孔間有1條配線，配線層數為10層(在同一配線層內不存在配線的交叉)，且第1金屬箔配線層(A基板)的板厚度為3.8mm。又，導線配線層，在1.0mm節距之層間導通孔間配線3條絕緣披覆導線，配線層數為6層(在同一配線層內存在絕緣披覆導線的交叉)。
(產業上的利用可能性)
本發明可應用於多層配線板，特別是用來構裝表面構裝型零件之多層配線板。
1‧‧‧第1金屬箔配線層
2、2a~2c‧‧‧金屬箔配線層
4‧‧‧非貫穿導通孔
4a、14a‧‧‧導體部
5‧‧‧構裝面
6‧‧‧導線配線層
10‧‧‧絕緣披覆導線
14‧‧‧貫穿導通孔
20‧‧‧小口徑孔部
21‧‧‧大口徑孔部
22‧‧‧導線配線層的表面
100‧‧‧多層配線板

Claims (7)

  1. 一種多層配線板，其具備：第1金屬箔配線層，其具有至少2層以上之金屬箔配線，且被配置於構裝表面構裝型零件之構裝面側；導線配線層，其被配置於前述構裝面的相反側，且配線有絕緣披覆導線；及第1層間導通孔，其具有導通部，該導通部將位於前述第1金屬箔配線層的表面上之前述金屬箔配線，電性連接至前述第1金屬箔配線層的內層之前述金屬箔配線以及前述導線配線層的前述絕緣披覆導線中之至少一方；並且，前述第1層間導通孔的孔徑在前述多層配線板的板厚度方向上不同；前述第1層間導通孔，具有小口徑孔部與大口徑孔部，該小口徑孔部位於前述多層配線板的前述第1金屬箔配線層側，該大口徑孔部位於前述導線配線層側且該大口徑孔部的孔徑比前述小口徑孔部的孔徑大。
  2. 如請求項1所述之多層配線板，其中，更具備第2層間導通孔，其位於前述第1金屬箔配線層側，且被形成在與前述第1層間導通孔不同的位置上；並且，前述第1層間導通孔為貫穿前述多層配線板之貫穿導通孔，且前述第2層間導通孔為不貫穿前述多層配線板之非貫穿導通孔。
  3. 如請求項2所述之多層配線板，其中，交互配置有前述第1層間導通孔與前述第2層間導通孔。
  4. 如請求項2所述之多層配線板，其中，配置在前述第1層間導通孔及前述第2層間導通孔之間隙中之前述金屬箔配線的條數，與配置在前述第1層間導通孔彼此之間之間隙中之前述絕緣披覆導線的條數不同。
  5. 如請求項2所述之多層配線板，其中，配置在前述第1層間導通孔及前述第2層間導通孔之間隙中之前述金屬箔配線的寬度，與配置在前述第1層間導通孔彼此之間之間隙中之前述絕緣披覆導線的直徑不同。
  6. 如請求項1至5中的任一項所述之多層配線板，其中，更具備第2金屬箔配線層，其被配置在前述導線配線層的前述構裝面側的相反側，且具有至少2層以上之金屬箔配線。
  7. 如請求項6所述之多層配線板，其中，對於配置在前述導線配線層的前述構裝面側之前述第1金屬箔配線層之多層化黏著所使用之預浸材，與對於前述第2金屬箔配線層之多層化黏著所使用之預浸材為不同種類。
TW102111458A 2012-03-30 2013-03-29 Multilayer wiring board TWI600350B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012080082 2012-03-30
JP2012216535 2012-09-28

Publications (2)

Publication Number Publication Date
TW201349955A TW201349955A (zh) 2013-12-01
TWI600350B true TWI600350B (zh) 2017-09-21

Family

ID=49260180

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102111458A TWI600350B (zh) 2012-03-30 2013-03-29 Multilayer wiring board

Country Status (5)

Country Link
US (1) US9668345B2 (zh)
JP (2) JP6226167B2 (zh)
KR (1) KR101613388B1 (zh)
TW (1) TWI600350B (zh)
WO (1) WO2013146931A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102177019B1 (ko) * 2014-03-20 2020-11-11 주식회사 위니아딤채 인쇄회로기판의 양면 패터닝 구조
CN204244570U (zh) * 2014-11-26 2015-04-01 深圳市一博科技有限公司 一种减小过孔串扰的pcb板结构
US9942993B2 (en) * 2014-12-26 2018-04-10 DISH Technologies L.L.C. Method for back-drilling a through-hole onto a printed circuit board (PCB)
JP6750462B2 (ja) 2016-11-04 2020-09-02 Tdk株式会社 薄膜コンデンサ及び電子部品内蔵基板
CN107635385B (zh) * 2017-07-31 2024-04-30 武汉芯宝科技有限公司 Esd全屏蔽功能箔、全屏蔽功能箔电路板及制造方法
CN111182743B (zh) * 2020-01-06 2021-06-04 江门崇达电路技术有限公司 一种陶瓷基线路板的制作方法
CN113079634B (zh) * 2020-05-29 2022-11-18 新华三技术有限公司合肥分公司 一种电路板及其制备工艺
CN113423183A (zh) * 2021-07-01 2021-09-21 定颖电子（昆山）有限公司 5g通讯高频信号板制造工艺

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646572A (en) * 1970-02-09 1972-02-29 Photocircuits Corp Electric wiring assemblies
US3753046A (en) * 1971-11-03 1973-08-14 Univ Computing Co Multi-layer printed circuit board
JPS5439633A (en) * 1977-09-02 1979-03-27 Hitachi Chemical Co Ltd Multiistylus head and method of making same
EP0050855B1 (en) * 1980-10-27 1984-12-19 Hitachi Chemical Co., Ltd. Laminates
JPS5866390A (ja) * 1981-10-15 1983-04-20 日立化成工業株式会社 印刷配線用銅張り積層板の製造方法
US4544801A (en) * 1982-06-28 1985-10-01 International Business Machines Corporation Circuit board including multiple wire photosensitive adhesive
JPS5945322A (ja) * 1982-09-08 1984-03-14 Hitachi Chem Co Ltd ポリアミノビスイミド樹脂の製造方法
US4646436A (en) * 1985-10-18 1987-03-03 Kollmorgen Technologies Corporation Shielded interconnection boards
JPS62295491A (ja) * 1986-06-14 1987-12-22 日立化成工業株式会社 フレキシブル配線板
US5045381A (en) * 1988-09-30 1991-09-03 Hitachi, Ltd. Thermosetting resin composition, printed circuit board using the resin composition and process for producing printed circuit board
US5038252A (en) 1989-01-26 1991-08-06 Teradyne, Inc. Printed circuit boards with improved electrical current control
JPH05110260A (ja) 1991-10-18 1993-04-30 Nec Corp プリント配線板の配線構造
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
US5403869A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Company, Ltd. Adhesive of epoxy resins, epoxy-modified polybutadiene and photoinitiator
CN1100816C (zh) * 1995-06-27 2003-02-05 日立化成工业株式会社 印刷线路板用预浸坯料、树脂漆以及树脂组合物，及用其制成的印刷线路用层压板
JPH09321436A (ja) * 1996-05-31 1997-12-12 Hitachi Chem Co Ltd 多層プリント基板及びその製造方法
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JPH11289025A (ja) 1998-04-01 1999-10-19 Ngk Spark Plug Co Ltd ビルドアップ多層配線基板
JP3067021B2 (ja) * 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
US6181219B1 (en) 1998-12-02 2001-01-30 Teradyne, Inc. Printed circuit board and method for fabricating such board
JP2001339157A (ja) * 2000-05-29 2001-12-07 Hitachi Chem Co Ltd マルチワイヤ配線板の製造方法
JP3938476B2 (ja) * 2000-05-31 2007-06-27 住友ベークライト株式会社 多層配線板製造用配線基板および多層配線板、並びに、それらの製造方法
JP2002216871A (ja) * 2001-01-19 2002-08-02 Yazaki Corp 電線付き導体薄膜シートと該電線付き導体薄膜シートの製造方法
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
US6660945B2 (en) * 2001-10-16 2003-12-09 International Business Machines Corporation Interconnect structure and method of making same
JP2003264253A (ja) * 2002-03-12 2003-09-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
US6790305B2 (en) * 2002-10-08 2004-09-14 International Business Machines Corporation Method and structure for small pitch z-axis electrical interconnections
TW561803B (en) * 2002-10-24 2003-11-11 Advanced Semiconductor Eng Circuit substrate and manufacturing method thereof
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same
TW579665B (en) * 2003-04-23 2004-03-11 Via Tech Inc Vertical routing structure
JP2004342978A (ja) * 2003-05-19 2004-12-02 Hitachi Chem Co Ltd マルチワイヤ配線板の製造方法
TWI290014B (en) * 2004-09-30 2007-11-11 Via Tech Inc Signal transmission structure and circuit substrate thereof
US7870663B2 (en) * 2006-02-09 2011-01-18 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring board
TWI298608B (en) * 2006-05-19 2008-07-01 Foxconn Advanced Tech Inc Method for manufacturing stack via of hdi printed circuit board
US7629541B2 (en) * 2006-06-19 2009-12-08 Endicott Interconnect Technologies, Inc. High speed interposer
TW200708215A (en) 2006-07-07 2007-02-16 Hushi Electronic Kunsuan Co Ltd Technique for assisting removal of hole-wall copper in depth hole-drilling
WO2008008552A2 (en) * 2006-07-14 2008-01-17 Stablcor, Inc. Build-up printed wiring board substrate having a core layer that is part of a circuit
JP5176126B2 (ja) * 2006-10-06 2013-04-03 日立化成株式会社 相分離を抑制したポリブタジエン樹脂組成物とそれを用いたプリント基板
US8102057B2 (en) 2006-12-27 2012-01-24 Hewlett-Packard Development Company, L.P. Via design for flux residue mitigation
EP2141971A4 (en) * 2007-04-18 2011-01-05 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
KR100848848B1 (ko) * 2007-07-12 2008-07-28 삼성전기주식회사 전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법
JP5218833B2 (ja) 2008-08-18 2013-06-26 日立化成株式会社 マルチワイヤ配線板の製造方法
KR20110028951A (ko) * 2009-09-14 2011-03-22 삼성전기주식회사 인쇄회로기판 및 그의 제조방법
FR2953677B1 (fr) * 2009-12-04 2020-11-06 Saint Gobain Vitrage a fils conducteurs integres par ultrasons
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board
JP5556273B2 (ja) 2010-03-17 2014-07-23 日本電気株式会社 配線基板
US8339798B2 (en) * 2010-07-08 2012-12-25 Apple Inc. Printed circuit boards with embedded components
JP2012134456A (ja) * 2010-11-29 2012-07-12 Kyocera Corp 配線基板およびその実装構造体
JP5579108B2 (ja) * 2011-03-16 2014-08-27 株式会社東芝 半導体装置
CN103596359A (zh) * 2012-08-13 2014-02-19 广达电脑股份有限公司 印刷电路板结构
US20140069693A1 (en) * 2012-09-07 2014-03-13 E I Du Pont De Nemours And Company Multi-layer article comprising discrete conductive pathways contacting a curable composition comprising bis-benzoxazine

Also Published As

Publication number Publication date
KR20140132750A (ko) 2014-11-18
JP6226168B2 (ja) 2017-11-08
JP2014082442A (ja) 2014-05-08
TW201349955A (zh) 2013-12-01
WO2013146931A1 (ja) 2013-10-03
KR101613388B1 (ko) 2016-04-18
JP6226167B2 (ja) 2017-11-08
US9668345B2 (en) 2017-05-30
JP2014082443A (ja) 2014-05-08
US20150075843A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
TWI600350B (zh) Multilayer wiring board
US9332657B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US9578755B2 (en) Printed wiring board having buildup layers and multilayer core substrate with double-sided board
US9226382B2 (en) Printed wiring board
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
US20130192884A1 (en) Printed wiring board
US8772646B2 (en) Printed wiring board and method for manufacturing printed wiring board
US20090200682A1 (en) Via in via circuit board structure
US9775237B2 (en) Wiring substrate and method for manufacturing the same
US20140290997A1 (en) Multilayer wiring substrate and manufacturing method thereof
US9554462B2 (en) Printed wiring board
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
JPWO2009141927A1 (ja) プリント配線板及びその製造方法
KR101298280B1 (ko) 임베디드 인쇄회로기판 및 이의 제조 방법
TW201811131A (zh) 佈線板及其製造方法
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US8853561B2 (en) Printed wiring board with improved corrosion resistance and yield
US20140209361A1 (en) Wiring board and method for manufacturing the same
US8829361B2 (en) Wiring board and mounting structure using the same
JP6512366B2 (ja) 回路基板、回路基板の製造方法及び電子装置
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
JP2010519769A (ja) 高速メモリパッケージ
JP2015162626A (ja) プリント配線板およびその製造方法
KR101551177B1 (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법
JP2629917B2 (ja) 多層印刷配線板及びその製造方法