CN107946283A - 一种晶圆载片键合结构及利用该结构进行tsv露头的方法 - Google Patents

一种晶圆载片键合结构及利用该结构进行tsv露头的方法 Download PDF

Info

Publication number
CN107946283A
CN107946283A CN201711204719.7A CN201711204719A CN107946283A CN 107946283 A CN107946283 A CN 107946283A CN 201711204719 A CN201711204719 A CN 201711204719A CN 107946283 A CN107946283 A CN 107946283A
Authority
CN
China
Prior art keywords
tsv
face
slide glass
silicon chip
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711204719.7A
Other languages
English (en)
Other versions
CN107946283B (zh
Inventor
张俊龙
张鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201711204719.7A priority Critical patent/CN107946283B/zh
Publication of CN107946283A publication Critical patent/CN107946283A/zh
Application granted granted Critical
Publication of CN107946283B publication Critical patent/CN107946283B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种用于TSV露头的晶圆载片键合结构，包括：硅片，设置在硅片第一面的器件及多个TSV通孔及填充铜柱，位于与所述硅片第一面相对的第二面；载片，所述载片具有平整的第三面，以及位于与所述第三面相对的非平整第四面；所述硅片第一面与所述载片第三面附连，其中所述多个TSV的铜柱底部到所述载片非平整第四面对应位置的距离基本相等。

Description

一种晶圆载片键合结构及利用该结构进行TSV露头的方法
技术领域
本发明涉及集成电路先进封装技术领域，尤其涉及一种晶圆载片键合结构及利用该结构进行TSV露头的方法。
背景技术
TSV(Through Silicon Via)技术是穿透硅通孔技术的缩写，一般简称为硅通孔技术或硅穿孔技术，是三维集成电路封装中堆叠芯片实现互连的一种新的技术解决方案。TSV能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线路可靠且最短、封装外形尺寸最小，并且可以大幅改善芯片的性能并降低功耗，这些特性使得TSV技术成为目前集成电路封装技术中最引人注目的一种技术。
TSV技术具有封装尺寸小，高频特性出色，传输延时低，射频噪声低，寄生电阻小，芯片功耗低，热膨胀可靠性高等一系列的优点。
但TSV工艺成本较高，技术难度较大。在通用的TSV工艺，尤其是低成本的TSV工艺中，一些TSV晶圆级产品(如硅转接板)在工艺流片时，由于TSV通孔刻蚀的深度均匀性不好(刻蚀TTV不好)，因此会导致TSV通孔的底部硅片厚度剩余量的不一致。
在后续的工艺中，TSV的通孔中会填充金属作为导电介质，从而和后续电路或焊盘形成电连接。由于上述的通孔深度不一致导致剩余硅片厚度的不一致，这将直接产生后续通过减薄和湿法腐蚀工艺露出TSV背面金属柱头部时会导致露头不一致。具体情况如图1和图2所示，图1A示出的是晶圆中心部位形成的TSV通孔及铜柱较深，边缘的TSV通孔及铜柱较浅的情况；在通常的TSV背面露头工艺后，其露头的结果如图2A所示，即晶圆中心部位的TSV铜柱已经露出，但晶圆边缘部位的TSV铜柱还在硅片中；图1B示出的是晶圆中心部位形成的TSV通孔及铜柱较浅，边缘的TSV通孔及铜柱较深的情况；在通常的TSV背面露头工艺后，其露头的结果如图2B所示，即晶圆边缘部位的TSV铜柱已经露出，但晶圆中心部位的TSV铜柱还在硅片中。
这些工艺缺陷一般是不可接受的，因为这将会给后续贴片等工艺造成困难甚至缺陷。因此，急需一种改进型的晶圆级TSV背面露头辅助装置和背面露头的方法，从而至少部分的解决上述现有技术中存在的各种问题。
发明内容
针对现有技术中存在的问题，根据本发明的一个实施例，提供一种用于TSV露头的晶圆载片键合结构，包括：硅片，设置在硅片第一面的器件及多个TSV通孔及填充铜柱，位于与所述硅片第一面相对的第二面；载片，所述载片具有平整的第三面，以及位于与所述第三面相对的非平整第四面；所述硅片第一面与所述载片第三面附连，其中所述多个TSV的铜柱底部到所述载片非平整第四面对应位置的距离基本相等。
在本发明的一个实施例中，所述硅片第一面中心部位的TSV铜柱长度大于所述硅片第一面边缘部位的TSV铜柱长度。
在本发明的一个实施例中，所述硅片第一面边缘部位的TSV铜柱长度大于所述硅片第一面中心部位的TSV铜柱长度。
在本发明的一个实施例中，所述载片非平整第四面为类凹面。
在本发明的一个实施例中，所述载片非平整第四面为类凸面。
在本发明的一个实施例中，所述载片非平整第四面为凹凸结合的曲面。
在本发明的一个实施例中，所述载片为硅片、玻璃载片、有机基板、金属基板、陶瓷基板、有机基板与金属基板复合的基板。
根据本发明的另一个实施例，提供一种形成优化的TSV露头结构的方法，包括：对含TSV晶圆中的TSV深度数据进行检测测量；依据TSV深度数据制造与该TSV深度数据匹配的晶圆载片；将含TSV硅片的TSV裸露表面与载片的平整表面键合起来；通过压合工艺或真空吸附工艺，使载板未与含TSV硅片接触的表面平整化，且使含TSV硅片表面产生对应的变形；对硅片背面进行减薄；通过刻蚀工艺对硅片进行背面TSV露头处理。
在本发明的另一个实施例中，将含TSV硅片的TSV裸露表面与载片的平整表面键合起来后，各TSV铜柱底部到载片非键合表面的对应位置的距离基本相等。
在本发明的另一个实施例中，对硅片背面进行减薄后，含TSV晶圆的TSV底部硅片厚度基本相等。
在本发明的另一个实施例中，通过刻蚀工艺对硅片进行背面TSV露头处理后，TSV铜柱漏出尺寸基本相等。
由于晶圆级TSV通孔的刻蚀深度存在规律性的分布，本专利提出一种根据晶圆上TSV通孔刻蚀深度的布局，来制备特殊形状的晶圆载片结构，利用该晶圆载片结构来中和TSV通孔刻蚀深度及金属填充均匀性不好的问题，通过该晶圆载片进行优化TSV露头的方法，可以在硅片减薄后，获得TSV通孔底部的剩余硅片厚度一致，后续TSV铜柱露头均匀性良好，良率较高的技术效果。且相对于在TSV通孔刻蚀阶段改善刻蚀均匀性等工艺调整，具成本低廉、工艺灵活度高等特点。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的含TSV晶圆的TSV深度与晶圆位置对应关系的剖面示意图。
图2示出基于现有硅片减薄及TSV背面露头工艺后的TSV背面露头情况的剖面示意图。
图3示出根据本发明的一个实施例制作的载片晶圆的剖面示意图。
图4A至图4F示出根据本发明的一个实施例形成优化的TSV露头结构的工艺过程剖面示意图。
图5A至图5F示出根据本发明的又一实施例形成优化的TSV露头结构的工艺过程剖面示意图。
图6示出根据本发明的一个实施例形成优化的TSV露头结构的流程图。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供的提出一种根据晶圆上TSV通孔刻蚀深度的布局，来制备特殊形状的晶圆载片结构，利用该晶圆载片结构来解决TSV通孔刻蚀深度及金属填充均匀性不好的问题，通过该晶圆载片进行优化TSV露头的方法，可以在硅片减薄后，获得TSV通孔底部的剩余硅片厚度一致，后续TSV铜柱露头均匀性良好，良率较高的技术效果。且相对于在TSV通孔刻蚀阶段改善刻蚀均匀性等工艺调整，具成本低廉、工艺灵活度高等特点。
下面结合附图详细介绍根据本发明的一个实施例的一种用于TSV露头的晶圆载片键合结构及利用该结构进行TSV露头的方法。
图3示出根据本发明的一个实施例的两种用于TSV露头的晶圆载片结构310和320的剖面示意图。
如图3A所示，该种用于TSV露头的晶圆载片结构310包括一平整的第一面311，以及与第一面311相对的第二面312，第二面312为根据图1A中所示的含TSV晶圆的TSV深度与晶圆位置对应关系所制作的特定形状的表面。
第二面312形状结构与图1A中所示的含TSV晶圆的TSV深度与晶圆位置对应关系如下所述。
首先，如图1A所示，晶圆111的边缘及中心位置分布有深度不一致的TSV通孔及铜柱，处于晶圆边缘部位的TSV通孔及铜柱较浅，处于晶圆中心部位的TSV通孔及铜柱较深。通过通孔深度光学测量、X-Ray检测以及其他检测、测量手段，可以准确的获知晶圆表面的TSV通孔及铜柱深度数据。假设获得的TSV 112、113、114、115、116的深度数据分别为D1、D2、D3、D4以及D5。
接下来，依据获得的TSV 112、113、114、115、116的深度数据D1、D2、D3、D4以及D5，制作与该深度数据匹配的第二面312。第二面312与TSV 112、113、114、115、116的对应位置距离第一面311的高度为H1、H2、H3、H4以及H5。其中H1+D1、H2+D2、H3+D3、H4+D4以及H5+D5的结果基本相等。
如图3B所示，该种用于TSV露头的晶圆载片结构320包括一平整的第一面321，以及与第一面321相对的第二面322，第二面322为根据图1B中所示的含TSV晶圆的TSV深度与晶圆位置对应关系所制作的特定形状的表面。
第二面322形状结构与图1B中所示的含TSV晶圆的TSV深度与晶圆位置对应关系如下所述。
首先，如图1B所示，晶圆121的边缘及中心位置分布有深度不一致的TSV通孔及铜柱，处于晶圆边缘部位的TSV通孔及铜柱较深，处于晶圆中心部位的TSV通孔及铜柱较浅。通过通孔深度光学测量、X-Ray检测以及其他检测、测量手段，可以准确的获知晶圆表面的TSV通孔及铜柱深度数据。假设获得的TSV 122、123、124、125、126的深度数据分别为D1’、D2’、D3’、D4’以及D5’。
接下来，依据获得的TSV 122、123、124、125、126的深度数据分别为D1’、D2’、D3’、D4’以及D5’，制作与该深度数据匹配的第二面322。第二面322与TSV 122、123、124、125、126的对应位置距离第一面321的高度为H1’、H2’、H3’、H4’以及H5’。其中H1’+D1’、H2’+D2’、H3’+D3’、H4’+D4’以及H5’+D5’的结果基本相等。
晶圆载片310、320的材料一般为单晶硅片，其他如玻璃载片、有机基板、金属基板、陶瓷基板、有机基板与金属基板复合的基板等都可以用作晶圆载片的材料也可以。其材料本身并非本发明的发明点。
晶圆载片310、320的第二表面312、322可以通过刻蚀、研磨等微加工工艺形成。
虽然图3示出了两类晶圆载片310和320，但晶圆载片的类型可以有更多种，其保护范围而不应受到上述两个实施例的限制，该发明的创造点在于利用了含TSV晶圆上TSV深度数据的布局，对应的加工形成晶圆载片，载片的与第一面相对的第二面的形状由含TSV晶圆上TSV深度数据的布局情况决定，因此，晶圆载片的第二面可以为对应的凹型曲面或者凸型曲面，也可以为凹凸结合的曲面。只要该第二面的形状满足前述的与含TSV晶圆上TSV深度数据对应关系的情况，都属于本发明的保护范围。
下面结合图4A至图4F以及图6来详细描述形成优化的TSV露头结构的工艺过程来进一步阐述本发明的晶圆载片结构，以及利用该晶圆载片进行TSV露头的方法。图4A至图4F示出根据本发明的一个实施例形成优化的TSV露头结构的工艺过程剖面示意图；图6示出根据本发明的一个实施例形成优化的TSV露头结构的流程图600。
首先，在步骤601，如图4A所示，在对含TSV晶圆中的TSV深度数据进行检测测量。从含TSV的晶圆410上的TSV裸露的表面411上，依次测量TSV 412、TSV 413、TSV 414、…、TSV41N的深度数据，获得对应的TSV深度数据D1、D2、D3、…、DN-1。
接下来，在步骤602，如图4B所示，依据TSV深度数据D1、D2、D3、…、DN-1，制造与该TSV深度数据D1、D2、D3、…、DN-1匹配的晶圆载片420。
该晶圆载片420的第二表面422在与TSV 412、TSV 413、TSV 414、…、TSV 41N的键合后的对应位置距离第一面421的高度为H1、H2、H3、…、HN-1。其中H1+D1、H2+D2、H3+D3、…、HN-1+DN-1的结果基本相等。
接下来，在步骤603，如图4C所示，将含TSV硅片的411表面(TSV裸露表面)与载板的第一面421(平整表面)键合起来。具体的键合方法可以通过粘接剂或者高温键合等方法，其目的是使含TSV的硅片与上一步制作的晶圆载片结合起来，在键合时需要确保晶圆载片与硅片中对应的TSV位置匹配。
然后，在步骤604，如图4D所示，通过压合工艺，使载板未与含TSV硅片接触的表面平整化，压合后，含TSV硅片表面产生对应的翘曲，其内部的TSV底部基本水平，如图4D中430虚线所示。或者，可通过将载板未与含TSV硅片接触的表面真空吸附在平坦的表面上，这样含TSV硅片表面产生对应的翘曲，其内部的TSV底部基本水平，如图4D中430虚线所示。
接下来，在步骤605，如图4E所示，对硅片进行减薄，减薄后TSV底部的硅片厚度基本一致，为进一步的露头工艺提供了良好的支撑。
最后，在步骤606，如图4F所示，通过刻蚀工艺对硅片进行背面TSV露头处理，处理后，TSV金属(铜柱)漏出尺寸基本相等，铜柱漏出的均匀性以及后续工艺的可靠性显著提升。
可选的，在步骤606之后，进行晶圆载片的剥离(脱键合)，从而完成整个基于该晶圆载片的TSV露头方法。
图5A至图5F示出的是本发明的又一实施例的形成优化的TSV露头结构的工艺过程。其基本思想后工艺流程与图4A至图4F类似，再次不在赘述。
通过本专利的基于晶圆上TSV通孔刻蚀深度的布局，来制备特殊形状的晶圆载片结构，再利用该晶圆载片结构来中和TSV通孔刻蚀深度及金属填充均匀性不好的问题，通过该晶圆载片进行优化TSV露头的方法，可以在硅片减薄后，获得TSV通孔底部的剩余硅片厚度一致，后续TSV铜柱露头均匀性良好，良率较高的技术效果。且相对于在TSV通孔刻蚀阶段改善刻蚀均匀性等工艺调整，具成本低廉、工艺灵活度高等特点。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种用于TSV露头的晶圆载片键合结构，包括：
硅片，设置在硅片第一面的器件及多个TSV通孔及填充铜柱，位于与所述硅片第一面相对的第二面；
载片，所述载片具有平整的第三面，以及位于与所述第三面相对的非平整第四面；
所述硅片第一面与所述载片第三面附连，其中所述多个TSV的铜柱底部到所述载片非平整第四面对应位置的距离基本相等。
2.如权利要求1所述的用于TSV露头的晶圆载片键合结构，其特征在于，所述硅片第一面中心部位的TSV铜柱长度大于所述硅片第一面边缘部位的TSV铜柱长度。
3.如权利要求1所述的用于TSV露头的晶圆载片键合结构，其特征在于，所述硅片第一面边缘部位的TSV铜柱长度大于所述硅片第一面中心部位的TSV铜柱长度。
4.如权利要求1所述的用于TSV露头的晶圆载片键合结构，其特征在于，所述载片非平整第四面为类凹面。
5.如权利要求1所述的用于TSV露头的晶圆载片键合结构，其特征在于，所述载片非平整第四面为类凸面。
6.如权利要求1所述的用于TSV露头的晶圆载片键合结构，其特征在于，所述载片非平整第四面为凹凸结合的曲面。
7.如权利要求1所述的用于TSV露头的晶圆载片键合结构，其特征在于，所述载片为硅片、玻璃载片、有机基板、金属基板、陶瓷基板、有机基板与金属基板复合的基板。
8.一种形成优化的TSV露头结构的方法，包括：
对含TSV晶圆中的TSV深度数据进行检测测量；
依据TSV深度数据制造与该TSV深度数据匹配的晶圆载片；
将含TSV硅片的TSV裸露表面与载片的平整表面键合起来；
通过压合工艺或真空吸附工艺，使载板未与含TSV硅片接触的表面平整化，且使含TSV硅片表面产生对应的变形；
对硅片背面进行减薄；
通过刻蚀工艺对硅片进行背面TSV露头处理。
9.如权利要求8所述的方法，其特征在于，将含TSV硅片的TSV裸露表面与载片的平整表面键合起来后，各TSV铜柱底部到载片非键合表面的对应位置的距离基本相等。
10.如权利要求8所述的方法，其特征在于，对硅片背面进行减薄后，含TSV晶圆的TSV底部硅片厚度基本相等。
CN201711204719.7A 2017-11-27 2017-11-27 一种晶圆载片键合结构及利用该结构进行tsv露头的方法 Active CN107946283B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711204719.7A CN107946283B (zh) 2017-11-27 2017-11-27 一种晶圆载片键合结构及利用该结构进行tsv露头的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711204719.7A CN107946283B (zh) 2017-11-27 2017-11-27 一种晶圆载片键合结构及利用该结构进行tsv露头的方法

Publications (2)

Publication Number Publication Date
CN107946283A true CN107946283A (zh) 2018-04-20
CN107946283B CN107946283B (zh) 2020-03-17

Family

ID=61949965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711204719.7A Active CN107946283B (zh) 2017-11-27 2017-11-27 一种晶圆载片键合结构及利用该结构进行tsv露头的方法

Country Status (1)

Country Link
CN (1) CN107946283B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258625B1 (en) * 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
EP1422194A1 (de) * 2002-11-25 2004-05-26 Weidmann Plastics Technology AG Verfahren zur Herstellung eines Werkzeugeinsatzes zum Spritzgiessen eines mikrostrukturierten Teils
US20040104491A1 (en) * 2002-02-25 2004-06-03 Connell Michael E. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as a die attach adhesive
CN101779268A (zh) * 2007-06-25 2010-07-14 布鲁尔科技公司 高温旋涂暂时性粘合组合物
CN102386123A (zh) * 2011-07-29 2012-03-21 上海新傲科技股份有限公司 制备具有均匀厚度器件层的衬底的方法
CN103489855A (zh) * 2013-09-30 2014-01-01 南通富士通微电子股份有限公司 晶圆封装结构
CN104269362A (zh) * 2014-09-10 2015-01-07 南通富士通微电子股份有限公司 硅通孔金属柱背面凸块制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258625B1 (en) * 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
US20040104491A1 (en) * 2002-02-25 2004-06-03 Connell Michael E. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as a die attach adhesive
EP1422194A1 (de) * 2002-11-25 2004-05-26 Weidmann Plastics Technology AG Verfahren zur Herstellung eines Werkzeugeinsatzes zum Spritzgiessen eines mikrostrukturierten Teils
CN101779268A (zh) * 2007-06-25 2010-07-14 布鲁尔科技公司 高温旋涂暂时性粘合组合物
CN102386123A (zh) * 2011-07-29 2012-03-21 上海新傲科技股份有限公司 制备具有均匀厚度器件层的衬底的方法
CN103489855A (zh) * 2013-09-30 2014-01-01 南通富士通微电子股份有限公司 晶圆封装结构
CN104269362A (zh) * 2014-09-10 2015-01-07 南通富士通微电子股份有限公司 硅通孔金属柱背面凸块制造方法

Also Published As

Publication number Publication date
CN107946283B (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
JP3986575B2 (ja) ３次元集積回路の製造方法
CN102124562B (zh) 使用接口晶片作为永久载板制造三维集成电路装置的方法和设备
US20200402945A1 (en) Bonding Structure And Method For Manufacturing The Same
CN101179046A (zh) 硅片浅沟槽隔离刻蚀的方法
CN102740590B (zh) 陶瓷基板及其制造方法
CN102103979B (zh) 一种制作利用硅通孔构成的三维硅基无源电路的方法
CN104008998B (zh) 多芯片层叠封装方法
CN104009014B (zh) 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN106024756A (zh) 一种3d集成电路结构及其制造方法
CN103678771A (zh) 一种3D集成电路中power/groundTSV位置自动布局方法
TWI817080B (zh) 具有虛擬填充圖案之晶片角落區
CN105789069A (zh) 使用压焊点混合式键合工艺形成堆叠硅片的方法
CN107946283A (zh) 一种晶圆载片键合结构及利用该结构进行tsv露头的方法
CN106531638A (zh) 包括堆叠的半导体裸芯块的半导体装置及其制造方法
CN103367281B (zh) 具有穿硅通孔与测试电路的半导体结构与其制作方法
US10229877B2 (en) Semiconductor chip and multi-chip package using thereof
CN104143527A (zh) 一种导电插塞和tsv的形成方法
CN103137531B (zh) 晶圆对位方法
TWI645531B (zh) 用於減少矽穿孔（ｔｓｖ）電容變異性之具有改良基板接觸的矽穿孔
CN105990177B (zh) 缺陷定位方法
CN212303631U (zh) 一种减少临时键合过程气泡形成的键合结构
TW201320286A (zh) 具有側邊矽貫通電極之半導體結構與其形成方法
US20210153354A1 (en) Interposer using inclined electrode and manufacturing method thereof
CN110223958A (zh) 半导体器件及其制造方法
CN104716060A (zh) 一种tsv多层芯片键合方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant