JP5498106B2 - 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置 - Google Patents

荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置 Download PDF

Info

Publication number
JP5498106B2
JP5498106B2 JP2009212780A JP2009212780A JP5498106B2 JP 5498106 B2 JP5498106 B2 JP 5498106B2 JP 2009212780 A JP2009212780 A JP 2009212780A JP 2009212780 A JP2009212780 A JP 2009212780A JP 5498106 B2 JP5498106 B2 JP 5498106B2
Authority
JP
Japan
Prior art keywords
stripe
order
regions
region
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009212780A
Other languages
English (en)
Other versions
JP2011066036A (ja
Inventor
彰人 安保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2009212780A priority Critical patent/JP5498106B2/ja
Priority to TW099123204A priority patent/TWI424459B/zh
Priority to US12/874,676 priority patent/US8471225B2/en
Priority to KR1020100089717A priority patent/KR101180596B1/ko
Publication of JP2011066036A publication Critical patent/JP2011066036A/ja
Application granted granted Critical
Publication of JP5498106B2 publication Critical patent/JP5498106B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0275Photolithographic processes using lasers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174Particle-beam lithography, e.g. electron beam lithography
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/66Containers specially adapted for masks, mask blanks or pellicles; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2051Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electron Beam Exposure (AREA)

Description

本発明は、荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置に係り、例えば、描画条件の異なる複数のチップのパターンを試料上に描画する際の描画方法および装置に関する。
半導体デバイスの微細化の進展を担うリソグラフィ技術は半導体製造プロセスのなかでも唯一パターンを生成する極めて重要なプロセスである。近年、LSIの高集積化に伴い、半導体デバイスに要求される回路線幅は年々微細化されてきている。これらの半導体デバイスへ所望の回路パターンを形成するためには、高精度の原画パターン(レチクル或いはマスクともいう。)が必要となる。ここで、電子線(電子ビーム)描画技術は本質的に優れた解像性を有しており、高精度の原画パターンの生産に用いられる。
図9は、従来の可変成形型電子線描画装置の動作を説明するための概念図である。
可変成形型電子線(EB:Electron beam)描画装置は、以下のように動作する。第1のアパーチャ410には、電子線330を成形するための矩形例えば長方形の開口411が形成されている。また、第2のアパーチャ420には、第1のアパーチャ410の開口411を通過した電子線330を所望の矩形形状に成形するための可変成形開口421が形成されている。荷電粒子ソース430から照射され、第1のアパーチャ410の開口411を通過した電子線330は、偏向器により偏向され、第2のアパーチャ420の可変成形開口421の一部を通過して、所定の一方向(例えば、X方向とする)に連続的に移動するステージ上に搭載された試料340に照射される。すなわち、第1のアパーチャ410の開口411と第2のアパーチャ420の可変成形開口421との両方を通過できる矩形形状が、X方向に連続的に移動するステージ上に搭載された試料340の描画領域に描画される。第1のアパーチャ410の開口411と第2のアパーチャ420の可変成形開口421との両方を通過させ、任意形状を作成する方式を可変成形方式(VSB方式)という。
試料の1つとなるマスク上には、複数のチップのパターンを描画することが一般的に行なわれており、また、チップによって描画条件が異なっている場合も多い。例えば、あるチップは1回描画(多重度=1)で描画される。また、他のあるチップはストライプ領域の境界位置をずらしながらの多重描画(例えば多重度=2)で描画される(例えば、特許文献1参照)。従来、電子ビーム描画装置では、複数のチップのパターンをマスク上に描画する際、ある範囲内にレイアウトされる描画条件が同一のチップ同士をまとめて描画グループを構成し、描画グループ毎に描画していた。これにより、1つの描画グループ内を描画している間は同じ描画条件で描画されることになる。
図10は、従来の描画グループと描画順序を説明するための概念図である。図10では、3つのチップA,B,Cが図10に示すように配置される場合を示している。ここでは、チップAとチップBが多重度1で描画され、チップCが多重度2で描画される場合を示す。かかる場合、描画条件が同じチップAとチップBで描画グループG1を構成し、チップCで描画グループG2を構成する。そして、描画グループG1では、チップAとチップBをマージ処理して、マージされた領域を所定の高さのストライプ領域に分割する。図10では、ストライプG1S1とストライプG1S2で示す2つのストライプに分割した場合を示す。一方、描画グループG2では、チップCの領域を所定の高さのストライプ領域に分割する。チップCは多重度2で描画されるため、1回目の描画を行なうストライプレイヤとストライプ高さを半分だけずらした位置で分割される2回目の描画を行なうストライプレイヤが構成され、それぞれ、ストライプG2S1,G2S2とストライプG’2S1〜G’2S3に分割される。よって、図10において、描画グループG2では、5つのストライプに分割される。そして、描画する際には、まず、描画グループG1の2つのストライプが順に描画される。そして、描画グループG1のすべてのストライプの描画が終了した後に、描画グループG2の5つのストライプが順に描画される。
特開平11−274036号公報
上述したように、描画グループ毎に描画すると、まず、描画グループG1の2つのストライプが順に描画され、描画グループG1のすべてのストライプの描画が終了することで1つの描画処理が終了する。そして、次に描画グループG2の描画処理を開始する。このように、描画グループを1つの描画処理単位として描画が行なわれる。そのため、各描画処理間での情報作成に必要とされる固定的な時間や各描画処理間に必要とされる初期化等の処理時間が必要となる。さらに、描画グループG1のすべてのストライプの描画が終了した後に、描画グループG2の描画開始位置まで戻ってから描画グループG2の描画が開始されるため、描画グループG1の最終位置から描画グループG2の開始位置へと移行する際の試料を載せたステージの移動時間が必要となる。この距離が長くなるとその分だけ移動時間が長くなる。これらの時間が描画時間に加算されるため、全体での描画時間の遅延につながるといった問題があった。特に、描画条件の違うチップ数が多くなるとそれに応じて描画グループ数も増加するため、描画グループ数の増加に応じて上述した各時間が必要となり、さらに描画時間の遅延につながるといった問題があった。
そこで、本発明は、上述した問題点を克服し、描画条件の違う複数の描画グループを描画する場合の描画時間の低減を図ることを目的とする。
本発明の一態様の荷電粒子ビーム描画方法は、
パターン形成される複数のチップのレイアウト情報を入力し、レイアウト情報を使って、少なくとも1つのチップから構成され、他とは描画条件の異なる複数の描画グループを設定する工程と、
すべての描画グループ内のすべてのチップ領域全体を取り囲む枠を設定する工程と、
異なる描画グループのチップ同士を混在させたまま、所定の方向に向かって枠を複数の領域に仮想分割する工程と、
各領域の基準位置が前記所定の方向に向かって順に位置するように各領域の順序を設定する工程と、
荷電粒子ビームを用いて、設定された順序で各領域内のパターンを試料に描画する工程と、
を備えたことを特徴とする。
かかる構成によれば、描画グループとは無関係に所定の方向に向かって各領域が順に描画される。よって、ステージ移動距離が短くて済む。よって、ステージ移動時間が短縮される。また、かかる構成によれば、描画グループ毎の描画処理ではなく、すべての描画グループをまとめて一連の描画処理として描画を行なうことができる。よって、各描画処理間での情報作成に必要とされる固定的な時間や各描画処理間に必要とされる初期化等の処理時間を省くことができる。
また、描画条件には、多重度と、試料を載置するステージのステージ移動経路と、一括最適化速度描画、等速描画、可変速描画、及びステップアンドリピート(S&R)描画の方式と、複数の領域の分割高さと複数の領域をさらに分割したサブフィールドのサイズのうち、少なくとも1つが含まれることを特徴とする。
また、複数の領域のうち、異なる描画グループのチップ同士が混在する領域を、描画グループ毎に、複数の小領域に分割する工程と、
描画グループに無関係に、当該領域内のすべての小領域の基準位置が所定の方向に向かって順に位置するように各小領域の順序を設定する工程と、
をさらに備え、
描画する際、各領域内のパターンを設定された小領域の順序で描画されるように構成すると好適である。
或いは、複数の領域のうち、異なる描画グループのチップ同士が混在する領域を、描画グループに無関係に、複数の小領域に分割する工程と、
当該領域内のすべての小領域の基準位置が所定の方向に向かって順に位置するように各小領域の順序を設定する工程と、
をさらに備え、
描画する際、各領域内のパターンを設定された小領域の順序で描画されるようにしてもよい。
本発明の一態様の荷電粒子ビーム描画装置は、
パターン形成される複数のチップのレイアウト情報を入力し、記憶する記憶装置と、
レイアウト情報を使って、少なくとも1つのチップから構成され、他とは描画条件の異なる複数の描画グループを設定する描画グループ設定部と、
すべての描画グループ内のすべてのチップ領域全体を取り囲む枠を設定する枠設定部と、
異なる描画グループのチップ同士を混在させたまま、所定の方向に向かって枠を複数の領域に仮想分割する領域分割部と、
各領域の基準位置が所定の方向に向かって順に位置するように各領域の順序を設定する順序設定部と、
荷電粒子ビームを用いて、設定された順序で各領域内のパターンを試料に描画する描画部と、
を備え
前記描画条件には、多重度と、前記試料を載置するステージのステージ移動経路と、一括最適化速度描画、等速描画、可変速描画、及びステップアンドリピート(S&R)描画の方式と、前記複数の領域の分割高さと、前記複数の領域をさらに分割したサブフィールドのサイズのうち、少なくとも1つが含まれることを特徴とする。
本発明によれば、描画条件の違う複数の描画グループを描画する場合の描画時間の低減を図ることができる。
実施の形態1における描画装置の構成を示す概念図である。 実施の形態1における描画方法の要部工程を示すフローチャート図である。 実施の形態1におけるチップレイアウトとストライプレイヤを説明するための概念図である。 図3の各ストライプ領域と分割されたサブフィールド(SF)とを示す概念図である。 実施の形態1における複数のチップと描画グループと各描画グループの描画条件の一例を示した図である。 図5の複数のチップと複数のストライプ領域とを示す概念図である。 図6の複数のチップの描画順序を示す概念図である。 実施の形態2における各ストライプ領域と分割されたサブフィールド(SF)とを示す概念図である。 従来の可変成形型電子線描画装置の動作を説明するための概念図である。 従来の描画グループと描画順序を説明するための概念図である。
以下、実施の形態では、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは、電子ビームに限るものではなく、イオンビーム等の荷電粒子を用いたビームでも構わない。また、荷電粒子ビーム装置の一例として、可変成形型の描画装置について説明する。
実施の形態1.
図1は、実施の形態1における描画装置の構成を示す概念図である。図1において、描画装置100は、描画部150と制御部160を備えている。描画装置100は、荷電粒子ビーム描画装置の一例である。特に、可変成形型の描画装置の一例である。描画部150は、電子鏡筒102と描画室103を備えている。電子鏡筒102内には、電子銃201、照明レンズ202、第1のアパーチャ203、投影レンズ204、偏向器205、第2のアパーチャ206、対物レンズ207、主偏向器208及び副偏向器209が配置されている。描画室103内には、XYステージ105が配置される。XYステージ105上には、描画時には描画対象となるマスク等の試料101が配置される。試料101には、半導体装置を製造する際の露光用マスクが含まれる。また、試料101には、まだ何も描画されていないマスクブランクスが含まれる。
制御部160は、描画グループ設定部108、制御計算機ユニット110、制御回路120、及び磁気ディスク装置等の記憶装置140,142,144,146,148を有している。描画グループ設定部108、制御計算機ユニット110、制御回路120、及び磁気ディスク装置等の記憶装置140,142,144,146,148は、図示しないバスを介して互いに接続されている。
制御計算機ユニット110内には、メモリ111、枠設定部112、ストライプ分割部114、順序設定部116、及びデータ変換処理部130が配置される。枠設定部112、ストライプ分割部114、順序設定部116、及びデータ変換処理部130は、電気回路等のハードウェアで構成されてもよいし、これらの機能を実行するプログラム等のソフトウェアで構成されてもよい。或いは、ハードウェアとソフトウェアの組み合わせにより構成されてもよい。枠設定部112、ストライプ分割部114、順序設定部116、及びデータ変換処理部130に入出力される情報および演算中の情報はメモリ111にその都度格納される。
さらに、データ変換処理部130内には、サブフィールド(SF)分割部132、SF順序設定部134、及びSFデータ変換処理部136が配置される。サブフィールド(SF)分割部132、SF順序設定部134、及びSFデータ変換処理部136は、電気回路等のハードウェアで構成されてもよいし、これらの機能を実行するプログラム等のソフトウェアで構成されてもよい。或いは、ハードウェアとソフトウェアの組み合わせにより構成されてもよい。特に、データ変換処理部130は、データ処理量が膨大となり得るため、図示しない複数のCPUと複数のメモリ等で構成されると好適である。また、描画グループ設定部108についても電気回路等のハードウェアで構成されてもよいし、かかる機能を実行するプログラム等のソフトウェアで構成されてもよい。或いは、ハードウェアとソフトウェアの組み合わせにより構成されてもよい。
記憶装置140には、レイアウトデータとなる複数のチップデータが装置外部から入力され、格納される。例えば、チップAのチップデータ、チップBのチップデータ、チップCのチップデータ、・・・が格納される。各チップはパターン形成される。
記憶装置142には、例えば各チップの描画条件を示す描画パラメータが装置外部から入力され、格納される。描画条件には、例えば、多重描画のための多重度、XYステージ105のステージ移動経路、XYステージ105のステージ速度、ストライプ高さ(分割高さ)、サブフィールド(SF)サイズ、照射量(ドーズ量)等が挙げられる。ステージ移動経路には、フォワード/フォワード(FF)、フォワード/バックワード(FB)、バックワード/フォワード(BF)、或いはバックワード/バックワード(BB)といった各ストライプを順に描画していく際の描画方向を定義した経路が含まれる。また、ステージ速度には、例えば、一括最適化速度、等速描画のための速度、可変速描画のための速度、ステップアンドリピート(S&R)描画の際の速度が含まれる。
記憶装置144には、例えば各チップのレイアウト構成を示すレイアウト構成データ(レイアウト情報)が装置外部から入力され、格納される。
ここで、図1では、実施の形態1を説明する上で必要な構成を記載している。描画装置100にとって、通常、必要なその他の構成を備えていても構わない。例えば、位置偏向用には、主偏向器208と副偏向器209の主副2段の偏向器を用いているが、1段の偏向器によって位置偏向を行なう場合であってもよい。
図2は、実施の形態1における描画方法の要部工程を示すフローチャート図である。図2において、実施の形態1における描画方法は、描画グループ設定工程(S102)と、枠設定工程(S104)と、ストライプ分割工程(S106)と、ストライプ順序設定工程(S108)と、SF分割工程(S110)と、SF順序設定工程(S112)と、SFデータ変換処理工程(S114)と、描画工程(S116)といった一連の工程を実施する。
図3は、実施の形態1におけるチップレイアウトとストライプレイヤを説明するための概念図である。図3では、3つのチップA,B,Cが図3に示すように配置される場合を示している。図3の例では、中央に長方形のチップCが配置される。そして、Y方向に長い(縦長)長方形の2つのチップAがチップCと2つのチップBを左右から挟むように分かれて配置される。チップAのY方向のサイズは、チップCと2つのチップBの各Y方向サイズを合計したサイズと同じにしている。また、X方向に長い(横長)の長方形の2つのチップBがチップCを上下から挟むように分かれて配置される。チップBのX方向のサイズは、チップCのX方向サイズと同じにしている。ここでは、チップAとチップBが多重度1で描画され、チップCが多重度2で描画される場合を示す。また、チップAとチップBはその他の描画条件も同一であるとする。
描画グループ設定工程(S102)として、描画グループ設定部108は、記憶装置142から各チップの描画パラメータを読み出し、記憶装置144からレイアウト構成データを読み出す。そして、描画グループ設定部108は、レイアウト構成データを使って、各チップを仮想的にレイアウトし、描画パラメータが同一となるチップ同士をまとめて少なくとも1つのチップから構成される描画グループを設定する。例えば、所定の範囲内にあるチップのうち、描画パラメータが同一となるチップ同士をまとめると好適である。このようにして、描画グループ設定部108は、他とは描画条件の異なる複数の描画グループを設定する。図3の例では、描画条件が同じチップAとチップBで描画グループPを構成し、チップCで描画グループQを構成する。よって、図3の例では2つの描画グループP,Qを設定する。そして、設定された描画グループのグループ情報および描画グループ毎の描画条件は、記憶装置146に出力され、格納される。
次に、枠設定工程(S104)として、枠設定部112は、記憶装置146から描画グループのグループ情報および描画グループ毎の描画条件を読み出し、すべての描画グループ内のすべてのチップ領域全体を取り囲む枠を設定する。実施の形態1における枠は、すべてのチップ領域全体を外周側に位置するチップ領域と外接しながら取り囲むように設定される。図3の例では、3つのチップA,B,Cのうち、2つのチップAと2つのチップBが外周側に位置するので、これらに接するように長方形で形成された外接枠10が設定される。外接枠にすることですべてのチップ領域全体を取り囲む最小サイズの長方形の枠を設定できる。
次に、ストライプ分割工程(S106)として、ストライプ分割部114は、異なる描画グループのチップ同士を混在させたまま、所定の方向に向かって外接枠10を複数のストライプ領域に仮想分割する。ここで、ストライプ分割については、描画グループに関わらず、グローバルな描画条件を設定して分割する。例えば、多重度Nが最大となる描画グループの多重度数に合わせてストライプ領域を設定する。図3の例では、描画グループQが多重度N=2で描画されるため、外接枠10について、まず、1回目の描画の層(第1ストライプレイヤ:STL_Q1)用にY方向に向かって所定のストライプ高さで短冊状に3つのストライプ領域30に仮想分割する。3つのストライプ領域30で構成される第1ストライプレイヤは、ストライプ高さの1/2のサイズを外接枠10にY方向と−Y方向にそれぞれ追加したサイズの枠から分割される。ここでは多重度N=2なのでストライプ高さの1/2のサイズが追加されたが、例えば多重度N=4なのでストライプ高さの1/4のサイズが追加されることになる。さらに、2回目の描画の層(第2ストライプレイヤ:STL_Q2)用にY方向に向かって外接枠10を所定のストライプ高さで短冊状に2つのストライプ領域20に仮想分割する。2つのストライプ領域20によって第2ストライプレイヤが構成される。ストライプ高さは、グローバルな描画条件で設定する。多重度以外のグローバルな描画条件は、予め、描画パラメータとして記憶装置142に設定しておいても良いし、或いは、多重度Nが最大となる描画グループに設定されているストライプ高さをそのまま用いても好適である。
但し、描画グループPについては、多重度N=1なので、第1ストライプレイヤ或いは第2ストライプレイヤの一方に振り分ければよい。図3の例では、第2ストライプレイヤに振り分けた場合を示している。よって、図3の例では、第2ストライプレイヤを構成する2つのストライプ領域20について、異なる描画グループのチップ同士が混在することになる。
実施の形態1では、異なる描画グループのチップ同士を混在させているので、描画グループ毎に階層(ストライプレイヤ)を区別してストライプ分割する場合に比べて、ストライプ領域数を低減できる。図3の例では、第1ストライプレイヤを構成する3つのストライプ領域30と第2ストライプレイヤを構成する2つのストライプ領域20の合計5つのストライプ領域で済ますことができる。仮に、描画グループ毎にさらに階層(ストライプレイヤ)を区別してストライプ分割する場合、描画グループPについて第1ストライプレイヤとして2つのストライプ領域が設定され、描画グループQについて、第1ストライプレイヤを構成する3つのストライプ領域と第2ストライプレイヤを構成する2つのストライプ領域が必要となる。そのため、合計7つのストライプ数となり、実施の形態1に比べて多くなってしまう。ストライプ領域数を減らすことで、ストライプ間でのステージ移動回数を低減できるので、その分のステージ移動時間を短縮できる。
以上のように、図3の例は、異なる描画グループのチップ同士を混在させた状態で、2つのストライプレイヤによって構成されることになる。従来は、描画グループPと、描画グループQとは、別々の描画処理として描画をおこなっていたが、実施の形態1では、これらを混在させたままストライプ領域を設定することで、1回の描画処理として描画を行なう。
ストライプ順序設定工程(S108)として、順序設定部116は、すべての複数のストライプ領域を用いて、各ストライプ領域の基準位置が所定の方向(ここではY方向)に向かって順に位置するように各ストライプ領域の順序を設定する。
図3で示した2つのストライプ領域20と3つのストライプ領域30について、例えば、左下の角部の位置を基準位置として、基準位置のY座標で昇順ソートする。その結果、図3に示すように、第1ストライプレイヤのストライプ領域Q1S1を先頭に、第2ストライプレイヤのストライプ領域Q2S1、第1ストライプレイヤのストライプ領域Q1S2、第2ストライプレイヤのストライプ領域Q2S2、最後に第1ストライプレイヤのストライプ領域Q1S3の順にソートされる。順序設定部116は、かかる順に各ストライプ領域の順序を設定する。
次に、SF分割工程(S110)として、SF分割部132は、複数のストライプ領域を複数のSF(小領域)に分割する。特に、複数のストライプ領域のうち、異なる描画グループのチップ同士が混在するストライプ領域を、描画グループ毎に、複数のSF(小領域)に分割する。そして、SF分割部132は、SF毎に該当するレイアウトデータを記憶装置140から読み出し、データを割り振る。
図4は、図3の各ストライプ領域と分割されたサブフィールド(SF)とを示す概念図である。図4では、描画グループQの第1ストライプレイヤを構成する各ストライプ領域30をメッシュ状に分割した複数のSF40のSFレイヤと、描画グループQの第2ストライプレイヤを構成する各ストライプ領域20をメッシュ状に分割した複数のSF42のSFレイヤと、描画グループPの第2ストライプレイヤを構成する各ストライプ領域20をメッシュ状に分割した複数のSF44のSFレイヤとを示している。各SFサイズは、当該描画グループの描画パラメータに設定された値を用いればよい。第2ストライプレイヤでは、描画グループP,Qが混在しているので、各ストライプ領域20について、描画グループP用のSF44と描画グループQ用のSF42とが設定される。
そして、SF順序設定工程(S112)として、SF順序設定部134は、ストライプ領域内のすべてのSFの基準位置が所定の方向(ここではY方向)に向かって順に位置するように各SFの順序を設定する。SFはメッシュ状に形成されるので、Y方向だけではなくX方向にも存在するが、順序としては、X方向の第1列について、まず、Y座標で予め決められた順序でソートして、X方向の第1列の順序を設定する。例えば、昇順ソートして、X方向の第1列の順序を設定する。続いて、X方向の第2列について、Y座標で予め決められた順序でソートして、X方向の第2列の順序を設定する。例えば、昇順ソートして、X方向の第2列の順序を設定する。このように、X方向の各列が同方向の順序でソートされてもよいし、或いは、第1列目は下から上に、第2列目は上から下にというような交互にソートされる向きを変えたジグザグの順序に設定してもよい。このように、同じX座標の複数のSFが存在した場合には、Y座標で予め決められた順序でソートして順序が設定される。描画グループP,Qが混在していないストライプ領域30では、SFが重なることは通常ないが、描画グループP,Qが混在するストライプ領域20では、SFが重なる場合がある。その場合には、ストライプ領域20内のすべてのSF42,44の基準位置がY方向に向かって順に位置するように各SF42,44の順序を設定する。
そして、SFデータ変換処理工程(S114)として、SFデータ変換処理部136は、SF毎に割り振られたデータに対して複数段の変換処理を行なって、ストライプ領域毎にショットデータを作成し、記憶装置148に格納する。SFデータ変換処理部136は、上述したストライプ順序で各ストライプ領域のショットデータが一時的に格納されるようにデータ変換処理を行なうと好適である。SFデータ変換処理部136は、SF毎、或いは、SFより大きい領域で各ストライプ領域より小さい複数の小領域毎に、並列にデータ変換処理を行なっても好適である。その際、複数のストライプ領域用のデータが同時期にデータ変換処理されていても構わない。
そして、描画工程(S116)として、制御回路120は、設定された順序で各ストライプ領域内のショットデータを記憶装置148から読み出し、描画部150を制御して、電子ビーム200を用いて、設定されたストライプ順序で各ストライプ領域内のパターンを試料101に描画する。さらに、各ストライプ領域内では、設定されたSF順序でSF内のパターンを試料101に描画する。各ストライプ領域を描画する際には、ストライプ分割、ステージ速度、及びステージ移動経路等に該当する条件はグローバルな条件として描画グループに関わらず統一し、その他の描画条件、例えば、照射量(ドーズ量)等は、描画グループ毎に描画パラメータに設定された描画条件にてそれぞれ描画を行なう。個別な描画条件については、各SFのデータに属性データとして定義しておけばよい。描画部150は、具体的には以下のように動作する。
電子銃201(放出部)から放出された電子ビーム200は、照明レンズ202により矩形例えば長方形の穴を持つ第1のアパーチャ203全体を照明する。ここで、電子ビーム200をまず矩形例えば長方形に成形する。そして、第1のアパーチャ203を通過した第1のアパーチャ像の電子ビーム200は、投影レンズ204により第2のアパーチャ206上に投影される。偏向器205によって、かかる第2のアパーチャ206上での第1のアパーチャ像は偏向制御され、ビーム形状と寸法を変化させることができる。そして、第2のアパーチャ206を通過した第2のアパーチャ像の電子ビーム200は、対物レンズ207により焦点を合わせ、主偏向器208及び副偏向器209によって偏向され、連続的に移動するXYステージ105に配置された試料101の所望する位置に照射される。図1では、位置偏向に、主副2段の多段偏向を用いた場合を示している。かかる場合には、主偏向器208で該当するSFの基準位置にステージ移動に追従しながら電子ビーム200を偏向し、副偏向器209でSF内の各照射位置にかかるビームを偏向すればよい。
図5は、実施の形態1における複数のチップと描画グループと各描画グループの描画条件の一例を示した図である。ここでは、チップA,B,Cが配置され、チップA,Bで描画グループIを構成する。そして、チップCで描画グループIIを構成する。描画グループIは、描画条件として、ストライプ高さが150μmで分割され、XYステージ105のステージ移動経路がフォワード(FWD)/バックワード(BWD)の順で進み、多重度N=1で描画され、XYステージ105は等速で移動する。描画グループIIは、描画条件として、ストライプ高さが180μmで分割され、XYステージ105のステージ移動経路がフォワード(FWD)/フォワード(FWD)の順で進み、多重度N=2で描画され、XYステージ105は可変速で移動する。ここでは、グローバルな描画条件として、ストライプ高さが200μmで分割され、XYステージ105のステージ移動経路がフォワード(FWD)/バックワード(BWD)の順で進み、多重度N=2で描画され、XYステージ105は可変速で移動するものとする。
図6は、図5の複数のチップと複数のストライプ領域とを示す概念図である。図6に示すように、チップA,Bで構成される描画グループIとチップCで構成される描画グループIIとを混在させた状態で、マージして、第1ストライプレイヤの4つのストライプ領域51,52,53,54と第2ストライプレイヤの4つのストライプ領域61,62,63,64とに分割される。また、描画グループIは多重度N=1なので、ここでは第1ストライプレイヤの4つのストライプ領域51,52,53,54にだけ割り振られる。
図7は、図6の複数のチップの描画順序を示す概念図である。実施の形態1では、すべてのストライプ領域51,52,53,54,61,62,63,64が例えば左下の角部を基準位置として、Y座標で昇順ソートされるので、図7に示す順序で描画が進むことになる。図7において、まず、第1ストライプレイヤのストライプ領域51がX方向(FWD)に描画される。次に、第2ストライプレイヤのストライプ領域61について−X方向(BWD)に進む。但し、ストライプ領域61は、描画対象が存在しないので何も描画されない。次に、第1ストライプレイヤのストライプ領域52がX方向(FWD)に描画される。次に、第2ストライプレイヤのストライプ領域62が−X方向(BWD)に描画される。次に、第1ストライプレイヤのストライプ領域53がX方向(FWD)に描画される。次に、第2ストライプレイヤのストライプ領域63が−X方向(BWD)に描画される。次に、第1ストライプレイヤのストライプ領域54がX方向(FWD)に描画される。そして、最後に、第2ストライプレイヤのストライプ領域64が−X方向(BWD)に描画される。以上のように、図5に示すグローバルな描画条件に従ってFWD→BWD→FWD→BWD・・・の順で描画される。描画対象が存在しないストライプ領域61については削除してもよい。
以上のように、実施の形態1によれば、描画条件に関わりなく、複数の描画グループのすべてのストライプレイヤのストライプ領域を例えばY方向に昇順ソートして、その順序で描画する。これにより、1回の描画処理で描画を行なうことができる。よって、従来のような描画グループ間での描画処理の情報作成に必要とされる固定的な時間や各描画処理間に必要とされる初期化等の処理時間を省き、1回の描画処理分の時間に短縮できる。さらに、ある描画グループの最終位置から次の描画グループの開始位置へと移行する際の試料101を載せたXYステージ105の移動時間を短縮できる。よって、描画条件の違う複数の描画グループを描画する場合の描画時間の低減を図ることができる。さらに、描画条件の違う複数の描画グループを混在させたままストライプ分割を行なうのでストライプ数を低減できる。
実施の形態2.
実施の形態1では、SFは描画グループ毎に設定されていたが、これに限定されるものではない。実施の形態2では、他の方法でSFを設定する場合について説明する。実施の形態2において、装置構成は図1と同様である。また、描画方法の各工程は図2と同様である。また、各工程の内容は、以下に説明する点を除き、実施の形態1と同様である。
図8は、実施の形態2における各ストライプ領域と分割されたサブフィールド(SF)とを示す概念図である。図8では、図3で示した各ストライプ領域と分割されたサブフィールド(SF)とを示す。
SF分割工程(S110)として、SF分割部132は、複数のストライプ領域を複数のSF(小領域)に分割する。実施の形態2では、異なる描画グループのチップ同士が混在するストライプ領域についても、1つのSFレイヤとして、複数のSF(小領域)に分割する。そして、SF分割部132は、SF毎に該当するレイアウトデータを記憶装置140から読み出し、データを割り振る。
図8では、描画グループQの第1ストライプレイヤを構成する各ストライプ領域30をメッシュ状に分割した複数のSF40のSFレイヤと、描画グループP,Qの第2ストライプレイヤを構成する各ストライプ領域20をメッシュ状に分割した複数のSF46のSFレイヤとを示している。各SFサイズは、描画グループP,Qが混在する箇所では、グローバルな描画条件或いは描画グループP,Qの一方の描画条件を用いればよい。これにより、SF数を減らすことができる。その結果、描画動作を行なう際、主偏向器208で偏向させる回数を低減できる。よって、主偏向器208で必要なセトリング時間等を短縮できる。
そして、SF順序設定工程(S112)として、SF順序設定部134は、ストライプ領域内のすべてのSFの基準位置が所定の方向(ここではY方向)に向かって順に位置するように各SFの順序を設定する。SFはメッシュ状に形成されるので、Y方向だけではなくX方向にも存在するが、順序としては、X方向の第1列について、まず、Y座標で予め決められた順序でソートして、X方向の第1列の順序を設定する。例えば、昇順ソートして、X方向の第1列の順序を設定する。続いて、X方向の第2列について、Y座標で予め決められた順序でソートして、X方向の第2列の順序を設定する。例えば、昇順ソートして、X方向の第2列の順序を設定する。このように、X方向の各列が同方向の順序でソートされてもよいし、或いは、第1列目は下から上に、第2列目は上から下にというような交互にソートされる向きを変えたジグザグの順序に設定してもよい。このように、同じX座標の複数のSFが存在した場合には、Y座標で予め決められた順序でソートして順序が設定される。実施の形態2では、描画グループP,Qの混在した箇所でもSFレイヤは1つなのでSFが重なることは通常ない。
以下、実施の形態1と同様の工程を実施することで描画処理が行なわれる。
以上のように、実施の形態2では、実施の形態1での効果の他に、SF数を減らすことができる。よって、主偏向セトリング時間を短縮できる。
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。例えば、描画装置100を制御する制御部構成については、記載を省略したが、必要とされる制御部構成を適宜選択して用いることは言うまでもない。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての荷電粒子ビーム描画装置及び方法は、本発明の範囲に包含される。
10 外接枠
20,30 ストライプ領域
40,42,44,46 SF
51,52,53,54,61,62,63,64 ストライプ領域
100 描画装置
101,340 試料
102 電子鏡筒
103 描画室
105 XYステージ
108 描画グループ設定部
110 制御計算機ユニット
111 メモリ
112 枠設定部
114 ストライプ分割部
116 順序設定部
120制御回路
130 データ変換処理部
132 SF分割部
134 SF順序設定部
136 SFデータ変換処理部
140,142,144,146,148 記憶装置
150 描画部
160 制御部
200 電子ビーム
201 電子銃
202 照明レンズ
203,410 第1のアパーチャ
204 投影レンズ
205 偏向器
206,420 第2のアパーチャ
207 対物レンズ
208 主偏向器
209 副偏向器
330 電子線
411 開口
421 可変成形開口
430 荷電粒子ソース

Claims (4)

  1. パターン形成される複数のチップのレイアウト情報を入力し、前記レイアウト情報を使って、少なくとも1つのチップから構成され、他とは描画条件の異なる複数の描画グループを設定する工程と、
    すべての描画グループ内のすべてのチップ領域全体を取り囲む枠を設定する工程と、
    異なる描画グループのチップ同士を混在させたまま、所定の方向に向かって前記枠を複数の領域に仮想分割する工程と、
    各領域の基準位置が前記所定の方向に向かって順に位置するように各領域の順序を設定する工程と、
    荷電粒子ビームを用いて、設定された順序で各領域内のパターンを試料に描画する工程と、
    を備え
    前記描画条件には、多重度と、前記試料を載置するステージのステージ移動経路と、一括最適化速度描画、等速描画、可変速描画、及びステップアンドリピート(S&R)描画の方式と、前記複数の領域の分割高さと、前記複数の領域をさらに分割したサブフィールドのサイズのうち、少なくとも1つが含まれることを特徴とする荷電粒子ビーム描画方法。
  2. 前記複数の領域のうち、異なる描画グループのチップ同士が混在する領域を、描画グループ毎に、複数の小領域に分割する工程と、
    前記描画グループに無関係に、当該領域内のすべての小領域の基準位置が前記所定の方向に向かって順に位置するように各小領域の順序を設定する工程と、
    をさらに備え、
    描画する際、各領域内のパターンを設定された小領域の順序で描画されることを特徴とする請求項記載の荷電粒子ビーム描画方法。
  3. 前記複数の領域のうち、異なる描画グループのチップ同士が混在する領域を、描画グループに無関係に、複数の小領域に分割する工程と、
    当該領域内のすべての小領域の基準位置が前記所定の方向に向かって順に位置するように各小領域の順序を設定する工程と、
    をさらに備え、
    描画する際、各領域内のパターンを設定された小領域の順序で描画されることを特徴とする請求項記載の荷電粒子ビーム描画方法。
  4. パターン形成される複数のチップのレイアウト情報を入力し、記憶する記憶装置と、
    前記レイアウト情報を使って、少なくとも1つのチップから構成され、他とは描画条件の異なる複数の描画グループを設定する描画グループ設定部と、
    すべての描画グループ内のすべてのチップ領域全体を取り囲む枠を設定する枠設定部と、
    異なる描画グループのチップ同士を混在させたまま、所定の方向に向かって前記枠を複数の領域に仮想分割する領域分割部と、
    各領域の基準位置が前記所定の方向に向かって順に位置するように各領域の順序を設定する順序設定部と、
    荷電粒子ビームを用いて、設定された順序で各領域内のパターンを試料に描画する描画部と、
    を備え
    前記描画条件には、多重度と、前記試料を載置するステージのステージ移動経路と、一括最適化速度描画、等速描画、可変速描画、及びステップアンドリピート(S&R)描画の方式と、前記複数の領域の分割高さと、前記複数の領域をさらに分割したサブフィールドのサイズのうち、少なくとも1つが含まれることを特徴とする荷電粒子ビーム描画装置。
JP2009212780A 2009-09-15 2009-09-15 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置 Expired - Fee Related JP5498106B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009212780A JP5498106B2 (ja) 2009-09-15 2009-09-15 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置
TW099123204A TWI424459B (zh) 2009-09-15 2010-07-14 Charge particle beam rendering method and charged particle beam drawing device
US12/874,676 US8471225B2 (en) 2009-09-15 2010-09-02 Charged particle beam writing method and apparatus therefor
KR1020100089717A KR101180596B1 (ko) 2009-09-15 2010-09-14 하전 입자 빔 묘화 방법 및 하전 입자 빔 묘화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009212780A JP5498106B2 (ja) 2009-09-15 2009-09-15 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置

Publications (2)

Publication Number Publication Date
JP2011066036A JP2011066036A (ja) 2011-03-31
JP5498106B2 true JP5498106B2 (ja) 2014-05-21

Family

ID=43731329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009212780A Expired - Fee Related JP5498106B2 (ja) 2009-09-15 2009-09-15 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置

Country Status (4)

Country Link
US (1) US8471225B2 (ja)
JP (1) JP5498106B2 (ja)
KR (1) KR101180596B1 (ja)
TW (1) TWI424459B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5498105B2 (ja) * 2009-09-15 2014-05-21 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置
JP5809419B2 (ja) 2011-02-18 2015-11-10 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5859263B2 (ja) * 2011-09-29 2016-02-10 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置および荷電粒子ビーム描画方法
JP5985852B2 (ja) 2012-03-27 2016-09-06 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
TWI476806B (zh) * 2012-03-29 2015-03-11 Nuflare Technology Inc Charging Particle Beam Mapping Device and Inspection Method for Drawing Data
JP6057635B2 (ja) * 2012-09-14 2017-01-11 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP6653125B2 (ja) 2014-05-23 2020-02-26 株式会社ニューフレアテクノロジー マルチ荷電粒子ビーム描画方法及びマルチ荷電粒子ビーム描画装置
JP6690216B2 (ja) * 2015-12-10 2020-04-28 株式会社ニューフレアテクノロジー データ処理方法、データ処理プログラム、荷電粒子ビーム描画方法、及び荷電粒子ビーム描画装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62139322A (ja) * 1985-12-12 1987-06-23 Fujitsu Ltd 電子ビ−ム露光方法
JPH0574693A (ja) * 1991-09-18 1993-03-26 Toshiba Corp 荷電ビーム描画方法
JP3457474B2 (ja) * 1996-07-17 2003-10-20 株式会社東芝 荷電ビーム描画装置
JPH11195589A (ja) * 1998-01-05 1999-07-21 Canon Inc マルチ電子ビーム露光方法及び装置、ならびにデバイス製造方法
JP4208283B2 (ja) 1998-03-23 2009-01-14 株式会社東芝 荷電ビーム描画装置
JPH11283906A (ja) * 1998-03-31 1999-10-15 Hitachi Ltd 半導体集積回路装置又は集積回路製造用板状物の製造方法
US6433347B1 (en) * 1998-06-19 2002-08-13 Nikon Corporation Charged-particle-beam projection-exposure methods and apparatus that selectively expose desired exposure units of a reticle pattern
US6313476B1 (en) * 1998-12-14 2001-11-06 Kabushiki Kaisha Toshiba Charged beam lithography system
JP3360662B2 (ja) * 1999-10-05 2002-12-24 日本電気株式会社 電子線ビーム描画方法および電子線ビーム描画用マスク
US20010017355A1 (en) * 2000-02-25 2001-08-30 Kazui Mizuno Electron beam lithography apparatus and lithography method
JP2005079111A (ja) * 2003-08-29 2005-03-24 Semiconductor Leading Edge Technologies Inc 電子線描画データ作成方法、作成装置及び作成プログラム並びに電子線描画装置
JP2006032755A (ja) * 2004-07-20 2006-02-02 Renesas Technology Corp 荷電粒子線マスクの設計方法及び設計データ構造、荷電粒子線マスク、並びに荷電粒子線転写方法。
JP2006318977A (ja) * 2005-05-10 2006-11-24 Toshiba Corp 電子ビーム描画装置、描画方法、及び描画プログラム
JP4989158B2 (ja) * 2005-09-07 2012-08-01 株式会社ニューフレアテクノロジー 荷電粒子線描画データの作成方法及び荷電粒子線描画データの変換方法
JP5147711B2 (ja) * 2005-12-01 2013-02-20 ケイデンス デザイン システムズ インコーポレイテッド 電子線描画のシステム及び方法
JP4751273B2 (ja) * 2006-08-17 2011-08-17 株式会社ニューフレアテクノロジー 描画装置の描画エラー検証方法及び描画装置の描画エラー検証用データの作成装置
JP2009038055A (ja) * 2007-07-31 2009-02-19 Nuflare Technology Inc 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5020745B2 (ja) 2007-08-29 2012-09-05 株式会社ニューフレアテクノロジー 描画データの作成方法及び荷電粒子ビーム描画装置
JP4945380B2 (ja) * 2007-09-05 2012-06-06 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5498105B2 (ja) * 2009-09-15 2014-05-21 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置

Also Published As

Publication number Publication date
TW201115615A (en) 2011-05-01
KR20110030343A (ko) 2011-03-23
JP2011066036A (ja) 2011-03-31
US20110066271A1 (en) 2011-03-17
TWI424459B (zh) 2014-01-21
KR101180596B1 (ko) 2012-09-06
US8471225B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
US9336994B2 (en) Multi charged particle beam writing apparatus and multi charged particle beam writing method
JP5498106B2 (ja) 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置
US9218942B2 (en) Charged particle beam writing apparatus and charged particle beam writing method
JP5020745B2 (ja) 描画データの作成方法及び荷電粒子ビーム描画装置
JP5498105B2 (ja) 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置
USRE47707E1 (en) Charged particle beam writing apparatus and charged particle beam writing method
JP2012253316A (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5620725B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
US9006691B2 (en) Charged particle beam writing apparatus and charged particle beam writing method using a generated frame that surrounds a first data processing block
JP5586343B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP6546437B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP6171062B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2012043972A (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5649869B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140307

R150 Certificate of patent or registration of utility model

Ref document number: 5498106

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees