JP2007059429A - データの検証方法 - Google Patents

データの検証方法 Download PDF

Info

Publication number
JP2007059429A
JP2007059429A JP2005239444A JP2005239444A JP2007059429A JP 2007059429 A JP2007059429 A JP 2007059429A JP 2005239444 A JP2005239444 A JP 2005239444A JP 2005239444 A JP2005239444 A JP 2005239444A JP 2007059429 A JP2007059429 A JP 2007059429A
Authority
JP
Japan
Prior art keywords
data
area
cell
graphic
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005239444A
Other languages
English (en)
Other versions
JP4695942B2 (ja
Inventor
Akihito Anpo
彰人 安保
Shigehiro Hara
重博 原
Hitoshi Higure
等 日暮
Tomohiro Iijima
智浩 飯島
Sukehito Handa
祐仁 半田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2005239444A priority Critical patent/JP4695942B2/ja
Publication of JP2007059429A publication Critical patent/JP2007059429A/ja
Application granted granted Critical
Publication of JP4695942B2 publication Critical patent/JP4695942B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【目的】 より簡易な手法により描画データを検証する検証手法を提供することを目的とする。
【構成】 図形が配置された領域に関する情報を含むレイアウトデータ10と描画データ12を比較してレイアウトデータ10に対して描画データ12を検証するデータの検証方法であって、描画データ12とレイアウトデータ10とを入力する入力工程(S102)と、両データの所定の領域の図形の図形面積を比較する面積比較工程(S112)と、両データの所定の領域の図形の重心位置とを比較する重心位置比較工程(S116)と、前記面積比較工程の結果と前記重心位置比較工程の結果とを出力する出力工程(S124)と、を備えたことを特徴とする。
【選択図】 図1

Description

本発明は、データの検証方法に係り、例えば、設計データとなるレイアウトデータとかかるレイアウトデータを変換した描画データとの比較により描画データを検証する電子線描画データの検証方法に関する。
半導体デバイスの微細化の進展を担うリソグラフィ技術は半導体製造プロセスのなかでも唯一パターンを生成する極めて重要なプロセスである。近年、LSIの高集積化に伴い、半導体デバイスに要求される回路線幅は年々微細化されてきている。これらの半導体デバイスへ所望の回路パターンを形成するためには、高精度の原画パターン(レチクル或いはマスクともいう。)が必要となる。ここで、電子線(電子ビーム)描画技術は本質的に優れた解像性を有しており、高精度の原画パターンの生産に用いられる。
図26は、可変成形型電子線描画装置の動作を説明するための概念図である。
可変成形型電子線描画装置(EB(Electron beam)描画装置)における第1のアパーチャ410には、電子線442を成形するための矩形例えば長方形の開口411が形成されている。また、第2のアパーチャ420には、第1のアパーチャ410の開口411を通過した電子線442を所望の矩形形状に成形するための可変成形用開口421が形成されている。荷電粒子ソース430から照射され、第1のアパーチャ410の開口411を通過した電子線442は、偏向器により偏向され、第2のアパーチャ420の可変成形用開口421の一部を通過して、所定の一方向(例えば、X方向とする)に連続的に移動するステージ上に搭載された試料に照射される。すなわち、第1のアパーチャ410の開口411と第2のアパーチャ420の可変成形用開口421との両方を通過できる矩形形状が、X方向に連続的に移動するステージ上に搭載された試料440の描画領域に描画される。第1のアパーチャ410の開口411と第2のアパーチャ420の可変成形用開口421との両方を通過させ、任意形状を作成する方式を可変成形方式という(例えば、特許文献1参照)。
かかる電子ビーム描画を行なうにあたり、まず、半導体集積回路のレイアウトが設計され、レイアウトデータ(設計データ)が生成される。そして、かかるレイアウトデータが変換され、電子線描画装置において用いられる描画データが生成される。そして、描画データに基づいて、さらに、実際に電子線をショットするためのショットサイズに図形が分割され、描画される。
ここで、かかるレイアウトデータと描画データとの間での検証手法とは異なるが、描画データ上の図形面積とショットサイズへの分割後の図形面積の累計とを比較してショット分割前後でのデータ変換の異常を検出するとする技術が文献に開示されている(例えば、特許文献2参照)。
特開2000−58424号公報 特開2002−43216号公報
上述したレイアウトデータと描画データとの間での検証は、排他的論理和(XOR)演算による厳密検証が試みられている。しかしながら、各図形パターンについてXOR演算を行なったのでは演算量が膨大となるため、処理時間が膨大となってしまうといった問題が生じてしまう。また、上述した電子ビーム描画装置の他に、レーザを用いて試料に描画するレーザ描画装置に用いるレイアウトデータと描画データとの間での検証でも同様のことが言える。さらに、マスクパターン等を検査する検査装置における参照データと検査対象画像データとの間での検証でも演算量の低減が求められている。
本発明は、かかる問題点を克服し、より簡易な手法により被検証データを検証する検証手法を提供することを目的とする。
本発明の一態様におけるデータの検証方法は、
図形が配置された領域に関する情報を含む第1と第2のデータを比較して第1と第2のデータの一方に対して他方を検証するデータの検証方法であって、
上述した第1のデータと第2のデータとを入力する入力工程と、
第1のデータに含まれる領域のうち、所定の領域における図形の図形面積と、かかる所定の領域に対応する第2のデータに含まれる領域における図形の図形面積とを比較する面積比較工程と、
第1のデータの前記所定の領域の図形の重心位置と、所定の領域に対応する第2のデータに含まれる領域における図形の重心位置とを比較する重心位置比較工程と、
面積比較工程の結果と重心位置比較工程の結果とを出力する出力工程と、
を備えたことを特徴とする。
上述した所定の領域内に位置する図形の図形面積同士を比較することにより、第1と第2のデータの一方に含まれる図形が、他方のデータに含まれていない場合に異常を検出することができる。そして、面積が一致する場合には、一方のデータに含まれる図形が、他方のデータにも含まれていると推定することができる。さらに、所定の領域内に位置する図形の重心位置同士を比較することにより、一方のデータと他方のデータとの間で仮にそれぞれのデータ内に含まれる図形の位置が位置ズレを起こしていた場合に異常を検出することができる。
また、本発明におけるデータの検証方法は、上述した第1のデータに含まれる所定の領域における図形上の所定の点の位置と、所定の領域に対応する第2のデータに含まれる領域における図形上の所定の点の位置とを比較する点位置比較工程を備え、
出力工程において、さらに、点位置比較工程の結果を出力することを特徴とする。
所定の領域における図形上の所定の点の位置同士を比較することにより、設計データと描画データとの間で仮にそれぞれのデータ内に含まれる図形が重心位置を中心として点対称の位置関係となっていた場合でも異常を検出することができる。
ここで、上述した第1のデータと前記第2のデータにそれぞれ含まれる領域は、複数の内部構成単位ごとに階層化され、
複数の内部構成単位のうち、同じ内部構成単位同士で、第1のデータと第2のデータとを比較すると好適である。
また、本発明におけるデータの検証方法は、さらに、所定の内部構成単位において、第1のデータと第2のデータとの間で対応する内部構成同士の位置を比較する内部構成位置比較工程を備え、
かかる内部構成位置比較工程において、対応する内部構成同士の位置が一致した場合に、位置が一致した内部構成の領域を所定の領域としてかかる所定の領域に含まれる図形に対して、面積比較工程と重心位置比較工程とのうち少なくとも1工程を行なうことを特徴とする。
上述した内部構成位置比較工程において、対応する内部構成同士の位置が一致しない場合には、面積比較工程や重心位置比較工程に進まなくてもデータ異常を検出することができる。その結果、演算量を減らすことができる。
また、本発明のデータの検証方法は、さらに、第1のデータに含まれる領域と第2のデータに含まれる領域とをそれぞれメッシュ状の複数のメッシュ領域に仮想分割するメッシュ分割工程を備え、
仮想分割された複数のメッシュ領域のいずれかを所定の領域としてかかる所定の領域に含まれる図形に対して、面積比較工程と重心位置比較工程とのうち少なくとも1工程を行なうことを特徴とする。
複数のメッシュ領域に仮想分割することで、1度に行なう演算量を低減することができる。仮想分割する各データの描画領域は、階層構造化したいずれかの層の領域でも好適であるし、階層化していないフラットなデータの領域であっても好適である。
本発明によれば、図形面積、及び図形重心といった簡易な演算の結果を用いてデータを検証することができる。その結果、データの全図形のXOR演算を行なう場合より演算量を低減することができ、従来と比べより短時間で検証することができる。
実施の形態1.
実施の形態1では、一例として、被露光体に対して電子線を用いて描画するための描画データをレイアウトデータ(設計データ)と比較して検証する電子線描画データの検証方法について説明する。描画データとレイアウトデータは、図形が配置された領域に関する情報を含む第1と第2のデータの一例である。
図1は、実施の形態1における電子線描画データの検証方法の要部工程を示すフローチャート図である。
図1において、電子線描画データの検証方法は、入力工程(S102)、セル番号設定工程(S104)、セル抽出工程(S106)、面積演算工程(S110)、面積比較工程(S112)、重心位置演算工程(S114)、重心位置比較工程(S116)、全てのセルを検証したかをチェックするセルチェック工程(S118)、セル番号の加算工程(S120)、エラー位置抽出工程(S122)、出力工程(S124)という一例の工程を実施する。
図2は、レイアウトデータの階層構造の一例を示す図である。
レイアウトデータは、描画領域が、チップの層、チップ領域を例えばy方向に向かって短冊状に分割したフレームの層、ブロックの層、例えば、半導体装置における1つの機能を持つセルの層、かかるセルを構成するパターンとなる図形の層といった一連の複数の内部構成単位ごとに階層化されている。
図3は、描画データの階層構造の一例を示す図である。
描画データは、描画領域が、チップの層、チップ領域を例えばy方向に向かって短冊状に分割したストライプの層、ブロックの層、例えば、半導体装置における1つの機能を持つセルの層、クラスタの層、セルを構成するパターンとなる図形の層といった一連の複数の内部構成単位ごとに階層化されている。また、いくつかのブロックでブロックグループを構成する。
図4は、レイアウトデータと描画データの関係を示す図である。
半導体集積回路を製造するにあたって、まず、半導体集積回路のレイアウトが設計され、設計データとなるレイアウトデータ10が生成される。次に、レイアウトデータ10が変換ソフト20により変換され、電子線描画装置において用いられる描画データ12が生成される。かかる描画データ12が電子線描画装置に入力されて、電子線描画装置がマスク等の試料に描画データ12に含まれる図形パターンを電子線で描画することになる。
図5は、データの変換前後の様子を説明するための図である。
例えば、図5(a)に示すような四角形と三角形の図形が配置されたレイアウトデータを変換して、図5(b)に示すようなフィールド境界FIで図形をクラスタ領域に分割(クラスタ分割)した描画データが生成される。かかるクラスタ領域は、例えば、多重描画を行なう場合の1回に描画する領域に相当する。多重描画をおこなうこと、言い換えれば、レジストの感光に必要な電子線の照射量を複数に分割し、それぞれの照射量でパターンを重ね打ちすることにより、レジストヒーティングの影響を低減させることができる。また、パターンを重ね打ちすることにより、いわゆる平均化による寸法精度の向上を図ることができる。
図6は、実施の形態1における検証装置の要部の構成を示すブロック図である。
図6において、検証装置300は、制御コンピュータ310、記憶装置320、レイアウトデータ処理回路330、描画データ処理回路350、比較処理回路370を備えている。図6では、入力手段や出力手段については図示を省略している。また、図6では、実施の形態1の説明に必要な要部以外については、図示を省略している。レイアウトデータ処理回路330は、セル抽出回路332、図形検出回路334、面積演算回路336、面積加算回路338、図形重心演算回路340、セル重心演算回路342を有している。描画データ処理回路350は、セル抽出回路352、図形検出回路354、面積演算回路356、面積加算回路358、図形重心演算回路360、セル重心演算回路362を有している。比較処理回路370は、面積比較回路374、重心比較回路376を有している。そして、制御コンピュータ310により検証装置300は制御され、制御コンピュータ310や各回路の入力情報や出力情報は記憶装置320に記憶される。レイアウトデータ10と描画データ12は、共に、或いは別々に、記録媒体に記録されている。
S(ステップ)102において、入力工程として、図示していない入力手段を介して、レイアウトデータ処理回路330は、レイアウトデータ10を入力し、描画データ処理回路350は、描画データ12を入力する。
図7は、レイアウトデータの一例を示す図である。
上述したように、レイアウトデータは、チップの層、フレームの層、ブロックの層、セルの層、図形の層といった一連の複数の内部構成単位ごとに階層化されている。図7に示すレイアウトデータでは、一例として、チップの下に各フレームがツリー状にぶら下がり、各フレームごとに、セル配置情報、リンク情報、セル情報がデータとして構成されている。セル配置情報には、該当するフレーム内に位置している各セルが、いずれのブロックからどのような位置関係に配置されているかといった情報が格納されている。また、セル情報には、各セル内に配置された図形の種別、位置、各辺の長さ(サイズ)、スケールといった情報が格納されている。そして、リンク情報には、セル配置情報内の各セルとセル情報内の各セルとをリンクさせる情報や向き(ミラー情報)が格納されている。かかる構成により階層化された各層の情報をそれぞれ抽出することができる。また、描画データも例えば同様のデータ構成となっていると好適である。
S104において、セル番号設定工程として、セル抽出回路332は、レイアウトデータ10に含まれるセルの番号を設定する。或いは、セル抽出回路352は、描画データ12に含まれるセルの番号を設定する。レイアウトデータ10に含まれるセルの番号と描画データ12に含まれるセルの番号とは異なっていても構わないので、一方を基準にして進めればよい。
S106において、セル抽出工程として、セル抽出回路352は、描画データ12に含まれる設定されたセル番号のセルを抽出する。そして、セル抽出回路332は、描画データ12に含まれる設定されたセル番号のセルに対応するレイアウトデータ10に含まれるセルを抽出する。或いは、セル抽出回路332は、レイアウトデータ10に含まれる設定されたセル番号のセルを抽出する。そして、セル抽出回路352は、レイアウトデータ10に含まれる設定されたセル番号のセルに対応する描画データ12に含まれるセルを抽出する。ここで、対応するセルの抽出は、レイアウトデータ10或いは描画データ12に含まれるセル配置情報から、同じセル配置位置に配置されるセルを抽出すればよい。そして、同じ位置にセルが存在しない場合には、異常(NG)としてS122に進む。対応する内部構成同士であるセル同士の位置が一致しない場合には、後述する面積比較工程や重心位置比較工程に進まなくてもデータ異常を検出することができる。その結果、演算量を減らすことができる。
S110において、面積演算工程として、まず、図形検出回路334がレイアウトデータ10に含まれる抽出されたセル領域内に配置される図形を検出する。例えば、図5に示した一例では、セル領域内に三角形の図形と四角形の図形とが配置されている。次に、面積演算回路336が、セル領域内に配置されるそれぞれの図形の面積を演算する。そして、面積加算回路338が、セル領域内に配置される全ての図形の面積を加算して累計した図形面積を演算する。面積の演算は、セル情報に含まれる図形の種別、各辺の長さから演算すればよい。
同様に、図形検出回路354が描画データ12に含まれる抽出されたセル領域内に配置される図形を検出する。例えば、図5に示した一例では、セル内に三角形の図形と四角形の図形とが配置されている。次に、面積演算回路356が、セル領域内に配置されるそれぞれの図形の面積を演算する。そして、面積加算回路358が、セル領域内に配置される全ての図形の面積を加算して累計した図形面積を演算する。同様に、面積の演算は、セル情報に含まれる図形の種別、各辺の長さから演算すればよい。
S112において、面積比較工程として、面積比較回路374が、面積加算回路358が演算したセル領域内に配置される全ての図形の面積と面積加算回路338が演算したセル領域内に配置される全ての図形の面積とを比較する。両者の面積が一致しない場合には、異常(NG)としてS122に進む。セル領域という所定の領域内に位置する図形の図形面積同士を比較することにより、レイアウトデータ10に含まれる図形が、描画データ12に含まれていない場合に異常を検出することができる。そして、面積が一致する場合には、レイアウトデータ10に含まれる図形が、描画データ12にも含まれていると推定することができる。
S114において、重心位置演算工程として、図形重心演算回路340が、レイアウトデータ10に含まれる抽出されたセル領域内に配置されるそれぞれの図形の重心位置を演算する。そして、セル重心演算回路342が、セル領域内に配置される全ての図形に対する重心位置を演算する。
同様に、図形重心演算回路360が、描画データ12に含まれる抽出されたセル領域内に配置されるそれぞれの図形の重心位置を演算する。そして、セル重心演算回路362が、セル領域内に配置される全ての図形に対する重心位置を演算する。
図8は、重心位置の一例を示す図である。
図8(a)では、セル領域内に四角形の図形1と図形2とが記載されている。また、それぞれの図形内に図形1の重心PG1と図形2の重心PG2とセル領域としての重心Pが記載されている。各図形の重心位置の演算は、セル情報に含まれる図形の種別、各辺の長さ、セル配置情報に含まれるセル配置位置から演算すればよい。セル領域内の重心Pは、図8(b)に示すように、セル領域内に配置された各図形の面積Aiと重心PGiとの積の合計を各図形の面積Aiの合計で除することにより演算すればよい。各図形の面積Aiは、記憶装置320に記憶しておいた面積演算工程において演算した結果を用いると演算処理回数を軽減することができるため、なお好適である。
S116において、重心位置比較工程として、重心比較回路376が、セル重心演算回路342が演算したセル領域内における図形の重心位置とセル重心演算回路362が演算したセル領域内における図形の重心位置とを比較する。両者の重心位置が一致しない場合には、異常(NG)としてS122に進む。セル領域という所定の領域内に位置する図形の重心位置同士を比較することにより、レイアウトデータ10と描画データ12との間でそれぞれのデータ内に含まれる図形の位置が位置ズレを起こしていた場合に異常を検出することができる。そして、重心位置が一致する場合には、レイアウトデータ10に含まれる図形が、位置ズレ無く描画データ12にも含まれていると推定することができる。
図9は、重心位置異常の一例を示す図である。
図9に示すように、レイアウトデータ10に含まれるセル領域内の図形Aと図形Bが、描画データ12に含まれるセル領域内の図形A’と図形B’とに変換された場合、図形B’の配置位置が異なっていても、図形Aと図形A’とが同じ図形、図形Bと図形B’とが同じ図形であれば、セル領域内の合計面積は一致することになる。よって、面積比較だけでは、図形の配置位置のずれを検出することができない。ここで、図形の配置位置がずれていた場合には重心位置が異なる。よって、重心位置を比較することにより図9に示すような図形の配置位置のずれを検出することができる。
S118において、セルチェック工程として、セル抽出回路332は、レイアウトデータ10に含まれる全てのセルを検証したかをチェックする。或いは、セル抽出回路352は、描画データ12に含まれる全てのセルを検証したかどうか(k=kmaxかどうか)をチェックする。まだ全てのセルを検証していない場合には、S120に進む。全てのセルを検証した場合には、S124に進む。
S120において、セル番号の加算工程として、レイアウトデータ10を基準とする場合、セル抽出回路332は、レイアウトデータ10に含まれるセルの番号に1を加算して設定する。或いは、描画データ12を基準とする場合、セル抽出回路352は、描画データ12に含まれるセルの番号に1を加算して設定する。そして、S106に戻る。
以上のように、全てのセルを検証するまで、S106からS120を繰り返すことで、描画データ12が異常無くレイアウトデータ10から変換されたかどうかを検証することができる。
S122において、エラー位置抽出工程として、セル抽出回路352は、いずれかの工程にて異常があった場合には、かかる異常があったセル配置位置を抽出する。
S124において、出力工程として、図示していない出力手段を介して、前記面積比較工程の結果と前記重心位置比較工程の結果とを出力する。異常があった場合には、かかる異常があったセル配置位置も出力する。
ここで、異常の有無に関わらず、全てのセルの検証が終わるまでフローチャートに従い各ステップを進めても構わないが、異常が検出された時点で終了するようにしても好適である。異常が検出された時点で終了することで、後の演算を省略することができ、演算量を低減することができる。
図10は、描画装置の要部構成の一例を示す概念図である。
図10において、描画装置の一例となる可変成形型EB描画装置100は、描画部150、制御回路110、描画データ処理回路120を備えている。描画部150は、電子鏡筒102、XYステージ105、電子銃201、照明レンズ202、第1のアパーチャ203、投影レンズ204、偏向器205、第2のアパーチャ206、対物レンズ207、偏向器208、ファラデーカップ209を有している。図10では、本実施の形態1を説明する上で必要な構成部分以外については記載を省略している。可変成形型EB露光装置100にとって、通常、必要なその他の構成が含まれることは言うまでもない。
検証装置300において、描画データ12の検証を行った結果、異常が無ければ、描画データ12を描画データ処理回路120に出力する。そして、描画データ処理回路120は、入力した描画データ12に基づいて、さらに、実際に電子線をショットするためのショットサイズに図形が分割され、制御回路110により描画部150が制御され、試料に描画データ12に含まれた図形パターンが描画される。
電子銃201から出た電子ビーム200は、照明レンズ202により正方形の穴を持つ第1のアパーチャ203全体を照明する。ここで、電子ビーム200をまず正方形に成型する。そして、第1のアパーチャ203を通過した第1のアパーチャ像の電子ビーム200は、投影レンズ204により第2のアパーチャ206上に投影される。かかる第2のアパーチャ206上での第1のアパーチャ像の位置は、偏向器205によって制御され、ビーム形状と寸法を変化させることができる。そして、第2のアパーチャ206を通過した第2のアパーチャ像の電子ビーム200は、対物レンズ207により焦点を合わせ、偏向器208により偏向されて、移動可能に配置されたXYステージ105上の試料101の所望する位置に照射される。
以上のように、本実施の形態1における検証手法では、図形面積、及び図形重心といった簡易な演算の結果を用いて描画データを検証することができる。その結果、描画データの全図形のXOR演算を行なう場合より演算量を低減することができ、従来と比べより短時間で検証することができる。異常(差異)が見つかった場合にのみ、その区画或いはその部分について厳密検証を行なえばよい。
ここで、本実施の形態1における検証装置300を、可変成形型EB描画装置100から独立したオフライン検証ツールとして用いてもよいし、可変成形型EB描画装置100に組み込んだ組み込み検証モジュールとして用いてもよい。オフライン検証ツールとして用いる場合には、従来と比べより短時間で検証することができるので、変換ソフト20の信頼性を短時間で検証することができる。その結果、装置稼動を早期に始めることができ、電子線描画装置の稼働率を高めることができる。よって、生産性を向上させることができる。また、組み込み検証モジュールとして用いる場合には、描画中にデータ処理の異常を検出することができる。その結果、装置の信頼性を大幅に向上させることができる。
実施の形態2.
実施の形態2でも実施の形態1と同様に、一例として、被露光体に対して電子線を用いて描画するための描画データをレイアウトデータ(設計データ)と比較して検証する電子線描画データの検証方法について説明する。
図11は、実施の形態2における電子線描画データの検証方法の要部工程を示すフローチャート図である。
図11において、電子線描画データの検証方法は、入力工程(S102)、セル番号設定工程(S104)、セル抽出工程(S106)、セル配置位置比較工程(S1002)、面積演算工程(S110)、面積比較工程(S112)、重心位置演算工程(S114)、重心位置比較工程(S116)、全てのセルを検証したかをチェックするセルチェック工程(S118)、セル番号の加算工程(S120)、エラー位置抽出工程(S122)、出力工程(S124)という一例の工程を実施する。
図12は、実施の形態2における検証装置の要部の構成を示すブロック図である。
図12において、検証装置300は、制御コンピュータ310、記憶装置320、レイアウトデータ処理回路330、描画データ処理回路350、比較処理回路370を備えている。図12では、入力手段や出力手段については図示を省略している。また、図12では、実施の形態2の説明に必要な要部以外については、図示を省略している。比較処理回路370に配置位置比較回路372が追加され、セル対応テーブル14が、レイアウトデータ10や描画データ12と共に、或いは別々に、記録媒体に記録されている点以外の構成は、図6の構成と同様で構わないため説明を省略する。
図11におけるS102からS104は、実施の形態1と同様なので、説明を省略する。また、実施の形態2においても、実施の形態1と同様、レイアウトデータは、チップの層、フレームの層、ブロックの層、セルの層、図形の層といった一連の複数の内部構成単位ごとに階層化されている。実施の形態1と同様、レイアウトデータでは、一例として、チップの下に各フレームがツリー状にぶら下がり、フレームごとに、セル配置情報、リンク情報、セル情報がデータとして構成されている。描画データも例えば同様のデータ構成となっていると好適である点も実施の形態1と同様である。
図11におけるS106において、セル抽出工程として、セル抽出回路352は、描画データ12に含まれる設定されたセル番号のセルを抽出する。そして、セル抽出回路332は、描画データ12に含まれる設定されたセル番号のセルに対応するレイアウトデータ10に含まれるセルを抽出する。或いは、セル抽出回路332は、レイアウトデータ10に含まれる設定されたセル番号のセルを抽出する。そして、セル抽出回路352は、レイアウトデータ10に含まれる設定されたセル番号のセルに対応する描画データ12に含まれるセルを抽出する。ここで、対応するセルの抽出は、セル対応テーブル14を用いて該当するセルを抽出する。
図13は、レイアウトデータと描画データの関係を示す図である。
レイアウトデータ10が変換ソフト20により変換され、電子線描画装置において用いられる描画データ12が生成される点は実施の形態1と同様である。ここで、実施の形態2では、かかるレイアウトデータ10が描画データ12に変換される場合に、変換ソフト20により変換前後の両者のセルを対応させたセル対応テーブル14を生成させる。
図14は、レイアウトデータと描画データのブロック情報の一例を示す図である。
レイアウトデータ10は、図14(a)に示すように、例えば、各フレームごとに、各ブロックの位置を(0,0)、(0,1)、(0,2)、・・・(1,0)、・・・(2,0)、・・・といった座標として識別するように構成している。一方、描画データ12は、図14(b)に示すように、例えば、各ストライプのブロックグループ(BG)ごとに番号付けをし、さらに、ブロックグループ内で順に各ブロックに番号付けをしている。そして、BG1の1番といったように、かかるブロックグループ番号とブロック番号とにより各ブロックを識別するように構成している。
図15は、セル対応テーブルの一例を示す図である。
例えば、図15(b)に示すセルは、セル対応テーブル14に、図15(a)に示すように記憶される。図15(a)に示すように、レイアウトデータ10上では、x座標が「1」、y座標が「0」のブロックに配置されるセル番号「5」のセルとして記憶される。そして、描画データ12上では、ブロックグループ「2」のブロック「1」に配置されるセル番号「7」のセルとして記憶される。両者が検索可能に対応してテーブルを構成する。
S1002において、セル配置位置比較工程として、配置位置比較回路372は、セル対応テーブル14を用いて抽出されたセルの配置位置が一致しているかどうかを比較する。セルの配置位置は、セル配置情報に含まれる所属するブロックからどのような位置関係に配置されているかを示す情報を用いて比較すればよい。そして、同じ位置にセルが存在しない場合には、異常(NG)としてS122に進む。対応する内部構成同士であるセル同士の位置が一致しない場合には、後述する面積比較工程や重心位置比較工程に進まなくてもデータ異常を検出することができる。その結果、演算量を減らすことができる。
図11における以下のステップ(S110〜S124)は、実施の形態1と同様であるため説明を省略する。
以上のように、セル対応テーブル14を用いることによりセル抽出を短時間で行なうことができる。その結果、検証時間を短縮することができる。
また、上述したように、一例としてセルという所定の内部構成単位において、前記レイアウトデータ10と前記描画データ12との間で対応する内部構成同士の位置を比較する内部構成位置比較工程の一例となるセル配置位置比較工程を備えたことで、対応する内部構成同士の位置が一致しない場合には、面積比較工程や重心位置比較工程に進まなくてもデータ異常を検出することができる。その結果、演算量を減らすことができる。
そして、かかる内部構成位置比較工程において、対応する内部構成同士の位置が一致した場合に、位置が一致した内部構成の領域を所定の領域として、かかる所定の領域に含まれる図形に対して、面積比較工程と重心位置比較工程とのうち少なくとも1工程を行なうことにより描画データ12を検証することができる。
実施の形態3.
実施の形態3でも実施の形態1と同様に、一例として、被露光体に対して電子線を用いて描画するための描画データをレイアウトデータ(設計データ)と比較して検証する電子線描画データの検証方法について説明する。
図16は、実施の形態3における電子線描画データの検証方法の要部工程を示すフローチャート図である。
図16において、電子線描画データの検証方法は、入力工程(S102)、セル番号設定工程(S104)、セル抽出工程(S106)、順序付け工程(S1502)、面積演算工程(S110)、面積比較工程(S112)、重心位置演算工程(S114)、重心位置比較工程(S116)、全てのセルを検証したかをチェックするセルチェック工程(S118)、セル番号の加算工程(S120)、エラー位置抽出工程(S122)、出力工程(S124)という一例の工程を実施する。
図17は、実施の形態3における検証装置の要部の構成を示すブロック図である。
図17において、検証装置300は、制御コンピュータ310、記憶装置320、レイアウトデータ処理回路330、描画データ処理回路350、比較処理回路370を備えている。図17では、入力手段や出力手段については図示を省略している。また、図17では、実施の形態3の説明に必要な要部以外については、図示を省略している。レイアウトデータ処理回路330にソート回路344が追加され、描画データ処理回路350にソート回路364が追加された点以外の構成は、図6の構成と同様で構わないため説明を省略する。
図16におけるS102からS104は、実施の形態1と同様なので、説明を省略する。また、実施の形態3においても、実施の形態1と同様、レイアウトデータは、チップの層、フレームの層、ブロックの層、セルの層、図形の層といった一連の複数の内部構成単位ごとに階層化されている。実施の形態1と同様、レイアウトデータでは、一例として、チップの下に各フレームがツリー状にぶら下がり、フレームごとに、セル配置情報、リンク情報、セル情報がデータとして構成されている。描画データも例えば同様のデータ構成となっていると好適である点も実施の形態1と同様である。
図16におけるS106において、セル抽出工程として、セル抽出回路352は、描画データ12に含まれる設定されたセル番号のセルを抽出する。そして、セル抽出回路332は、描画データ12に含まれる設定されたセル番号のセルに対応するレイアウトデータ10に含まれるセルを抽出する。或いは、セル抽出回路332は、レイアウトデータ10に含まれる設定されたセル番号のセルを抽出する。そして、セル抽出回路352は、レイアウトデータ10に含まれる設定されたセル番号のセルに対応する描画データ12に含まれるセルを抽出する。
ここで、同じ座標に複数のセルが配置されている場合もあり得る。
図18は、同じ座標に複数のセルが配置されている一例を示す図である。
図18(a)では、あるブロックに4つのセル(C1〜C4)が配置され、そのうち、2つのセルC2とC3とが配置位置を示す基点を同じくして配置されている。ここでは、セルC2は、x寸法がx、y寸法がyのセルサイズとなっている。一方、セルC3は、x寸法がx、y寸法がyのセルサイズとなっている。
以上のように同じ座標に複数のセルが配置されている場合、このままでは、レイアウトデータ10と描画データ12とで異なるセル同士の組合せを以降のステップで比較検証することになりかねない。そこで、実施の形態3では、かかる同じ座標に複数のセルが配置されている場合、レイアウトデータ10と描画データ12とで異なるセル同士の組合せにならないように順序付け工程(S1502)を備えることでかかる問題を回避することができる。
S1502において、順序付け工程として、基準として設定されたセル番号のセル位置に対応する相手データの位置の座標に複数のセルが配置されている場合、ソート回路344は、レイアウトデータ10上において同じ座標に配置された複数のセルの順序付けを行なう。或いは、ソート回路364は、描画データ12上において同じ座標に配置された複数のセルの順序付けを行なう。順序付けは、セルサイズに基づいて行なうのが好適である。例えば、x寸法同士を比較して同じ寸法のセル同士を組合せるように順序付けする。或いは、y寸法同士を比較して同じ寸法のセル同士を組合せるように順序付けする。或いは、xy両寸法同士を比較して同じ寸法のセル同士を組合せるように順序付けする。例えば、サイズの大きい順に並べる。或いはその逆でも構わない。同じ座標に複数のセルが配置されていない場合は、かかる工程を省略すればよい。そして、順序付けされた順にセル同士を以降のステップで比較する。
図16における以下のステップ(S110〜S124)は、実施の形態1と同様であるため説明を省略する。
以上のように、順序付けすることにより、同じ座標に複数のセルが配置されている場合でも、レイアウトデータ10と描画データ12とで異なるセル同士の組合せにならないようにすることができる。
実施の形態4.
上述した各実施の形態では、面積比較と重心比較により検証する例について説明したが、これに限るものではなく、実施の形態4では、さらに、別の手法で比較する場合について説明する。また、実施の形態4でも実施の形態1と同様に、一例として、被露光体に対して電子線を用いて描画するための描画データをレイアウトデータ(設計データ)と比較して検証する電子線描画データの検証方法について説明する。
図19は、実施の形態4における電子線描画データの検証方法の要部工程を示すフローチャート図である。
図19において、電子線描画データの検証方法は、入力工程(S102)、セル番号設定工程(S104)、セル抽出工程(S106)、面積演算工程(S110)、面積比較工程(S112)、重心位置演算工程(S114)、重心位置比較工程(S116)、点位置比較工程(S1802)、全てのセルを検証したかをチェックするセルチェック工程(S118)、セル番号の加算工程(S120)、エラー位置抽出工程(S122)、出力工程(S124)という一例の工程を実施する。
図20は、実施の形態4における検証装置の要部の構成を示すブロック図である。
図20において、検証装置300は、制御コンピュータ310、記憶装置320、レイアウトデータ処理回路330、描画データ処理回路350、比較処理回路370を備えている。図20では、入力手段や出力手段については図示を省略している。また、図20では、実施の形態4の説明に必要な要部以外については、図示を省略している。比較処理回路370に点位置比較回路378が追加された点以外の構成は、図6の構成と同様で構わないため説明を省略する。
図19におけるS102からS116は、実施の形態1と同様なので、説明を省略する。また、実施の形態4においても、実施の形態1と同様、レイアウトデータは、チップの層、フレームの層、ブロックの層、セルの層、図形の層といった一連の複数の内部構成単位ごとに階層化されている。実施の形態1と同様、レイアウトデータでは、一例として、チップの下に各フレームがツリー状にぶら下がり、フレームごとに、セル配置情報、リンク情報、セル情報がデータとして構成されている。描画データも例えば同様のデータ構成となっていると好適である点も実施の形態1と同様である。
ここで、面積及び重心位置が一致しながらも図形位置が異なる場合が考えられる。
図21は、点位置異常の一例を示す図である。
図21に示すように、レイアウトデータ10に含まれるセル領域内の図形Aと図形Bが、描画データ12に含まれるセル領域内の図形A’と図形B’とに変換された場合、図形B’の配置位置が異なっていても、図形Aと図形A’とが同じ図形、図形Bと図形B’とが同じ図形であれば、セル領域内の合計面積は一致することになる。よって、面積比較だけでは、図形の配置位置のずれを検出することができない。さらに、セル領域の中心を軸に回転したと同様な配置位置に図形がずれていた場合、重心位置は一致することになる。同様に、重心位置を中心に点対称の位置に変換された場合にも重心位置は一致することになる。よって、重心比較をしてもまだ図形の配置位置のずれを検出することができない場合が生じ得る。そこで、実施の形態4では、さらに、図形上の1点(比較点)を設定して、かかる点位置同士を比較することにより図21に示すような図形の配置位置のずれを検出することができる。
S1802において、点位置比較工程として、図形検出回路334は、抽出されたセル内の図形上の所定の点を設定する。そして、図形検出回路354は、対応する図形上の点を設定する。そして、点位置比較回路378は、両者の比較点位置が一致しない場合には、異常(NG)としてS122に進む。セル領域という所定の領域内に位置する図形の所定点位置同士を比較することにより、重心が一致していた場合でもレイアウトデータ10と描画データ12との間でそれぞれのデータ内に含まれる図形の位置が位置ズレを起こしていた場合に異常を検出することができる。そして、比較点位置が一致する場合には、レイアウトデータ10に含まれる図形が、位置ズレ無く描画データ12にも含まれていると推定することができる。
S122において、エラー位置抽出工程として、セル抽出回路352は、いずれかの工程にて異常があった場合には、かかる異常があったセル配置位置を抽出する。
S124において、出力工程として、図示していない出力手段を介して、前記面積比較工程の結果と前記重心位置比較工程の結果と点位置比較工程の結果とを出力する。異常があった場合には、かかる異常があったセル配置位置も出力する。
以上の説明において、上述した各実施の形態では、比較領域としてセル領域を一例にして説明したが、これに限るものではなく、チップの層、フレームの層、ブロックの層、図形の層といった一連の複数の内部構成単位のいずれの層の領域同士であっても構わない。チップの層、フレームの層、ブロックの層の領域同士で比較する場合には、点位置比較において異常の無いセル内の図形を選択してしまう可能性が大きくなるので、より好ましくはセルの層の領域同士で比較するのが良い。
実施の形態5.
上述した各実施の形態では、チップの層、フレームの層、ブロックの層、図形の層といった内部構成単位ごとに比較する例について説明したが、これに限るものではなく、実施の形態5では、別の手法で比較領域を設定する場合について説明する。また、実施の形態5でも実施の形態1と同様に、一例として、被露光体に対して電子線を用いて描画するための描画データをレイアウトデータ(設計データ)と比較して検証する電子線描画データの検証方法について説明する。
図22は、実施の形態5における電子線描画データの検証方法の要部工程を示すフローチャート図である。
図22において、電子線描画データの検証方法は、入力工程(S102)、メッシュ分割工程(S2102)、メッシュ番号設定工程(S2104)、メッシュ位置抽出工程(S2106)、面積演算工程(S110)、面積比較工程(S112)、重心位置演算工程(S114)、重心位置比較工程(S116)、全てのメッシュを検証したかをチェックするメッシュチェック工程(S2118)、メッシュ番号の加算工程(S2120)、エラー位置抽出工程(S122)、出力工程(S124)という一例の工程を実施する。
図23は、実施の形態5における検証装置の要部の構成を示すブロック図である。
図23において、検証装置300は、制御コンピュータ310、記憶装置320、レイアウトデータ処理回路330、描画データ処理回路350、比較処理回路370を備えている。図23では、入力手段や出力手段については図示を省略している。また、図23では、実施の形態5の説明に必要な要部以外については、図示を省略している。レイアウトデータ処理回路330が、セル抽出回路332の代わりにメッシュ抽出回路331、セル重心演算回路342の代わりにメッシュ重心演算回路341を備え、メッシュ分割回路343を追加した点、及び描画データ処理回路350が、セル抽出回路352の代わりにメッシュ抽出回路351、セル重心演算回路362の代わりにメッシュ重心演算回路361を備え、メッシュ分割回路363を追加した点以外の構成は、図6の構成と同様で構わないため説明を省略する。
S102において、入力工程として、図示していない入力手段を介して、レイアウトデータ処理回路330は、レイアウトデータ10を入力し、描画データ処理回路350は、描画データ12を入力する。
また、実施の形態5においても、実施の形態1と同様、レイアウトデータは、チップの層、フレームの層、ブロックの層、セルの層、図形の層といった一連の複数の内部構成単位ごとに階層化されている。実施の形態1と同様、レイアウトデータでは、一例として、チップの下に各フレームがツリー状にぶら下がり、フレームごとに、セル配置情報、リンク情報、セル情報がデータとして構成されている。描画データも例えば同様のデータ構成となっていると好適である点も実施の形態1と同様である。
S2102において、メッシュ分割工程として、メッシュ分割回路343は、レイアウトデータ10に含まれる描画する領域全体(チップ領域)を所定の大きさのメッシュ状の複数のメッシュ領域に仮想分割する。同様に、メッシュ分割回路363は、描画データ12に含まれる描画する領域全体(チップ領域)を所定の大きさのメッシュ状の複数のメッシュ領域に仮想分割する。
図24は、メッシュ分割の一例を示す図である。
図24に示すように、チップ領域をxy方向に分割してメッシュ状の複数のメッシュ領域に構成する。
S2104において、メッシュ番号設定工程として、メッシュ抽出回路331は、レイアウトデータ10上で仮想分割されたメッシュの番号を設定する。或いは、メッシュ抽出回路351は、描画データ12上で仮想分割されたメッシュの番号を設定する。レイアウトデータ10上で仮想分割されたメッシュの番号と描画データ12上で仮想分割されたメッシュの番号とは異なっていても構わないので、一方を基準にして進めればよい。
S2106において、メッシュ抽出工程として、メッシュ抽出回路351は、描画データ12上で設定されたメッシュ番号のメッシュ領域を抽出する。そして、メッシュ抽出回路331は、描画データ12で設定されたメッシュ番号のメッシュ領域に対応するレイアウトデータ10上でのメッシュ領域を抽出する。或いは、メッシュ抽出回路331は、レイアウトデータ10上で設定されたメッシュ番号のメッシュ領域を抽出する。そして、メッシュ抽出回路351は、レイアウトデータ10上で設定されたメッシュ番号のメッシュ領域に対応する描画データ12上でのメッシュ領域を抽出する。
図22における以下の各ステップは、図1の各ステップにおける「セル」を「メッシュ」と読み替えた説明と同様のため、説明を省略する。
以上のように、複数のメッシュ領域に仮想分割することで、1度に行なう演算量を低減することができる。ここでは、最上位の階層であるチップの層をメッシュ領域に仮想分割する例を説明したが、これに限るものではなく、仮想分割する各データの描画領域は、階層構造化したいずれかの層の領域でも好適であるし、階層化していないフラットなデータの領域であっても好適である。
以上の説明において、各実施の形態における検証装置300は、レイアウトデータ処理回路と描画データ処理回路とが別々に構成されていたが、同じ回路で両データの処理を行なっても構わない。また、各回路が、制御コンピュータに接続されていたが、制御コンピュータを設けずに各回路に制御機能を持たせても構わない。また、各実施の形態の内容をすべて、或いはいくつか組合せても構わない。
また、以上の説明において、「〜回路」或いは「〜工程」と記載したものは、コンピュータで動作可能なプログラムにより構成することができる。或いは、ソフトウェアとなるプログラムだけではなく、ハードウェアとソフトウェアとの組合せにより実施させても構わない。或いは、ファームウェアとの組合せでも構わない。また、プログラムにより構成される場合、プログラムは、磁気ディスク装置、磁気テープ装置、FD、或いはROM(リードオンリメモリ)等の記録媒体に記録される。
図25は、プログラムにより構成する場合のハードウェア構成の一例を示すブロック図である。
コンピュータとなるCPU50は、バス74を介して、RAM(ランダムアクセスメモリ)52、ROM54、磁気ディスク(HD)装置62、キーボード(K/B)56、マウス58、外部インターフェース(I/F)60、モニタ64、プリンタ66、FD68、DVD70、CD72に接続されている。ここで、RAM(ランダムアクセスメモリ)52、ROM54、磁気ディスク(HD)装置62、FD68、DVD70、CD72は、記憶装置の一例である。キーボード(K/B)56、マウス58、外部インターフェース(I/F)60、FD68、DVD70、CD72は、入力手段の一例である。外部インターフェース(I/F)60、モニタ64、プリンタ66、FD68、DVD70、CD72は、出力手段の一例である。
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、上述した電子ビーム描画装置の他に、レーザを用いて試料に描画するレーザ描画装置に用いるレイアウトデータと描画データとの間での検証でも同様のことが言える。さらに、マスクパターン等を検査する検査装置における参照データと検査対象画像データとの間での検証でも比較対象データのパターン形状を図形として面積比較や重心比較、さらに点位置比較を行なうことで演算量の低減を図ることができる。そして、検査装置に本検証装置を組み込めば、検査中にパターン異常を検出することができ、装置の信頼性を大幅に向上させることができる。
また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。例えば、可変成形型EB描画装置100を制御する制御部構成については、記載を省略したが、必要とされる制御部構成を適宜選択して用いることは言うまでもない。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのデータ検証方法及び検証装置は、本発明の範囲に包含される。
実施の形態1における電子線描画データの検証方法の要部工程を示すフローチャート図である。 レイアウトデータの階層構造の一例を示す図である。 描画データの階層構造の一例を示す図である。 レイアウトデータと描画データの関係を示す図である。 データの変換前後の様子を説明するための図である。 実施の形態1における検証装置の要部の構成を示すブロック図である。 レイアウトデータの一例を示す図である。 重心位置の一例を示す図である。 重心位置異常の一例を示す図である。 描画装置の要部構成の一例を示す概念図である。 実施の形態2における電子線描画データの検証方法の要部工程を示すフローチャート図である。 実施の形態2における検証装置の要部の構成を示すブロック図である。 レイアウトデータと描画データの関係を示す図である。 レイアウトデータと描画データのブロック情報の一例を示す図である。 セル対応テーブルの一例を示す図である。 実施の形態3における電子線描画データの検証方法の要部工程を示すフローチャート図である。 実施の形態3における検証装置の要部の構成を示すブロック図である。 同じ座標に複数のセルが配置されている一例を示す図である。」 実施の形態4における電子線描画データの検証方法の要部工程を示すフローチャート図である。 実施の形態4における検証装置の要部の構成を示すブロック図である。 点位置異常の一例を示す図である。 実施の形態5における電子線描画データの検証方法の要部工程を示すフローチャート図である。 実施の形態5における検証装置の要部の構成を示すブロック図である。 メッシュ分割の一例を示す図である。 プログラムにより構成する場合のハードウェア構成の一例を示すブロック図である。 可変成形型電子線描画装置の動作を説明するための概念図である。
符号の説明
10 レイアウトデータ
12 描画データ
14 セル対応テーブル
20 変換ソフト
50 CPU
52 RAM
54 ROM
56 K/B
58 マウス
60 I/F
62 HD装置
64 モニタ
66 プリンタ
68 FD
70 DVD
72 CD
74 バス
100 可変成形型EB描画装置
101,440 試料
102 電子鏡筒
105 XYステージ
110 制御回路
120 描画データ処理回路
150 描画部
200 電子ビーム
201 電子銃
202 照明レンズ
203,410 第1のアパーチャ
206,420 第2のアパーチャ
204 投影レンズ
205,208 偏向器
207 対物レンズ
209 ファラデーカップ
300 検証装置
310 制御コンピュータ
320 記憶装置
330 レイアウトデータ処理回路
331,351 メッシュ抽出回路
332,352 セル抽出回路
334,354 図形検出回路
336,356 面積演算回路
338,358 面積加算回路
340,360 図形重心演算回路
341,361 メッシュ重心演算回路
342,362 セル重心演算回路
343,363 メッシュ分割回路
344,364 ソート回路
350 描画データ処理回路
370 比較処理回路
372 配置位置比較回路
374 面積比較回路
376 重心比較回路
378 点位置比較回路
411 開口
421 可変成形開口
430 荷電粒子ソース
442 電子線

Claims (5)

  1. 図形が配置された領域に関する情報を含む第1と第2のデータを比較して前記第1と第2のデータの一方に対して他方を検証するデータの検証方法であって、
    前記第1のデータと前記第2のデータとを入力する入力工程と、
    前記第1のデータに含まれる領域のうち、所定の領域における図形の図形面積と、前記所定の領域に対応する前記第2のデータに含まれる領域における図形の図形面積とを比較する面積比較工程と、
    前記第1のデータの前記所定の領域における図形の重心位置と、前記所定の領域に対応する前記第2のデータに含まれる領域における図形の重心位置とを比較する重心位置比較工程と、
    前記面積比較工程の結果と前記重心位置比較工程の結果とを出力する出力工程と、を備えたことを特徴とするデータの検証方法。
  2. 前記データの検証方法は、さらに、前記第1のデータに含まれる前記所定の領域における図形上の所定の点の位置と、前記所定の領域に対応する前記第2のデータに含まれる領域における前記図形上の所定の点の位置とを比較する点位置比較工程を備え、
    前記出力工程において、さらに、前記点位置比較工程の結果を出力することを特徴とする請求項1記載のデータの検証方法。
  3. 前記第1のデータと前記第2のデータに、それぞれ含まれる領域は、複数の内部構成単位ごとに階層化され、
    前記複数の内部構成単位のうち、同じ内部構成単位同士で、前記第1のデータと前記第2のデータとを比較することを特徴とする請求項1又は2記載のデータの検証方法。
  4. 前記データの検証方法は、さらに、所定の内部構成単位において、前記第1のデータと前記第2のデータとの間で対応する内部構成同士の位置を比較する内部構成位置比較工程を備え、
    前記内部構成位置比較工程において、対応する内部構成同士の位置が一致した場合に、位置が一致した前記内部構成の領域を所定の領域として前記所定の領域に含まれる図形に対して、前記面積比較工程と前記重心位置比較工程とのうち少なくとも1工程を行なうことを特徴とする請求項3記載のデータの検証方法。
  5. 前記データの検証方法は、さらに、前記第1のデータに含まれる領域と前記第2のデータに含まれる領域とをそれぞれメッシュ状の複数のメッシュ領域に仮想分割するメッシュ分割工程を備え、
    仮想分割された複数のメッシュ領域のいずれかを前記所定の領域として前記所定の領域に含まれる図形に対して、前記面積比較工程と前記重心位置比較工程とのうち少なくとも1工程を行なうことを特徴とする請求項1記載のデータの検証方法。
JP2005239444A 2005-08-22 2005-08-22 データの検証方法 Active JP4695942B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005239444A JP4695942B2 (ja) 2005-08-22 2005-08-22 データの検証方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005239444A JP4695942B2 (ja) 2005-08-22 2005-08-22 データの検証方法

Publications (2)

Publication Number Publication Date
JP2007059429A true JP2007059429A (ja) 2007-03-08
JP4695942B2 JP4695942B2 (ja) 2011-06-08

Family

ID=37922687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005239444A Active JP4695942B2 (ja) 2005-08-22 2005-08-22 データの検証方法

Country Status (1)

Country Link
JP (1) JP4695942B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008145850A (ja) * 2006-12-12 2008-06-26 Dainippon Printing Co Ltd フォトマスク描画レイアウト検証方法
JP2008277730A (ja) * 2007-03-30 2008-11-13 Dainippon Screen Mfg Co Ltd 欠陥検査装置、欠陥検査プログラム、図形描画装置および図形描画システム
JP2009111148A (ja) * 2007-10-30 2009-05-21 Nuflare Technology Inc 描画データ検証方法及びマスク描画装置
JP2009278020A (ja) * 2008-05-16 2009-11-26 Nuflare Technology Inc データの検証方法および荷電粒子ビーム描画装置
US8300918B2 (en) 2007-03-30 2012-10-30 Dainippon Screen Mfg. Co., Ltd. Defect inspection apparatus, defect inspection program, recording medium storing defect inspection program, figure drawing apparatus and figure drawing system
JP2015191149A (ja) * 2014-03-28 2015-11-02 日本コントロールシステム株式会社 情報処理装置、情報処理方法、およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02252230A (ja) * 1989-03-27 1990-10-11 Jeol Ltd 荷電粒子ビーム描画装置におけるデータ転送エラーチェック方法
JP2000058410A (ja) * 1998-08-03 2000-02-25 Hitachi Ltd 走査型荷電粒子線応用装置ならびにそれを用いた顕微方法および半導体装置製造方法
JP2002043212A (ja) * 2000-07-25 2002-02-08 Jeol Ltd 電子ビーム描画方法
JP2004013095A (ja) * 2002-06-11 2004-01-15 Fujitsu Ltd パターン画像比較方法、パターン画像比較装置及びプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02252230A (ja) * 1989-03-27 1990-10-11 Jeol Ltd 荷電粒子ビーム描画装置におけるデータ転送エラーチェック方法
JP2000058410A (ja) * 1998-08-03 2000-02-25 Hitachi Ltd 走査型荷電粒子線応用装置ならびにそれを用いた顕微方法および半導体装置製造方法
JP2002043212A (ja) * 2000-07-25 2002-02-08 Jeol Ltd 電子ビーム描画方法
JP2004013095A (ja) * 2002-06-11 2004-01-15 Fujitsu Ltd パターン画像比較方法、パターン画像比較装置及びプログラム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008145850A (ja) * 2006-12-12 2008-06-26 Dainippon Printing Co Ltd フォトマスク描画レイアウト検証方法
JP2008277730A (ja) * 2007-03-30 2008-11-13 Dainippon Screen Mfg Co Ltd 欠陥検査装置、欠陥検査プログラム、図形描画装置および図形描画システム
US8300918B2 (en) 2007-03-30 2012-10-30 Dainippon Screen Mfg. Co., Ltd. Defect inspection apparatus, defect inspection program, recording medium storing defect inspection program, figure drawing apparatus and figure drawing system
JP2009111148A (ja) * 2007-10-30 2009-05-21 Nuflare Technology Inc 描画データ検証方法及びマスク描画装置
JP2009278020A (ja) * 2008-05-16 2009-11-26 Nuflare Technology Inc データの検証方法および荷電粒子ビーム描画装置
US8423921B2 (en) 2008-05-16 2013-04-16 Nuflare Technology, Inc. Data verification method and charged particle beam writing apparatus
JP2015191149A (ja) * 2014-03-28 2015-11-02 日本コントロールシステム株式会社 情報処理装置、情報処理方法、およびプログラム

Also Published As

Publication number Publication date
JP4695942B2 (ja) 2011-06-08

Similar Documents

Publication Publication Date Title
US7698682B2 (en) Writing error verification method of pattern writing apparatus and generation apparatus of writing error verification data for pattern writing apparatus
JP4751353B2 (ja) データ検証方法及び荷電粒子ビーム描画装置
JP5001563B2 (ja) 荷電粒子線描画データの作成方法
JP6750966B2 (ja) パターン検査装置及びパターン検査方法
JP4695942B2 (ja) データの検証方法
KR101015645B1 (ko) 겹침 도형의 검사 장치, 하전 입자 빔 묘화 장치 및 겹침 도형의 검사 방법
TW201909027A (zh) 圖案檢查裝置及圖案檢查方法
US8255441B2 (en) Figure data verification apparatus and method therefor
JP4778777B2 (ja) 荷電粒子線描画データの作成方法
JP5985852B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5063320B2 (ja) 描画装置及び描画データの変換方法
JP2011066035A (ja) 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置
JP4828460B2 (ja) 描画データ作成方法及び描画データファイルを格納した記憶媒体
JP4778776B2 (ja) 荷電粒子線描画データの作成方法
JP2009081340A (ja) 描画装置及び描画方法
JP5232429B2 (ja) 描画装置及び描画方法
JP2013207253A (ja) 描画データの検査方法及び描画データの検査装置
JP2010147100A (ja) 描画データに対するデータ処理の検証方法及び描画装置
JP2010073732A (ja) 荷電粒子ビーム描画装置の評価方法および荷電粒子ビーム描画装置
JP2008085248A (ja) 荷電粒子ビーム描画データの作成方法及び荷電粒子ビーム描画データの変換方法
JP5314937B2 (ja) 描画装置及び描画用データの処理方法
US10096452B2 (en) Data processing method, charged particle beam writing method, and charged particle beam writing apparatus
JP6171062B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2020134165A (ja) 検査装置及び検査方法
JP5586343B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4695942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250