CN1305111C - 用于生产自对准掩模的非平版印刷方法，所生产的制品和用于该制品的组合物 - Google Patents

用于生产自对准掩模的非平版印刷方法，所生产的制品和用于该制品的组合物 Download PDF

Info

Publication number
CN1305111C
CN1305111C CNB031525474A CN03152547A CN1305111C CN 1305111 C CN1305111 C CN 1305111C CN B031525474 A CNB031525474 A CN B031525474A CN 03152547 A CN03152547 A CN 03152547A CN 1305111 C CN1305111 C CN 1305111C
Authority
CN
China
Prior art keywords
group
substrate
zone
polymer
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031525474A
Other languages
English (en)
Other versions
CN1499290A (zh
Inventor
M·E·卡尔伯恩
S·M·盖茨
J·C·赫德里克
S·尼塔
S·波卢索萨曼
E·黄
M·桑卡拉潘迪恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1499290A publication Critical patent/CN1499290A/zh
Application granted granted Critical
Publication of CN1305111C publication Critical patent/CN1305111C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0079—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种在衬底现有图案上形成自对准图案的方法，该方法包括涂敷溶液涂料，溶液包含在载体中的掩模材料，掩模材料对于该现有图案一部分具有亲合力；和允许至少一部分掩模材料优先装配到现有图案的一部分。图案可以由衬底的第一组区域和衬底的第二组区域组成，衬底的第一组区域具有第一原子组成和衬底的第二组区域具有不同于第一组成的第二原子组成。第一组区域可以包括一种或多种金属元素和第二组区域可以包括电介质。可以处理第一和第二区域以具有不同的性能。根据该方法的结构。用于实施该方法的组合物。

Description

用于生产自对准掩模的非平版印刷方法， 所生产的制品和用于该制品的组合物
技术领域
本发明涉及在衬底上的图案生产，衬底含有不同组成或不同表面处理的区域。更特别地，本发明涉及在衬底上生产细图案的方法，该衬底例如用于微电子工业，在其上制造电子器件。本发明也涉及根据该方法制造的器件。精确和便宜地制造图案而不使用平版印刷。本发明也提供许多另外的优点，该优点如以下所述是显然的。
背景技术
许多应用和技术涉及含有化学不同组件很好确定排列的结构。正常地，这些结构由构图工艺如平版印刷、压花、和冲压确定和具有10纳米-几微米的长度等级。在许多这些系统中，可能必须或非常有益的是仅对在表面的组件之一施加另外的组件或处理。用于进行此任务的一种通常使用的技术是使用掩模以保护其中不需要此另外施加或处理的区域。有效地，掩模材料将此处理导引到完全曝露的所需表面。令人遗憾地，由平版印刷或其它措施产生掩模的典型程序昂贵和易产生错误。因此，用于避开这些常规方案的技术是非常有利的。
其中这样的策略有用的特定例子涉及由金属和电介质组件组成的集成电路。广泛已知的是当特征尺寸降低和每单位面积器件数目增加时，互连信号的增长速度是控制总体电路速度的最重要因素之一。在整个半导体工业中，强烈希望降低在金属线之间存在的介电材料的介电常数k和/或最小化具有可比更大介电常数的层，如帽势垒层的厚度。这两种方案降低在金属线之间组件的有效介电常数keff，和结果是，互连信号由于电阻-电容(RC)延迟的降低而通过导体传输更快。令人遗憾地，由于保持显著性能，即机械，势垒，电等性能的限制，它们来自于层厚度的降低或层化学的变化，这些策略难以实施。
发明内容
本发明涉及将掩模层制造到预构图的衬底上的方法，该衬底含有两个或多个化学不同的表面区域，或两个或多个进行了不同表面处理的表面区域。掩模层由自装配方案沉积，该方案提供层的自对准。此方法可适用于涉及化学或物理异质衬底的任何技术或应用，包括用于高速微处理器的互连结构、应用特异性集成电路(ASICs)、柔性有机半导体芯片、和内存储存器。可以采用此方法制造的其它结构包括：显示器、电路板、芯片载体、微电机械系统(MEMS)、用于高产量筛选的芯片、微制造的流体器件等。此方法的功用来自于简单而稳健的措施，其中可以进行用于产生掩模层的构图衬底的复制，避开困难而易出现错误的方法，如平版印刷的要求。因此，本发明提供对现有技术特别有利的选择方案。
在集成电路的实施例中，有效介电常数由一种方法的使用而降低，其中将层选择性地放置在金属线上。为达到这样的效果，首先将掩模层施加到电介质或硬掩模表面上。这些层由涉及如下所述的自装配机理产生。通过使用这些工艺，层可以自对准使得不要求平版印刷工艺以确定特征。在电介质/硬掩模表面上自对准时，则这些层可用作随后其它层沉积的掩模，其它层用作对铜、氧气、和/或水扩散势垒，降低金属线电迁移属性的层，和种子层。
因此，在集成电路的实施例中，自对准掩模的使用允许简化的制造工艺，其中可以通过各种材料对金属线的选择性施加而降低金属线之间的有效介电常数。这对于最大化互连信号的增长速度是重要的和最终提供更快整体电路性能。此外，本发明导致更高水平的互连结构的保护和可靠性和导致降低的加工成本。
本发明的另一个应用是它对于半导体封装衬底的用途，该衬底由彼此相邻布置的导体(通常为铜)和绝缘体(通常为环氧物、聚酰亚胺、氧化铝、堇青石玻璃陶瓷等)组成。导体能被保护免受外部环境和加工曝露如焊接和湿蚀刻的影响。可以通过使用在导体上形成选择性涂层的各种方法达到此保护。或者，由一种示例方法在电介质上的选择性涂敷，可让金属曝露用于由如无电镀敷的方法的进一步加工，以在顶部加入另外的金属层如镍、钴、铂、金和其它物质，而不将电介质曝露于这些工艺步骤。完成这些选择性改进而不使用平版印刷加工的能力导致成本降低和在非常成本敏感的微电子封装中是特别有利的。
尽管自对准掩模的利用描述用于微电子部件，此方法可预见用于任何借此预构图衬底中具体组件的改进是有益的应用。
因此，本发明涉及一种在衬底现有图案上形成自对准图案的方法，该方法包括涂敷溶液涂料，溶液包含在载体(或溶剂)中的掩模材料，掩模材料具有对于现有图案一部分的亲合力；和允许至少一部分掩模材料优先装配到现有衬底图案的一部分。掩模材料可以是具有链构造(包括线性、网络、支化或树枝状)的无定形聚合物体系和可包含一种或多种单体单元。一般情况下，掩模材料可选自：聚(乙烯基吡啶)、聚(乙烯基吡咯烷酮)、聚(乙烯基咪唑)、聚(苯乙烯)、聚(酯)、聚(甲基丙烯酸酯)、聚(丙烯酸酯)、聚(二醇)、聚碳酸酯、聚醋酸乙烯酯、聚烷基、聚酰胺、聚腈、聚脲、聚氨酯、聚醚、聚砜、聚硫醚、聚噁唑、聚酰亚胺、聚杂环物、聚硅氧烷和聚硅烷。一般情况下，这些材料对电介质具有亲合力。构图的衬底可以由衬底的第一组区域和衬底的第二组区域组成，衬底的第一组区域具有第一原子组成和衬底的第二组区域具有不同于第一组成的第二原子组成。第一组区域可包括一种或多种金属元素和第二组区域可包括电介质。
掩模材料可包括第一聚合物和第二聚合物，第一聚合物对于第一组区域具有亲合力和第二聚合物对于第二组区域具有亲合力，第一聚合物涂敷第一区域和第二聚合物涂敷第二区域。方法可进一步包括选择性除去第一聚合物的步骤，留下在第二组区域上的第二聚合物，它可作为构图用层。这可由清洗、超声破碎、溶解、热分解、化学反应、辐射和/或分解完成。第一组区域可包括一种或多种金属元素和第二组区域包括电介质。
第一聚合物选自：聚(乙烯基吡啶)、聚(乙烯基吡咯烷酮)、聚(乙烯基咪唑)、聚(苯乙烯)和聚(酯)、聚磷腈、聚噻吩、聚亚胺、聚杂环物、聚酰亚胺、聚噁唑、聚苯并噁唑、聚噻唑、聚吡唑、聚三唑和聚噻吩。一般情况下，这些材料对金属具有亲合力。第二聚合物可选自：聚(乙烯基吡啶)、聚(乙烯基吡咯烷酮)、聚(乙烯基咪唑)、聚(苯乙烯)、聚(酯)、聚(甲基丙烯酸酯)、聚(丙烯酸酯)、聚(二醇)、聚碳酸酯、聚醋酸乙烯酯、聚烷基、聚酰胺、聚腈、聚脲、聚氨酯、聚醚、聚砜、聚硫醚、聚噁唑、聚酰亚胺、聚杂环物、聚硅氧烷和聚硅烷。如上所述，一般情况下，这些材料对于电介质具有亲合力。
掩模材料可包括可互混的第一聚合物和第二聚合物。由于表面诱导的相分离，聚合物的一种优先装配到图案的一部分。
掩模材料可由嵌段共聚物组成，其中嵌段共价连接。当图案由衬底的第一组区域和衬底的第二组区域组成时，其中衬底的第一组区域具有第一原子组成和衬底的第二组区域具有不同于第一组成的第二原子组成，则嵌段的第一聚合物被吸引到第一组区域和嵌段的第二聚合物被吸引到第二组区域。对于嵌段共聚物的具体情况，形成相应于第一区域和第二区域的叠层形态，涂料在该第二区域上更厚。方法可进一步包括除去足以曝露该第一区域的该掩模材料厚度。可使用干蚀刻工艺完成该除去。嵌段的第一共聚物可选自聚(乙烯基吡啶)、聚(乙烯基吡咯烷酮)、聚(乙烯基咪唑)和聚(苯乙烯)。第二共聚物可选自聚(苯乙烯)、聚(甲基丙烯酸酯)、聚(丙烯酸酯)和聚(二醇)。
当图案由衬底的第一组区域和衬底的第二组区域组成时，其中衬底的第一组区域具有第一原子组成和衬底的第二组区域具有不同于第一组成的第二原子组成，则掩模材料可具有性能使得它从第一原子组成的区域去湿和润湿第二原子组成的区域。第一区域可包括金属和第二区域可包括电介质。
可采用基团官能化掩模材料，该基团形成对具有第二原子组成的衬底表面区域的强物理吸引。官能化基团可选自羟基、酯、醚、醛、酮、碳酸酯、酸、酚、胺、酰胺、酰亚胺、硫代酸酯、硫醚、脲、尿烷、腈、异氰酸酯、硫醇、砜、卤化物、膦、氧化膦、膦酰亚胺、硝基、和偶氮物。
可由本领域已知的任何方法将掩模材料涂敷到衬底上，该方法包括但不限于：旋转涂敷、浸涂、扫描涂敷、喷涂、和使用刮片。
衬底的区域可由铜组成和可以是构图的电互连物。衬底可以是包含电子器件的硅晶片、陶瓷芯片载体、有机芯片载体、玻璃衬底、砷化镓、碳化硅或其它半导体晶片、电路板、或塑料衬底。
方法可进一步包括在涂敷涂料之前，化学处理衬底的区域。化学处理可由如下的至少一种组成：等离子体处理、氧化或还原溶液的涂敷、在还原或氧化气氛中的退火、和施加使被涂敷上的衬底表面部分为疏水性的或亲水性的材料。化学处理可改变衬底区域的润湿特性。化学处理可包括涂敷表面改性物质如一种SixLyRz，其中L选自羟基、甲氧基、乙氧基、乙酰氧基、烷氧基、羧基、胺、卤素，R选自氢、甲基、乙基、乙烯基、和苯基(任何烷基或芳基)。这些材料可包括：六甲基二硅氮烷、乙烯基三乙酰氧基硅烷、氨基丙基三甲氧基硅烷、三甲基氯硅烷、三甲基乙酰氧基硅烷、和其它各种硅烷偶合剂。化学处理可包括涂敷具有各种官能度的表面改性物质，该官能度可涉及酸/碱相互作用或氢键。
方法可进一步包括在涂敷之前，采用对金属具有亲合力的材料化学处理衬底区域的步骤。这些材料包括含有官能团的分子，官能团包括羟基、酯、醚、醛、酮、碳酸酯、酸、酚、胺、酰胺、酰亚胺、硫代酸酯、硫醚、脲、尿烷、腈、异氰酸酯、硫醇、砜、卤化物、膦、氧化膦、膦酰亚胺、硝基、偶氮物、硫代酸酯、和硫醚。它们可以是杂环类，包括苯并三唑、吡啶、咪唑、酰亚胺、噁唑、苯并噁唑、噻唑、吡唑、三唑、噻吩、二唑、噻嗪、喹喔啉、苯并咪唑、羟吲哚、和二氢吲哚。
方法可进一步包括在涂敷涂料之后退火衬底的步骤。
本发明也涉及一种结构，该结构包括在衬底现有图案上的自对准图案，自对准图案包括对于现有一部分图案具有亲合力的掩模材料，使得掩模材料优先装配到现有图案的一部分上。图案可以由衬底的第一组区域和衬底的第二组区域组成，衬底的第一组区域具有第一原子组成和衬底的第二组区域具有不同于第一组成的第二原子组成。第一组区域可包括一种或多种金属元素和第二组区域可包括电介质。自对准图案位于第二组区域上或仅位于第二组区域上。自对准图案一般不位于第一组区域上。
结构可由衬底上形成的至少一个导电特征组成，及衬底进一步包括至少一个围绕该导电特征的绝缘层。绝缘层可在它的底部和侧表面围绕至少一个导电特征。结构可进一步包括至少一个导电势垒层，势垒层位于在绝缘层和至少一个导电特征之间的至少一个界面处。可以重复该至少一个导电特征和绝缘层的结合以形成多级互连堆叠物。
结构可以是如下的一种：包含微电子器件的硅晶片、陶瓷芯片载体、有机芯片载体、玻璃衬底、砷化镓、碳化硅或其它半导体晶片、电路板、或塑料衬底。
可以参考以下的描述结合附图，理解本发明的其它和进一步目的，优点和特征，其中同样的部件给予同样的数字。
附图说明
图1是根据本发明产生自对准掩模的方法的通用工艺流程图。
图2a，2b和2c说明使用聚合物混合物，根据本发明产生自对准掩模的第一种，第二种和第三种方法。
图3说明由嵌段共聚物叠层，根据本发明产生自对准掩模的第四种方法。
图4说明由选择性润湿，根据本发明产生自对准掩模的第五种方法。
图5说明由优先吸附，根据本发明产生自对准掩模的第六种方法。
图6是根据本发明的半导体器件的横截面图。
图7是根据本发明的另一个半导体器件的横截面图。
具体实施方式
根据本发明，可以由其中将层施加到选择的组件表面上的途径，加工包含具有两种或多种不同组件的结构的构图衬底。此层可由涉及下述自装配的许多方案产生和可以用作在所需组件表面上随后处理或材料沉积的掩模层。这些结构可以被牺牲和一般不保留在最终的结构中。用于产生自装配势垒层的掩模使用可由包括如下的许多途径进行：随后被剥离的覆盖沉积、随后为化学机械抛光(CMP)的覆盖沉积、和选择性电化学和无电金属沉工艺的增强。对本领域技术人员清楚的是由下述任何方案的自对准层应用可以用作产生选择性掩模的工艺。
通用方案简单和在图1中概要说明。首先，在步骤1，产生包含自对准体系的溶液，该体系含有一种或多种组件。然后，在步骤2，从此溶液产生涂料。涂敷工艺，其中每种下述方法可以由包括如下的许多措施进行：旋转涂敷、浸涂、扫描涂敷、喷涂、使用刮片。非必要地，可以在3，在自对准掩模层施加之前，化学改性一个或多个曝露表面的特性，以促进每种下述的方法。此外，可以包括热退火4和干蚀刻步骤5以确定最终的自对准掩模层。在步骤6，可以由包括如下的各种技术从衬底除去选择的组件：清洗、超声破碎、溶解、热分解、化学反应、辐射和分解。
可以采用包括如下的改性方案的任何结合，进行图1步骤3中上述自对准掩模层的非必要化学改性步骤应用：等离子体处理、氧化或还原溶液的涂敷、在还原或氧化气氛中的退火、和施加使被涂敷的衬底表面部分为疏水性的或亲水性的材料。涉及电介质表面10的具体化学处理可包括涂敷由SixLyRz组成的有机硅烷，其中L选自羟基、甲氧基、乙氧基、乙酰氧基、烷氧基、羧基、胺、卤素，R选自氢、甲基、乙基、乙烯基、和苯基(任何烷基或芳基)。涉及金属表面20的具体化学处理可包括涂敷具有与金属表面优先相互作用的分子，该分子包括含有如下官能团的分子：羟基、酯、醚、醛、酮、碳酸酯、酸、酚、胺、酰胺、酰亚胺、硫代酸酯、硫醚、脲、尿烷、腈、异氰酸酯、硫醇、砜、卤化物、膦、氧化膦、膦酰亚胺、硝基、偶氮物、硫代酸酯、硫醚、苯并三唑、吡啶、咪唑、酰亚胺、噁唑、苯并噁唑、噻唑、吡唑、三唑、噻吩、二唑、噻嗪、喹喔啉、苯并咪唑、羟吲哚、二氢吲哚、含氮化合物、和磷酸。
参见图2a，2b和2c，构图衬底的优选实施方案是含有金属表面或区域20和电介质表面或区域10的互连结构。
参见图2a，用于图案自复制的根据本发明第一种方法使用二元材料体系的图案匹配相分离。可以首先进行先前所述电介质表面10或金属表面20的非必要化学改性。将含有聚合物组件A和B的二元体系从溶剂，如通过旋转涂敷或浸涂，均匀地涂敷到构图的衬底上。变成离散的A和B富集域(分别是200和100)的相分离可以在流延期间或采用热退火进行。当A富集域200隔离到金属表面20和B富集域100隔离到电介质表面10时，发生域或形态的选择性对准。A富集域200的选择性脱除导致含有金属表面20和在电介质表面10的B富集域100的结构。此结构然后可用作由上述工艺选择性沉积到金属表面20的掩模层。
对于第一种方法，可以选择聚合物A使得存在对金属表面20的高亲合力和在电介质表面10处没有界面相互作用或存在不利的界面相互作用。聚合物A可以是具有任何链构造(包括线性、支化、树枝状)的无定形聚合物体系和可包含一种或多种单体单元。它们可以由如下体系组成，但不限于如下体系：聚(乙烯基吡啶)、聚(乙烯基吡咯烷酮)、聚(乙烯基咪唑)、聚(苯乙烯)和聚(酯)、聚磷腈、聚噻吩、聚亚胺、聚杂环物、聚酰亚胺、聚噁唑、聚苯并噁唑、聚噻唑、聚吡唑、聚三唑和聚噻吩。聚合物B也可以是无定形的和可以选择具有相反的属性：对电介质表面10的高亲合力和没有与金属表面20的相互作用或与金属表面20的不利相互作用，和可以由如下体系组成，但不限于如下体系：聚(乙烯基吡啶)、聚(乙烯基吡咯烷酮)、聚(乙烯基咪唑)、聚(苯乙烯)、聚(酯)、聚(甲基丙烯酸酯)、聚(丙烯酸酯)、聚(二醇)、聚碳酸酯、聚醋酸乙烯酯、聚烷基、聚酰胺、聚腈、聚脲、聚氨酯、聚醚、聚砜、聚硫醚、聚噁唑、聚酰亚胺、聚杂环物、聚硅氧烷和聚硅烷。然而，聚合物A和聚合物B必须组成不同。
参见图2b，应当注意到此方案并不限于如下体系：其中在整个涂料厚度中，仅有A和B富集域(200和100)位于金属和电介质表面(20和10)以上。用于图案自复制的根据本发明第二种方法允许具有更大形态复杂性的涂层，如但不限于，双层、多层、和分散结构。如果在构图的衬底界面处发生选择性对准，这样更复杂的涂层仍然可用作自对准掩模层。这样方案的例子在图2b中说明，其中双层结构位于电介质表面10上和由B富集域100A组成的形态分散在由A富集域200组成的连续基体中。含材料200的B富集域100A的选择性脱除导致自对准的掩模。
用于第二种方法的优选材料基本与第一种方法的那些相同。
参见图2c，用于图案自复制的根据本发明第三种方法使用正常并不相分离的A-B体系。在这样的情况下，A或B到所需表面上的选择性积聚会基于表面诱导的相分离机理。例如，可以选择A-B体系，使得A和B形成互混的A-B相150。然而，电介质表面10的存在诱导B富集域在电介质表面10的富集。然后可进行互混A-B相150的选择性脱除，留下可用作自对准掩模的结构。
用于第三种方法的优选材料基本与第一种方法的那些相同。
参见图3，根据本发明第四种方法使用嵌段共聚物叠层形成以复制预存在的图案。可以首先进行先前所述电介质表面10或金属表面20的非必要化学改性。将由A和B嵌段组成的嵌段共聚物均匀地涂敷到衬底表面上。两个嵌段具有对两个表面的变化亲合力，导致A嵌段对金属表面20的隔离和B嵌段对电介质表面10的隔离。由嵌段共聚物域的排序和对准产生含有形态的涂层，该形态是其下表面化学异质300的复制。选择膜厚度使得在排序时，在电介质表面10上产生膜的更厚区域。然后可施加受控的蚀刻以曝露金属表面，让一些A-B材料位于电介质表面上。获得的膜结构然后可用作势垒层到金属表面20上沉积的掩模。
对于此第四种方法，嵌段共聚物包括无定形聚合物嵌段，无定形聚合物嵌段微相分离成离散形态(板、圆筒体、球等)。A嵌段可以选择使得存在对金属表面20的高亲合力和在电介质表面10处不存在界面相互作用或存在不利的界面相互作用，和可以由如下体系组成，但不限于如下体系：聚(乙烯基吡啶)、聚(乙烯基吡咯烷酮)、聚(乙烯基咪唑)、和聚(苯乙烯)。B嵌段可以选择具有相反属性，对电介质表面10的高亲合力和没有与金属表面20的界面相互作用或与金属表面20存在不利的界面相互作用，和可以由如下体系组成，但不限于如下体系：聚(苯乙烯)、聚(甲基丙烯酸酯)、聚(丙烯酸酯)和聚(二醇)等。
参见图4，根据本发明的第五种方法使用选择性去湿工艺以复制预存在的图案。可以首先进行先前所述电介质表面10或金属表面20的非必要化学改性。然后将掩模材料400涂敷到构图的衬底上。在流延或采用热退火期间，由于不利的物理相互作用，掩模材料400选择性从金属表面20去湿。
对于第五种方法，掩模材料可以是具有任何链构造(包括线性、支化、树枝状)的无定形聚合物材料和可包含一种或多种单体单元。掩模材料可以由如下体系组成，但不限于如下体系：聚(乙烯基吡啶)、聚(乙烯基吡咯烷酮)、聚(乙烯基咪唑)、聚(苯乙烯)、聚(酯)、聚(甲基丙烯酸酯)、聚(丙烯酸酯)、聚(二醇)、聚碳酸酯、聚醋酸乙烯酯、聚烷基、聚酰胺、聚腈、聚脲、聚氨酯、聚醚、聚砜、聚硫醚、聚噁唑、聚酰亚胺、聚杂环物、聚硅氧烷和聚硅烷等。
参见图5，用于图案自复制的根据本发明第五种方法使用含有一种或多种官能团的掩模材料500，它选择性吸附到电介质表面10上。可以首先进行先前所述电介质表面10或金属表面20的非必要化学改性。将材料旋涂或由任何合适涂敷方法涂敷到预构图的衬底上。然后进行掩模材料500的选择性脱除(例如，由采用溶剂的清洗)，以从其中不发生物理吸附的金属表面20除去掩模材料500。材料在这些区域中的置换有效地导致仅位于电介质表面10上的自对准掩模层。
对于第六种方法，掩模材料可以是具有任何链构造(包括线性、支化、交联、树枝状)的无定形聚合物材料和可包含一种或多种单体单元。掩模材料包含一种或多种共价结合到聚合物上的官能团(由图5中的A表示)。一种或多种官能团可采用任何排列位于聚合物材料中，使得可以认为聚合物是端官能化聚合物、无规共聚物、嵌段共聚物等。这些官能团可包括但不限于：羟基、酯、醚、硫醇、醛、酮、碳酸酯、酸、酚、胺、酰胺、酰亚胺、硫醇、硫代酸酯、硫醚、脲、尿烷、腈、异氰酸酯、砜、卤化物、膦、氧化膦、膦酰亚胺、硝基、和偶氮物。
以上方法在制造IC芯片，芯片载体和电路板中的用途
可以使用上述选择性掩蔽方法制造几种衍生结构。对于以下说明实施例的目的，假定预存在包含图案的衬底，图案由衬底表面的第一组区域和衬底表面的第二组区域组成，衬底表面的第一组区域具有第一原子组成，包括一种或多种金属元素，衬底表面的第二组区域为电介质和具有不同于第一组成的第二原子组成。首先由一种上述方法达到电介质表面的选择性覆盖。将包括一种或多种金属元素的第一组区域曝露和然后进行加工步骤如仅有的无电沉积或金属的无电沉积、由溅射、蒸发、CVD、等离子体增强的CVD等的金属或电介质沉积，随后为非必要的平面化步骤以通常仅在第一组区域上形成加上的层。
获得的结构是在衬底上形成的，由至少一个导电特征组成的微电子互连结构，该导电特征含有在它顶表面上的选择性帽，及衬底进一步包括至少一个在它的底部和侧表面围绕导电特征的绝缘层，和一个或多个非必要的导电势垒层，导电势垒层位于在绝缘体和导电特征之间的一个或多个界面处。
此结构实施方案的例子包括，但不限于，被覆盖和嵌入器件芯片互连堆叠物中的导电互连布线，该堆叠物包含绝缘体，导电和绝缘势垒层等；位于陶瓷芯片载体封装上的金属互连布线；和位于有机芯片或器件载体如印刷电路板之上或之中的互连布线；和在用于信息显示器和相关手持器件制造的玻璃或聚合物衬底上的薄膜布线阵列。
参见图6，说明含有层间电介质31，金属布线32，衬里势垒层34，和帽势垒层36的互连结构30。互连结构含有由通道1100和线路1200层组成的多个层1000。用于层间电介质31的优选材料具有低介电常数(k＜3)和包括：碳掺杂的二氧化硅(也称为碳氧化硅或SiCOH电介质)；氟掺杂的氧化硅(也称为氟硅酸盐玻璃，或FSG)；旋涂玻璃；硅倍半氧烷，包括氢硅倍半氧烷(HSSG)、甲基硅倍半氧烷(MSSG)、和HSSG和MSSG的混合物或共聚物；和任何含硅低k电介质。如本领域已知的那样，此层间电介质可包含孔以进一步降低介电常数，和可以使用其它电介质。
参见图7，说明含有层间电介质31，电介质硬掩模41，金属布线32，衬里势垒层34，和帽势垒层36的互连结构40。互连结构含有由通道1100和线路1200层组成的多个层1000。用于层间电介质31的优选材料具有低介电常数(k＜3)，可以是有机聚合物热固性塑料，和可以选自组SiLKTM，(Dow Chemical Co.的产品)、FlareTM(Honeywell的产品)、和其它聚亚芳基醚。如本领域已知的那样，此有机聚合物电介质可包含孔以进一步降低介电常数，和可以使用其它有机聚合物热固性塑料电介质。用于电介质硬掩模41的优选材料包括：碳化硅、碳掺杂的二氧化硅(也称为碳氧化硅或SiCOH电介质)；氟掺杂的氧化硅(也称为氟硅酸盐玻璃，或FSG)；旋涂玻璃；硅倍半氧烷。
现在参考图6和7所示的结构，描述本发明方法在构图的金属互连物上形成选择性帽势垒层36的应用，该结构可以使用此处所述的任何方法生产。可以通过一系列本领域已知的步骤产生结构，该步骤涉及光刻法、由旋涂或化学气相沉积的电介质沉积、由电镀、无电镀敷、热蒸发、溅射的金属沉积、由化学机械抛光的平面化、湿和干燥蚀刻工艺如反应性离子蚀刻、热退火、湿和干清洁等。给出的实施例包括具体的详细情况，但显然的是按照以上给出的方法描述，许多替代，改进和变化对本领域技术人员是显然的。各种材料可形成选择性帽(如氮化硅、或各种耐火金属或该金属的化合物)。此外，本发明并不限于任何特定形状或组成的构造。
可以在导致图2-5所示的构图的顶表面的化学机械抛光步骤之后，利用此处所述方法的应用。生产自对准掩模的优选途径可以是由旋转涂敷，从甲苯溶液在构图衬底上涂敷聚苯乙烯(PS)和聚甲基丙烯酸甲酯(PMMA)的聚合物混合物，和随后由在环己烷中的溶解选择性除去聚苯乙烯以曝露金属线，导致其中剩余聚甲基丙烯酸甲酯域产生用作自对准掩模形态的结构。
在下一步骤中，此PMMA用作自对准掩模。然后通过在溅射沉积工具(本领域已知的)中的溅射，在包含自对准掩模的构图衬底上沉积氮化钽(TaN)和钽的双层。TaN/Ta双层接触金属区域和等角地涂敷PMMA。然后将晶片放入化学机械抛光(CMP)工具中和将双层从PMMA除去，和在金属区域上保留完整。然后由在甲苯中溶解的聚甲基丙烯酸甲酯的脱除，产生仅在金属区域上由TaN和Ta组成的帽势垒层36。
尽管我们已经显示和描述根据本发明的几个实施方案，清楚地理解本发明易引起对本领域技术人员显然的许多变化。因此，我们并不希望受限于所示和描述的详细情况和希望显示本所附权利要求书范围内的所有变化和改进。

Claims (68)

1.一种在衬底现有图案上形成自对准图案的方法，衬底含有顶表面，该方法包括：
涂敷溶液涂料到该顶表面上，溶液包含在载体中的掩模材料，该掩模材料对于该现有图案的一部分具有亲合力；和
允许至少一部分该掩模材料优先在该顶表面上装配到该现有图案的对掩模材料有亲合力的一部分。
2.权利要求1的方法，其中在该顶表面上的该现有图案由衬底的第一组区域和衬底的第二组区域组成，衬底的第一组区域具有第一原子组成和衬底的第二组区域具有不同于第一原子组成的第二原子组成。
3.权利要求2的方法，其中该第一组区域包括一种或多种金属元素和其中该第二组区域包括电介质。
4.权利要求2的方法，其中该掩模材料包括第一聚合物和第二聚合物，该第一聚合物对于该第一组区域具有亲合力和该第二聚合物对于该第二组区域具有亲合力，使得在顶表面上，该第一聚合物涂敷该第一组区域和该第二聚合物涂敷该第二组区域。
5.权利要求4的方法，进一步包括除去第一聚合物和第二聚合物的一种。
6.权利要求5的方法，其中该除去由如下的至少一种完成：清洗、超声破碎、溶解、热分解、化学反应、辐射和分解。
7.权利要求4的方法，其中该第一组区域包括一种或多种金属元素和其中该第二组区域包括电介质。
8.权利要求7的方法，其中第一聚合物选自：聚苯乙烯和聚酯、聚磷腈、聚亚胺、聚杂环物和聚酰亚胺。
9.权利要求7的方法，其中第一聚合物选自：聚乙烯基吡啶、聚乙烯基吡咯烷酮、聚乙烯基咪唑、聚苯乙烯和聚酯、聚磷腈、聚亚胺、聚酰亚胺、聚噁唑、聚苯并噁唑、聚噻唑、聚吡唑、聚吡咯、聚三唑和聚噻吩。
10.权利要求7的方法，其中第二聚合物选自：聚苯乙烯、聚酯、聚甲基丙烯酸酯、聚丙烯酸酯、聚二醇、聚碳酸酯、聚醋酸乙烯酯、聚烷基、聚酰胺、聚腈、聚脲、聚氨酯、聚醚、聚砜、聚硫醚、聚酰亚胺、聚杂环物、聚硅氧烷和聚硅烷。
11.权利要求7的方法，其中第二聚合物选自：聚乙烯基吡啶、聚乙烯基吡咯烷酮、聚乙烯基咪唑、聚苯乙烯、聚酯、聚甲基丙烯酸酯、聚丙烯酸酯、聚二醇、聚碳酸酯、聚醋酸乙烯酯、聚烷基、聚酰胺、聚腈、聚脲、聚氨酯、聚醚、聚砜、聚硫醚、聚噁唑、聚酰亚胺、聚硅氧烷和聚硅烷。
12.权利要求1的方法，其中该掩模材料包括第一聚合物和第二聚合物，该第一聚合物和该第二聚合物可混合。
13.权利要求1的方法，其中该掩模材料包括第一聚合物和第二聚合物，该第一和第二聚合物的一种由于表面诱导的相分离，优先装配到该顶表面上的一部分该现有图案。
14.权利要求1的方法，其中该掩模材料由嵌段共聚物组成，其中嵌段共价连接。
15.权利要求14的方法，其中该现有图案由衬底的第一组区域和衬底的第二组区域组成，衬底的第一组区域具有第一原子组成和衬底的第二组区域具有不同于第一原子组成的第二原子组成，该嵌段的第一聚合物被吸引到第一组区域和该嵌段的第二聚合物被吸引到第二组区域。
16.权利要求15的方法，其中形成相应于该第一组区域和该第二组区域的叠层形态，涂料在该第二组区域上更厚。
17.权利要求16的方法，进一步包括除去足以曝露该第一组区域的该掩模材料厚度。
18.权利要求17的方法，其中使用干蚀刻工艺完成该除去。
19.权利要求14的方法，其中该嵌段的第一共聚物选自聚乙烯基吡啶、聚乙烯基吡咯烷酮、聚乙烯基咪唑、聚苯乙烯和聚酯，和第二共聚物选自聚苯乙烯、聚甲基丙烯酸酯、聚丙烯酸酯、和聚二醇，其中第一共聚物组成上不同于第二共聚物。
20.权利要求1的方法，其中掩模材料选自聚苯乙烯、聚酯、聚甲基丙烯酸酯、聚丙烯酸酯、聚二醇、聚碳酸酯、聚醋酸乙烯酯、聚烷基、聚酰胺、聚腈、聚脲、聚氨酯、聚醚、聚砜、聚硫醚、聚酰亚胺、聚杂环物、聚硅氧烷和聚硅烷。
21.权利要求1的方法，其中掩模材料选自聚乙烯基吡啶、聚乙烯基吡咯烷酮、聚乙烯基咪唑、聚苯乙烯、聚酯、聚甲基丙烯酸酯、聚丙烯酸酯、聚二醇、聚碳酸酯、聚醋酸乙烯酯、聚烷基、聚酰胺、聚腈、聚脲、聚氨酯、聚醚、聚砜、聚硫醚、聚噁唑、聚酰亚胺、聚硅氧烷和聚硅烷。
22.权利要求20的方法，其中该现有图案由衬底的第一组区域和衬底的第二组区域组成，衬底的第一组区域具有第一原子组成和衬底的第二组区域具有不同于第一原子组成的第二原子组成，和掩模材料从第一原子组成的该区域去湿和将第二原子组成的区域润湿。
23.权利要求22的方法，其中第一组区域包括金属和第二组区域包括电介质。
24.权利要求20的方法，其中采用基团官能化掩模材料，该基团形成对具有第二原子组成的衬底表面区域的强物理吸引。
25.权利要求24的方法，其中掩模材料包含选自如下的官能化基团：羟基、酯、醚、醛、酮、碳酸酯、酸、酚、胺、酰胺、酰亚胺、硫醇、硫代酸酯、硫醚、脲、尿烷、腈、异氰酸酯、硫醇、砜、卤化物、膦、氧化膦、膦酰亚胺、硝基、和偶氮物。
26.权利要求24的方法，其中掩模材料是嵌段共聚物。
27.权利要求24的方法，其中掩模材料包括聚合物分子，该聚合物分子由选自如下的官能团封端：羟基、酯、醚、醛、酮、碳酸酯、酸、酚、胺、酰胺、酰亚胺、硫醇、硫代酸酯、硫醚、脲、尿烷、腈、异氰酸酯、硫醇、砜、卤化物、膦、氧化膦、膦酰亚胺、硝基、和偶氮物。
28.权利要求1的方法，其中由选自如下的方法将掩模材料涂敷到衬底上：旋转涂敷、浸涂、扫描涂敷、喷涂、和使用刮片。
29.权利要求1的方法，其中该现有图案由衬底的第一组区域和衬底的第二组区域组成，衬底的第一组区域具有第一原子组成和衬底的第二组区域具有不同于第一原子组成的第二原子组成，和其中第一原子组成的区域主要包括铜和是构图成的电互连物。
30.权利要求1的方法，其中衬底是包含电子器件的硅晶片。
31.权利要求1的方法，其中衬底是陶瓷芯片载体、有机芯片载体、玻璃衬底、砷化镓、碳化硅或其它半导体晶片、电路板、或塑料衬底。
32.权利要求1的方法，进一步包括在涂敷该涂料之前，化学处理衬底的区域。
33.权利要求32的方法，其中该化学处理包括如下的至少一种：等离子体处理、氧化或还原溶液的涂敷、在还原或氧化气氛中的退火、和施加使被涂敷的衬底表面部分为疏水性的或亲水性的材料。
34.权利要求32的方法，其中该化学处理改变衬底区域的润湿特性。
35.权利要求32的方法，其中该化学处理包括涂敷选自SixLyRz的有机硅烷，其中L选自羟基、乙酰氧基、烷氧基、羧基、胺、卤素，R选自氢、甲基、乙基、乙烯基、和苯基。
36.权利要求35的方法，其中所述烷氧基是甲氧基或乙氧基。
37.权利要求32的方法，其中该化学处理包括涂敷选自如下的有机硅烷：六苯基二硅氮烷、卤代烷基硅烷、六甲基二硅氮烷、乙烯基三乙酰氧基硅烷、氨基丙基三甲氧基硅烷、三甲基氯硅烷、和三甲基乙酰氧基硅烷。
38.权利要求32的方法，其中该化学处理包括施加含有如下官能团的分子：羟基、酯、醚、醛、酮、碳酸酯、酸、酚、胺、酰胺、酰亚胺、硫代酸酯、硫醚、脲、尿烷、腈、异氰酸酯、硫醇、砜、卤化物、膦、氧化膦、膦酰亚胺、硝基、偶氮物、硫醚、苯并三唑、吡啶、咪唑、酰亚胺、噁唑、苯并噁唑、噻唑、吡唑、三唑、噻吩、二唑、噻嗪、噻唑、喹喔啉、苯并咪唑、羟吲哚和二氢吲哚。
39.权利要求38的方法，其中所述酸是磷酸。
40.权利要求1的方法，进一步包括在涂敷涂料之后退火衬底。
41.一种结构，包括：
在衬底现有图案上的自对准图案，该自对准图案包括对于该现有图案的一部分具有亲合力的掩模材料，，使得掩模材料优先装配到该现有图案的对掩模材料有亲合力的一部分上。
42.权利要求41的结构，其中该现有图案由衬底的第一组区域和衬底的第二组区域组成，衬底的第一组区域具有第一原子组成和衬底的第二组区域具有不同于第一原子组成的第二原子组成。
43.权利要求41的结构，其中该第一组区域包括一种或多种金属元素和其中该第二组区域包括电介质。
44.权利要求43的结构，其中该自对准图案位于该第二组区域上。
45.权利要求43的结构，其中该自对准图案仅位于该第二组区域上。
46.权利要求43的结构，其中该自对准图案不位于该第一组区域上。
47.根据权利要求41的结构，包括至少一个在该衬底上形成的导电特征，及衬底进一步包括至少一个围绕该导电特征的绝缘层。
48.根据权利要求47的结构，其中该绝缘层在其底部和侧表面处围绕该至少一个导电特征。
49.根据权利要求47的结构，进一步包括至少一个导电势垒层，势垒层位于在该绝缘层和该至少一个导电特征之间的至少一个界面处。
50.根据权利要求47的结构，其中重复该至少一个导电特征和绝缘层的结合以形成多级互连堆叠物。
51.根据权利要求50的结构，进一步包括至少一个导电势垒层，势垒层位于在该绝缘层和该至少一个导电特征之间的至少一个界面处。
52.根据权利要求41的结构，其中该衬底是如下的一种：包含微电子器件的硅晶片、陶瓷芯片载体、有机芯片载体、玻璃衬底、砷化镓、碳化硅或其它半导体晶片、电路板、或塑料衬底。
53.根据权利要求41的结构，其中该现有图案的该一部分由于表面处理而显示该亲合力。
54.根据权利要求53的结构，其中该表面处理包括如下的至少一种：等离子体处理、氧化或还原溶液的涂敷、在还原或氧化气氛中的退火、和施加使被涂敷的衬底表面部分为疏水性的或亲水性的材料。
55.一种用于选择性涂敷衬底上图案的组合物，该组合物包括：
用于涂敷到该衬底上的载体材料；
对于具有第一化学特性的该衬底区域具有亲合力的第一聚合物；和
对于具有不同于第一化学特性的第二化学特性的该衬底区域具有亲合力的第二聚合物。
56.权利要求55的组合物，其中第一聚合物选自：聚苯乙烯、聚酯、聚磷腈、聚亚胺、聚杂环物和聚酰亚胺。
57.权利要求55的组合物，其中第一聚合物选自：聚乙烯基吡啶、聚乙烯基吡咯烷酮、聚乙烯基咪唑、聚苯乙烯、聚酯、聚磷腈、聚亚胺、聚酰亚胺、聚噁唑、聚苯并噁唑、聚噻唑、聚吡唑、聚三唑和聚噻吩。
58.权利要求55的组合物，其中第二聚合物选自：聚苯乙烯、聚酯、聚甲基丙烯酸酯、聚丙烯酸酯、聚二醇、聚碳酸酯、聚醋酸乙烯酯、聚烷基、聚酰胺、聚腈、聚脲、聚氨酯、聚醚、聚砜、聚硫醚、聚酰亚胺、聚杂环物、聚硅氧烷和聚硅烷。
59.权利要求55的组合物，其中第二聚合物选自：聚乙烯基吡啶、聚乙烯基吡咯烷酮、聚乙烯基咪唑、聚苯乙烯、聚酯、聚甲基丙烯酸酯、聚丙烯酸酯、聚二醇、聚碳酸酯、聚醋酸乙烯酯、聚烷基、聚酰胺、聚腈、聚脲、聚氨酯、聚醚、聚砜、聚硫醚、聚噁唑、聚酰亚胺、聚硅氧烷和聚硅烷。
60.权利要求55的组合物，其中第二聚合物包含选自如下的官能化基团：羟基、酯、醚、醛、酮、碳酸酯、酸、酚、胺、酰胺、酰亚胺、硫代酸酯、硫醚、脲、尿烷、腈、异氰酸酯、硫醇、砜、卤化物、膦、氧化膦、膦酰亚胺、硝基、和偶氮物。
61.权利要求55的组合物，其中第一聚合物和第二聚合物可混。
62.权利要求55的组合物，其中第一聚合物和第二聚合物包括嵌段共聚物，其中嵌段共价连接。
63.权利要求62的组合物，其中该嵌段的第一共聚物选自聚乙烯基吡啶、聚乙烯基吡咯烷酮、聚乙烯基咪唑、和聚苯乙烯。
64.权利要求62的组合物，其中该嵌段的第二共聚物选自聚苯乙烯、聚甲基丙烯酸酯、聚丙烯酸酯、和聚二醇。
65.权利要求55的组合物，进一步包括以结合方式的，在该组合物之前用于涂敷到该衬底上的表面改性材料，该表面改性材料选自SixLyRz，其中L选自羟基、乙酰氧基、烷氧基、羧基、胺、卤素，R选自氢、甲基、乙基、乙烯基、和苯基。
66.权利要求65的组合物，其中所述烷氧基是甲氧基或乙氧基。
67.权利要求55的组合物，进一步包括以结合方式的，在该组合物之前用于涂敷到该衬底上的表面改性材料，该表面改性材料选自：六甲基二硅氮烷、乙烯基三乙酰氧基硅烷、氨基丙基三甲氧基硅烷、三甲基氯硅烷、和三甲基乙酰氧基硅烷。
68.权利要求55的组合物，进一步包括以结合方式的，在该组合物之前用于涂敷到该衬底上的表面改性材料，该表面改性材料选自含有如下官能团的分子：羟基、酯、醚、醛、酮、碳酸酯、酸、酚、胺、酰胺、酰亚胺、硫代酸酯、硫醚、脲、尿烷、腈、异氰酸酯、硫醇、砜、卤化物、膦、氧化膦、膦酰亚胺、硝基、偶氮物、硫醚、苯并三唑、吡啶、咪唑、酰亚胺、噁唑、苯并噁唑、噻唑、吡唑、三唑、噻吩、噁二唑、噻嗪、噻唑、喹喔啉、苯并咪唑、羟吲哚、和二氢吲哚。
CNB031525474A 2002-11-05 2003-08-01 用于生产自对准掩模的非平版印刷方法，所生产的制品和用于该制品的组合物 Expired - Fee Related CN1305111C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/287,905 US6911400B2 (en) 2002-11-05 2002-11-05 Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same
US10/287,905 2002-11-05

Publications (2)

Publication Number Publication Date
CN1499290A CN1499290A (zh) 2004-05-26
CN1305111C true CN1305111C (zh) 2007-03-14

Family

ID=32175787

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031525474A Expired - Fee Related CN1305111C (zh) 2002-11-05 2003-08-01 用于生产自对准掩模的非平版印刷方法，所生产的制品和用于该制品的组合物

Country Status (3)

Country Link
US (4) US6911400B2 (zh)
KR (1) KR100561493B1 (zh)
CN (1) CN1305111C (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911400B2 (en) * 2002-11-05 2005-06-28 International Business Machines Corporation Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same
US7205228B2 (en) * 2003-06-03 2007-04-17 Applied Materials, Inc. Selective metal encapsulation schemes
US7378738B2 (en) * 2003-09-02 2008-05-27 International Business Machines Corporation Method for producing self-aligned mask, articles produced by same and composition for same
US7138333B2 (en) * 2003-09-05 2006-11-21 Infineon Technologies Ag Process for sealing plasma-damaged, porous low-k materials
US7390739B2 (en) * 2005-05-18 2008-06-24 Lazovsky David E Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
WO2006058034A2 (en) * 2004-11-22 2006-06-01 Intermolecular, Inc. Molecular self-assembly in substrate processing
US7964440B2 (en) * 2004-12-20 2011-06-21 Palo Alto Research Center Incorporated Phase-separated composite films and methods of preparing the same
US7132316B2 (en) * 2005-01-05 2006-11-07 International Business Machines Corporation After deposition method of thinning film to reduce pinhole defects
WO2006124131A2 (en) * 2005-05-18 2006-11-23 Intermolecular, Inc. Substrates including a capping layer on electrically conductive regions
GR1006890B (el) * 2005-09-16 2010-07-19 Ευαγγελος Γογγολιδης Μεθοδος για την κατασκευη επιφανειων μεγαλου επιφανειακου λογου και μεγαλου λογου ασυμμετριας σε υποστρωματα.
US7579278B2 (en) 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
DE102006016090B4 (de) * 2006-04-04 2011-12-08 Albert-Ludwigs-Universität Freiburg Verfahren zum Herstellen mehrerer Lotdepots auf einem Substrat
US7723009B2 (en) * 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
KR101242031B1 (ko) * 2006-06-21 2013-03-11 엘지디스플레이 주식회사 말단 작용기의 자기배열을 이용한 패턴 형성 방법
KR100839357B1 (ko) * 2006-11-27 2008-06-19 삼성전자주식회사 패턴 형성 방법 및 커패시터 제조 방법
US7749892B2 (en) * 2006-11-29 2010-07-06 International Business Machines Corporation Embedded nano UV blocking and diffusion barrier for improved reliability of copper/ultra low K interlevel dielectric electronic devices
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US7999160B2 (en) * 2007-03-23 2011-08-16 International Business Machines Corporation Orienting, positioning, and forming nanoscale structures
US8294139B2 (en) * 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US7959975B2 (en) * 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8097175B2 (en) * 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US7790350B2 (en) * 2007-07-30 2010-09-07 International Business Machines Corporation Method and materials for patterning a neutral surface
KR101291223B1 (ko) * 2007-08-09 2013-07-31 한국과학기술원 블록 공중합체를 이용한 미세 패턴 형성 방법
US20090075470A1 (en) * 2007-09-14 2009-03-19 International Business Machines Corporation Method for Manufacturing Interconnect Structures Incorporating Air-Gap Spacers
US20090072409A1 (en) * 2007-09-14 2009-03-19 International Business Machines Corporation Interconnect Structures Incorporating Air-Gap Spacers
US7828986B2 (en) * 2007-10-29 2010-11-09 International Business Machines Corporation Forming surface features using self-assembling masks
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US7670894B2 (en) * 2008-04-30 2010-03-02 Intel Corporation Selective high-k dielectric film deposition for semiconductor device
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US8404600B2 (en) 2008-06-17 2013-03-26 Micron Technology, Inc. Method for forming fine pitch structures
US8088551B2 (en) * 2008-10-09 2012-01-03 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
US7560141B1 (en) 2008-11-11 2009-07-14 International Business Machines Corporation Method of positioning patterns from block copolymer self-assembly
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US9107291B2 (en) * 2012-11-21 2015-08-11 International Business Machines Corporation Formation of a composite pattern including a periodic pattern self-aligned to a prepattern
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
US9460932B2 (en) * 2013-11-11 2016-10-04 Applied Materials, Inc. Surface poisoning using ALD for high selectivity deposition of high aspect ratio features
US9738765B2 (en) 2015-02-19 2017-08-22 International Business Machines Corporation Hybrid topographical and chemical pre-patterns for directed self-assembly of block copolymers
US9607887B1 (en) * 2015-09-09 2017-03-28 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US10155879B2 (en) 2015-12-21 2018-12-18 AZ Electronic Materials (Luxembourg) S.à.r.l. Compositions and use thereof for modification of substrate surfaces
US9570302B1 (en) * 2016-02-10 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of patterning a material layer
US9797043B1 (en) * 2016-09-13 2017-10-24 Rohm And Haas Electronic Materials Llc Shielding coating for selective metallization
US9850578B1 (en) * 2016-09-13 2017-12-26 Rohm And Haas Electronic Materials Llc Shielding coating for selective metallization
WO2018129996A1 (zh) 2017-01-10 2018-07-19 广东长盈精密技术有限公司 材料的表面处理方法、材料制品及复合体材料
CN107010998B (zh) * 2017-02-27 2020-07-31 广东长盈精密技术有限公司 陶瓷的表面处理方法、陶瓷制品及陶瓷塑料复合体
FR3069701B1 (fr) * 2017-07-31 2019-12-20 Centre National De La Recherche Scientifique Masque perfectionne de protection d'un materiau semiconducteur pour des applications de gravure localisee
KR20200118504A (ko) 2018-03-02 2020-10-15 램 리써치 코포레이션 가수분해를 사용한 선택적인 증착
CN112074939A (zh) * 2018-03-20 2020-12-11 东京毅力科创株式会社 具有集成计量的衬底加工工具及其使用方法
US10978300B2 (en) * 2018-07-11 2021-04-13 Tokyo Electron Limited Methods to reduce gouging for core removal processes using thermal decomposition materials
US10662526B2 (en) 2018-10-02 2020-05-26 Lam Research Corporation Method for selective deposition using a base-catalyzed inhibitor
WO2020159596A2 (en) * 2018-11-14 2020-08-06 Northwestern University Nanoscale resolution, spatially-controlled conductivity modulation of dielectric materials using a focused ion beam
US20240030023A1 (en) * 2019-01-29 2024-01-25 Lam Research Corporation Sacrificial protection layer for environmentally sensitive surfaces of substrates
US11862473B2 (en) 2020-05-12 2024-01-02 Lam Research Corporation Controlled degradation of a stimuli-responsive polymer film
US11882770B2 (en) * 2020-12-10 2024-01-23 International Business Machines Corporation Area-selective deposition of metal nitride to fabricate devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5664325A (en) * 1991-04-23 1997-09-09 Hitachi Chemical Co. Ltd. Fabrication process of wiring board
US6156393A (en) * 1997-11-12 2000-12-05 John C. Polanyi Method of molecular-scale pattern imprinting at surfaces

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4565854A (en) * 1983-04-07 1986-01-21 Kuraray Co., Ltd. Polymer having thiol end group
US4820781A (en) * 1987-06-29 1989-04-11 General Electric Company Blends of silicone copolymer and polyetherimide
US5137985A (en) * 1989-09-22 1992-08-11 Hoechst Celanese Corp. Miscible blends of polybenzimidazoles and polyamide-imides having fluorine-containing linking groups and process for preparation of the blends
US5171777A (en) * 1990-12-26 1992-12-15 Air Products And Chemicals, Inc. Miscible blends of poly(vinyl acetate) and polymers of acrylic acid
EP0568651B1 (en) * 1991-02-01 2002-04-17 Massachusetts Institute Of Technology Biodegradable polymer blends for drug delivery
US5223550A (en) * 1991-12-19 1993-06-29 Hoechst Celanese Corp. Fine polybenzimidazole-containing particles
US5284916A (en) * 1992-09-30 1994-02-08 Istituto Guido Donegani S.P.A. Block copolymers containing polyaromatic(alkyl)methacrylates and their blends with polycarbonates
US6043322A (en) * 1996-12-28 2000-03-28 Eastman Chemical Company Clear polycarbonate and polyester blends
CA2196478C (en) * 1997-01-31 2003-01-28 Takeshi Matsuura Membrane composition and method of preparation
WO1998035248A1 (en) * 1997-02-11 1998-08-13 Massachusetts Institute Of Technology Polymeric photonic band gap materials
JP3940546B2 (ja) * 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
AU6366700A (en) * 1999-07-21 2001-02-13 Penn State Research Foundation, The Polyphosphazene polymers
US6261730B1 (en) * 1999-11-29 2001-07-17 Xerox Corporation Cross-linked phenoxy anticurl back coating for electrostatographic imaging members
JP3861197B2 (ja) * 2001-03-22 2006-12-20 株式会社東芝 記録媒体の製造方法
US6602974B1 (en) * 2001-12-04 2003-08-05 Carnegie Mellon University Polythiophenes, block copolymers made therefrom, and methods of forming the same
US6787277B2 (en) * 2002-10-08 2004-09-07 Xerox Corporation Imaging members
US6641899B1 (en) * 2002-11-05 2003-11-04 International Business Machines Corporation Nonlithographic method to produce masks by selective reaction, articles produced, and composition for same
US6911400B2 (en) * 2002-11-05 2005-06-28 International Business Machines Corporation Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5664325A (en) * 1991-04-23 1997-09-09 Hitachi Chemical Co. Ltd. Fabrication process of wiring board
US6156393A (en) * 1997-11-12 2000-12-05 John C. Polanyi Method of molecular-scale pattern imprinting at surfaces

Also Published As

Publication number Publication date
US20040087176A1 (en) 2004-05-06
CN1499290A (zh) 2004-05-26
US8491987B2 (en) 2013-07-23
US20080265382A1 (en) 2008-10-30
US6911400B2 (en) 2005-06-28
KR20040040346A (ko) 2004-05-12
US20050233597A1 (en) 2005-10-20
US20080265415A1 (en) 2008-10-30
US7948051B2 (en) 2011-05-24
KR100561493B1 (ko) 2006-03-20

Similar Documents

Publication Publication Date Title
CN1305111C (zh) 用于生产自对准掩模的非平版印刷方法，所生产的制品和用于该制品的组合物
CN1284206C (zh) 形成自对准图案的非光刻方法，生产的制品和使用的组合物
JP4590450B2 (ja) 感光性誘電体層を分解することによる相互接続構造の形成
US7811926B2 (en) Multilayer hardmask scheme for damage-free dual damascene processing of SiCOH dielectrics
JP3173723B2 (ja) 集積回路装置およびその製法
US6383913B1 (en) Method for improving surface wettability of low k material
US6475929B1 (en) Method of manufacturing a semiconductor structure with treatment to sacrificial stop layer producing diffusion to an adjacent low-k dielectric layer lowering the constant
CN1135607C (zh) 半导体装置的制造方法
CN1790627A (zh) 填充开口、介层开口与沟槽的方法
CN1261985C (zh) 半导体器件及其制造方法
CN1261997C (zh) 微电子工艺和结构
KR20050013492A (ko) 구리/낮은 ｋ 상호 접속 구조를 위해 개선된 화학적평탄화 성능
US20070232046A1 (en) Damascene interconnection having porous low K layer with improved mechanical properties
CN1619809A (zh) 具有纳米管状孔隙的工程绝缘材料的互连结构
US7687910B2 (en) Semiconductor device and method of fabricating the same
CN1801463A (zh) 修复半导体器件中损伤层的方法
JPH11233630A (ja) 半導体装置の製造方法およびこれを用いた半導体装置
CN1833316A (zh) 微电子互连结构体中的多层覆盖阻隔层
US7897505B2 (en) Method for enhancing adhesion between layers in BEOL fabrication
US20050227480A1 (en) Low dielectric semiconductor device and process for fabricating the same
JP4481572B2 (ja) 微細配線構造の形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070314

Termination date: 20110801