CN114784115A - 薄膜晶体管及其制造方法、阵列基板和显示装置 - Google Patents

薄膜晶体管及其制造方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN114784115A
CN114784115A CN202210467348.6A CN202210467348A CN114784115A CN 114784115 A CN114784115 A CN 114784115A CN 202210467348 A CN202210467348 A CN 202210467348A CN 114784115 A CN114784115 A CN 114784115A
Authority
CN
China
Prior art keywords
substrate
layer
electrode
dielectric layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210467348.6A
Other languages
English (en)
Inventor
闫雷
李峰
方业周
樊君
李磊
孟艳艳
姚磊
薛进进
王成龙
王金锋
候林
郭志轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210467348.6A priority Critical patent/CN114784115A/zh
Publication of CN114784115A publication Critical patent/CN114784115A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开提供了一种薄膜晶体管及其制造方法、阵列基板和显示装置。所述薄膜晶体管包括：位于衬底一侧的有源层；第一层间电介质层，位于所述有源层远离所述衬底的一侧；源极，贯穿所述第一层间电介质层、且连接到所述有源层；第二层间电介质层，位于所述第一层间电介质层远离所述有源层的一侧、且覆盖所述源极；和漏极，包括第一部分，所述第一部分贯穿所述第二层间电介质层和所述第一层间电介质层、且连接到所述有源层。

Description

薄膜晶体管及其制造方法、阵列基板和显示装置
本申请是申请号为201980000094.3的原申请(申请日为2019年1月29日，发明名称：薄膜晶体管及其制造方法、阵列基板和显示装置)的分案申请。
技术领域
本公开涉及显示技术领域，尤其涉及薄膜晶体管及其制造方法、阵列基板和显示装置。
背景技术
为了满足高分辨率的显示需求，显示面板的PPI(Pixels Per Inch，每英寸所拥有的像素数目)需要越来越高。尤其是基于VR(Virtual Reality，虚拟现实)技术的显示产品对分辨率的要求更加苛刻。
发明内容
根据本公开实施例的一方面，提供一种薄膜晶体管，包括：位于衬底一侧的有源层、遮光层和栅极，所述遮光层位于所述衬底与所述有源层之间，所述有源层在所述衬底上的正投影与所述遮光层在所述衬底上的正投影重叠；第一层间电介质层，位于所述有源层远离所述衬底的一侧；源极，贯穿所述第一层间电介质层、且连接到所述有源层，所述源极在所述衬底上的正投影与所述遮光层在所述衬底上的正投影至少部分不重叠；第二层间电介质层，位于所述第一层间电介质层远离所述有源层的一侧、且覆盖所述源极；和漏极，包括第一部分和与所述第一部分连接且被配置为与第一电极连接的第二部分，所述第一部分贯穿所述第二层间电介质层和所述第一层间电介质层、且连接到所述有源层，所述第二部分位于所述第二层间电介质层远离所述第一层间电介质层的一侧，其中：所述第二部分被配置为与所述第一电极连接的区域在所述衬底上的正投影与所述栅极在所述衬底上的正投影至少部分重叠。
在一些实施例中，所述漏极的第二部分在所述衬底上的正投影与所述源极在所述衬底上的正投影至少部分不重叠。
在一些实施例中，所述漏极的第二部分在所述衬底上的正投影位于所述源极在所述衬底上的正投影与所述第一部分在所述衬底上的正投影之间。
在一些实施例中，所述漏极在衬底上的投影为第一投影，所述栅极在衬底上的投影为第二投影，所述第一投影在参考方向上的长度大于所述第二投影在所述参考方向上的长度。
在一些实施例中，所述有源层包括与所述源极直接接触的第一接触部分、以及与所述漏极直接接触的第二接触部分，所述第二部分被配置为与所述第一电极连接的区域在所述衬底上的正投影位于所述第一接触部分在所述衬底上的正投影与所述第二接触部分在所述衬底上的正投影之间。
在一些实施例中，所述薄膜晶体管还包括：位于所述衬底与所述有源层之间的缓冲层，所述遮光层位于所述衬底与所述缓冲层之间。
在一些实施例中，所述薄膜晶体管包括栅极电介质层，其中：所述栅极电介质层位于所述有源层远离所述衬底的一侧；所述栅极位于所述栅极电介质层远离所述有源层的一侧；所述第一层间电介质层位于所述栅极电介质层远离所述衬底的一侧、且覆盖所述栅极。
在一些实施例中，所述有源层的材料包括氧化物半导体。
在一些实施例中，所述有源层在所述衬底上的正投影沿参考方向的长度大于所述遮光层在所述衬底上的正投影沿所述参考方向的长度。
在一些实施例中，所述有源层在所述衬底上的正投影沿参考方向的长度大于所述漏极在所述衬底上的正投影沿所述参考方向的长度。
在一些实施例中，所述第二部分被配置为与所述第一电极连接的区域在所述衬底上的正投影与所述遮光层在所述衬底上的正投影至少部分重叠。
在一些实施例中，沿所述参考方向上，所述第一接触部分在所述衬底上的正投影与所述栅极在所述衬底上的正投影之间的距离大于所述第二接触部分在所述衬底上的正投影与所述栅极在所述衬底上的正投影之间的距离。
根据本公开实施例的另一方面，提供一种阵列基板，包括：上述任意一个实施例所述的薄膜晶体管。
在一些实施例中，所述阵列基板还包括：平坦化层，位于所述薄膜晶体管的第二层间电介质层远离第一层间电介质层的一侧，所述平坦化层具有与所述薄膜晶体管的漏极的第二部分对应的开口；和第一电极，至少部分位于所述开口中、且与所述漏极的第二部分接触。
在一些实施例中，所述第一电极为像素阳极；所述阵列基板还包括：绝缘层，位于所述第一电极远离所述漏极的第二部分的一侧；公共电极，位于所述绝缘层远离所述第一电极的一侧。
根据本公开实施例的又一方面，提供一种显示装置，包括：上述任意一个实施例所述的阵列基板。
根据本公开实施例的再一方面，提供一种薄膜晶体管的制造方法，包括：形成位于衬底一侧的有源层、遮光层和栅极，所述遮光层位于所述衬底与所述有源层之间，所述有源层在所述衬底上的正投影与所述遮光层在所述衬底上的正投影重叠；形成位于所述有源层远离所述衬底的一侧的第一层间电介质层；形成贯穿所述第一层间电介质层、且连接到所述有源层的源极，所述源极在所述衬底上的正投影与所述遮光层在所述衬底上的正投影不重叠；形成位于所述第一层间电介质层远离所述有源层的一侧、且覆盖所述源极的第二层间电介质层；和形成漏极，所述漏极包括第一部分和与所述第一部分连接且被配置为与第一电极连接的第二部分，所述第一部分贯穿所述第二层间电介质层和所述第一层间电介质层、且连接到所述有源层，所述第二部分位于所述第二层间电介质层远离所述第一层间电介质层的一侧，所述第二部分被配置为与所述第一电极连接的区域在所述衬底上的正投影与所述栅极在所述衬底上的正投影至少部分重叠。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1是根据本公开一个实施例的薄膜晶体管的结构示意图；
图2是根据本公开另一个实施例的薄膜晶体管的结构示意图；
图3是根据本公开又一个实施例的薄膜晶体管的结构示意图；
图4是根据本公开再一个实施例的薄膜晶体管的结构示意图；
图5是根据本公开还一个实施例的薄膜晶体管的结构示意图；
图6是根据本公开一个实施例的阵列基板的结构示意图；
图7是根据本公开另一个实施例的阵列基板的结构示意图；
图8是根据本公开一个实施例的薄膜晶体管的制造方法的流程示意图；
图9A-图9G示出了根据本公开一些实施例的形成薄膜晶体管的不同阶段得到的结构的截面示意图。
应当明白，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分、数字表达式和数值应被解释为仅仅是示例性的，而不是作为限制。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在本公开中，当描述到特定部件位于第一部件和第二部件之间时，在该特定部件与第一部件或第二部件之间可以存在居间部件，也可以不存在居间部件。当描述到特定部件连接其它部件时，该特定部件可以与所述其它部件直接连接而不具有居间部件，也可以不与所述其它部件直接连接而具有居间部件。
本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
当PPI很大时，相邻亚像素之间的节距(Pitch)需要很小。发明人注意到，由于相邻亚像素之间的节距很小，因此在形成每个亚像素中的薄膜晶体管的源极和漏极时，源极和漏极很容易搭接，导致薄膜晶体管的可靠性较差，从而产生暗点等显示不良现象，影响显示效果。
为此，本公开实施例提出了如下技术方案。
图1是根据本公开一个实施例的薄膜晶体管的结构示意图。
如图1所示，薄膜晶体管100包括位于衬底101一侧的有源层102、第一层间电介质层103、源极104、第二层间电介质层105和漏极106。
衬底101例如可以为玻璃衬底。然而，本公开并不限于此。例如，在某些实施例中，衬底101也可以为诸如聚酰亚胺(PI)衬底的柔性衬底。
有源层102位于衬底101的一侧，例如上侧。在一些实施例中，有源层102的材料可以包括多晶硅，例如低温多晶硅(Low Temperature Poly-silicon，LTPS)。在另一些实施例中，有源层102的材料可以包括氧化物半导体。
第一层间电介质层103位于有源层102远离衬底101的一侧。例如，第一层间电介质层103的材料可以包括硅的氧化物、硅的氮化物、硅的氮氧化物等。
源极104贯穿第一层间电介质层103、且连接到有源层102。源极104例如可以是Ti/Al/Ti的叠层。在一些实施例中，源极104可以与有源层102远离衬底101一侧的表面(也可以称为上表面)接触。
第二层间电介质层105位于第一层间电介质层103远离有源层102的一侧、且覆盖源极104。第二层间电介质层105的材料与第一层间电介质层105的材料可以相同，也可以不同。例如，第二层间电介质层105的材料可以包括硅的氧化物、硅的氮化物、硅的氮氧化物等。
漏极106包括第一部分116。第一部分116贯穿第二层间电介质层105和第一层间电介质层103、且连接到有源层102。在一些实施例中，第一部分116可以与有源层102远离衬底101一侧的表面接触。作为示例，第一部分116例如可以是Ti/Al/Ti的叠层。应理解，薄膜晶体管100还包括栅极电介质层和栅极。在一些实施例中，薄膜晶体管100可以为顶栅型薄膜晶体管。在另一些实施例中，薄膜晶体管100可以为底栅型薄膜晶体管。在薄膜晶体管100为顶栅型薄膜晶体管的情况下，如图1所示，栅极电介质层107位于有源层102远离衬底101的一侧，栅极108位于栅极电介质层107远离有源层102的一侧，第一层间电介质层103位于栅极电介质层107远离衬底101的一侧、且覆盖栅极108。在一些实施例中，栅极电介质层107可以覆盖有源层102。
上述实施例中，源极104贯穿第一层间电介质层103，第二层间电介质层105覆盖源极104，并且，漏极106的第一部分116贯穿第二层间电介质层105。这样的薄膜晶体管中，源极104和漏极106位于不同层，二者在平行于衬底101的表面方向上即便设置的很近也不会搭接，提高了薄膜晶体管的可靠性。在将薄膜晶体管应用在显示面板中的情况下，可以减少由于源极和漏极的搭接导致的暗点等显示不良现象的出现，从而提高显示面板的显示效果。
图2是根据本公开另一个实施例的薄膜晶体管的结构示意图。
与图1所示薄膜晶体管100相比，图2所示薄膜晶体管200中的漏极106还包括与第一部分116连接的第二部分126。第二部分126位于第二层间电介质层105远离第一层间电介质层103的一侧。第二部分126被配置为与第一电极连接。这里，第一电极例如可以是像素电极或阳极。
在一些实施例中，漏极106的第二部分126在衬底101上的正投影与源极104在衬底101上的正投影部分重叠，从而有助于减小薄膜晶体管的尺寸。在某些实施例中，漏极106的第二部分126在第二层间电介质层105的表面上向朝向源极104的方向延伸，而非向远离源极104的方向延伸，从而有助于进一步减小薄膜晶体管的尺寸。
上述实施例中，漏极106还包括被配置为与第一电极连接的第二部分126。第二层间电介质层105覆盖源极104，并且，漏极106的第二部分126位于第二层间电介质层105远离第一层间电介质层103的一侧。这样的薄膜晶体管使得第一电极与漏极106的接触更可靠。另外，由于源极104和漏极106的第二部分126位于不同层，二者在平行于衬底101的表面方向上即便设置的很近也不会搭接，提高了薄膜晶体管的可靠性。在将薄膜晶体管应用在显示面板中的情况下，可以减少由于源极和漏极的搭接导致的暗点等显示不良现象的出现，从而提高显示面板的显示效果。
图3是根据本公开又一个实施例的薄膜晶体管的结构示意图。
与图2所示薄膜晶体管200相比，图3所示薄膜晶体管300中的有源层102可以具有第一凹陷和第二凹陷中的至少一个。这里，源极104与第一凹陷的底面和侧面接触，漏极106的第一部分116与第二凹陷的底面和侧面接触。这样的薄膜晶体管可以增大源极104和漏极106的第一部分116中的至少一个与有源层102的接触面积，从而减小接触电阻。
图4是根据本公开再一个实施例的薄膜晶体管的结构示意图。
与图3所示薄膜晶体管300相比，图4所示薄膜晶体管400还包括位于衬底101与有源层102之间的缓冲层109。在某些实施例中，缓冲层109例如可以包括硅的氮化物层和硅的氧化物层。硅的氮化物层位于衬底101与硅的氧化物层之间，硅的氧化物层位于硅的氮化物层和有源层102之间。硅的氮化物层可以阻挡衬底101中的钠离子、钾离子等金属离子进入有源层102，从而避免金属离子对有源层102的性能造成不利影响。硅的氧化物层一方面与有源层102的界面性能较好，另一方面还能起到隔热的作用。例如，有源层102为利用准分子激光退火(ELA)将非晶硅转化成的多晶硅，在激光照射非晶硅时，硅的氧化物层可以阻挡热量向下传递，从而可以更有效地将非晶硅转化为多晶硅。
源极104和漏极106的第一部分116中的至少一个可以贯穿有源层102，并延伸到缓冲层109中，例如延伸到缓冲层109中的硅的氧化物层。例如，源极104的一部分嵌入在缓冲层109中。又例如，第一部分116的一部分可以嵌入在缓冲层109中。再例如，源极104的一部分和第一部分116的一部分均嵌入在缓冲层109中。
图5是根据本公开再一个实施例的薄膜晶体管的结构示意图。
与图4所示薄膜晶体管400相比，图5所示薄膜晶体管500还包括位于衬底101与缓冲层109之间的遮光层110。这里，有源层102在衬底101上的正投影与遮光层110在衬底101上的正投影至少部分重叠。在一些实施例中，遮光层110的材料可以包括钼等具有遮光性能的金属材料。
遮光层110可以遮挡从衬底101远离有源层102的一侧的光(例如，在薄膜晶体管应用在液晶显示面板中的情况下由背光模组发出的光)，以减小有源层102在光的照射产生的电流，从而减小薄膜晶体管400的漏电流。
需要说明的是，虽然图3-图5示出的漏极106包括第二部分126，但这并非是限制性的。在某些实施例中，漏极106也可以不包括第二部分126。
图6是根据本公开一个实施例的阵列基板的结构示意图。
如图6所示，阵列基板600包括上述任意一个实施例提供的薄膜晶体管(例如薄膜晶体管100/200/300/400/500)。
在一些实施例中，阵列基板600还可以包括平坦化层201和第一电极202。
平坦化层201位于薄膜晶体管400的第二层间电介质层105远离第一层间电介质层103的一侧。平坦化层201具有使得薄膜晶体管400的漏极106的第二部分126的部分露出的开口211，即开口211连接到第二部分126。平坦化层201的材料例如可以包括树脂材料等。
第一电极202至少部分位于开口211中，并且与第二部分126接触。例如，第一电极202的一部分位于开口211的底部和侧壁上，其他部分位于平坦化层201上。
在一些实施例中，第一电极202可以为阳极。这种情况下，阵列基板还可以包括部分覆盖第一电极202的像素界定层。
在另一些实施例中，第一电极202可以为像素电极。在某些实施例中，阵列基板还可以包括公共电极(后文将结合图7进行说明)。在其他的实施例中，阵列基板也可以不包括公共电极，例如，公共电极可以设置在彩膜基板中。
图7是根据本公开另一个实施例的阵列基板的结构示意图。
与图6所示阵列基板600相比，图7所示阵列基板700还包括绝缘层203和公共电极204。绝缘层203位于第一电极202远离第二部分126的一侧，公共电极204位于绝缘层203远离第一电极202的一侧。绝缘层203将第一电极202和公共电极204隔离开，以使得第一电极202和公共电极204之间绝缘。在某些实施例中，绝缘层203可以覆盖平坦化层201的一部分。例如，绝缘层203的材料可以包括氮化硅等。
本公开实施例还提供了一种显示装置。显示装置可以包括上述任意一个实施例的阵列基板600/700。在一些实施例中，显示装置例如可以是显示面板、移动终端、电视机、显示器、笔记本电脑、数码相框、导航仪、电子纸、虚拟现实系统等任何具有显示功能的产品或部件。
在一些实施例中，显示装置可以是有机发光二极管(Organic Light-EmittingDiode，OLED)显示面板。在另一些实施例中，显示装置可以是液晶显示面板。由于显示面板中的薄膜晶体管的源极和漏极位于不同层，减少了由于源极和漏极的搭接导致的暗点等显示不良现象的出现，提高了显示面板的显示效果。
图8是根据本公开一个实施例的薄膜晶体管的制造方法的流程示意图。图9A-图9G示出了根据本公开一些实施例的形成薄膜晶体管的不同阶段得到的结构的截面示意图。下面结合图8、图9A-图9G介绍根据本公开一些实施例的薄膜晶体管的形成过程。
在步骤802，形成位于衬底101一侧的有源层102，如图9A所示。
在一些实现方式中，可以先形成位于衬底101的一侧的缓冲层109，然后在缓冲层109远离衬底101的一侧形成有源层102。在另一些实现方式中，可以先形成位于衬底101的一侧的遮光层110，再形成位于衬底101的一侧、且覆盖遮光层110的缓冲层109，然后在缓冲层109远离衬底101的一侧形成有源层102。这里，有源层102在衬底101上的正投影与遮光层110在衬底101上的正投影至少部分重叠。
在一些实施例中，参见图9A，在形成位于衬底101一侧的有源层102后，在有源层102远离衬底101的一侧形成栅极电介质层107，然后在栅极电介质层107远离有源层102的一侧形成栅极108。这样的方式可以形成顶栅型薄膜晶体管。在某些实现方式中，栅极电介质层107可以覆盖有源层102。
在另一些实施例中，在形成位于衬底101一侧的有源层102前，可以在衬底101的一侧形成栅极，然后在栅极远离衬底101的一侧形成栅极电介质层。这样的方式可以形成底栅型薄膜晶体管。
在步骤804，形成位于有源层102远离衬底101的一侧的第一层间电介质层103，如图9B所示。在一些实施例中，第一层间电介质层103可以位于栅极电介质层107远离衬底101的一侧、且覆盖栅极108。
在步骤806，形成贯穿第一层间电介质层103、且连接到有源层102的源极104。
例如，可以先形成贯穿第一层间电介质层103的第一开口10，第一开口10使得有源层102的部分露出，如图9C所示。在一些实现方式中，第一开口10使得有源层102的上表面露出。在另一些实现方式中，第一开口10可以延伸到有源层102的上表面以下。例如，可以采用合适的刻蚀剂分别对第一层间电介质层103和有源层102进行刻蚀，以形成第一开口10。然后，形成至少部分位于第一开口10中、且与有源层102接触的源极104，如图9D所示。
在某些实施例中，在形成缓冲层109的情况下，所形成的第一开口10可以延伸到缓冲层109中，即，可以对有源层102进行过刻蚀，以减小工艺难度。这种情况下，源极104可以延伸到缓冲层109中。
在步骤808，形成位于第一层间电介质层103远离有源层102的一侧、且覆盖源极104的第二层间电介质层105，如图9E所示。
在步骤810，形成漏极106，从而形成薄膜晶体管。这里，漏极106至少包括第一部分116。第一部分116贯穿第二层间电介质层105和第一层间电介质层103、且连接到有源层102。在某些实施例中，漏极106还包括与第一部分116连接的第二部分126。第二部分126位于第二层间电介质层105远离第一层间电介质层103的一侧。在一些实施例中，第二部分126在衬底101上的正投影与源极104在衬底101上的正投影部分重叠。
例如，可以先形成贯穿第二层间电介质层105和第一层间电介质层103的第二开口20，第二开口20使得有源层102的部分露出，如图9F所示。在一些实现方式中，第二开口20使得有源层102的上表面露出。在另一些实现方式中，第二开口20可以延伸到有源层102的上表面以下。然后，形成源极106，如图9G所示。这里，源极106的第一部分116位于第二开口20中、且与有源层102接触。
在某些实施例中，在形成缓冲层109的情况下，所形成的第二开口20可以延伸到缓冲层109中，即，可以对有源层102进行过刻蚀，以减小工艺难度。这种情况下，第一部分116可以延伸到缓冲层109中。
至此，已经详细描述了本公开的各实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。

Claims (17)

1.一种薄膜晶体管，包括：
位于衬底一侧的有源层、遮光层和栅极，所述遮光层位于所述衬底与所述有源层之间，所述有源层在所述衬底上的正投影与所述遮光层在所述衬底上的正投影重叠；
第一层间电介质层，位于所述有源层远离所述衬底的一侧；
源极，贯穿所述第一层间电介质层、且连接到所述有源层，所述源极在所述衬底上的正投影与所述遮光层在所述衬底上的正投影至少部分不重叠；
第二层间电介质层，位于所述第一层间电介质层远离所述有源层的一侧、且覆盖所述源极；和
漏极，包括第一部分和与所述第一部分连接且被配置为与第一电极连接的第二部分，所述第一部分贯穿所述第二层间电介质层和所述第一层间电介质层、且连接到所述有源层，所述第二部分位于所述第二层间电介质层远离所述第一层间电介质层的一侧，其中：
所述第二部分被配置为与所述第一电极连接的区域在所述衬底上的正投影与所述栅极在所述衬底上的正投影至少部分重叠。
2.根据权利要求1所述的薄膜晶体管，其中，所述漏极的第二部分在所述衬底上的正投影与所述源极在所述衬底上的正投影至少部分不重叠。
3.根据权利要求2所述的薄膜晶体管，其中，所述漏极的第二部分在所述衬底上的正投影位于所述源极在所述衬底上的正投影与所述第一部分在所述衬底上的正投影之间。
4.根据权利要求1-3任意一项所述的薄膜晶体管，其中，所述漏极在衬底上的投影为第一投影，所述栅极在衬底上的投影为第二投影，所述第一投影在参考方向上的长度大于所述第二投影在所述参考方向上的长度。
5.根据权利要求3所述的薄膜晶体管，其中，所述有源层包括与所述源极直接接触的第一接触部分、以及与所述漏极直接接触的第二接触部分，所述第二部分被配置为与所述第一电极连接的区域在所述衬底上的正投影位于所述第一接触部分在所述衬底上的正投影与所述第二接触部分在所述衬底上的正投影之间。
6.根据权利要求1所述的薄膜晶体管，还包括：位于所述衬底与所述有源层之间的缓冲层，所述遮光层位于所述衬底与所述缓冲层之间。
7.根据权利要求6所述的薄膜晶体管，其中，所述薄膜晶体管包括栅极电介质层，其中：
所述栅极电介质层位于所述有源层远离所述衬底的一侧；
所述栅极位于所述栅极电介质层远离所述有源层的一侧；
所述第一层间电介质层位于所述栅极电介质层远离所述衬底的一侧、且覆盖所述栅极。
8.根据权利要求1所述的薄膜晶体管，其中，所述有源层的材料包括氧化物半导体。
9.根据权利要求1所述的薄膜晶体管，其中，所述有源层在所述衬底上的正投影沿参考方向的长度大于所述遮光层在所述衬底上的正投影沿所述参考方向的长度。
10.根据权利要求1所述的薄膜晶体管，其中，所述有源层在所述衬底上的正投影沿参考方向的长度大于所述漏极在所述衬底上的正投影沿所述参考方向的长度。
11.根据权利要求1所述的薄膜晶体管，其中，所述第二部分被配置为与所述第一电极连接的区域在所述衬底上的正投影与所述遮光层在所述衬底上的正投影至少部分重叠。
12.根据权利要求5所述的薄膜晶体管，其中，沿所述参考方向上，所述第一接触部分在所述衬底上的正投影与所述栅极在所述衬底上的正投影之间的距离大于所述第二接触部分在所述衬底上的正投影与所述栅极在所述衬底上的正投影之间的距离。
13.一种阵列基板，包括：
如权利要求1-12任意一项所述的薄膜晶体管。
14.根据权利要求13所述的阵列基板，还包括：
平坦化层，位于所述薄膜晶体管的第二层间电介质层远离第一层间电介质层的一侧，所述平坦化层具有与所述薄膜晶体管的漏极的第二部分对应的开口；和
第一电极，至少部分位于所述开口中、且与所述漏极的第二部分接触。
15.根据权利要求14所述的阵列基板，所述第一电极为像素电极；
所述阵列基板还包括：绝缘层，位于所述第一电极远离所述漏极的第二部分的一侧；
公共电极，位于所述绝缘层远离所述第一电极的一侧。
16.一种显示装置，包括：如权利要求13-15任意一项所述的阵列基板。
17.一种薄膜晶体管的制造方法，包括：
形成位于衬底一侧的有源层、遮光层和栅极，所述遮光层位于所述衬底与所述有源层之间，所述有源层在所述衬底上的正投影与所述遮光层在所述衬底上的正投影重叠；
形成位于所述有源层远离所述衬底的一侧的第一层间电介质层；
形成贯穿所述第一层间电介质层、且连接到所述有源层的源极，所述源极在所述衬底上的正投影与所述遮光层在所述衬底上的正投影不重叠；
形成位于所述第一层间电介质层远离所述有源层的一侧、且覆盖所述源极的第二层间电介质层；和
形成漏极，所述漏极包括第一部分和与所述第一部分连接且被配置为与第一电极连接的第二部分，所述第一部分贯穿所述第二层间电介质层和所述第一层间电介质层、且连接到所述有源层，所述第二部分位于所述第二层间电介质层远离所述第一层间电介质层的一侧，其中：
所述第二部分被配置为与所述第一电极连接的区域在所述衬底上的正投影与所述栅极在所述衬底上的正投影至少部分重叠。
CN202210467348.6A 2019-01-29 2019-01-29 薄膜晶体管及其制造方法、阵列基板和显示装置 Pending CN114784115A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210467348.6A CN114784115A (zh) 2019-01-29 2019-01-29 薄膜晶体管及其制造方法、阵列基板和显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201980000094.3A CN111837240B (zh) 2019-01-29 2019-01-29 薄膜晶体管及其制造方法、阵列基板和显示装置
PCT/CN2019/073580 WO2020154876A1 (zh) 2019-01-29 2019-01-29 薄膜晶体管及其制造方法、阵列基板和显示装置
CN202210467348.6A CN114784115A (zh) 2019-01-29 2019-01-29 薄膜晶体管及其制造方法、阵列基板和显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201980000094.3A Division CN111837240B (zh) 2019-01-29 2019-01-29 薄膜晶体管及其制造方法、阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN114784115A true CN114784115A (zh) 2022-07-22

Family

ID=71841732

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980000094.3A Active CN111837240B (zh) 2019-01-29 2019-01-29 薄膜晶体管及其制造方法、阵列基板和显示装置
CN202210467348.6A Pending CN114784115A (zh) 2019-01-29 2019-01-29 薄膜晶体管及其制造方法、阵列基板和显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201980000094.3A Active CN111837240B (zh) 2019-01-29 2019-01-29 薄膜晶体管及其制造方法、阵列基板和显示装置

Country Status (3)

Country Link
US (1) US11121226B2 (zh)
CN (2) CN111837240B (zh)
WO (1) WO2020154876A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349974A (zh) * 2019-06-25 2019-10-18 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置
US11889721B2 (en) * 2019-07-16 2024-01-30 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate, manufacturing method thereof and display device
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device
CN112259562A (zh) * 2020-10-28 2021-01-22 武汉华星光电技术有限公司 阵列基板、其制作方法及显示面板
EP4307040A1 (en) * 2021-08-27 2024-01-17 BOE Technology Group Co., Ltd. Display panel and display device
CN115440789B (zh) * 2022-11-09 2023-04-28 北京京东方技术开发有限公司 显示面板和显示装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5394655B2 (ja) * 2008-04-28 2014-01-22 株式会社ジャパンディスプレイ 液晶表示装置
CN102782858B (zh) * 2009-12-25 2015-10-07 株式会社理光 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统
CN103472646B (zh) * 2013-08-30 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
KR20150055919A (ko) * 2013-11-14 2015-05-22 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
KR102349595B1 (ko) * 2014-02-24 2022-01-12 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN104037090B (zh) * 2014-06-19 2016-10-19 深圳市华星光电技术有限公司 氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构
CN104538399B (zh) * 2014-10-31 2017-10-03 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN104779171A (zh) * 2015-05-05 2015-07-15 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
CN105094956B (zh) 2015-06-02 2018-08-14 北京京东尚科信息技术有限公司 一种基于通道隔离的业务分配方法和装置
US20190081077A1 (en) * 2016-03-15 2019-03-14 Sharp Kabushiki Kaisha Active matrix substrate
CN105785676B (zh) * 2016-04-29 2018-12-11 武汉华星光电技术有限公司 阵列基板及液晶显示装置
CN106020544B (zh) * 2016-05-19 2019-01-22 京东方科技集团股份有限公司 一种触控显示面板及其制作方法、触控显示装置
CN105911787B (zh) * 2016-07-05 2019-06-04 厦门天马微电子有限公司 一种阵列基板以及显示面板
US10762564B2 (en) 2016-11-10 2020-09-01 International Business Machines Corporation Autonomous peer-to-peer energy networks operating on a blockchain
KR20180061723A (ko) 2016-11-30 2018-06-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치
CN107134474B (zh) * 2017-06-12 2020-07-24 武汉华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法、有机电致发光显示器
JP2019050323A (ja) * 2017-09-12 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
CN107909358B (zh) 2017-11-01 2021-08-17 北京融链科技有限公司 能源的结算方法、装置和系统
CN107948300A (zh) 2017-12-05 2018-04-20 清华大学 一种能源区块链系统及其数据处理方法
CN108011370A (zh) 2017-12-27 2018-05-08 华北电力大学（保定） 一种基于全球能源区块链的分布式能源调度交易方法
CN108171430B (zh) 2017-12-29 2021-12-07 深圳市轱辘车联数据技术有限公司 数据处理方法、车载设备以及ubi分析中心服务器
CN108092412A (zh) 2018-02-02 2018-05-29 珠海格力电器股份有限公司 能源信息处理方法及其设备、能源互联网系统
CN108400590A (zh) 2018-03-07 2018-08-14 四川省华森新科信息有限公司 一种基于区块链和云电源的微能网生态系统
CN108492105A (zh) 2018-03-07 2018-09-04 物数（上海）信息科技有限公司 基于区块链的资产交易监管方法、系统、设备及存储介质
CN108400589B (zh) 2018-03-07 2020-02-14 成都市烯霸新能源有限公司 一种基于石墨烯的云电源天然气生态系统
CN108306292A (zh) 2018-04-15 2018-07-20 珠海市华清创新科技有限公司 一种包括利用端索引区块链的分布式能源系统
JP2020027133A (ja) * 2018-08-09 2020-02-20 株式会社ジャパンディスプレイ 表示装置
CN108830110B (zh) 2018-09-10 2020-12-04 珠海格力电器股份有限公司 基于区块链的能源交互装置、能源互联网系统和交互方法

Also Published As

Publication number Publication date
WO2020154876A1 (zh) 2020-08-06
US20210020755A1 (en) 2021-01-21
US11121226B2 (en) 2021-09-14
CN111837240A (zh) 2020-10-27
CN111837240B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
CN111837240B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
US11322564B2 (en) Display device
US9640559B2 (en) Low temperature poly-silicon array substrate and forming method thereof
CN110729313B (zh) 显示面板、显示面板制备方法、显示装置
US7488982B2 (en) Thin film transistor and manufacturing method thereof, and active matrix display device and manufacturing method thereof
US11315977B2 (en) Photosensitive assembly and method for preparing the same, array substrate, and display device
US7649583B2 (en) Semiconductor structure and fabricating method thereof for liquid crystal display device
US8877534B2 (en) Display device and method for manufacturing the same
US8198149B2 (en) Method for fabricating active device array substrate
TWI606283B (zh) 顯示裝置
US20110134045A1 (en) Method of fabricating an organic electroluminescent device and system of displaying images
US9412761B2 (en) Array substrate, method for manufacturing the same and display apparatus
CN109801953B (zh) 有机发光二极管显示基板、其制备方法及装置
CN103021820A (zh) 制造薄膜晶体管的方法和制造有机发光显示设备的方法
KR20170026219A (ko) 디스플레이 디바이스
CN112420739A (zh) 一种显示面板及其制备方法
CN109309122A (zh) 阵列基板及其制造方法、显示装置
CN210723028U (zh) 显示面板、显示装置
JP2005107492A (ja) エレクトロルミネセンスディスプレイ装置
US6646308B2 (en) Flat panel display device
US9923039B2 (en) Display panels, methods of manufacturing the same and organic light emitting display devices having the same
JP2008177457A (ja) 半導体装置の製造方法、電気光学装置の製造方法、およびハーフトーンマスク
JP2005285395A (ja) 配線構造並びにそれを備えた表示装置用基板及び表示装置
WO2021097995A1 (zh) 一种阵列基板及其制备方法
CN111244116B (zh) 半过孔结构及其制造方法、阵列基板、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination