CN115440789B - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN115440789B
CN115440789B CN202211394700.4A CN202211394700A CN115440789B CN 115440789 B CN115440789 B CN 115440789B CN 202211394700 A CN202211394700 A CN 202211394700A CN 115440789 B CN115440789 B CN 115440789B
Authority
CN
China
Prior art keywords
sub
pixel
layer
line
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211394700.4A
Other languages
English (en)
Other versions
CN115440789A (zh
Inventor
龙春平
代青
李盼
吴桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202310140504.2A priority Critical patent/CN118019392A/zh
Priority to CN202211394700.4A priority patent/CN115440789B/zh
Publication of CN115440789A publication Critical patent/CN115440789A/zh
Application granted granted Critical
Publication of CN115440789B publication Critical patent/CN115440789B/zh
Priority to PCT/CN2023/101010 priority patent/WO2024098758A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本公开至少一实施例提供一种显示面板和显示装置，该显示面板包括：衬底基板；依次层叠设置在所述衬底基板上的有源层、栅极和源漏电极层；以及设置在所述源漏电极层的远离所述衬底基板的一侧的平坦化层；其中，所述栅极在所述衬底基板上的正投影位于所述源漏电极层和所述有源层在所述衬底基板上的正投影之内，且在垂直于所述衬底基板的主表面的方向上，所述源漏电极层的厚度大于所述栅极的厚度，通过将栅极、源漏电极层和有源层设计成具有上述结构关系可以减小位于源漏电极层之上的平坦化层的平坦度，即可以使得平坦化层的表面更加平坦，从而可以改善显示面板的显示效果。

Description

显示面板和显示装置
技术领域
本公开的实施例涉及一种显示面板和显示装置。
背景技术
目前广泛使用的显示器件包括薄膜晶体管液晶显示器件（TFT-LCD）、有源矩阵有机发光二极管（AMOLED）显示器件等。有源矩阵有机发光二极管（AMOLED）显示器件具有寿命长、显示亮度高、对比度大和色域广的优点。
以有源矩阵有机发光二极管作为发光元件的有机发光二极管显示器件，比常规的液晶显示器件的厚度薄，且重量比常规的液晶显示器件的重量轻，有机发光二极管显示器件还具有响应速度快、视角宽和低电压驱动的特性，因此，有机发光二极管显示器件可以广泛地应用于蜂窝电话、便携信息终端、电视和监视器中。有机发光二极管显示器件主要包括阴极、发光层和阳极，在有源矩阵有机发光二极管显示器件中，每个子像素中都具有开关晶体管和驱动晶体管，通过调整开关晶体管和驱动晶体管可以使得有机发光二极管显示器件中的发光层发光。
发明内容
本公开至少一实施例提供一种显示面板和显示装置，在该显示面板中，栅极在衬底基板上的正投影位于源漏电极层和有源层在衬底基板上的正投影之内，且在垂直于衬底基板的主表面的方向上，源漏电极层的厚度大于栅极的厚度，通过将栅极、源漏电极层和有源层设计成具有上述结构关系可以减小位于源漏电极层之上的平坦化层的平坦度，即可以使得平坦化层的表面更加平坦，从而可以改善显示面板的显示效果。
本公开至少一实施例提供一种显示面板，该显示面板包括：衬底基板；依次层叠设置在所述衬底基板上的有源层、栅极和源漏电极层；以及设置在所述源漏电极层的远离所述衬底基板的一侧的平坦化层；其中，所述栅极在所述衬底基板上的正投影位于所述源漏电极层和所述有源层在所述衬底基板上的正投影之内，且在垂直于所述衬底基板的主表面的方向上，所述源漏电极层的厚度大于所述栅极的厚度。
例如，在本公开至少一实施例提供的显示面板中，在所述有源层和所述栅极之间设置有栅绝缘层，在所述栅极和所述源漏电极层之间设置有层间绝缘层；所述源漏电极层包括相对设置的第一源漏电极和第二源漏电极；所述第一源漏电极通过依次贯穿所述层间绝缘层和所述栅绝缘层的第一过孔结构和所述有源层电连接，且所述栅极在所述衬底基板上的正投影位于所述第一源漏电极在所述衬底基板上的正投影之内；所述第二源漏电极通过依次贯穿所述层间绝缘层和所述栅绝缘层的第二过孔结构和所述有源层电连接。
例如，在本公开至少一实施例提供的显示面板中，所述第一源漏电极的远离所述第二源漏电极的端部通过所述第一过孔结构和所述有源层电连接。
例如，本公开至少一实施例提供的显示面板还包括多条数据线，其中，所述多条数据线和所述源漏电极层同层设置，且所述多条数据线分别和对应的所述第二源漏电极电连接。
例如，本公开至少一实施例提供的显示面板还包括设置在所述平坦化层的远离所述衬底基板的一侧的像素界定层，其中，所述像素界定层包括主体部和在相邻的所述主体部之间的开口区域。
例如，本公开至少一实施例提供的显示面板还包括设置在所述平坦化层的远离所述衬底基板的一侧的第一电极，其中，所述第一电极设置在所述开口区域，且所述第一电极通过贯穿所述平坦化层的第三过孔结构和所述第一源漏电极电连接。
例如，本公开至少一实施例提供的显示面板包括多个子像素，其中，所述多个子像素包括依次相邻设置的第一颜色子像素、第二颜色子像素和第三颜色子像素，其中，所述第一颜色子像素对应的所述第一源漏电极在所述衬底基板上的正投影具有第一金属面积SM1，所述第二颜色子像素对应的所述第一源漏电极在所述衬底基板上的正投影具有第二金属面积SM2，所述第三颜色子像素对应的所述第一源漏电极在所述衬底基板上的正投影具有第三金属面积SM3，所述第一金属面积SM1小于或者等于所述第二金属面积SM2，所述第二金属面积SM2小于所述第三金属面积SM3。
例如，在本公开至少一实施例提供的显示面板中，所述第一颜色子像素、所述第二颜色子像素和所述第三颜色子像素分别为红色子像素、绿色子像素和蓝色子像素，所述第一颜色子像素具有第一子像素面积SP1，所述第二颜色子像素具有第二子像素面积SP2，所述第三颜色子像素具有第三子像素面积SP3，F1= SM1/ SP1，F2= SM2/ SP2，F3= SM3/ SP3，F1、F2和F3分别为所述第一颜色子像素对应的所述第一源漏电极的面积占比、所述第二颜色子像素对应的所述第一源漏电极的面积占比以及所述第三颜色子像素对应的所述第一源漏电极的面积占比，且F1大于或者等于F2，F2大于F3。
例如，在本公开至少一实施例提供的显示面板中，所述第一颜色子像素对应的所述第一源漏电极的面积占比F1、所述第二颜色子像素对应的所述第一源漏电极的面积占比F2以及所述第三颜色子像素对应的所述第一源漏电极的面积占比F3的大小分别为55%、50%和30%。
例如，在本公开至少一实施例提供的显示面板中，所述多个子像素成阵列排布，在行方向上，所述第一颜色子像素对应的所述第一源漏电极的宽度小于或者等于相邻的所述第二颜色子像素对应的所述第一源漏电极的宽度，所述第二颜色子像素对应的所述第一源漏电极的宽度小于或者等于相邻的所述第三颜色子像素对应的所述第一源漏电极的宽度。
例如，在本公开至少一实施例提供的显示面板中，所述平坦化层对应的不同位置具有不同的平坦度，且所述平坦化层的平坦度随着各个所述子像素对应的所述第一源漏电极的面积占比的下降而增大。
例如，在本公开至少一实施例提供的显示面板中，所述第一颜色子像素对应的所述平坦化层的第一平坦度FP1小于或者等于所述第二颜色子像素对应的所述平坦化层的第二平坦度FP2，所述第二颜色子像素对应的所述平坦化层的所述第二平坦度FP2小于或者等于所述第三颜色子像素对应的所述平坦化层的第三平坦度FP3。
例如，在本公开至少一实施例提供的显示面板中，所述第一平坦度FP1=（H1-H1’）/T，所述第二平坦度FP2=（H2-H2’）/T，所述第三平坦度FP3=（H3-H3’）/T，H1和H1’分别为所述第一颜色子像素对应的所述平坦化层的最大厚度和最小厚度；H2和H2’分别为所述第二颜色子像素对应的所述平坦化层的最大厚度和最小厚度；H3和H3’分别为所述第三颜色子像素对应的所述平坦化层的最大厚度和最小厚度；T为所述平坦化层的平均厚度。
例如，在本公开至少一实施例提供的显示面板中，|(FP1-FP2)/(FP1+ FP2)|*100%≤10%，|(FP1-FP3)/(FP1+FP3)|*100%≤10%，且|(FP2-FP3)/(FP2+ FP3)|*100%≤10%。
例如，在本公开至少一实施例提供的显示面板中，所述平坦化层的平均平坦度x与各个所述子像素对应的所述第一源漏电极的面积占比y进行多项式拟合得到的公式为y=ax2+bx+c, 且a的范围为0~-30, b的范围为20~60, c的范围为0~40。
例如，在本公开至少一实施例提供的显示面板中，所述平坦化层的平均平坦度x与各个所述子像素对应的所述第一源漏电极的面积占比y进行多项式拟合得到的公式为：y =-10.541x2 + 37.449x + 7.7342，且决定系数R² = 1。
例如，在本公开至少一实施例提供的显示面板中，所述第一平坦度FP1、所述第二平坦度FP2和所述第三平坦度FP3的大小分别为1.5%、2%和2.5%。
例如，本公开至少一实施例提供的显示面板还包括电源电压信号线，其中，所述电源电压信号线设置在所述第三颜色子像素的远离所述第二颜色子像素的一侧。
例如，在本公开至少一实施例提供的显示面板中，所述电源电压信号线包括层叠设置的第一电源电压信号线和第二电源电压信号线，所述第一电源电压信号线和所述源漏电极层同层设置，所述第二电源电压信号线和所述栅极同层设置，且所述第一电源电压信号线为整体结构，所述第二电源电压信号线包括断口。
例如，在本公开至少一实施例提供的显示面板中，所述电源电压信号线和与所述第三颜色子像素连接的所述数据线分别设置在所述第三颜色子像素的两侧，且所述电源电压信号线和所述与所述第三颜色子像素连接的所述数据线相对设置，在从所述电源电压信号线到所述与所述第三颜色子像素连接的所述数据线的方向上，所述第一电源电压信号线的宽度大于所述第二电源电压信号线的宽度。
例如，在本公开至少一实施例提供的显示面板中，所述第二电源电压信号线的远离所述与所述第三颜色子像素连接的所述数据线的边缘与所述第一电源电压信号线的远离所述与所述第三颜色子像素连接的所述数据线的边缘对齐，且所述第二电源电压信号线的靠近所述与所述第三颜色子像素连接的所述数据线的边缘在所述第一电源电压信号线的靠近所述与所述第三颜色子像素连接的所述数据线的边缘的远离所述与所述第三颜色子像素连接的所述数据线的一侧。
例如，在本公开至少一实施例提供的显示面板中，所述第一电源电压信号线的宽度为所述第二电源电压信号线的宽度的2~4倍。
例如，在本公开至少一实施例提供的显示面板中，第一电源电压信号线的宽度为10微米~30微米，所述第二电源电压信号线的宽度为2微米~20微米。
例如，在本公开至少一实施例提供的显示面板中，所述像素界定层包括的所述主体部在所述衬底基板上的正投影、所述第一电源电压信号线在所述衬底基板上的正投影和所述第二电源电压信号线在所述衬底基板上的正投影至少部分交叠。
例如，在本公开至少一实施例提供的显示面板中，所述多条数据线的每个包括层叠设置的第一子数据线和第二子数据线，所述第一子数据线和所述源漏电极层同层设置，所述第二子数据线和所述栅极同层设置，所述第一子数据线为整体结构，所述第二子数据线包括断口，且所述数据线的每条通过所述第一子数据线和对应的所述子像素的所述第一源漏电极电连接。
例如，在本公开至少一实施例提供的显示面板中，在从所述电源电压信号线到所述与所述第三颜色子像素连接的所述数据线的方向上，所述第一子数据线的宽度大于所述第二子数据线的宽度。
例如，在本公开至少一实施例提供的显示面板中，在同一条所述数据线中，所述第二子数据线的远离与其所在数据线连接的所述子像素的边缘与对应的所述第一子数据线的远离与其电连接的所述子像素的边缘对齐，且所述第二子数据线的靠近与其所在数据线连接的所述子像素的边缘在对应的所述第一子数据线的靠近与其电连接的所述子像素的边缘的远离对应的所述子像素的一侧。
例如，在本公开至少一实施例提供的显示面板中，在同一条所述数据线中，所述第一子数据线的宽度为所述第二子数据线的宽度的2~4倍。
例如，在本公开至少一实施例提供的显示面板中，在同一条所述数据线中，所述第一子数据线的宽度为2微米~20微米，所述第二子数据线的宽度为2微米~10微米。
例如，在本公开至少一实施例提供的显示面板中，所述像素界定层包括的所述主体部在所述衬底基板上的正投影、同一条所述数据线包括的所述第一子数据线在所述衬底基板上的正投影和所述第二子数据线在所述衬底基板上的正投影至少部分交叠。
例如，在本公开至少一实施例提供的显示面板中，所述源漏电极层的厚度为所述栅极的厚度的3~7倍。
例如，本公开至少一实施例提供的显示面板还包括多条栅线，所述多条栅线和所述多条数据线交叉限定多个像素区，每个所述像素区对应一个所述子像素。
例如，在本公开至少一实施例提供的显示面板中，所述多条栅线和所述源漏电极层同层设置，且所述栅线和所述第二子数据线交叉，所述栅线与所述第一子数据线相互间隔。
例如，本公开至少一实施例提供的显示面板还包括第一初始信号线、第二初始信号线和电源电压连接线，其中，所述电源电压连接线配置为连接所述电源电压信号线，所述第一初始信号线、所述第二初始信号线和所述电源电压连接线均和所述源漏电极层同层设置，且和所述栅线平行设置。
例如，本公开至少一实施例提供的显示面板还包括初始信号线连接线，其中，所述初始信号线连接线设置在所述第二颜色子像素的靠近所述第三颜色子像素的一侧，所述初始信号线连接线和与所述第二颜色子像素连接的所述数据线相对地设置在所述第二颜色子像素的两侧，且所述初始信号线连接线和所述第一初始信号线、所述第二初始信号线均相交。
例如，在本公开至少一实施例提供的显示面板中，所述初始信号线连接线包括层叠设置的第一子初始信号线连接线和第二子初始信号线连接线，所述第一子初始信号线连接线和所述源漏电极层同层设置，所述第二子初始信号线连接线和所述栅极同层设置，且所述第一子初始信号线连接线为整体结构，所述第二子初始信号线连接线包括断口。
例如，在本公开至少一实施例提供的显示面板中，在从所述初始信号线连接线到与所述第二颜色子像素连接的所述数据线的方向上，所述第一子初始信号线连接线的宽度大于所述第二子初始信号线连接线的宽度。
例如，在本公开至少一实施例提供的显示面板中，所述第二子初始信号线连接线的远离所述第二颜色子像素的边缘与所述第一子初始信号线连接线的远离所述第二颜色子像素的边缘对齐，且所述第二子初始信号线连接线的靠近所述第二颜色子像素的边缘在所述第一子初始信号线连接线的靠近所述第二颜色子像素的边缘的远离所述第二颜色子像素的一侧。
例如，在本公开至少一实施例提供的显示面板中，所述第一子初始信号线连接线的宽度为所述第二子初始信号线连接线的宽度的2~3倍。
例如，在本公开至少一实施例提供的显示面板中，所述第一子初始信号线连接线的宽度在2微米到20微米之间，所述第二子初始信号线连接线的宽度在2微米到10微米之间。
例如，本公开至少一实施例提供的显示面板还包括电源电压信号传输线，其中，所述电源电压信号传输线设置在所述第一颜色子像素的靠近所述第二颜色子像素的一侧；所述电源电压信号传输线和与所述第一颜色子像素连接的所述数据线彼此相对地设置在所述第一颜色子像素的两侧。
例如，在本公开至少一实施例提供的显示面板中，所述电源电压信号传输线包括层叠设置的第一电源电压信号传输线和第二电源电压信号传输线，所述第一电源电压信号传输线和所述源漏电极层同层设置，所述第二电源电压信号传输线和所述栅极同层设置，且所述第一电源电压信号传输线为整体结构，所述第二电源电压信号传输线包括断口。
例如，在本公开至少一实施例提供的显示面板中，在从所述电源电压信号传输线到与所述第一颜色子像素连接的所述数据线的方向上，所述第一电源电压信号传输线的宽度大于所述第二电源电压信号传输线的宽度。
例如，在本公开至少一实施例提供的显示面板中，所述第二电源电压信号传输线的远离与所述第一颜色子像素连接的所述数据线的边缘，和所述第一电源电压信号传输线的远离与所述第一颜色子像素连接的所述数据线的边缘对齐，且所述第二电源电压信号传输线的靠近与所述第一颜色子像素连接的所述数据线的边缘在所述第一电源电压信号传输线的靠近与所述第一颜色子像素连接的所述数据线的边缘的远离与所述第一颜色子像素连接的所述数据线的一侧。
例如，在本公开至少一实施例提供的显示面板中，所述第一电源电压信号传输线的宽度为所述第二电源电压信号传输线的宽度的2~3倍。
例如，在本公开至少一实施例提供的显示面板中，所述第一电源电压信号传输线的宽度在2微米到30微米之间，所述第二电源电压信号传输线的宽度在2微米到10微米之间。
例如，在本公开至少一实施例提供的显示面板中，所述数据线在第一方向上延伸，所述栅线在第二方向上延伸，所述第一方向和所述第二方向垂直。
例如，在本公开至少一实施例提供的显示面板中，在所述第一方向上，所述第一电源电压信号线的宽度为W1，所述第一子数据线的宽度为W2，所述第一子初始信号线连接线的宽度为W3，所述第三颜色子像素对应的所述源漏电极层的宽度为W4，所述第二颜色子像素对应的所述源漏电极层的宽度为W5，所述第一颜色子像素对应的所述源漏电极层的宽度为W6，所述第一子初始信号线连接线与所述第二颜色子像素的第一间隙的宽度为W7，所述第二颜色子像素和所述第一电源电压信号传输线之间的间距为W8，所述第一电源电压信号传输线的宽度为W9，且W1等于或者大致等于W4，|W1-W4|/|W1+W4|≤0.05，(W2+W3)/min(W4,W5, W6)≤0.05，(W2+ W3)/min(W4, W5, W6)≤0.5，(W2+W9)/min(W4, W5, W6)≤0.5，W7/min(W4, W5, W6)≤0.5，W8/min(W4, W5, W6)≤0.05，|W8-W7|/min(W4, W5, W6) ≤0.25，|W8-W7|/|W8+W7|≤0.4。
例如，在本公开至少一实施例提供的显示面板中，每条所述栅线的线宽间距比Kws=Wm/Sm，Wm为所述栅线的线宽，Sm为相邻的所述栅线之间的间距，且Kws的取值范围为0~1；每条所述栅线对应的所述平坦化层的凸起部分的起伏度斜率Kem=Hem/Lem, Hem为所述凸起部分的凸起高度，Lem为所述凸起部分的凸起宽度，且Kem的取值范围为1~2；所述平坦化层的起伏度斜率Kem和所述栅线的线宽间距比Kws满足Kem= aKws 3 +bKws 2+ cKws +d，其中，a的范围在-20到0之间, b的范围在0到20之间, c的范围在-10到10之间，d的范围在-10到10之间。
例如，在本公开至少一实施例提供的显示面板中，所述平坦化层的起伏度斜率Kem和所述栅线的线宽间距比Kws进行多项式拟合得到的公式为Kem= -5.5036Kws3 +4.8397Kws2+ 0.7095Kws +0.8259，且决定系数R² = 0.9699。
例如，本公开至少一实施例提供的显示面板还包括设置在所述第一电极的远离所述衬底基板的一侧的发光元件，其中，所述发光元件包括发光层和与所述发光层层叠设置的有机功能层，所述发光层采用打印的工艺形成，所述有机功能层采用蒸镀的工艺形成。
例如，在本公开至少一实施例提供的显示面板中，所述发光元件包括红色发光元件、绿色发光元件和蓝色发光元件；所述红色发光元件包括的红色发光层的厚度和红光的峰值波长的比值范围在0.15到0.4之间；所述绿色发光元件包括的绿色发光层的厚度和绿光的峰值波长的比值范围在0.15到0.3之间；所述蓝色发光元件包括的蓝色发光层的厚度和蓝光的峰值波长的比值范围在0.1到0.2之间。
例如，在本公开至少一实施例提供的显示面板中，多个所述红色发光层和对应的所述有机功能层的厚度之和与红光的峰值波长的比值范围在0.2到0.4之间；多个所述绿色发光层和对应的所述有机功能层的厚度之和与绿光的峰值波长的比值范围在0.2到0.3之间；多个所述蓝色发光层和对应的所述有机功能层的厚度之和与蓝光的峰值波长的比值范围在0.15到0.25之间。
本公开至少一实施例还提供一种显示装置，该显示装置包括上述任一项中的显示面板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为本公开至少一实施例提供的一种显示面板的截面结构示意图；
图1B为本公开至少一实施例提供的再一种显示面板的截面结构示意图;
图2A为本公开至少一实施例提供的一种显示面板的平面结构示意图；
图2B为图2A中有源层单层的平面结构示意图；
图2C为图2A中有源层和栅极叠加平面结构示意图；
图3为本公开至少一实施例提供的一种子像素和对应的源漏电极层的平面结构示意图；
图4为本公开至少一实施例提供的一种子像素和对应的源漏电极层的截面结构示意图；
图5为本公开至少一实施例提供的再一种子像素和对应的源漏电极层的平面结构示意图；
图6为本公开至少一实施例提供的再一种子像素和对应的源漏电极层的截面结构示意图；
图7为本公开至少一实施例提供的又一种显示面板的平面结构示意图；
图8A为本公开至少一实施例提供的电源电压信号线的平面结构示意图；
图8B为图8A中有源层单层的平面结构示意图；
图8C为图8A中有源层和栅极、数据线的一部分叠加的平面结构示意图；
图9为本公开至少一实施例提供的又一种显示面板的截面结构示意图；
图10为本公开至少一实施例提供的又一种显示面板的平面结构示意图；
图11为本公开至少一实施例提供的显示面板的截面结构示意图；
图12为本公开至少一实施例提供的又一种显示面板的平面结构示意图；
图13为本公开至少一实施例提供的一种显示面板的电路结构示意图；
图14为本公开至少一实施例提供的再一种显示面板的电路结构示意图；
图15为本公开至少一实施例提供的又一种显示面板的截面结构示意图；以及
图16为本公开至少一实施例提供的显示装置的框图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
目前，广泛使用的显示器件包括薄膜晶体管液晶显示器（TFT-LCD），有源矩阵有机发光二极管显示器件（AMOLED）等，AMOLED显示器件具有寿命长、显示亮度高、对比度大和色域广等优点。通常AMOLED显示器件包括设置在像素驱动电路之上的平坦化层薄膜，平坦化薄膜的平坦度对AMOLED显示器件的性能具有较大影响，通过调整各个子像素的电容面积和像素面积的比值，将各个子像素的电容面积和像素面积的比值的数值大小和对应的大小关系进行设定，可以改善像素驱动电路之上的平坦化薄膜的平坦度，而且还可以通过调整各个信号线的线宽和相邻的信号线之间的间距，改善平坦化薄膜的平坦度。
本公开至少一实施例提供一种显示面板，该显示面板包括：衬底基板，
依次层叠设置在衬底基板上的有源层、栅极和源漏电极层，以及设置在源漏电极层的远离衬底基板的一侧的平坦化层，该栅极在衬底基板上的正投影位于源漏电极层和有源层在衬底基板上的正投影之内，且在垂直于衬底基板的主表面的方向上，源漏电极层的厚度大于栅极的厚度，通过将栅极、源漏电极层和有源层设计成具有上述结构关系可以减小位于源漏电极层之上的平坦化层的平坦度，即可以使得平坦化层的表面更加平坦，从而可以改善显示面板的显示效果。
例如，图1A为本公开至少一实施例提供的一种显示面板的截面结构示意图，如图1A所示，该显示面板100包括：衬底基板101，依次层叠设置在衬底基板101上的有源层102、栅极103和源漏电极层104，以及设置在源漏电极层104的远离衬底基板101的一侧的平坦化层105，该栅极103在衬底基板101上的正投影位于源漏电极层104和有源层102在衬底基板101上的正投影之内，即源漏电极层104在衬底基板101上的正投影覆盖栅极103在衬底基板101上的正投影，有源层102在衬底基板101上的正投影也覆盖栅极103在衬底基板101上的正投影，且在垂直于衬底基板101的主表面的方向上，源漏电极层104的厚度大于栅极103的厚度，将源漏电极层104设置成覆盖栅极103可以减小不同的金属层由于厚度的差异带来的段差的问题，使得平坦化层至少在对应于像素开口区域的位置处大部分是保持平坦状态的，且将源漏电极层104的厚度设置成大于栅极103的厚度，可以进一步减少具有一定的厚度的栅极103带来的段差对平坦化层105的平坦度的影响。
例如，通过图1A中的设计可以减小位于源漏电极层104之上的平坦化层105的平坦度，即该正投影面积最小的栅极103在衬底基板101上的正投影位于源漏电极层104在衬底基板101上的正投影之内，该源漏电极层104在栅极103的正上方且覆盖整个栅极103，这样可以使得在像素区对应的平坦化层105的平坦度更小。
例如，图2A为本公开至少一实施例提供的一种显示面板的平面结构示意图，结合图1A和图2A，该源漏电极层104的面积大于栅极103的面积，且该源漏电极层104的边缘超出栅极103的边缘，即该源漏电极层104对栅极103进行全面的覆盖，以最大限度地减小由于栅极103的存在导致的平坦化层105的平坦度较大的问题。
例如，图2B为图2A中有源层单层的平面结构示意图，图2C为图2A中有源层和栅极叠加平面结构示意图。如图2B所示，该有源层102为整层结构，其包括左侧的长方形和右侧的长条形，该左侧的长方形和右侧的长条形连接成一体结构。如图2C所示，在有源层102和栅极103叠加的平面结构中，该栅极103的两个分支均与有源层102的长条形具有交叠部分，该栅极103的与两个分支平行的部分也与有源层102的长条形具有交叠部分。
例如，如图1A所示，在有源层102和栅极103之间设置有栅绝缘层106，在栅极103和源漏电极层104之间设置有层间绝缘层107；源漏电极层104包括相对设置的第一源漏电极1041和第二源漏电极1042；第一源漏电极1041通过依次贯穿层间绝缘层107和栅绝缘层106的第一过孔结构1081和有源层102电连接，且栅极103在衬底基板101上的正投影位于第一源漏电极1041在衬底基板101上的正投影之内；第二源漏电极1042通过依次贯穿层间绝缘层107和栅绝缘层106的第二过孔结构1082和有源层102电连接。
例如，正投影面积最小的栅极在衬底基板上的正投影位于源漏电极层在衬底基板上的正投影之内，即源漏电极层在栅极的正上方且覆盖整个栅极，这样可以使得在像素区对应的平坦化层的平坦度更小。
例如，如图1A所示，第一源漏电极1041的远离第二源漏电极1042的端部通过第一过孔结构1081和有源层102电连接。这样可以使得第一源漏电极1041可以将栅极103进行完全覆盖，从而最大程度的减小由于栅极103的存在带来的平坦化层105的平坦性差的问题。此外，还可以增加存储电容包括的源漏电极层的面积，以提高驱动晶体管的电压保持能力。
需要说明的是，在图1A中，第二过孔结构1082设置在第二源漏电极1042的边缘对应的位置处，第一过孔结构1081也设置在第一源漏电极1041的边缘对应的位置处，且都是设置在右侧边缘处，但本公开的实施例不限于此，还可以是第一过孔结构1081设置在第一源漏电极1041的中间部分对应的位置处，第二过孔结构1082设置在第二源漏电极1042的中间部分对应的位置处；还可以是第一过孔结构1081设置在第一源漏电极1041的左侧边缘，第二过孔结构1082设置在第二源漏电极1042的中间部分对应的位置处；还可以是第一过孔结构1081设置在第一源漏电极1041的左侧边缘，第二过孔结构1082设置在第二源漏电极1042的右侧边缘的位置处，本公开的实施例对此不作限定。
例如，如图1A所示，在有源层102的靠近衬底基板101的一侧，在衬底基板101上还设置有遮光层109，在遮光层109上设置有第一绝缘层110，且在平坦化层105的远离所述衬底基板101的一侧设置有像素界定层111，该像素界定层111包括主体部111a和在相邻的主体部111a之间的开口区域111b，在该开口区域111b中分别形成一种颜色的子像素，即该主体部111a将相邻的子像素间隔开。
例如，如图1A所示，为了进一步提高平坦化层的平坦性，对第一源漏电极1041与有源层102接触的位置进行了调整，即优化了第一过孔结构1081的位置。对第一电极112与第一源漏电极1041电连接的位置进行了调整，即优化了第三过孔结构113的位置。从而增大了存储电容的面积，进而提高了对应的驱动晶体管的电压保持能力。此外，根据图1A中的设计还可以增大存储电容包括的第一源漏电极层的电极面积，从而可以提高位于源漏电极层之上的平坦化层的平坦性。图1A所示显示面板包括的像素电路结构是可以进行内部补偿的4T1C的结构，驱动晶体管可以由两个薄膜晶体管串联组成。
例如，在本公开的至少一个实施例中，该显示面板100还包括多条数据线114，该多条数据线114和源漏电极层104同层设置，且多条数据线114分别和对应的第二源漏电极1042电连接。例如，如图2A所示，仅示出了一条数据线114，该数据线114通过第二过孔结构1082和第二源漏电极1042电连接，其他的数据线和对应的第二源漏电极1042具有相同的连接关系，在此不再赘述。
例如，如图1A所示，该显示面板100还包括设置在平坦化层105的远离衬底基板101的一侧的第一电极112，该第一电极112设置在开口区域111b中，第一电极112通过设置在平坦化层105中的第三过孔结构113与第一源漏电极1041电连接，从而实现驱动晶体管对子像素的驱动作用，且该第一电极112的远离第二源漏电极1042的边缘的部分与第一源漏电极1041电连接。
例如，设置具有上述结构的第一源漏电极1041有利于提高平坦化层105的平坦度，即降低平坦化层105的粗糙度，从而可以提高第一电极112以及发光元件包括的设置在第一电极112上的发光层、有机功能层等的平坦性，从而可以提高发光元件发出的光线的均匀性。
需要说明的是，第一源漏电极作为存储电容的一个电极，第一源漏电极为一个整体结构，且面积较大，因此，可以大片覆盖像素区，且第一源漏电极的厚度超过500 nm，从而可以增强平坦化层的平坦性。而且，第一源漏电极的金属面积越大，其对于平坦化层的平坦性的改善越好。该第一源漏电极的平面形状可以是长方形、正方形或者不规则形状，只要满足该第一源漏电极的平面形状能够与像素区的平面形状匹配即可，本公开的实施例对此不作限定。例如，在一个示例中，该第一源漏电极的平面面积大于栅极的平面面积，且该栅极在衬底基板上的正投影位于该第一源漏电极层在衬底基板上的正投影之内，且该第一源漏电极层的边缘超出栅极的边缘。
还需要说明的是，图1A中仅示出了显示面板的部分层结构，并未示出显示面板全部的层结构，未示出的结构可以参见常规的结构，本公开的实施例对此不作限定。
例如，形成图1A中的显示面板100，包括如下工艺步骤：提供衬底基板101，在衬底基板101上依次沉积第一缓冲层薄膜和第二缓冲层薄膜，并对其进行构图工艺以形成缓冲层；在缓冲层上沉积单晶硅薄膜，并对其进行脱氢、氟化氢清洗和准分子激光退火工艺以形成多晶硅层，然后采用掩膜板遮挡进行刻蚀工艺以完成第一次掩膜工艺；对多晶硅层进行氟化硼掺杂，然后采用氟化氢进行清洗，再采用掩膜板对多晶硅层进行第二次掩膜工艺，然后采用六氟化硫进行掺杂处理；再对多晶硅层进行第三次掩膜工艺，然后进行氮掺杂，再沉积栅绝缘层薄膜；在栅绝缘层薄膜上沉积栅极材料，然后对栅极材料进行第四次掩膜工艺、进行刻蚀以形成栅极，再在栅极上沉积层间绝缘膜材料，并对其进行第五次掩膜工艺、进行刻蚀以形成层间绝缘层；沉积源漏电极层薄膜，并对其进行第六次掩膜工艺、进行刻蚀以形成源漏电极层，在源漏电极层上沉积钝化层，并对其进行第七次掩膜工艺、进行刻蚀以形成钝化层；在钝化层上沉积平坦化层薄膜，并对其进行第八次掩膜工艺以形成平坦化层；在平坦化层上沉积第一电极材料，然后对第一电极材料进行第九次构图工艺以形成第一电极；然后在第一电极之上沉积像素界定层薄膜，对该像素界定层薄膜进行第十次掩膜工艺以形成像素界定层。即整个制备过程包括十次掩膜工艺。
例如，在一个示例中，结合图1A，该遮光层109的厚度为2510埃，遮光层的材料包括钼金属。第一缓冲层的厚度为500埃，第二缓冲层的厚度为1100埃，该第一缓冲层和第二缓冲层的材料均为氧化硅。有源层102的厚度为500埃，有源层102的材料包括含氮的低温多晶硅。栅绝缘层106的厚度为1100埃，且栅绝缘层106的材料包括氧化硅。栅极103的厚度为2510埃，且栅极103的材料包括钼金属。层间绝缘层107的厚度为5600埃，层间绝缘层107的材料包括氧化硅或者氮化硅。源漏电极层104的厚度为7000埃，源漏电极层104包括三层层叠结构，即两层钛金属层之间夹设有一层铝金属层，两层钛金属层的厚度分别为500埃，中间一层铝金属层的厚度为6000埃。源漏电极层104上的绝缘层的厚度为4460埃，该绝缘层的材料包括氮氧化硅。在该绝缘层上的平坦化层105的厚度为49000埃，该平坦化层的材料为光固化型树脂材料。在平坦化层105上设置有第一电极112，该第一电极112的厚度为1660埃。在第一电极112上设置有像素界定层111，该像素界定层111的厚度为10900埃，该像素界定层111的材料为有机绝缘材料。在像素界定层111上设置有黑矩阵，该黑矩阵的厚度为10600埃，该黑矩阵的材料为黑色树脂材料。该显示面板还包括红色发光层、绿色发光层和蓝色发光层，该红色发光层、绿色发光层和蓝色发光层的厚度均为25800埃，且该红色发光层、绿色发光层和蓝色发光层的材料均为有机发光材料。该显示面板还包括光学胶，该光学胶的厚度为80000埃。
例如，从上述示例中可以看出，源漏金属层的厚度较大，该源漏金属层可以降低在其靠近衬底基板一侧的走线和像素结构的薄膜的不均匀性和不平坦性，从而可以提高位于源漏电极层的远离衬底基板一侧的平坦化层的平坦性。
例如，图1B为本公开至少一实施例提供的再一种显示面板的截面结构示意图，如图1B所示，该显示面板100包括：衬底基板101，依次层叠设置在衬底基板101上的有源层102、栅极103和源漏电极层104，以及设置在源漏电极层104的远离衬底基板101的一侧的平坦化层105，该栅极103在衬底基板101上的正投影位于源漏电极层104和有源层102在衬底基板101上的正投影之内，即源漏电极层104在衬底基板101上的正投影覆盖栅极103在衬底基板101上的正投影，有源层102在衬底基板101上的正投影也覆盖栅极103在衬底基板101上的正投影，且在垂直于衬底基板101的主表面的方向上，源漏电极层104的厚度大于栅极103的厚度，将源漏电极层104设置成覆盖栅极103可以减小不同的金属层由于厚度的差异带来的段差的问题，使得平坦化层至少在对应于像素开口区域的位置处大部分是保持平坦状态的，且将源漏电极层104的厚度设置成大于栅极103的厚度，可以进一步减少具有一定的厚度的栅极103带来的段差对平坦化层105的平坦度的影响。
例如，在图1B中，第一源漏电极1041的靠近第二源漏电极1042的端部通过第一过孔结构1081与有源层102电连接，该第一过孔结构1081贯穿栅绝缘层106和层间绝缘层107。第一电极112通过设置在平坦化层105中的第三过孔结构113与第一源漏电极1041电连接，从而实现驱动晶体管对子像素的驱动作用，且该第一电极112的中间位置的部分与第一源漏电极1041电连接。
需要说明的是，图1B中示出了栅极103的两个分支，该栅极的两个分支是相互连接的，尽管在图1B所示的截面图中，位于第一源漏电极1041和第二源漏电极1042之间的栅极103的分支没有被第一源漏电极1041覆盖，但是在图2A所示的平面图中，栅极103的该分支在衬底基板101上的正投影是位于第一源漏电极1041在衬底基板101上的正投影之内的，且栅极103的该分支在衬底基板101上的正投影也是位于有源层102在衬底基板101上的正投影之内的。
例如，图3为本公开至少一实施例提供的一种子像素和对应的源漏电极层的平面结构示意图，图4为本公开至少一实施例提供的一种子像素和对应的源漏电极层的截面结构示意图，如图3所示，该显示面板100包括多个子像素120，该多个子像素120包括依次相邻设置的第一颜色子像素121、第二颜色子像素122和第三颜色子像素123，结合图2A，每个子像素120都对应一条数据线114。该第一颜色子像素121对应的第一源漏电极1041a在衬底基板101上的正投影具有第一金属面积SM1，第二颜色子像素122对应的第一源漏电极1041b在衬底基板101上的正投影具有第二金属面积SM2，第三颜色子像素123对应的第一源漏电极1041c在衬底基板101上的正投影具有第三金属面积SM3，该第一金属面积SM1小于或者等于第二金属面积SM2，第二金属面积SM2小于第三金属面积SM3，即发射不同颜色光线的第一颜色子像素121、第二颜色子像素122和第三颜色子像素123对应的第一源漏电极1041的面积不相同。在图3中第一金属面积SM1小于第二金属面积SM2，第二金属面积SM2小于第三金属面积SM3。
需要说明的是，在AMOLED显示器件中，由于红色发光材料、绿色发光材料和蓝色发光材料具有不同的发光效率和使用寿命，使得像素阵列中驱动红色子像素发光的红色子像素驱动电路、驱动绿色子像素发光的绿色子像素驱动电路和驱动蓝色子像素发光的蓝色子像素驱动电路具有不同的存储电容面积，和/或驱动红色子像素发光的红色子像素驱动晶体管、驱动绿色子像素发光的绿色子像素驱动晶体管和驱动蓝色子像素发光的蓝色子像素驱动晶体管的尺寸和面积均不相同，从而可以给红色发光材料、绿色发光材料和蓝色发光材料分别提供不同的驱动电流，以及在使得红色子像素驱动晶体管、绿色子像素驱动晶体管和蓝色子像素驱动晶体管保持不同的驱动电流时提供不同的存储电容。例如，目前，蓝光AMOLED的寿命比红光AMOLED的寿命和绿光AMOLED的寿命均短，从而可以考虑降低蓝色子像素驱动晶体管的驱动电流后通过增大蓝色子像素的发光面积来获得所需要色彩的特性，例如白平衡等。例如，上述中的第一颜色子像素121、第二颜色子像素122和第三颜色子像素123可以分别为红色子像素、绿色子像素和蓝色子像素。
例如，图3中示出了第一颜色子像素121、第二颜色子像素122和第三颜色子像素123及其内部的存储电容，每个存储电容包括相对的两层金属薄膜电极和一层或者多层绝缘介质，定义存储电容的面积为其中一层金属薄膜电极的面积。例如，该存储电容包括的相对的两层金属薄膜电极可以为第一源漏电极和栅极，例如，选择远离衬底基板的金属薄膜电极（第一源漏电极）的面积作为存储电容的面积，或者选择更接近平坦化层的金属薄膜电极（第一源漏电极）的面积作为存储电容的面积。
例如，如图4所示，该显示面板100包括依次设置在衬底基板101上的第一颜色子像素驱动电路124、第二颜色子像素驱动电路125和第三颜色子像素驱动电路126，该第一颜色子像素驱动电路124包括第一颜色子像素121对应的第一源漏电极1041a，该第二颜色子像素驱动电路125包括第二颜色子像素122对应的第一源漏电极1041b，该第三颜色子像素驱动电路126包括第三颜色子像素123对应的第一源漏电极1041c。
本公开的实施例通过调整各个子像素的面积和各个子像素对应的第一源漏电极的面积之比来改善平坦化层的平坦度。
例如，定义存储电容的面积Sm与像素区的面积Sp的比值为面积占比：Fm=Sm/Sp。该存储电容的面积可以是源漏电极层的面积，例如，在一个示例中，第一颜色子像素（例如，红色子像素）对应的存储电容的面积小于或者等于第二颜色子像素（例如，绿色子像素）对应的存储电容的面积，第二颜色子像素（例如，绿色子像素）对应的存储电容的面积小于第三颜色子像素（例如，蓝色子像素）对应的存储电容的面积。第一颜色子像素（例如，红色子像素）的面积占比大于或者等于第二颜色子像素（例如，绿色子像素）的面积占比，第二颜色子像素（例如，绿色子像素）的面积占比大于第三颜色子像素（例如，蓝色子像素）的面积占比。
需要说明的是，该像素区的面积Sp包括存储电容的面积，但不包括各条信号线走线的面积。
还需要说明的是，该存储电容的远离衬底基板的金属薄膜电极可以是第一源漏电极，该第一源漏电极上覆盖一层平坦化层，该平坦化层可以与第一源漏电极直接接触或者不直接接触。平坦化层的平坦度定义为Fp=（hmax-hmin）/TPLN，其中，hmax为平坦化层的最高点的高度，hmin为平坦化层的最低点的高度，TPLN为平坦化层的厚度。例如，以第一颜色子像素为红色子像素，第二颜色子像素为绿色子像素，第三颜色子像素为蓝色子像素为例进行说明，对应于不同颜色的子像素，平坦化层的平坦度Fp之间的关系满足：Fp3≥ Fp2≥ Fp1，其中，Fp1为第一颜色子像素对应的平坦化层的平坦度，Fp2为第二颜色子像素对应的平坦化层的平坦度，Fp3为第三颜色子像素对应的平坦化层的平坦度。
例如，在一个示例中，第一颜色子像素的面积占比Fm1为62.3333，第一颜色子像素对应的平坦化层的平坦度Fp1为1.2546；第二颜色子像素的面积占比Fm2为59.2626，第二颜色子像素对应的平坦化层的平坦度Fp2为1.4906；第三颜色子像素的面积占比Fm3为39.6856，第三颜色子像素对应的平坦化层的平坦度Fp3为2.0768。
例如，经过拟合发现，不同颜色的子像素对应的平坦化层的平坦度随着子像素的面积占比的下降而增大，经过不同方式的拟合后发现，多项式精度>线性精度>指数精度>对数精度>幂拟合精度，且多项式拟合后形成的多项式为y=-24.795x2+55.055x+32.289，且决定系数R² = 1。
例如，在一个示例中，多个子像素120成阵列排布。在子像素排布的行方向上，即在图3沿着X轴的方向，第一颜色子像素121对应的第一源漏电极1041a的宽度小于或者等于相邻的第二颜色子像素122对应的第一源漏电极1041b的宽度，第二颜色子像素122对应的第一源漏电极1041b的宽度小于或者等于相邻的第三颜色子像素123对应的第一源漏电极1041c的宽度。
例如，在一个示例中，多个子像素120成阵列排布。在子像素排布的行方向上，即在图4沿着X轴的方向，第一颜色子像素驱动电路124整体的长度小于第二颜色子像素驱动电路125整体的长度，且小于第三颜色子像素驱动电路126整体的长度。
需要说明的是，平行于Y轴的方向为子像素排列的列方向，平行于Z轴的方向为垂直于衬底基板101的主表面的方向。
例如，在一个示例中，该第一颜色子像素121、第二颜色子像素122和第三颜色子像素123分别为红色子像素、绿色子像素和蓝色子像素，第一颜色子像素121具有第一子像素面积SP1，第二颜色子像素122具有第二子像素面积SP2，第三颜色子像素123具有第三子像素面积SP3，F1= SM1/ SP1，F2= SM2/ SP2，F3= SM3/ SP3，F1、F2和F3分别为第一颜色子像素121对应的第一源漏电极1041a的面积占比、第二颜色子像素122对应的第一源漏电极1041b的面积占比以及第三颜色子像素123对应的第一源漏电极1041c的面积占比，且F1大于或者等于F2，F2大于F3，即不同颜色的子像素120对应的第一源漏电极1041的面积占比不同。
例如，在本公开至少一实施例提供的显示面板中，第一颜色子像素121对应的第一源漏电极1041a的面积占比F1、第二颜色子像素122对应的第一源漏电极1041b的面积占比F2以及第三颜色子像素123对应的第一源漏电极1041c的面积占比F3的大小分别为55%、50%和30%。
例如，在一个示例中，平坦化层105对应的不同位置具有不同的平坦度，且平坦化层105的平坦度随着各个子像素120对应的第一源漏电极1041的面积占比的下降而增大，即红色子像素、绿色子像素和蓝色子像素对应的平坦化层105的平坦度是不相同的。
例如，在一个示例中，第一颜色子像素121对应的平坦化层105的第一平坦度FP1小于或者等于第二颜色子像素122对应的平坦化层105的第二平坦度FP2，第二颜色子像素122对应的平坦化层105的第二平坦度FP2小于或者等于第三颜色子像素123对应的平坦化层105的第三平坦度FP3。
例如，在一个示例中，该第一平坦度FP1=（H1-H1’）/T，第二平坦度FP2=（H2-H2’）/T，第三平坦度FP3=（H3-H3’）/T，H1和H1’分别为第一颜色子像素121对应的平坦化层105的最大厚度和最小厚度；H2和H2’分别为第二颜色子像素122对应的平坦化层105的最大厚度和最小厚度；H3和H3’分别为第三颜色子像素123对应的平坦化层105的最大厚度和最小厚度；且T为平坦化层105的平均厚度，即对平坦化层105的各个位置的厚度进行测量，然后计算厚度的平均值即可得到上述T值。
例如，在一个示例中，可以得到如下公式：|(FP1-FP2)/(FP1+ FP2)|*100%≤10%，|(FP1-FP3)/(FP1+FP3)|*100%≤10%，且|(FP2-FP3)/(FP2+ FP3)|*100%≤10%。
例如，在一个示例中，该平坦化层105的平均平坦度x与各个子像素120对应的第一源漏电极1041的面积占比y进行多项式拟合得到的公式为y=ax2+bx+c, 且a的范围为0~-30, b的范围为20~60, c的范围为0~40。
例如，该平坦化层105的平均平坦度x与各个子像素120对应的第一源漏电极1041的面积占比y进行多项式拟合得到的公式为：y =-10.541x2 + 37.449x + 7.7342，且决定系数R² = 1。
例如，在一个示例中，该第一平坦度FP1、第二平坦度FP2和第三平坦度FP3的大小分别为1.5%、2%和2.5%。
例如，图5为本公开至少一实施例提供的再一种子像素和对应的源漏电极层的平面结构示意图，图6为本公开至少一实施例提供的再一种子像素和对应的源漏电极层的截面结构示意图，如图5所示，该显示面板100包括多个子像素120，该多个子像素120包括依次相邻设置的第二颜色子像素122、第一颜色子像素121和第三颜色子像素123，结合图2A，每个子像素120都对应一条数据线114。该第二颜色子像素122对应的第一源漏电极1041b在衬底基板101上的正投影具有第二金属面积SM2，第一颜色子像素121对应的第一源漏电极1041a在衬底基板101上的正投影具有第一金属面积SM1，第三颜色子像素123对应的第一源漏电极1041c在衬底基板101上的正投影具有第三金属面积SM3，该第二金属面积SM2小于或者等于第一金属面积SM1，第一金属面积SM1小于第三金属面积SM3，即发射不同颜色光线的第一颜色子像素121、第二颜色子像素122和第三颜色子像素123对应的第一源漏电极1041的面积不相同。在图3中第二金属面积SM2小于第一金属面积SM1，第一金属面积SM1小于第三金属面积SM3。
需要说明的是，在AMOLED显示器件中，由于红色发光材料、绿色发光材料和蓝色发光材料具有不同的发光效率和使用寿命，使得像素阵列中驱动红色子像素发光的红色子像素驱动电路、驱动绿色子像素发光的绿色子像素驱动电路和驱动蓝色子像素发光的蓝色子像素驱动电路具有不同的存储电容面积，和/或驱动红色子像素发光的红色子像素驱动晶体管、驱动绿色子像素发光的绿色子像素驱动晶体管和驱动蓝色子像素发光的蓝色子像素驱动晶体管的尺寸和面积均不相同，从而可以给红色发光材料、绿色发光材料和蓝色发光材料分别提供不同的驱动电流，以及在使得红色子像素驱动晶体管、绿色子像素驱动晶体管和蓝色子像素驱动晶体管保持不同的驱动电流时提供不同的存储电容。例如，目前，蓝光AMOLED的寿命比红光AMOLED的寿命和绿光AMOLED的寿命均短，从而可以考虑降低蓝色子像素驱动晶体管的驱动电流后通过增大蓝色子像素的发光面积来获得所需要色彩的特性，例如白平衡等。例如，上述中的第一颜色子像素121、第二颜色子像素122和第三颜色子像素123可以分别为红色子像素、绿色子像素和蓝色子像素。
例如，图5中示出了第一颜色子像素121、第二颜色子像素122和第三颜色子像素123及其内部的存储电容，每个存储电容包括相对的两层金属薄膜电极和一层或者多层绝缘介质，定义存储电容的面积为其中一层金属薄膜电极的面积。例如，该存储电容包括的相对的两层金属薄膜电极可以为第一源漏电极和栅极，例如，选择远离衬底基板的金属薄膜电极（第一源漏电极）的面积作为存储电容的面积，或者选择更接近平坦化层的金属薄膜电极（第一源漏电极）的面积作为存储电容的面积。
例如，如图6所示，该显示面板100包括依次设置在衬底基板101上的第二颜色子像素驱动电路125、第一颜色子像素驱动电路124和第三颜色子像素驱动电路126，该第二颜色子像素驱动电路125包括第二颜色子像素122对应的第一源漏电极1041b，该第一颜色子像素驱动电路124包括第一颜色子像素121对应的第一源漏电极1041a，该第三颜色子像素驱动电路126包括第三颜色子像素123对应的第一源漏电极1041c。
本公开的实施例通过调整各个子像素的面积和各个子像素对应的第一源漏电极的面积之比来改善平坦化层的平坦度。
例如，定义存储电容的面积Sm与像素区的面积Sp的比值为面积占比：Fm=Sm/Sp。该存储电容的面积可以是源漏电极层的面积，例如，在一个示例中，第二颜色子像素（例如，绿色子像素）对应的存储电容的面积小于或者等于第一颜色子像素（例如，红色子像素）对应的存储电容的面积，第一颜色子像素（例如，红色子像素）对应的存储电容的面积小于第三颜色子像素（例如，蓝色子像素）对应的存储电容的面积。第二颜色子像素（例如，绿色子像素）的面积占比大于或者等于第一颜色子像素（例如，红色子像素）的面积占比，第一颜色子像素（例如，红色子像素）的面积占比大于第三颜色子像素（例如，蓝色子像素）的面积占比。
需要说明的是，该像素区的面积Sp包括存储电容的面积，但不包括各条信号线走线的面积。
还需要说明的是，该存储电容的远离衬底基板的金属薄膜电极可以是第一源漏电极，该第一源漏电极上覆盖一层平坦化层，该平坦化层可以与第一源漏电极直接接触或者不直接接触。平坦化层的平坦度定义为Fp=（hmax-hmin）/TPLN，其中，hmax为平坦化层的最高点的高度，hmin为平坦化层的最低点的高度，TPLN为平坦化层的厚度。例如，以第一颜色子像素为红色子像素，第二颜色子像素为绿色子像素，第三颜色子像素为蓝色子像素为例进行说明，对应于不同颜色的子像素，平坦化层的平坦度Fp之间的关系满足：Fp3≥ Fp1≥ Fp2，其中，Fp1为第一颜色子像素对应的平坦化层的平坦度，Fp2为第二颜色子像素对应的平坦化层的平坦度，Fp3为第三颜色子像素对应的平坦化层的平坦度。
例如，在一个示例中，第二颜色子像素的面积占比Fm2为62.3333，第二颜色子像素对应的平坦化层的平坦度Fp2为1.2546；第一颜色子像素的面积占比Fm1为59.2626，第一颜色子像素对应的平坦化层的平坦度Fp1为1.4906；第三颜色子像素的面积占比Fm3为39.6856，第三颜色子像素对应的平坦化层的平坦度Fp3为2.0768。
例如，经过拟合发现，不同颜色的子像素对应的平坦化层的平坦度随着子像素的面积占比的下降而增大，经过不同方式的拟合后发现，多项式精度>线性精度>指数精度>对数精度>幂拟合精度，且多项式拟合后形成的多项式为y=-24.795x2+55.055x+32.289，且决定系数R² = 1。
例如，在一个示例中，多个子像素120成阵列排布。在子像素排布的行方向上，即在图5沿着X轴的方向，第二颜色子像素122对应的第一源漏电极1041b的宽度小于或者等于相邻的第一颜色子像素121对应的第一源漏电极1041a的宽度，第一颜色子像素121对应的第一源漏电极1041a的宽度小于或者等于相邻的第三颜色子像素123对应的第一源漏电极1041c的宽度。
例如，在一个示例中，多个子像素120成阵列排布。在子像素排布的行方向上，即在图6沿着X轴的方向，第二颜色子像素驱动电路125整体的长度小于第一颜色子像素驱动电路124整体的长度，且第一颜色子像素驱动电路124整体的长度小于第三颜色子像素驱动电路126整体的长度。
需要说明的是，平行于Y轴的方向为子像素排列的列方向，平行于Z轴的方向为垂直于衬底基板101的主表面的方向。
例如，在一个示例中，该第一颜色子像素121、第二颜色子像素122和第三颜色子像素123分别为红色子像素、绿色子像素和蓝色子像素，第一颜色子像素121具有第一子像素面积SP1，第二颜色子像素122具有第二子像素面积SP2，第三颜色子像素123具有第三子像素面积SP3，F1= SM1/ SP1，F2= SM2/ SP2，F3= SM3/ SP3，F1、F2和F3分别为第一颜色子像素121对应的第一源漏电极1041a的面积占比、第二颜色子像素122对应的第一源漏电极1041b的面积占比以及第三颜色子像素123对应的第一源漏电极1041c的面积占比，且F2大于或者等于F1，F1大于F3，即不同颜色的子像素120对应的第一源漏电极1041的面积占比不同。
例如，在本公开至少一实施例提供的显示面板中，第二颜色子像素122对应的第一源漏电极1041b的面积占比F2、第一颜色子像素121对应的第一源漏电极1041a的面积占比F1、以及第三颜色子像素123对应的第一源漏电极1041c的面积占比F3的大小分别为55%、50%和30%。
例如，在一个示例中，平坦化层105对应的不同位置具有不同的平坦度，且平坦化层105的平坦度随着各个子像素120对应的第一源漏电极1041的面积占比的下降而增大，即红色子像素、绿色子像素和蓝色子像素对应的平坦化层105的平坦度是不相同的。
例如，在一个示例中，第二颜色子像素122对应的平坦化层105的第二平坦度FP2小于或者等于第一颜色子像素121对应的平坦化层105的第一平坦度FP1，第一颜色子像素121对应的平坦化层105的第一平坦度FP1小于或者等于第三颜色子像素123对应的平坦化层105的第三平坦度FP3。
例如，在一个示例中，该第一平坦度FP1=（H1-H1’）/T，第二平坦度FP2=（H2-H2’）/T，第三平坦度FP3=（H3-H3’）/T，H1和H1’分别为第一颜色子像素121对应的平坦化层105的最大厚度和最小厚度；H2和H2’分别为第二颜色子像素122对应的平坦化层105的最大厚度和最小厚度；H3和H3’分别为第三颜色子像素123对应的平坦化层105的最大厚度和最小厚度；且T为平坦化层105的平均厚度，即对平坦化层105的各个位置的厚度进行测量，然后计算厚度的平均值即可得到上述T值。
例如，在一个示例中，可以得到如下公式：|(FP2-FP1)/(FP1+ FP2)|*100%≤10%，|(FP2-FP3)/(FP2+FP3)|*100%≤10%，且|(FP1-FP3)/(FP1+ FP3)|*100%≤10%。
例如，在一个示例中，该平坦化层105的平均平坦度x与各个子像素120对应的第一源漏电极1041的面积占比y进行多项式拟合得到的公式为y=ax2+bx+c, 且a的范围为0~-30, b的范围为20~60, c的范围为0~40。
例如，该平坦化层105的平均平坦度x与各个子像素120对应的第一源漏电极1041的面积占比y进行多项式拟合得到的公式为：y =-10.541x2 + 37.449x + 7.7342，且决定系数R² = 1。
例如，在一个示例中，该第二平坦度FP2、第一平坦度FP1和第三平坦度FP3的大小分别为1.5%、2%和2.5%。
例如，图7为本公开至少一实施例提供的又一种显示面板的平面结构示意图，如图7所示，该显示面板100还包括电源电压信号线127，该电源电压信号线127设置在第三颜色子像素123的远离第二颜色子像素122的一侧。在第一颜色子像素121和第二颜色子像素122的周边未设置电源电压信号线127。
需要说明的是，由于第三颜色子像素123对应的像素区域的面积最大，且电源电压信号线127在子像素沿着X轴方向排列的方向上的宽度较宽，所以电源电压信号线127适合设置在面积较大的第三颜色子像素123对应的位置处。
例如，如图7所示，该多个子像素120包括沿着第一方向X依次相邻设置的第一颜色子像素121、第二颜色子像素122和第三颜色子像素123，该第一颜色子像素121、第二颜色子像素122和第三颜色子像素123分别对应于第一源漏电极1041a、第一源漏电极1041b和第一源漏电极1041c。该第一源漏电极1041a通过依次贯穿层间绝缘层107和栅绝缘层106的第一过孔结构1081a和有源层102电连接；该第一源漏电极1041b通过依次贯穿层间绝缘层107和栅绝缘层106的第一过孔结构1081b和有源层102电连接；该第一源漏电极1041c通过依次贯穿层间绝缘层107和栅绝缘层106的第一过孔结构1081c和有源层102电连接。该第一颜色子像素121、第二颜色子像素122和第三颜色子像素123分别对应于第二源漏电极1042a、第一源漏电极1042b和第一源漏电极1042c。该第二源漏电极1042a通过依次贯穿层间绝缘层107和栅绝缘层106的第二过孔结构1082a和数据线114a电连接；该第二源漏电极1041b通过依次贯穿层间绝缘层107和栅绝缘层106的第二过孔结构1082b和数据线114b电连接；该第二源漏电极1041c通过依次贯穿层间绝缘层107和栅绝缘层106的第二过孔结构1082c和数据线114c电连接。该第一颜色子像素121、第二颜色子像素122和第三颜色子像素123对应的栅极103均包括两个分支结构，该两个分支结构是相互连接的。该第一颜色子像素121、第二颜色子像素122和第三颜色子像素123分别对应的第一源漏电极1041a、第一源漏电极1041b和第一源漏电极1041c的平面面积依次增大。
例如，在图7中，该电源电压信号线127、第一颜色子像素121对应的数据线114a、第二颜色子像素122对应的数据线114b和第三颜色子像素123对应的数据线114c均包括层叠设置的双层结构。
例如，图8A为本公开至少一实施例提供的电源电压信号线的平面结构示意图，如图8A所示，该电源电压信号线127和与第三颜色子像素123连接的数据线114分别设置在第三颜色子像素123的相对的两侧，且电源电压信号线127和与第三颜色子像素123连接的数据线114相对设置，在从电源电压信号线127到与第三颜色子像素123连接的数据线114的方向上，第一电源电压信号线127a的宽度大于第二电源电压信号线127b的宽度。
需要说明的是，在图8A中，除了上边缘的位置处，该第二电源电压信号线127b和第一电源电压信号线127a不重叠之外，在其他位置处，该第二电源电压信号线127b在衬底基板101上的正投影位于第一电源电压信号线127a在衬底基板101上的正投影之内。
例如，如图8A所示，该第二电源电压信号线127b的远离与第三颜色子像素123连接的数据线114的边缘与第一电源电压信号线127a的远离与第三颜色子像素123连接的数据线114的边缘对齐，且第二电源电压信号线127b的靠近与第三颜色子像素123连接的数据线114的边缘在第一电源电压信号线127a的靠近与第三颜色子像素123连接的数据线114的边缘的远离与第三颜色子像素123连接的数据线114的一侧。
例如，在一个示例中，该第一电源电压信号线127a的宽度为第二电源电压信号线127b的宽度的2~4倍。例如，该第一电源电压信号线127a的宽度为第二电源电压信号线127b的宽度的2倍、3倍或者4倍，本公开的实施例对此不作限定。
例如，在一个示例中，该第一电源电压信号线127a的宽度为10微米~30微米，该第二电源电压信号线127b的宽度为2微米~20微米。例如，在一个示例中，该第一电源电压信号线127a的宽度为10微米，该第二电源电压信号线127b的宽度为5微米；在另一个示例中，该第一电源电压信号线127a的宽度为16微米，该第二电源电压信号线127b的宽度为8微米；在又一个示例中，该第一电源电压信号线127a的宽度为22微米，该第二电源电压信号线127b的宽度为11微米；在又一个示例中，该第一电源电压信号线127a的宽度为30微米，该第二电源电压信号线127b的宽度为15微米，即该第一电源电压信号线127a的宽度为第二电源电压信号线127b的宽度的2倍。
例如，在一个示例中，该第一电源电压信号线127a的宽度为12微米，该第二电源电压信号线127b的宽度为4微米；在另一个示例中，该第一电源电压信号线127a的宽度为15微米，该第二电源电压信号线127b的宽度为5微米；在又一个示例中，该第一电源电压信号线127a的宽度为30微米，该第二电源电压信号线127b的宽度为10微米，即该第一电源电压信号线127a的宽度为第二电源电压信号线127b的宽度的3倍。
例如，在一个示例中，该第一电源电压信号线127a的宽度为12微米，该第二电源电压信号线127b的宽度为3微米；在另一个示例中，该第一电源电压信号线127a的宽度为16微米，该第二电源电压信号线127b的宽度为4微米；在又一个示例中，该第一电源电压信号线127a的宽度为20微米，该第二电源电压信号线127b的宽度为5微米；在又一个示例中，该第一电源电压信号线127a的宽度为24微米，该第二电源电压信号线127b的宽度为6微米；在又一个示例中，该第一电源电压信号线127a的宽度为28微米，该第二电源电压信号线127b的宽度为7微米，即该第一电源电压信号线127a的宽度为第二电源电压信号线127b的宽度的4倍。
例如，图9为本公开至少一实施例提供的又一种显示面板的截面结构示意图，如图9所示，电源电压信号线127包括层叠设置的第一电源电压信号线127a和第二电源电压信号线127b，第一电源电压信号线127a和源漏电极层1041同层设置，第二电源电压信号线127b和栅极103同层设置，且第一电源电压信号线127a为整体结构，第二电源电压信号线127b包括断口。该第二电源电压信号线127b上具有断口可以使得电流在第一电源电压信号线127a的整体上进行流动，使得电流流动的面积变大。
例如，如图9所示，该层叠设置的第一电源电压信号线127a和第二电源电压信号线127b可以减小电源电压信号线127的电阻，且第二电源电压信号线127b包括断口可以使得在上层的第一电源电压信号线127a上实现电导通。
例如，如图9所示，由于第一电源电压信号线127a和源漏电极层1041同层设置，第二电源电压信号线127b和栅极103同层设置，即使将第一电源电压信号线127a和第二电源电压信号线127b设置成具有双层结构，也不不会使得形成的段差的程度加大，只是在不同的位置形成了新的段差，从而不会对平坦化层的平坦度带来影响。
例如，第一电源电压信号线127a为整层结构，且第一电源电压信号线127a的宽度更大可以使得电流流通的面积更大，从而可以使得电源电压信号线127的工作效率更高。
例如，如图9所示，该像素界定层111包括的主体部111a在衬底基板101上的正投影、第一电源电压信号线127a在衬底基板101上的正投影和第二电源电压信号线127b在衬底基板101上的正投影至少部分交叠。该像素界定层111的主体部111a、第一电源电压信号线127a和第二电源电压信号线127b层叠设置可以将主体部111a垫高，从而可以实现有更大的空间形成子像素的相关结构。
例如，结合图7和图8A，多条数据线114的每个包括层叠设置的第一子数据线114a和第二子数据线114b，该第一子数据线114a和源漏电极层104同层设置，第二子数据线114b和栅极103同层设置，第一子数据线114a为整体结构，第二子数据线114b包括断口，且每条数据线114通过第一子数据线114a和对应的子像素120的第一源漏电极1041电连接。
例如，如图7所示，该层叠设置的第一子数据线114a和第二子数据线114b可以减小数据线114的电阻，且第二子数据线114b包括断口可以使得在上层的第一子数据线114a实现电导通。
例如，如图7所示，由于第一子数据线114a和源漏电极层1041同层设置，第二子数据线114b和栅极103同层设置，即使将第一子数据线114a和第二子数据线114b设置成具有双层结构，也不会使得形成的段差的程度加大，只是在不同的位置形成了新的段差，从而不会对平坦化层的平坦度带来影响。
例如，第一子数据线114a为整层结构，且第一子数据线114a的宽度更大可以使得电流流通的面积更大，从而可以使得数据线114的工作效率更高。
例如，如图7所示，在从电源电压信号线127到与第三颜色子像素123连接的数据线114的方向上，第一子数据线114a的宽度大于第二子数据线114b的宽度。
需要说明的是，该第一子数据线114a和第二子数据线114b叠层的结构可以是对应第三颜色子像素123的数据线，也可以是对应第一颜色子像素121或者第二颜色子像素122的数据线，本公开的实施例对此不作限定。
例如，如图7所示，在同一条数据线114中，第二子数据线114b的远离与其所在数据线114连接的子像素120的边缘与对应的第一子数据线114a的远离与其电连接的子像素120的边缘对齐，且第二子数据线114b的靠近与其所在数据线114连接的子像素120的边缘在对应的第一子数据线114a的靠近与其电连接的子像素120的边缘的远离对应的子像素120的一侧。
例如，在本公开至少一实施例提供的显示面板中，在同一条数据线114中，第一子数据线114a的宽度为第二子数据线114b的宽度的2~4倍，例如，该第一子数据线114a的宽度为第二子数据线114b的宽度的2倍、3倍或者4倍。
例如，在一个示例中，在同一条数据线114中，第一子数据线114a的宽度为2微米~20微米，第二子数据线114b的宽度为2微米~10微米。该范围可以实现降低数据线114电阻，且使得数据线114上的电流的流经面积增大。
例如，在一个示例中，该第一子数据线114a的宽度为4微米，第二子数据线114b的宽度为2微米；在另一个示例中，该第一子数据线114a的宽度为10微米，第二子数据线114b的宽度为5微米；在又一个示例中，该第一子数据线114a的宽度为16微米，第二子数据线114b的宽度为8微米；在又一个示例中，该第一子数据线114a的宽度为20微米，第二子数据线114b的宽度为10微米，以使得该第一子数据线114a的宽度为第二子数据线114b的宽度的2倍。
例如，在一个示例中，该第一子数据线114a的宽度为6微米，第二子数据线114b的宽度为2微米；在另一个示例中，该第一子数据线114a的宽度为12微米，第二子数据线114b的宽度为4微米；在又一个示例中，该第一子数据线114a的宽度为15微米，第二子数据线114b的宽度为5微米；在又一个示例中，该第一子数据线114a的宽度为18微米，第二子数据线114b的宽度为6微米，以使得该第一子数据线114a的宽度为第二子数据线114b的宽度的3倍。
例如，在一个示例中，该第一子数据线114a的宽度为8微米，第二子数据线114b的宽度为2微米；在另一个示例中，该第一子数据线114a的宽度为12微米，第二子数据线114b的宽度为3微米；在又一个示例中，该第一子数据线114a的宽度为16微米，第二子数据线114b的宽度为4微米；在又一个示例中，该第一子数据线114a的宽度为20微米，第二子数据线114b的宽度为5微米，以使得该第一子数据线114a的宽度为第二子数据线114b的宽度的4倍。
例如，该第一子数据线114a的平面形状为倒“L”型，通过从竖线上延伸出的横线与第二源漏电极1042电连接。
例如，如图7所示，将电源电压信号线127和数据线114均设置成具有双层结构，可以优化第一颜色子像素、第二颜色子像素和第三颜色子像素的像素面积以及存储电容的对应于第一源漏电极的面积，在将电源电压信号线127和数据线114均设置成具有双层结构的前提下，测量平坦化层的厚度，然后的到的相关数据如下表一所示：
表一：
单位 微米 微米 微米 微米 平坦度 第一源漏电极
第一源漏电极 电容区宽 电容区高 <![CDATA[h<sub>max</sub>-h<sub>min</sub>]]> 平坦化层厚度 <![CDATA[（h<sub>max</sub>-h<sub>min</sub>）/T<sub>PLN</sub>]]> 面积占比 百分比
红色子像素 17.6 55 87.5 4.7 1.861702 0.409165 40.91653
绿色子像素 20.9 55 105 4.7 2.234043 0.387844 38.78438
蓝色子像素 22 55 112.5 4.7 2.425532 0.365497 36.54971
例如，在图7中，平坦化层的平坦度和存储电容包括的第一源漏电极的面积在像素面积中的占比关系满足：
多项式拟合：y = -10.541x2 + 37.449x + 7.7342，R² = 1；
线性拟合：y = -7.4693x + 54.987, R² = 0.9618;
指数拟合：y = 58.818e-0.192x, R² = 0.9553;
对数拟合：y = -15.71ln(x) + 50.852, R2 = 0.9487;
幂拟合：y = 52.865x-0.405, R² = 0.9412
例如，R²是取值范围在0～1之间的数值，当趋势线的R²等于1或接近1时，其可靠性最高，反之则可靠性较低。R²也称为决定系数。R²的计算方法如下：R²=回归平方和(ssreg)/总平方和(sstotal)，其中，回归平方和=总平方和-残差平方和(ssresid)，多项式精度>线性精度>指数精度>对数精度>幂拟合精度。
例如，多项式拟合的系数符号相同，平坦化层的粗糙度随着电容/像素面积的占比下降而增大，数据显示，红色子像素、绿色子像素和蓝色子像素的电容区的平坦化层具有不同的平坦度Fp满足，且不同的子像素对应的平坦化层的平坦度满足红色子像素对应的平坦化层的第一平坦度FP1小于或者等于绿色子像素对应的平坦化层的第二平坦度FP2，绿色子像素对应的平坦化层的第二平坦度FP2小于或者等于蓝色子像素对应的平坦化层的第三平坦度FP3。红色子像素、绿色子像素和蓝色子像素对应的像素区的存储电容的电极宽度满足红色子像素对应的存储电容的电极宽度小于或者等于绿色子像素对应的存储电容的电极宽度，绿色子像素对应的存储电容的电极宽度小于或者等于蓝色子像素对应的存储电容的电极宽度。数据显示：红色子像素、绿色子像素和蓝色子像素对应的平坦化层具有不同的平坦度，该平坦度满足：|(Fi-Fj)/(Fi+Fj)|*100%≤10%，其中，i和j均表示红色子像素、绿色子像素和蓝色子像素中的一个。平坦化层的平坦度x和电极面积占比y满足y = ax2 + bx +c, 其中a<0，b>0，c>0，且a的范围在0到-30之间, b的范围20到60之间, c的范围在0到40之间, y为模拟值，y_real为实测值，其特征在于|y-y_real|/y_real<10%。
例如，图8B为图8A中有源层单层的平面结构示意图，图8C为图8A中有源层和栅极、数据线的一部分叠加的平面结构示意图。如图8B所示，该有源层102为整层结构，其包括左侧的长方形和右侧的长条形，该左侧的长方形和右侧的长条形连接成一体结构。如图8C所示，在有源层102和栅极103叠加的平面结构中，该栅极103的两个分支均与有源层102的长条形具有交叠部分，该栅极的与两个分支平行的部分也与有源层102的长条形具有交叠部分，该数据线的一部分即第二子数据线114b也与栅极103同层设置。
例如，如图8A所示，以第一颜色子像素121、第二颜色子像素122和第三颜色子像素123分别为红色子像素、绿色子像素和蓝色子像素为例进行说明，为了匹配发射蓝光的有机发光二极管的寿命，从而增大了蓝色子像素的像素区的面积，把红色子像素、绿色子像素和蓝色子像素共用的电源电压信号线127设置在蓝色子像素对应的位置处，同时为了增大相邻的子像素之间的挡墙（bank）的段差，防止相邻的子像素之间发生串色，把电源电压信号线127和数据线114在各个子像素对应的像素区设计成具有双层结构，该双层结构中的一层设置成和栅极103同层设置，该双层结构中的另一层设置成和源漏电极层104同层设置。电源电压信号线127的和源漏电极层同层104设置的单层结构在单个子像素区内为连续走线，数据线114的和源漏电极层104同层设置的单层结构在单个子像素区内也为连续走线。电源电压信号线127的和栅极103同层设置的单层结构在单个子像素区内为非连续走线，且电源电压信号线127的和栅极103同层设置的单层结构在像素区内变窄，且其宽度小于电源电压信号线127的和源漏电极层104同层设置的单层结构的宽度。数据线114的和栅极103同层设置的单层结构在单个子像素区内也为非连续走线，且数据线114的和栅极103同层设置的单层结构在像素区内变窄，且其宽度小于数据线114的和源漏电极层104同层设置的单层结构的宽度。
此外，由于电源电压信号线127和数据线114均设置成具有双层层叠结构，在各个子像素的边缘形成了小凸起，从而增大了相邻的子像素之间的挡墙（Bank）的段差，相邻的子像素之间的凸起具有聚光和出光的作用。电源电压信号线127的和栅极103同层设置的单层结构在中间断开，数据线114的和栅极103同层设置的单层结构在中间断开，该源漏电极层104和栅极103均可以采用钼金属材料形成，将电源电压信号线127和数据线114设置成双层结构可以防止钼金属材料形成的细线带来的高电阻产生电流过热，从而导致电信号传输不良的现象。
例如，如图9所示，该像素界定层111包括的主体部111a在衬底基板101上的正投影、同一条数据线114包括的第一子数据线114a在衬底基板101上的正投影和第二子数据线114b在衬底基板101上的正投影至少部分交叠。该像素界定层111的主体部111a、第一子数据线114a和第二子数据线114b层叠设置可以将主体部111a垫高，从而使得像素界定层111上形成有小凸起，从而可以减少相邻的子像素发射的光线之间形成串扰的现象。
例如，如图9所示，像素界定层111上的左侧小凸起在衬底基板101上的正投影与数据线114在衬底基板101上的正投影相交叠，像素界定层111上的右侧小凸起在衬底基板101上的正投影与电源电压信号线127在衬底基板101上的正投影相交叠，且像素界定层111上的左侧小凸起和右侧小凸起的高度均在0到200纳米之间，平坦化层的厚度在2微米至6微米之间，栅极103的厚度在50纳米到400纳米之间。
例如，如图1A和图9，该源漏电极层1041的厚度为栅极103的厚度的2.5~7倍，例如，该源漏电极层1041的厚度为栅极103的厚度的2.5倍、3倍、3.5倍、4倍、5倍、5.5倍、6倍或者7倍。
需要说明的是，如果该源漏电极层1041的厚度小于栅极103的厚度的2.5倍，则会出现即使源漏电极层1041将栅极103覆盖了还是不能起到减少平坦化层的平坦度的作用。如果该源漏电极层1041的厚度大于栅极103的厚度的7倍，则会出现最终形成的显示面板的体积太大的问题。
例如，图10为本公开至少一实施例提供的又一种显示面板的平面结构示意图，如图10所示，该显示面板100还包括多条栅线115，多条栅线115和多条数据线114交叉限定多个像素区116，每个像素区116对应一个子像素120，即第一颜色子像素、第二颜色子像素和第三颜色子像素分别设置在其对应的像素区116内。
例如，如图10所示，多条栅线115和源漏电极层1041同层设置，且栅线115和第二子数据线114b交叉，栅线115与第一子数据线114a相互间隔，只要能够保证栅线115和数据线114实现交叉即可，还可以是栅线115与第一子数据线114a交叉，栅线115与第二子数据线114b相互间隔，也可以是栅线115与第一子数据线114a、第二子数据线114b均相互交叉，本公开的实施例对此不作限定。
例如，如图10所示，该显示面板100还包括第一初始信号线117、第二初始信号线118和电源电压连接线119，该电源电压连接线119配置为连接电源电压信号线127，从而将多条电源电压信号线127连接成一个整体。例如，第一初始信号线117、第二初始信号线118和电源电压连接线119均和源漏电极层1041同层设置，从而该第一初始信号线117、第二初始信号线118和电源电压连接线119可以和源漏电极层1041在同一工艺步骤中形成，且第一初始信号线117、第二初始信号线118和电源电压连接线119均和栅线115平行设置。
例如，在一个示例中，该第一初始信号线117的线宽为4.84微米，第二初始信号线118的线宽为3.3微米，电源电压连接线119的线宽为6.16微米，靠近电源电压连接线119的栅线115的线宽为6.6微米，位于中间位置的栅线115的线宽为3.3微米，靠近像素区116的栅线115的线宽为3.96微米。且第一初始信号线117和第二初始信号线118之间的间距为4.4微米，第二初始信号线118和电源电压连接线119之间的间距为3.3微米，电源电压连接线119和靠近电源电压连接线119的栅线115之间的间距为3.74微米，靠近电源电压连接线119的栅线115和中间的栅线15之间的间距为5.06微米，中间的栅线15和靠近像素区116的栅线115之间的间距为4.4微米，当然本公开的实施例不限于此，上述线宽和间距还可以是其他数值。
例如，图11为本公开至少一实施例提供的显示面板的截面结构示意图， Wm表示金属线的线宽，Sm表示相邻的金属线之间的间距。定义线宽间距比：Kws=Wm/Sm。平坦化层105形成在第一初始信号线117、第二初始信号线118、电源电压连接线119和栅线115之上，且定义平坦化层105的起伏度斜率为：Kem=Hem/Lem，Hem为凸起部分1051的凸起高度，Lem为凸起部分1051的凸起宽度，当金属线的线宽间距比为0.75时，平坦化层105的起伏度斜率Kem为2.02；当金属线的线宽间距比为0.3488时，平坦化层105的起伏度斜率Kem为1.61；当金属线的线宽间距比为0.6977时，平坦化层105的起伏度斜率Kem为2.02；当金属线的线宽间距比为0.7568时，平坦化层105的起伏度斜率Kem为1.93；当金属线的线宽间距比为0.5625时，平坦化层105的起伏度斜率Kem为2.00。
例如，该起伏度和线宽间距比的关系式为：
多项式拟合关系式为：y = -6.19x3 + 5.4433x2 + 0.7979x + 0.9289，R² =0.9699；
幂函数：y = 2.1923x0.2702，R² = 0.7982；
对数函数：y = 0.4844ln(x) + 2.1641，R² = 0.7889；
指数函数：y = 1.41e0.4867x，R² = 0.7218；
线性函数：y = 0.8717x + 1.3734，R² = 0.7125。
通过上述关系式可以得出，平坦化层105在金属布线区域的起伏度斜率先随着线宽间距比的增大而增大，当线宽间距比超过0.6后，平坦化层的起伏度斜率随着线宽间距比的增大而降低，因为金属走线在线宽间距比接近0.5时，金属线造成其上的平坦化层的粗糙度最大，从而导致其上的平坦化层的起伏最大。
例如，图12为本公开至少一实施例提供的又一种显示面板的平面结构示意图，如图12所示，该显示面板100还包括初始信号线连接线130，该初始信号线连接线130设置在第二颜色子像素122的靠近第三颜色子像素123的一侧，初始信号线连接线130和与第二颜色子像素122连接的数据线114相对地设置在第二颜色子像素122的两侧，且初始信号线连接线130和第一初始信号线117、第二初始信号线118均相交。
例如，如图12所示，该初始信号线连接线130包括层叠设置的第一子初始信号线连接线130a和第二子初始信号线连接线130b，第一子初始信号线连接线130a和源漏电极层1041同层设置，第二子初始信号线连接线130b和栅极103同层设置，且第一子初始信号线连接线130a为整体结构，第二子初始信号线连接线130b包括断口。该第二子初始信号线连接线130b上具有断口可以使得电流在第一子初始信号线连接线130a的整体上进行流动，使得电流流动的面积变大。
例如，如图12所示，在从初始信号线连接线130到与第二颜色子像素122连接的数据线114的方向上，第一子初始信号线连接线130a的宽度大于第二子初始信号线连接线130b的宽度。如果不考虑第二子初始信号线连接线130b向上延伸至第一子初始信号线连接线130a之外的部分，该第二子初始信号线连接线130b在衬底基板101上的正投影是位于第一子初始信号线连接线130a在衬底基板101上的正投影之内的。
例如，如图12所示，该第二子初始信号线连接线130b的远离第二颜色子像素122的边缘与第一子初始信号线连接线130a的远离第二颜色子像素122的边缘对齐，且第二子初始信号线连接线130b的靠近第二颜色子像素122的边缘在第一子初始信号线连接线130a的靠近第二颜色子像素122的边缘的远离第二颜色子像素122的一侧。
例如，在一个示例中，该第一子初始信号线连接线130a的宽度为第二子初始信号线连接线130b的宽度的2~3倍，例如，该第一子初始信号线连接线130a的宽度为第二子初始信号线连接线130b的宽度的2倍、2.5倍或者3倍等。
例如，在一个示例中，该第一子初始信号线连接线130a的宽度在2微米到20微米之间，第二子初始信号线连接线130b的宽度在2微米到10微米之间。这样可以使得第一子初始信号线连接线130a和第二子初始信号线连接线130b可以满足左侧边缘对齐，右侧边缘之间具有间隙的结构特征。
例如，在一个示例中，该第一子初始信号线连接线130a的宽度为4微米，第二子初始信号线连接线130b的宽度为2微米；该第一子初始信号线连接线130a的宽度为8微米，第二子初始信号线连接线130b的宽度为4微米；该第一子初始信号线连接线130a的宽度为12微米，第二子初始信号线连接线130b的宽度为6微米；该第一子初始信号线连接线130a的宽度为16微米，第二子初始信号线连接线130b的宽度为8微米；该第一子初始信号线连接线130a的宽度为18微米，第二子初始信号线连接线130b的宽度为9微米；该第一子初始信号线连接线130a的宽度为20微米，第二子初始信号线连接线130b的宽度为10微米，以使得该第一子初始信号线连接线130a的宽度为第二子初始信号线连接线130b的宽度的2倍。
例如，在一个示例中，该第一子初始信号线连接线130a的宽度为5微米，第二子初始信号线连接线130b的宽度为2微米；该第一子初始信号线连接线130a的宽度为10微米，第二子初始信号线连接线130b的宽度为4微米；该第一子初始信号线连接线130a的宽度为15微米，第二子初始信号线连接线130b的宽度为6微米；该第一子初始信号线连接线130a的宽度为20微米，第二子初始信号线连接线130b的宽度为8微米，以使得该第一子初始信号线连接线130a的宽度为第二子初始信号线连接线130b的宽度的2.5倍。
例如，在一个示例中，该第一子初始信号线连接线130a的宽度为9微米，第二子初始信号线连接线130b的宽度为3微米；该第一子初始信号线连接线130a的宽度为12微米，第二子初始信号线连接线130b的宽度为4微米；该第一子初始信号线连接线130a的宽度为15微米，第二子初始信号线连接线130b的宽度为5微米；该第一子初始信号线连接线130a的宽度为18微米，第二子初始信号线连接线130b的宽度为6微米，以使得该第一子初始信号线连接线130a的宽度为第二子初始信号线连接线130b的宽度的3倍。
例如，如图12所示，该显示面板100还包括电源电压信号传输线131，该电源电压信号传输线131设置在第一颜色子像素121的靠近第二颜色子像素122的一侧，且该电源电压信号传输线131和与第一颜色子像素121连接的数据线114彼此相对地设置在第一颜色子像素121的两侧。例如，在第一方向X上，该电源电压信号传输线131整体的宽度小于电源电压信号线127整体的宽度。
例如，如图12所示，在一个示例中，该电源电压信号传输线131包括层叠设置的第一电源电压信号传输线131a和第二电源电压信号传输线131b，该第一电源电压信号传输线131a和源漏电极层104同层设置，第二电源电压信号传输线131b和栅极103同层设置，且第一电源电压信号传输线131a为整体结构，第二电源电压信号传输线131b包括断口。通过上述同层设置的情形，可以使得即使将第一电源电压信号传输线131a和第二电源电压信号传输线131b设置成具有双层结构，也不会使得形成的段差的程度加大，只是在不同的位置形成了新的段差，从而不会对平坦化层105的平坦度带来影响。
例如，如图12所示，该层叠设置的第一电源电压信号传输线131a和第二电源电压信号传输线131b可以减小电源电压信号传输线131的电阻，且第二电源电压信号传输线131b包括断口可以使得在上层的第一电源电压信号传输线131a实现电导通。该第二电源电压信号传输线131b上具有断口可以使得电流在第一电源电压信号传输线131a的整体上进行流动，使得电流流动的面积变大。
例如，如图12所示，在从电源电压信号传输线131到与第一颜色子像素121连接的数据线114的方向上，该第一电源电压信号传输线131a的宽度大于第二电源电压信号传输线131b的宽度。如果不考虑第二电源电压信号传输线131b向上延伸至第一电源电压信号传输线131a之外的部分，该第二电源电压信号传输线131b在衬底基板101上的正投影是位于第一电源电压信号传输线131a在衬底基板101上的正投影之内的。
例如，在一个示例中，该第二电源电压信号传输线131b的远离与第一颜色子像素121连接的数据线114的边缘，和第一电源电压信号传输线131a的远离与第一颜色子像素131连接的数据线114的边缘对齐，且该第二电源电压信号传输线131b的靠近与第一颜色子像素121连接的数据线114的边缘在第一电源电压信号传输线131a的靠近与第一颜色子像素121连接的数据线114的边缘的远离与第一颜色子像素121连接的数据线114的一侧。
例如，在一个示例中，该第一电源电压信号传输线131a的宽度为第二电源电压信号传输线131b的宽度的2~3倍，例如，该第一电源电压信号传输线131a的宽度为第二电源电压信号传输线131b的宽度的2倍、2.5倍或者3倍。
例如，在一个示例中，该第一电源电压信号传输线131a的宽度在2微米到30微米之间，第二电源电压信号传输线131b的宽度在2微米到10微米之间。这样可以使得第一电源电压信号传输线131a和第二电源电压信号传输线131b可以满足左侧边缘对齐，右侧边缘之间具有间隙的结构特征。
例如，在一个示例中，该第一电源电压信号传输线131a的宽度为4微米，第二电源电压信号传输线131b的宽度为2微米；该第一电源电压信号传输线131a的宽度为8微米，第二电源电压信号传输线131b的宽度为4微米；该第一电源电压信号传输线131a的宽度为12微米，第二电源电压信号传输线131b的宽度为6微米；该第一电源电压信号传输线131a的宽度为16微米，第二电源电压信号传输线131b的宽度为8微米；该第一电源电压信号传输线131a的宽度为18微米，第二电源电压信号传输线131b的宽度为9微米；该第一电源电压信号传输线131a的宽度为20微米，第二电源电压信号传输线131b的宽度为10微米，以使得该第一电源电压信号传输线131a的宽度为第二电源电压信号传输线131b的宽度的2倍。
例如，在一个示例中，该第一电源电压信号传输线131a的宽度为5微米，第二电源电压信号传输线131b的宽度为2微米；该第一电源电压信号传输线131a的宽度为10微米，第二电源电压信号传输线131b的宽度为4微米；该第一电源电压信号传输线131a的宽度为15微米，第二电源电压信号传输线131b的宽度为6微米；该第一电源电压信号传输线131a的宽度为20微米，第二电源电压信号传输线131b的宽度为8微米，以使得该第一电源电压信号传输线131a的宽度为第二电源电压信号传输线131b的宽度的2.5倍。
例如，在一个示例中，该第一电源电压信号传输线131a的宽度为9微米，第二电源电压信号传输线131b的宽度为3微米；该第一电源电压信号传输线131a的宽度为12微米，第二电源电压信号传输线131b的宽度为4微米；该第一电源电压信号传输线131a的宽度为15微米，第二电源电压信号传输线131b的宽度为5微米；该第一电源电压信号传输线131a的宽度为18微米，第二电源电压信号传输线131b的宽度为6微米，以使得该第一电源电压信号传输线131a的宽度为第二电源电压信号传输线131b的宽度的3倍。
例如，如图12所示，该数据线114在第一方向X上延伸，栅线115在第二方向Y上延伸，且第一方向X和第二方向Y相互垂直。
例如，如图12所示，在第一方向X上，第一电源电压信号线127a的宽度为W1，第一子数据线114a的宽度为W2，第一子初始信号线连接线130a的宽度为W3，第三颜色子像素123对应的源漏电极层1041的宽度为W4，第二颜色子像素122对应的源漏电极层1041的宽度为W5，第一颜色子像素121对应的源漏电极层1041的宽度为W6，第一子初始信号线连接线130a与第二颜色子像素122的第一间隙D1的宽度为W7，第二颜色子像素122和第一电源电压信号传输线131a之间的间距为W8，第一电源电压信号传输线131a的宽度为W9，且W1等于或者大致等于W4，|W1-W4|/|W1+W4|≤0.05，(W2+W3)/min(W4, W5, W6)≤0.05，(W2+ W3)/min(W4,W5, W6)≤0.5，(W2+W9)/min(W4, W5, W6)≤0.5，W7/min(W4, W5, W6)≤0.5，W8/min(W4,W5, W6)≤0.05，|W8-W7|/min(W4, W5, W6) ≤0.25，|W8-W7|/|W8+W7|≤0.4。
例如，在一个示例中，每条栅线115的线宽间距比Kws=Wm/Sm，Wm为栅线115的线宽，Sm为相邻的栅线115之间的间距，且Kws的取值范围为0~1；每条栅线115对应的平坦化层105的凸起部分1051的起伏度斜率Kem=Hem/Lem, Hem为凸起部分1051的凸起高度，Lem为凸起部分1051的凸起宽度，且Kem的取值范围为1~2；平坦化层105的起伏度斜率Kem和栅线115的线宽间距比Kws满足Kem= aKws 3 +bKws 2+ cKws +d，其中，a的范围在-20到0之间, b的范围在0到20之间, c的范围在-10到10之间，d的范围在-10到10之间。
例如，在一个示例中，该平坦化层105的起伏度斜率Kem和栅线115的线宽间距比Kws进行多项式拟合得到的公式为Kem=-5.5036Kws 3 +4.8397Kws 2+ 0.7095Kws +0.8259，且决定系数R² = 0.9699。
例如，如图12所示，第一电源电压信号线127a的宽度为W1=30μm, 蓝色子像素的存储电容的宽度为30μm, 数据线的最大宽度为3μm, 第一子初始信号线连接线130a的宽度为5μm, 绿色子像素的存储电容的宽度为25μm, 绿色子像素的靠近第一子初始信号线连接线130a的边缘和第一子初始信号线连接线130a之间的距离为5μm, 绿色子像素的靠近红色子像素的边缘和第一电源电压信号传输线131a之间的距离为10μm, 第一电源电压信号传输线131a的宽度为5μm, 红色子像素的存储电容的宽度为25μm。通过设计上述线宽和间距可以改善平坦化层的平坦性，从而可以改善色偏的问题。
例如，如图12所示，第一源漏电极1041的电容区的电极块用来改善平坦化层105的平坦度，且第一源漏电极1041的膜层较厚，而且第一源漏电极1041距离平坦化层105更近，有利于提高平坦化层105的平坦性，且栅线的材料和源漏电极层的材料相同。
例如，如图12所示，还可以去除遮光层，从而可以进一步减少工艺步骤和金属材料用量，以降低生产成本，并分别增加了纵向的初始信号线连接线130和电源电压信号传输线131各一条，形成电源电压信号传输线131、电源电压信号线127和电源电压连接线119交叉形成的多个网格走线，并降低了电阻和电压降，形成初始信号线的网格走线，以降低电阻和电压降，以保证初始化电压稳定。例如，在另一个示例中，不在像素区使用数据线的双层布线，而是将设计在像素边界的纵向初始信号线连接线130和电源电压信号传输线131设计成使用双层布线，该双层布线中的一层和栅极同层设置，另一层和第一源漏电极同层设置，且与栅极同层设置的结构在像素中央区域断开。因为初始信号线连接线130和电源电压信号传输线131作为像素分界使用需要增大厚度，以提高像素分界（Bank）的段差。
例如，图13为本公开至少一实施例提供的一种显示面板的电路结构示意图，如图13所示，该第一薄膜晶体管T1的栅极受到栅线G1的控制，连接数据线Data，栅线G1打开第一薄膜晶体管T1，把数据信号Data输入到第三薄膜晶体管T3的栅极，存储在存储电容Cst上。第二薄膜晶体管T2的栅极受栅线G2的控制，连接到第二初始信号线VIN2，在一帧画面之间打开第二薄膜晶体管T2，擦除上一帧画面存储的第三薄膜晶体管T3的栅极电压，写入初始信号线VIN2到驱动晶体管T3的栅极。由于第三薄膜晶体管T3是驱动晶体管，具有驱动的作用，需要较小的晶体管宽长比，即沟道的长度较大，所以设置成两个晶体管T3和T3’，在图8C所示的平面俯视图中的栅极在中间断开，但是整体是连接在一起的。驱动晶体管T3的漏极连接至像素电极，然后像素电极连接到发光二极管。驱动晶体管T3的源极连接至第四薄膜晶体管T4，第四薄膜晶体管T4的栅极受到第一初始信号线VIN1的控制，第四薄膜晶体管T4的源极连接至电源电压信号线。
例如，图14为本公开至少一实施例提供的再一种显示面板的电路结构示意图，在图14中EM1晶体管可以看做是第四薄膜晶体管T4，FN可以看做是第一初始信号线VIN1，其他的晶体管的工作原理可以参见上述图13中的相关描述。
例如，图15为本公开至少一实施例提供的又一种显示面板的截面结构示意图，如图15所示，该显示面板100还包括设置在第一电极112的远离衬底基板101的一侧的发光元件150和第二电极153，该发光元件150包括发光层151和与发光层151层叠设置的有机功能层152。例如，在一个示例中，该发光层151采用打印的工艺形成，且该有机功能层152采用蒸镀的工艺形成。
例如，如图15所示，该发光元件150包括红色发光元件、绿色发光元件和蓝色发光元件，该红色发光元件包括的红色发光层的厚度和红光的峰值波长的比值范围在0.15到0.4之间，该绿色发光元件包括的绿色发光层的厚度和绿光的峰值波长的比值范围在到之间；蓝色发光元件包括的蓝色发光层1501c的厚度和蓝光的峰值波长的比值范围在0.1到0.2之间。
例如，因为蓝光的波长最短能量最高，蓝色发光材料的激子淬灭系数最高，所以蓝色发光层的厚度越薄越好。
例如，在一个示例中，该第一电极112为三层结构，第一电极112的上下两层为氧化钨的材料形成的电极层，夹设在上下两层之间的中间层为铝金属材料，中间层的厚度为180nm~191nm，上下两层中靠近第二电极153一侧的电极层的厚度为11nm~14nm，上下两层中另外一层的厚度为4nm~7nm。第二电极153为双层结构，该双层结构中靠近第一电极112的一层材料为氧化铟，且其厚度为79nm~81nm。该双层结构中远离第一电极112的一层材料为银，且其厚度为13nm~17nm。该有机功能层包括空穴传输层、空穴注入层和电子注入层，该电子注入层为双层结构，且电子注入层的靠近第一电极112的一侧的厚度为3nm~7nm，电子注入层的远离第一电极112的一侧的厚度为25nm~27nm。
例如，在一个示例中，该第一电极112为双层结构，第一电极112的靠近第二电极153的一层的材料为氧化钨，该氧化钨的厚度为12nm，第一电极112的远离第二电极153的一层的材料为铝金属，该铝金属的厚度为248nm。电子注入层的靠近第一电极112的一侧的层结构的厚度为7nm，电子注入层的远离第一电极112的一侧的层结构的厚度为8nm，第二电极153的材料为银金属，且其厚度为26nm，在第二电极153的远离第一电极112的一侧设置有封装层。
例如，在一个示例中，红色子像素中打印形成的红色发光层的厚度和红色峰值波长的比值范围在0.15到0.4之间。绿色子像素中打印形成的绿色发光层的厚度和峰值波长的比值范围在0.15到0.3之间。蓝色子像素中打印形成的蓝色发光层的厚度和峰值波长的比值范围在0.1到0.2之间。该蓝色光线的波长为456.6nm，该绿色光线的波长为528.73nm，该红色光线的波长为619.47nm。
例如，在一个示例中，红色子像素中打印形成的红色发光层的厚度与红色光线的波长的比值为0.2776，红色子像素中打印形成的红色发光层和有机功能层的厚度总和与红色光线的波长的比值为0.3244。绿色子像素中打印形成的绿色发光层的厚度与绿色光线的波长的比值为0.2118，绿色子像素中打印形成的绿色发光层和有机功能层的厚度总和与绿色光线的波长的比值为0.2667。蓝色子像素中打印形成的蓝色发光层的厚度与蓝色光线的波长的比值为0.1533，蓝色子像素中打印形成的蓝色发光层和有机功能层的厚度总和与蓝色光线的波长的比值为0.2168。
例如，在另一个示例中，红色子像素中打印形成的红色发光层的厚度与红色光线的波长的比值为0.2034，红色子像素中打印形成的红色发光层和有机功能层的厚度总和与红色光线的波长的比值为0.2276。绿色子像素中打印形成的绿色发光层的厚度与绿色光线的波长的比值为0.1872，绿色子像素中打印形成的绿色发光层和有机功能层的厚度总和与绿色光线的波长的比值为0.2156。蓝色子像素中打印形成的蓝色发光层的厚度与蓝色光线的波长的比值为0.1424，蓝色子像素中打印形成的蓝色发光层和有机功能层的厚度总和与蓝色光线的波长的比值为0.1752。
例如，在一个示例中，多个红色发光层1501a和对应的有机功能层152（红色有机功能层152a）的厚度之和与红光的峰值波长的比值范围在0.2到0.4之间；多个绿色发光层1501b和对应的有机功能层152（绿色有机功能层152b）的厚度之和与绿光的峰值波长的比值范围在0.2到0.3之间；多个蓝色发光层和对应的有机功能层152（蓝色有机功能层152c）的厚度之和与蓝光的峰值波长的比值范围在0.15到0.25之间。
例如，蒸镀工艺可以为一层一层的薄膜或者小分子通过物理沉积的方式形成在衬底基板上，因此，打印工艺的均匀性比蒸镀工艺的均匀性更差，通常，发光层形成在第一电极/平坦化层/薄膜晶体管依次层叠的结构上。所以蒸镀工艺形成的发光层具有较好的保形特性，在上述层叠结构上各处具有相同或者非常接近的厚度。打印工艺是通过喷嘴滴注具有流体性质和粘稠粘滞性质的液体，所以在层叠结构中凹陷的部分和凸起的部分会形成不同的厚度，导致薄膜厚度的均匀性较差。而不同位置处不同厚度的发光层的结构有可能导致发光特性不一致，而产生色偏。为了改善上述特性，本公开的实施例调整了不同颜色像素区信号线的排布和线宽。
即本公开的实施例通过调整各种信号线，例如，第一初始信号线、第二初始信号线、电源电压连接线和栅线的线宽或者相邻的信号线之间的间距，以改善平坦化层的平坦度。
例如，本公开至少一实施例还提供一种显示装置，该显示装置包括上述任一项所述显示面板，例如，图16为本公开至少一实施例提供的显示装置的框图，如图16所示，该显示装置200包括显示面板100。例如，该显示面板100可以为本公开任一实施例提供的显示面板。
例如，该显示装置200可以为具有显示功能的显示设备。例如，该显示装置200可以为显示器、OLED显示面板、OLED电视、液晶显示面板、液晶显示电视、QLED显示面板、QLED电视、电子纸、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能和触控功能的产品或者部件。
本公开至少一实施例提供的显示面板和显示装置，具有以下至少一项有益技术效果：
（1）本公开至少一实施例提供的显示面板，栅极在衬底基板上的正投影位于源漏电极层和有源层在衬底基板上的正投影之内，且在垂直于衬底基板的主表面的方向上，源漏电极层的厚度大于栅极的厚度，通过将栅极、源漏电极层和有源层设计成具有上述结构关系可以减小位于源漏电极层之上的平坦化层的平坦度，即可以使得平坦化层的表面更加平坦，从而可以改善显示面板的显示效果。
（2）本公开至少一实施例提供的显示面板，电源电压信号线包括层叠设置的第一电源电压信号线和第二电源电压信号线，第一电源电压信号线和源漏电极层同层设置，第二电源电压信号线和栅极同层设置，且第一电源电压信号线为整体结构，第二电源电压信号线包括断口，该第二电源电压信号线上具有断口可以使得电流在第一电源电压信号线的整体上进行流动，使得电流流动的面积变大。
（3）本公开至少一实施例提供的显示面板，由于电源电压信号线和数据线均设置成具有双层层叠结构，在各个子像素的边缘形成了小凸起，从而增大了相邻的子像素之间的挡墙（Bank）的段差，相邻的子像素之间的凸起具有聚光和出光的作用。
有以下几点需要说明：
（1）本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
（2）为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。
（3）在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (53)

1.一种显示面板，其特征在于，包括：
衬底基板；
依次层叠设置在所述衬底基板上的有源层、栅极和源漏电极层；以及
设置在所述源漏电极层的远离所述衬底基板的一侧的平坦化层；其中，所述栅极在所述衬底基板上的正投影位于所述源漏电极层和所述有源层在所述衬底基板上的正投影之内，且在垂直于所述衬底基板的主表面的方向上，所述源漏电极层的厚度大于所述栅极的厚度；
所述源漏电极层包括相对设置的第一源漏电极和第二源漏电极，所述显示面板包括多个子像素，其中，所述多个子像素包括依次相邻设置的第一颜色子像素、第二颜色子像素和第三颜色子像素，其中，所述第一颜色子像素对应的所述第一源漏电极在所述衬底基板上的正投影具有第一金属面积SM1，所述第二颜色子像素对应的所述第一源漏电极在所述衬底基板上的正投影具有第二金属面积SM2，所述第三颜色子像素对应的所述第一源漏电极在所述衬底基板上的正投影具有第三金属面积SM3，所述第一金属面积SM1小于或者等于所述第二金属面积SM2，所述第二金属面积SM2小于所述第三金属面积SM3。
2.根据权利要求1所述的显示面板，其特征在于，
在所述有源层和所述栅极之间设置有栅绝缘层，在所述栅极和所述源漏电极层之间设置有层间绝缘层；
所述第一源漏电极通过依次贯穿所述层间绝缘层和所述栅绝缘层的第一过孔结构和所述有源层电连接，且所述栅极在所述衬底基板上的正投影位于所述第一源漏电极在所述衬底基板上的正投影之内；
所述第二源漏电极通过依次贯穿所述层间绝缘层和所述栅绝缘层的第二过孔结构和所述有源层电连接。
3.根据权利要求2所述的显示面板，其特征在于，所述第一源漏电极的远离所述第二源漏电极的端部通过所述第一过孔结构和所述有源层电连接。
4.根据权利要求2所述的显示面板，其特征在于，还包括多条数据线，其中，所述多条数据线和所述源漏电极层同层设置，且所述多条数据线分别和对应的所述第二源漏电极电连接。
5.根据权利要求4所述的显示面板，其特征在于，还包括设置在所述平坦化层的远离所述衬底基板的一侧的像素界定层，其中，所述像素界定层包括主体部和在相邻的所述主体部之间的开口区域。
6.根据权利要求5所述的显示面板，其特征在于，还包括设置在所述平坦化层的远离所述衬底基板的一侧的第一电极，其中，所述第一电极设置在所述开口区域，且所述第一电极通过贯穿所述平坦化层的第三过孔结构和所述第一源漏电极电连接。
7.根据权利要求6所述的显示面板，其特征在于，所述第一颜色子像素、所述第二颜色子像素和所述第三颜色子像素分别为红色子像素、绿色子像素和蓝色子像素，所述第一颜色子像素具有第一子像素面积SP1，所述第二颜色子像素具有第二子像素面积SP2，所述第三颜色子像素具有第三子像素面积SP3，F1= SM1/ SP1，F2= SM2/ SP2，F3= SM3/ SP3，F1、F2和F3分别为所述第一颜色子像素对应的所述第一源漏电极的面积占比、所述第二颜色子像素对应的所述第一源漏电极的面积占比以及所述第三颜色子像素对应的所述第一源漏电极的面积占比，且F1大于或者等于F2，F2大于F3。
8.根据权利要求7所述的显示面板，其特征在于，所述第一颜色子像素对应的所述第一源漏电极的面积占比F1、所述第二颜色子像素对应的所述第一源漏电极的面积占比F2以及所述第三颜色子像素对应的所述第一源漏电极的面积占比F3的大小分别为55%、50%和30%。
9.根据权利要求8所述的显示面板，其特征在于，所述多个子像素成阵列排布，在行方向上，所述第一颜色子像素对应的所述第一源漏电极的宽度小于或者等于相邻的所述第二颜色子像素对应的所述第一源漏电极的宽度，所述第二颜色子像素对应的所述第一源漏电极的宽度小于或者等于相邻的所述第三颜色子像素对应的所述第一源漏电极的宽度。
10.根据权利要求7~9中任一项所述的显示面板，其特征在于，所述平坦化层对应的不同位置具有不同的平坦度，且所述平坦化层的平坦度随着各个所述子像素对应的所述第一源漏电极的面积占比的下降而增大。
11.根据权利要求10所述的显示面板，其特征在于，所述第一颜色子像素对应的所述平坦化层的第一平坦度FP1小于或者等于所述第二颜色子像素对应的所述平坦化层的第二平坦度FP2，所述第二颜色子像素对应的所述平坦化层的所述第二平坦度FP2小于或者等于所述第三颜色子像素对应的所述平坦化层的第三平坦度FP3。
12.根据权利要求11所述的显示面板，其特征在于，所述第一平坦度FP1=（H1-H1’）/T，所述第二平坦度FP2=（H2-H2’）/T，所述第三平坦度FP3=（H3-H3’）/T，H1和H1’分别为所述第一颜色子像素对应的所述平坦化层的最大厚度和最小厚度；H2和H2’分别为所述第二颜色子像素对应的所述平坦化层的最大厚度和最小厚度；H3和H3’分别为所述第三颜色子像素对应的所述平坦化层的最大厚度和最小厚度；T为所述平坦化层的平均厚度。
13. 根据权利要求11所述的显示面板，其特征在于，|(FP1-FP2)/(FP1+ FP2)|*100%≤10%，|(FP1-FP3)/(FP1+FP3)|*100%≤10%，且|(FP2-FP3)/(FP2+ FP3)|*100%≤10%。
14.根据权利要求11所述的显示面板，其特征在于，所述平坦化层的平均平坦度x与各个所述子像素对应的所述第一源漏电极的面积占比y进行多项式拟合得到的公式为y=ax2+bx+c, 且a的范围为0~-30, b的范围为20~60, c的范围为0~40。
15. 根据权利要求14所述的显示面板，其特征在于，所述平坦化层的平均平坦度x与各个所述子像素对应的所述第一源漏电极的面积占比y进行多项式拟合得到的公式为：y = -10.541x2 + 37.449x + 7.7342，且决定系数R² = 1。
16.根据权利要求11所述的显示面板，其特征在于，所述第一平坦度FP1、所述第二平坦度FP2和所述第三平坦度FP3的大小分别为1.5%、2%和2.5%。
17.根据权利要求11~16中任一项所述的显示面板，其特征在于，还包括电源电压信号线，其中，所述电源电压信号线设置在所述第三颜色子像素的远离所述第二颜色子像素的一侧。
18.根据权利要求17所述的显示面板，其特征在于，所述电源电压信号线包括层叠设置的第一电源电压信号线和第二电源电压信号线，所述第一电源电压信号线和所述源漏电极层同层设置，所述第二电源电压信号线和所述栅极同层设置，且所述第一电源电压信号线为整体结构，所述第二电源电压信号线包括断口。
19.根据权利要求18所述的显示面板，其特征在于，所述电源电压信号线和与所述第三颜色子像素连接的所述数据线分别设置在所述第三颜色子像素的两侧，且所述电源电压信号线和所述与所述第三颜色子像素连接的所述数据线相对设置，在从所述电源电压信号线到所述与所述第三颜色子像素连接的所述数据线的方向上，所述第一电源电压信号线的宽度大于所述第二电源电压信号线的宽度。
20.根据权利要求19所述的显示面板，其特征在于，所述第二电源电压信号线的远离所述与所述第三颜色子像素连接的所述数据线的边缘与所述第一电源电压信号线的远离所述与所述第三颜色子像素连接的所述数据线的边缘对齐，且所述第二电源电压信号线的靠近所述与所述第三颜色子像素连接的所述数据线的边缘在所述第一电源电压信号线的靠近所述与所述第三颜色子像素连接的所述数据线的边缘的远离所述与所述第三颜色子像素连接的所述数据线的一侧。
21.根据权利要求19或20所述的显示面板，其特征在于，所述第一电源电压信号线的宽度为所述第二电源电压信号线的宽度的2~4倍。
22.根据权利要求21所述的显示面板，其特征在于，所述第一电源电压信号线的宽度为10微米~30微米，所述第二电源电压信号线的宽度为2微米~20微米。
23.根据权利要求18所述的显示面板，其特征在于，所述像素界定层包括的所述主体部在所述衬底基板上的正投影、所述第一电源电压信号线在所述衬底基板上的正投影和所述第二电源电压信号线在所述衬底基板上的正投影至少部分交叠。
24.根据权利要求19所述的显示面板，其特征在于，所述多条数据线的每个包括层叠设置的第一子数据线和第二子数据线，所述第一子数据线和所述源漏电极层同层设置，所述第二子数据线和所述栅极同层设置，所述第一子数据线为整体结构，所述第二子数据线包括断口，且所述数据线的每条通过所述第一子数据线和对应的所述子像素的所述第一源漏电极电连接。
25.根据权利要求24所述的显示面板，其特征在于，在从所述电源电压信号线到所述与所述第三颜色子像素连接的所述数据线的方向上，所述第一子数据线的宽度大于所述第二子数据线的宽度。
26.根据权利要求25所述的显示面板，其特征在于，在同一条所述数据线中，所述第二子数据线的远离与其所在数据线连接的所述子像素的边缘与对应的所述第一子数据线的远离与其电连接的所述子像素的边缘对齐，且所述第二子数据线的靠近与其所在数据线连接的所述子像素的边缘在对应的所述第一子数据线的靠近与其电连接的所述子像素的边缘的远离对应的所述子像素的一侧。
27.根据权利要求25或26所述的显示面板，其特征在于，在同一条所述数据线中，所述第一子数据线的宽度为所述第二子数据线的宽度的2~4倍。
28.根据权利要求27所述的显示面板，其特征在于，在同一条所述数据线中，所述第一子数据线的宽度为2微米~20微米，所述第二子数据线的宽度为2微米~10微米。
29.根据权利要求26所述的显示面板，其特征在于，所述像素界定层包括的所述主体部在所述衬底基板上的正投影、同一条所述数据线包括的所述第一子数据线在所述衬底基板上的正投影和所述第二子数据线在所述衬底基板上的正投影至少部分交叠。
30.根据权利要求1~9中任一项所述的显示面板，其特征在于，所述源漏电极层的厚度为所述栅极的厚度的2.5~7倍。
31.根据权利要求24~26中任一项所述的显示面板，其特征在于，还包括多条栅线，所述多条栅线和所述多条数据线交叉限定多个像素区，每个所述像素区对应一个所述子像素。
32.根据权利要求31所述的显示面板，其特征在于，所述多条栅线和所述源漏电极层同层设置，且所述栅线和所述第二子数据线交叉，所述栅线与所述第一子数据线相互间隔。
33.根据权利要求32所述的显示面板，其特征在于，还包括第一初始信号线、第二初始信号线和电源电压连接线，其中，所述电源电压连接线配置为连接所述电源电压信号线，所述第一初始信号线、所述第二初始信号线和所述电源电压连接线均和所述源漏电极层同层设置，且和所述栅线平行设置。
34.根据权利要求33所述的显示面板，其特征在于，还包括初始信号线连接线，其中，所述初始信号线连接线设置在所述第二颜色子像素的靠近所述第三颜色子像素的一侧，所述初始信号线连接线和与所述第二颜色子像素连接的所述数据线相对地设置在所述第二颜色子像素的两侧，且所述初始信号线连接线和所述第一初始信号线、所述第二初始信号线均相交。
35.根据权利要求34所述的显示面板，其特征在于，所述初始信号线连接线包括层叠设置的第一子初始信号线连接线和第二子初始信号线连接线，所述第一子初始信号线连接线和所述源漏电极层同层设置，所述第二子初始信号线连接线和所述栅极同层设置，且所述第一子初始信号线连接线为整体结构，所述第二子初始信号线连接线包括断口。
36.根据权利要求35所述的显示面板，其特征在于，在从所述初始信号线连接线到与所述第二颜色子像素连接的所述数据线的方向上，所述第一子初始信号线连接线的宽度大于所述第二子初始信号线连接线的宽度。
37.根据权利要求35所述的显示面板，其特征在于，所述第二子初始信号线连接线的远离所述第二颜色子像素的边缘与所述第一子初始信号线连接线的远离所述第二颜色子像素的边缘对齐，且所述第二子初始信号线连接线的靠近所述第二颜色子像素的边缘在所述第一子初始信号线连接线的靠近所述第二颜色子像素的边缘的远离所述第二颜色子像素的一侧。
38.根据权利要求36所述的显示面板，其特征在于，所述第一子初始信号线连接线的宽度为所述第二子初始信号线连接线的宽度的2~3倍。
39.根据权利要求38所述的显示面板，其特征在于，所述第一子初始信号线连接线的宽度在2微米到20微米之间，所述第二子初始信号线连接线的宽度在2微米到10微米之间。
40.根据权利要求35~39中任一项所述的显示面板，其特征在于，还包括电源电压信号传输线，其中，所述电源电压信号传输线设置在所述第一颜色子像素的靠近所述第二颜色子像素的一侧；
所述电源电压信号传输线和与所述第一颜色子像素连接的所述数据线彼此相对地设置在所述第一颜色子像素的两侧。
41.根据权利要求40所述的显示面板，其特征在于，所述电源电压信号传输线包括层叠设置的第一电源电压信号传输线和第二电源电压信号传输线，所述第一电源电压信号传输线和所述源漏电极层同层设置，所述第二电源电压信号传输线和所述栅极同层设置，且所述第一电源电压信号传输线为整体结构，所述第二电源电压信号传输线包括断口。
42.根据权利要求41所述的显示面板，其特征在于，在从所述电源电压信号传输线到与所述第一颜色子像素连接的所述数据线的方向上，所述第一电源电压信号传输线的宽度大于所述第二电源电压信号传输线的宽度。
43.根据权利要求42所述的显示面板，其特征在于，所述第二电源电压信号传输线的远离与所述第一颜色子像素连接的所述数据线的边缘，和所述第一电源电压信号传输线的远离与所述第一颜色子像素连接的所述数据线的边缘对齐，且所述第二电源电压信号传输线的靠近与所述第一颜色子像素连接的所述数据线的边缘在所述第一电源电压信号传输线的靠近与所述第一颜色子像素连接的所述数据线的边缘的远离与所述第一颜色子像素连接的所述数据线的一侧。
44.根据权利要求42所述的显示面板，其特征在于，所述第一电源电压信号传输线的宽度为所述第二电源电压信号传输线的宽度的2~3倍。
45.根据权利要求44所述的显示面板，其特征在于，所述第一电源电压信号传输线的宽度在2微米到30微米之间，所述第二电源电压信号传输线的宽度在2微米到10微米之间。
46.根据权利要求41~45中任一项所述的显示面板，其特征在于，所述数据线在第一方向上延伸，所述栅线在第二方向上延伸，所述第一方向和所述第二方向垂直。
47.根据权利要求46所述的显示面板，其特征在于，在所述第一方向上，所述第一电源电压信号线的宽度为W1，所述第一子数据线的宽度为W2，所述第一子初始信号线连接线的宽度为W3，所述第三颜色子像素对应的所述源漏电极层的宽度为W4，所述第二颜色子像素对应的所述源漏电极层的宽度为W5，所述第一颜色子像素对应的所述源漏电极层的宽度为W6，所述第一子初始信号线连接线与所述第二颜色子像素的第一间隙的宽度为W7，所述第二颜色子像素和所述第一电源电压信号传输线之间的间距为W8，所述第一电源电压信号传输线的宽度为W9，且W1等于W4，|W1-W4|/|W1+W4|≤0.05，(W2+W3)/min(W4, W5, W6)≤0.05，(W2+ W3)/min(W4, W5, W6)≤0.5，(W2+W9)/min(W4, W5, W6)≤0.5，W7/min(W4,W5, W6)≤0.5，W8/min(W4, W5, W6)≤0.05，|W8-W7|/min(W4, W5, W6) ≤0.25，|W8-W7|/|W8+W7|≤0.4。
48.根据权利要求47所述的显示面板，其特征在于，
每条所述栅线的线宽间距比Kws=Wm/Sm，Wm为所述栅线的线宽，Sm为相邻的所述栅线之间的间距，且Kws的取值范围为0~1；
每条所述栅线对应的所述平坦化层的凸起部分的起伏度斜率Kem=Hem/Lem, Hem为所述凸起部分的凸起高度，Lem为所述凸起部分的凸起宽度，且Kem的取值范围为1~2；
所述平坦化层的起伏度斜率Kem和所述栅线的线宽间距比Kws满足Kem= aKws 3 +bKws 2+cKws +d，其中，a的范围在-20到0之间, b的范围在0到20之间, c的范围在-10到10之间，d的范围在-10到10之间。
49.根据权利要求48所述的显示面板，其特征在于，所述平坦化层的起伏度斜率Kem和所述栅线的线宽间距比Kws进行多项式拟合得到的公式为Kem= -5.5036Kws 3 +4.8397Kws 2+0.7095Kws +0.8259，且决定系数R² = 0.9699。
50.根据权利要求6~9中任一项所述的显示面板，其特征在于，还包括设置在所述第一电极的远离所述衬底基板的一侧的发光元件，其中，所述发光元件包括发光层和与所述发光层层叠设置的有机功能层，所述发光层采用打印的工艺形成，所述有机功能层采用蒸镀的工艺形成。
51.根据权利要求50所述的显示面板，其特征在于，
所述发光元件包括红色发光元件、绿色发光元件和蓝色发光元件；
所述红色发光元件包括的红色发光层的厚度和红光的峰值波长的比值范围在0.15到0.4之间；
所述绿色发光元件包括的绿色发光层的厚度和绿光的峰值波长的比值范围在0.15到0.3之间；
所述蓝色发光元件包括的蓝色发光层的厚度和蓝光的峰值波长的比值范围在0.1到0.2之间。
52.根据权利要求51所述的显示面板，其特征在于，
多个所述红色发光层和对应的所述有机功能层的厚度之和与红光的峰值波长的比值范围在0.2到0.4之间；
多个所述绿色发光层和对应的所述有机功能层的厚度之和与绿光的峰值波长的比值范围在0.2到0.3之间；
多个所述蓝色发光层和对应的所述有机功能层的厚度之和与蓝光的峰值波长的比值范围在0.15到0.25之间。
53.一种显示装置，其特征在于，包括权利要求1~52中任一项所述显示面板。
CN202211394700.4A 2022-11-09 2022-11-09 显示面板和显示装置 Active CN115440789B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202310140504.2A CN118019392A (zh) 2022-11-09 2022-11-09 显示面板和显示装置
CN202211394700.4A CN115440789B (zh) 2022-11-09 2022-11-09 显示面板和显示装置
PCT/CN2023/101010 WO2024098758A1 (zh) 2022-11-09 2023-06-19 显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211394700.4A CN115440789B (zh) 2022-11-09 2022-11-09 显示面板和显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310140504.2A Division CN118019392A (zh) 2022-11-09 2022-11-09 显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN115440789A CN115440789A (zh) 2022-12-06
CN115440789B true CN115440789B (zh) 2023-04-28

Family

ID=84252593

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211394700.4A Active CN115440789B (zh) 2022-11-09 2022-11-09 显示面板和显示装置
CN202310140504.2A Pending CN118019392A (zh) 2022-11-09 2022-11-09 显示面板和显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310140504.2A Pending CN118019392A (zh) 2022-11-09 2022-11-09 显示面板和显示装置

Country Status (2)

Country Link
CN (2) CN115440789B (zh)
WO (1) WO2024098758A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440789B (zh) * 2022-11-09 2023-04-28 北京京东方技术开发有限公司 显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113056828A (zh) * 2019-07-31 2021-06-29 京东方科技集团股份有限公司 显示基板以及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203521430U (zh) * 2013-09-30 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置
CN104716164A (zh) * 2015-03-27 2015-06-17 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光显示装置
CN106405963B (zh) * 2016-10-31 2020-03-06 厦门天马微电子有限公司 阵列基板及包括该阵列基板的显示面板
CN109427820B (zh) * 2017-08-31 2021-02-23 京东方科技集团股份有限公司 一种显示装置用基板及其制备方法、显示面板
CN109638078B (zh) * 2018-11-09 2020-12-08 深圳市华星光电半导体显示技术有限公司 Tft的制备方法、tft、oled背板和显示装置
WO2020154876A1 (zh) * 2019-01-29 2020-08-06 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
EP4068381A4 (en) * 2019-11-29 2023-01-25 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD FOR MAKING IT, AND DISPLAY DEVICE
CN111584599B (zh) * 2020-05-27 2023-04-07 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
CN115440789B (zh) * 2022-11-09 2023-04-28 北京京东方技术开发有限公司 显示面板和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113056828A (zh) * 2019-07-31 2021-06-29 京东方科技集团股份有限公司 显示基板以及显示装置

Also Published As

Publication number Publication date
CN115440789A (zh) 2022-12-06
WO2024098758A1 (zh) 2024-05-16
CN118019392A (zh) 2024-05-10

Similar Documents

Publication Publication Date Title
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US10580836B2 (en) OLED touch display panel with baffles on a TFT back plate, method for manufacturing the same and touch display device
JP4099719B2 (ja) 電気光学装置およびアクティブマトリクス基板
US10824201B2 (en) Flexible display panel and manufacturing method thereof
KR100548688B1 (ko) 전기 광학 장치 및 전자 기기
US11195863B2 (en) Display panel having a storage capacitor, manufacturing method the same thereof and display module having the same
WO2014147964A1 (ja) 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法
KR102618593B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102201052B1 (ko) 어레이 기판, 표시 패널 및 표시 장치
US11985872B2 (en) Display panel and electronic device
US11043545B2 (en) Display substrate, fabricating method thereof, and display device
JP2018054728A (ja) 表示装置
US11609605B2 (en) Folding frame and foldable display
US11644868B2 (en) Foldable display
US20090058273A1 (en) Organic light-emitting apparatus
KR101713945B1 (ko) 양면 발광 방식 유기전계 발광소자
CN115440789B (zh) 显示面板和显示装置
JP4502585B2 (ja) エレクトロルミネッセンス表示装置
JP2017198992A (ja) バックプレーン基板及びそれを用いた有機発光表示装置
KR20110015757A (ko) 유기전계발광 표시장치 및 그 제조방법
KR20110131958A (ko) 유기전계발광 표시 장치
KR102554738B1 (ko) 유기발광표시장치 및 이의 제조방법
US20240164153A1 (en) Mother substrate for display device and manufacturing method of display device
US11563033B2 (en) Flexible array substrate, manufacturing method thereof, flexible display device
US20240206241A1 (en) Display device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant