KR101499510B1 - 저온 용액공정용 투명 유전체 박막 형성용 코팅액 및 상기 코팅액에 의해 형성한 박막을 구비한 투명 무기 박막 트랜지스터 - Google Patents

저온 용액공정용 투명 유전체 박막 형성용 코팅액 및 상기 코팅액에 의해 형성한 박막을 구비한 투명 무기 박막 트랜지스터 Download PDF

Info

Publication number
KR101499510B1
KR101499510B1 KR1020120125890A KR20120125890A KR101499510B1 KR 101499510 B1 KR101499510 B1 KR 101499510B1 KR 1020120125890 A KR1020120125890 A KR 1020120125890A KR 20120125890 A KR20120125890 A KR 20120125890A KR 101499510 B1 KR101499510 B1 KR 101499510B1
Authority
KR
South Korea
Prior art keywords
thin film
coating solution
zirconium
solvent
delete delete
Prior art date
Application number
KR1020120125890A
Other languages
English (en)
Other versions
KR20140059435A (ko
Inventor
문주호
양우석
송근규
정양호
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020120125890A priority Critical patent/KR101499510B1/ko
Priority to US14/016,324 priority patent/US20140124775A1/en
Publication of KR20140059435A publication Critical patent/KR20140059435A/ko
Application granted granted Critical
Publication of KR101499510B1 publication Critical patent/KR101499510B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

투명 유전체 박막 형성용 코팅액가 제공된다. 상기 코팅액는 알루미늄을 포함하는 제1 물질과, 지르코늄을 포함하는 제2 물질과, 상기 제1 물질 및 제2 물질을 용해시키는 용매를 포함하고, 상기 용매는 제1 용매 및 제2 용매로 이루어지는 것을 특징으로 한다.

Description

저온 용액공정용 투명 유전체 박막 형성용 코팅액 및 상기 코팅액에 의해 형성한 박막을 구비한 투명 무기 박막 트랜지스터{COATING SOLUTION FOR FORMING TRANSPARENT DIELECTRIC THIN FILM FOR LOW-TEMPERATURE PROCESS AND TRANSPARENT INORGANIC THIN FILM TRANSISTOR HAVING THE THIN FILM FORMED BY THE COATING SOLUTION}
본 발명은 투명 박막 제조와 관련된 것으로서, 보다 구체적으로는 용액 공정을 이용하여 저온에서 박막을 제조하기 위한 코팅액 및 상기 코팅액에 의해 형성된 박막을 포함하는 투명 박막 트랜지스터에 관한 것이다.
액정 표시 장치, 유기 발광 다이오드 등의 박막형 디스플레이에 대한 수요와 관심이 증가하면서, 최근에는 휘거나, 구부리더라도 물성의 저하 없이 사용 가능한 차세대 유연성 디스플레이 구현을 위한 연구가 진행되고 있다.
박막 트랜지스터(thin film transistor)는 스위치 역할을 하는 기본 단위 소자로서 모든 정보/전자 장치 및 디스플레이의 핵심 부품이며, 반도체와 유전체는 박막 트랜지스터를 구성하는 핵심 재료이다.
현재 반도체 재료로 가장 널리 사용되는 다결정 실리콘은 물성, 수명, 성능 안정성 측면에서 장점이 있지만, 박막을 형성하기 위해서 진공 증착과 레이저 어닐링 공정 등이 요구된다. 따라서, 그 제조 비용이 높고 더욱이 그러한 공정을 수행하기 위한 장비 역시 고가이어서, 디스플레이 제작 원가가 상승된다.
새로운 박막 트랜지스터 재료로서 고려되고 있는 무기 아연산화물(ZnO)은 에너지 밴드갭이 넓고 광투과도가 우수하여 박막 트랜지스터에서 활성 영역의 채널층으로 이용하는 데 큰 관심을 받고 있으며, 무기 아연 산화물 내 캐리어 농도 등을 조절하여 더욱 우수한 성능을 얻기 위해 InZnO, ZnSnO 등의 다양한 산화 아연-계 반도체 층들이 연구되고 있다.
한편, 대표적인 유전체 물질로서, 우수한 안정성을 나타내는 이산화규소(SiO2)와 질화규소(SiNx)가 사용되고 있다. 그러나, 이들 물질은 고가의 진공장비를 필요로 하며, 상대적으로 낮은 유전상수 값을 갖기 때문에 저전력 구동이 불가능하며, 이는 모바일 디스플레이 등에 요구되는 저전력 구동 조건을 만족시킬 수 없다는 문제점을 갖고 있다.
이산화규소(SiO2)와 질화규소(SiNx)를 대체할 유전체로서, ZrO2, Al2O3, HfO2, TiO2, Y2O3 등과 같은 고유전율의 무기 유전체들이 많이 연구, 보고되고 있다(예컨대, 등록특허 제10-718839호). 이들 고유전율 물질들은 저전압 구동/고 이동도/높은 투명도 등의 장점으로 크게 주목 받고 있다. 그러나, 양질의 무기 유전체 박막을 얻기 위해서는 고가의 진공장비 혹은 고온의 열처리(>400℃)가 필수적으로 요구된다. 또한, 고온에서 열처리를 하게 되면, 유연성(flexible) 기판 위에 트랜지스터와 같은 소자를 제조할 수 없다는 문제점이 야기된다.
스핀 코팅(spin coating), 딥 코팅(dip coating), 드랍 캐스팅(drop casting), 잉크젯 프린팅(ink-jet printing) 등의 용액 공정은 생산 원가 절감, 대량 생산, 대면적 공정 등과 관련하여 큰 장점을 발휘하여, 활발한 연구가 진행되고 있다. 그러나, 용액 공정에 기반하여 유전체 박막을 제조하는 경우, 전술한 바와 같이 고온의 열처리를 필요로 하며, 이와 관련하여, 저온(<300℃)의 온도에서 열처리를 하는 경우, 대체로 높은 누설전류 값을 나타내고 평탄한 막을 얻을 수 없다는 문제점을 갖고 있다.
유기물 기반 유전체 또는 유-무기 하이브리드 유전체의 경우 저온(<300℃)에서 유전체 박막 형성이 가능하다. 그러나, 화학적/열적 안정성이 매우 떨어져 실제 공정에 적용하기 어려움이 있고, ZnO/IZO/ZTO 등 무기 반도체와 조합하였을 때 상대적으로 낮은 이동도를 나타내는 한계가 있다.
본 발명은 상기한 종래 기술에서 나타나는 문제점을 해결하기 위한 것으로서, 용액 공정을 이용하여 저온(예컨대, 300℃ 이하, 바람직하게는 250℃ 이하)에서도 우수한 절연 성능을 나타내는 무기 유전체 박막 제작 방법, 상기 방법에 사용하기 위한 코팅액, 상기 유전체 박막을 이용하여 유연성 기판/투명 기판 등에 적용하여 구부릴 수 있는 고성능 투명 박막 트랜지스터를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따라서 투명 유전체 박막 형성용 코팅액이 제공되는데, 상기 코팅액은 알루미늄을 포함하는 제1 물질과, 지르코늄을 포함하는 제2 물질과, 상기 제1 물질 및 제2 물질을 용해시키는 용매를 포함하고, 상기 용매는 제1 용매 및 제2 용매로 이루어지는 것을 특징으로 한다.
한 가지 실시예에 있어서, 상기 제1 물질은 알루미늄 질화물(aluminum nitride), 알루미늄 염화물(aluminum chloride) 및 알루미늄 아세트산염(aluminum acetate) 중 하나이고, 상기 제2 물질은 지르코늄 질화물(zirconium nitride), 지르코늄 염화물(zirconium chloride) 및 지르코늄 아세트산염(zirconium acetate) 중 하나일 수 있다.
한 가지 실시예에 있어서, 상기 제1 물질과 제2 물질은 97:3 내지 50:50의 몰비로 혼합될 수 있다.
한 가지 실시예에 있어서, 상기 제1 용매와 제2 용매로서, 아세토나이트릴, 에틸렌글리콜, 2메톡시에탄올, 암모니아수, 아세트산, 아이소프로필알코올 중 하나를 이용할 수 있다.
한 가지 실시예에 있어서, 상기 제1 용매와 제2 용매는 30:70~70:30의 부피비로 혼합될 수 있다.
본 발명의 다른 양태에 따라서, 투명 유전체 박막 제조 방법이 제공된다. 상기 방법은 제1 물질 전구체와, 제2 물질 전구체를 2개의 용매가 혼합된 용매에 용해시켜 코팅액을 준비하는 단계와, 상기 코팅액을 용액 공정에 기반하여 기판에 제공하여 그 기판 상에 박막을 형성하는 단계와, 상기 기판에 형성된 박막에 대해 300℃ 이하의 온도에서 열처리를 수행하는 단계를 포함하는 것을 특징으로 한다.
상기 제조 방법에 있어서, 상기 제1 물질 전구체는 알루미늄 질화물(aluminum nitride), 알루미늄 염화물(aluminum chloride) 및 알루미늄 아세트산염(aluminum acetate) 중 하나이고, 상기 제2 물질 전구체는 지르코늄 질화물(zirconium nitride), 지르코늄 염화물(zirconium chloride) 및 지르코늄 아세트산염(zirconium acetate) 중 하나일 수 있다.
상기 제조 방법에 있어서, 상기 제1 용매와 제2 용매로서, 아세토나이트릴, 에틸렌글리콜, 2메톡시에탄올, 암모니아수, 아세트산, 아이소프로필알코올 중 선택되는 2개의 용매를 이용할 수 있다.
상기 제조 방법에 있어서, 상기 열처리는 약 250℃의 온도에서 수행할 수 있다.
본 발명의 다른 양태에 따라서 투명 무기 박막 트랜지스터가 제공되는데, 이 트랜지스터는 알루미늄 질화물(aluminum nitride), 알루미늄 염화물(aluminum chloride) 및 알루미늄 아세트산염(aluminum acetate) 중 선택되는 제1 전구체 물질과, 지르코늄 질화물(zirconium nitride), 지르코늄 염화물(zirconium chloride) 및 지르코늄 아세트산염(zirconium acetate) 중 선택되는 제2 전구체 물질을 아세토나이트릴, 에틸렌글리콜, 2메톡시에탄올, 암모니아수, 아세트산, 아이소프로필알코올 중 선택되는 2개의 용매가 혼합된 용매에 용해시켜 형성한 코팅액을 이용하여 형성한 유전체 박막을 포함하는 것을 특징으로 한다.
상기 트랜지스터에 있어서, 상기 유전체 박막은 300℃ 이하의 온도에서 열처리하여 형성된 박막이다.
본 발명에 따라 제공되는 코팅액을 이용하여 박막을 형성하는 경우, 저온의 열처리를 거쳐 박막을 형성하여도 높은 절연 성능을 구현할 수 있어, 저가의 용액공정을 이용하여 유연성 기판 위에 박막 트랜지스터 제작이 가능하며, 아울러 제조비용을 절감할 수 있다.
도 1은 본 발명에 따라 지르코늄 옥사이드를 첨가하여 형성한 알루미늄 옥사이드-지르코늄 옥사이드 첨가 박막이 저온에서도 우수한 절연 성능을 나타내는 것을 보여주는 도면이다.
도 2는 지르코늄 첨가시 저온에서도 더 많은 옥사이드가 형성되고, 결함 사이트(defect site)(hydroxyl + lattice defect)가 감소하여, 절연성능을 개선하는 효과를 나타내는 것을 보여주는 x-선 광전자 분광법 분석 결과를 보여주는 도면이다.
도 3은 본 발명에 따라 형성한 박막의 평탄도를 보여주는 도면이다.
도 4는 종래 기술 및 본 발명에 따라 형성한 박막을 포함하는 박막 트랜지스터의 투과도를 보여주는 도면이다.
도 5는 본 발명에 따라 형성한 박막을 포함하는 박막 트랜지스터의 전달특성을 보여주는 도면이다.
이하에서는, 첨부 도면을 참조하여 본 발명의 실시예를 설명한다. 이하의 설명에 있어서, 당업계에 이미 널리 알려진 기술적 구성에 대한 설명은 생략한다. 예컨대, 박막 트랜지스터 자체는 종래의 기술에 따라 제작하여 그 특성을 검토하였는데, 이러한 박막 트랜지스터 제조와 관련한 설명은 생략한다. 이러한 설명을 생략하더라도, 당업자라면 이하의 설명을 통해 본 발명의 특징적 구성을 쉽게 이해할 수 있을 것이다.
본 발명자는 용액 공정에 기반하여, 저온에서도 우수한 절연 성능을 나타내는 유전체 박막을 제조할 수 있는 재료에 대해 연구를 수행하여, 본 발명을 완성하였다.
즉, 본 발명은 용액공정을 이용하여 저온에서 제작 가능한 유전체 박막의 제조기술과 이를 이용하여 제조한 고성능 투명 무기 박막 트랜지스터를 제공한다. 구체적으로는 알루미늄 옥사이드(aluminum oxide)와 지르코늄 옥사이드(zirconium oxide)의 혼합물을 이용하여 저온, 예컨대 300℃ 이하, 바람직하게는 약 250℃의 온도에서도 우수한 유전 성질을 나타내는 유전체 박막을 제공하며, 이를 이용하여 폴리이미드(Polyimid) 등 유연한 플라스틱 기판 위 고성능 박막 트랜지스터 제작을 가능하게 하여, 플라스틱 TFT-LCD, 전자종이와 같은 유연성 디스플레이, RFID, 스마트카드와 같은 유연성 전자 소자를 구현할 수 있다.
본 발명에 있어서, 저온에서 우수한 유전 성질을 나타내는 원인으로는 지르코늄 조성 첨가시 저온에서도 보다 많은 옥사이드가 형성되며, 전류의 통로가 될 수 있는 하이드록실 기와 산소 공공의 양이 감소하기 때문이며, 이를 X-선 광전자 분광법(X-ray photoelectron spectroscopy)를 이용하여 분석하였다.
또한, 제작한 유전체 박막을 이용하여 P+ 형 실리콘 웨이퍼/Glass/플라스틱 기판 등 다양한 기판과 수계/비수계 공정의 반도체 박막(InZnO , ZnO) 등과 조합하여 우수한 투과도와 높은 이동도 등 우수한 성능을 나타내는 박막 트랜지스터를 제작하였다.
이하에서는, 첨부 도면을 참조하여, 본 발명을 더욱 구체적으로 설명한다.
본 발명에 따르면, 알루미늄 옥사이드에 지르코늄 옥사이드가 첨가된 무기 유전체 박막이 제공되는데, 이는 알루미늄을 포함하는 제1 물질(전구체)과, 지르코늄을 포함하는 제2 물질(전구체)과, 제1 물질과 제2 물질을 용해시키는 용매를 포함하는 투명 유전체 박막 형성용 코팅액을 이용하여 형성되고, 상기 용매는 제1 용매 및 제2 용매로 이루어진다.
알루미늄 옥사이드(Al2O3)의 경우, 유전상수는 나쁘고(즉 특성이 나쁘다) 절연파괴 전압이 낮은(즉, 특성이 좋다) 특성을 갖고 있으며, 지르코늄 옥사이드는 이와 반대되는 특성을 갖고 있다. 본 발명자는 이러한 상반되는 특성을 나타내는 두 물질을 혼합하여 코팅액을 만들면, 저온에서도 우수한 절연 성능을 발휘하는 박막을 제작할 수 있다는 것을 발견하고, 본 발명을 완성하였다.
본 발명에 따르면, 상기 제1 물질로서, 알루미늄 질화물(aluminum nitride), 알루미늄 염화물(aluminum chloride, 예컨대 AlCl3) 및 알루미늄 아세트산염(aluminum acetate) 중 하나를 이용할 수 있고, 상기 제2 물질로서, 지르코늄 질화물(zirconium nitride), 지르코늄 염화물(zirconium chloride, ZrCl4) 및 지르코늄 아세트산염(zirconium acetate) 중 하나를 이용할 수 있다. 본 발명에 있어서, 상기 제1 물질과 제2 물질은 97:3 내지 50:50의 몰비율로 혼합하고, 바람직하게는 90:10의 몰비율로 혼합한다. 즉 본 발명자가 반복적으로 수행한 실험에 따르면, 상기 제1 물질과 제2 물질의 혼합 비율에 따라 유전체 박막의 성능이 차이가 나타났다. 따라서, 본 발명자는 각 온도에서 유전 상수와 절연 강도의 관점에서 제1 물질과 제2 물질의 혼합 비율을 최적화화여 상기와 같이 선택하였다.
상기 제1 용매와 제2 용매로서, 아세토나이트릴, 에틸렌글리콜, 2메톡시에탄올, 암모니아수, 아세트산 및 아이소프로필알코올 중 2개의 용매를 선택하여 상기 용매를 구성할 수 있다. 한편, 본 발명에 따르면, 제1 용매와 제2 용매는 30:70~70:30의 부피비로 혼합한다. 상기 제1 물질과 제2 물질의 혼합 비율과 마찬가지로, 본 발명자는 제1 용매와 제2 용매의 혼합 비율에 따른 특성 변화를 관찰하였으며, 상기 전구체의 용해도 및 코팅액의 코팅 성능의 관점에서 상기 비율이 최적이라는 것을 찾아내었으며, 특히 바람직하게는 제1 용매와 제2 용매를 35:65의 부피비로 혼합한다.
본 발명자는 상기와 같이 제1 물질, 제2 물질, 용매로 이루어진 혼합 용액을 용액공정, 예컨대 스핀코팅하여 박막을 형성한 후, 열처리를 하여, 알루미늄 옥사이드에 지르코늄 옥사이드가 첨가된 무기 유전체 박막을 제조하여(상기 제1, 제2 물질을 용매에 녹인 후, 스핀 코팅 및 열처리를 진행하면, 그 전구체가 옥사이드의 형태로 변화한다), 그 특성을 평가하였고, 그 결과를 도 1 내지 도 3에 나타내었다.
도 1은 상기 박막 형성시 저온, 즉 250℃에서 열처리를 한 후의 전류 밀도를 나타내는데, 좌측의 비교예(Al2O3 박막)와 비교하여, 본 발명에 따른 박막(ZAO 박막)의 경우, 저온 열처리에서 전류 밀도가 크게 감소한 것을 알 수 있는데, 이는 250℃의 비교적 저온 열처리에 의해서도 우수한 절연 성능이 발휘된다는 것을 나타낸다.
상기와 같이, 비교적 저온 열처리에 의해서도 우수한 절연 성능이 발휘되는 이유와 관련하여, 본 발명자는 X-선 광전자 분광법(X-ray photoelectron spectroscopy)를 이용하여 각 박막을 분석하였고 그 결과를 도 2에 나타내었다.
도 2에 도시한 바와 같이, 본 발명에 따른 박막에서는 전류의 통로가 될 수 있는 하이드록실 기와 산소 공공의 양의 합이 감소하고, 저온에서도 보다 많은 옥사이드가 형성되어, 비교적 저온의 온도에서도 우수한 유전 성질을 나타내는 것으로 보인다.
또한, 본 발명자는 상기와 같이 형성한 유전체 박막의 평탄도를 측정하였으며, 그 결과를 도 3에 나타내었다. 도 3에 도시한 바와 같이, 평균 평탄도(RMS)가 약 0.22 nm 이었으며, 이는 기존의 보고 값과 비교해도 뒤떨어지지 않는 수준의 평탄도이다.
또한, 본 발명자는 상기 제조한 유전체 박막 및 용액을 이용하여, 박막 트랜지스터를 제작하여, 그 투과도와 이동도 특성을 측정하였다.
먼저, 파장에 따른 투과도 측정 결과를 보여주는 도 4를 참조하면, 각 소자 모두 90% 이상의 우수한 투과도를 나타내었다.
한편, 박막 트랜지스터의 전달 특성을 나타내는 도 5를 보면 알 수 있는 바와 같이, 저전압(5V)에서 높은 이동도 값을 나타내었다. 구체적으로, 각 소자의 공정 조건 및 이동도(μ), 점멸비(on/off), subthreshold swing(s), 계면 trap 밀도 interfacial trap density) 등을 표 1에 나타내었다. 350℃ 열처리의 경우 IZO 와 ZnO 반도체를 사용하였을 때, 각각 53 과 48.9 의 큰 이동도 값을 나타내며, 106 정도의 큰 점멸비를 나타내었다. 250℃에서 열처리를 한 저온 IZO 소자 역시 약 12의 상대적으로 큰 이동도 값을 나타낸다. 이는 상용으로 많이 사용되는 a-Si 기반 소자의 이동도가 1 부근임을 고려할 때, 매우 높은 값이라고 할 수 있다.
Substrate
/gate		 Semiconductor
type		 T a *
(oC)		 μ sat (cm2V-1s-1) On/off V th
(V)		 S
(V/decade)		 Interfacial trap density
(cm-2eV-1)
p ++ Si (a),(d) IZO 350 53 1.26x106 1.07 0.12 6.55x1011
p ++ Si (b),(e) IZO 250 12 1.9x104 2.46 0.71 4.79x1012
p ++ Si (c),(f) ZnO 350 48.9 7.52x105 1.42 0.25 2.02x1012
(Ta *: 어닐링 온도)
이상 본 발명을 바람직한 실시예를 참조하여 설명하였지만, 본 발명은 상기 실시예에 제한되지 않는다는 것을 이해하여야 한다. 즉 후술하는 특허청구범위 내에서 상기 실시예를 다양하게 변형할 수 있으며, 이들 변형예 역시 모두 본 발명의 범위 내에 속하는 것이며, 본 발명은 후술하는 특허청구범위 및 그 균등물에 의해서만 제한된다.

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 알루미늄 질화물(aluminum nitride), 알루미늄 염화물(aluminum chloride) 및 알루미늄 아세트산염(aluminum acetate) 중 선택되는 제1 전구체 물질과, 지르코늄 질화물(zirconium nitride), 지르코늄 염화물(zirconium chloride) 및 지르코늄 아세트산염(zirconium acetate) 중 선택되는 제2 전구체 물질을 97:3 내지 50:50의 몰비로 혼합하여, 아세토나이트릴, 에틸렌글리콜, 2메톡시에탄올, 암모니아수, 아세트산, 아이소프로필알코올 중 선택되는 2개의 용매가 30:70 내지 70:30의 부피비로 혼합된 용매에 용해시켜 형성한 코팅액을 이용하여 형성한 유전체 박막을 포함하고, 상기 유전체 박막은 300℃ 이하의 온도에서 열처리하여 상기 전구체를 옥사이드 형태로 변화시키고, 하이드록실 기와 산소 공공의 양을 감소시켜 절연성능을 향상시켜 형성된 것인, 투명 무기 박막 트랜지스터.
  11. 삭제
KR1020120125890A 2012-11-08 2012-11-08 저온 용액공정용 투명 유전체 박막 형성용 코팅액 및 상기 코팅액에 의해 형성한 박막을 구비한 투명 무기 박막 트랜지스터 KR101499510B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120125890A KR101499510B1 (ko) 2012-11-08 2012-11-08 저온 용액공정용 투명 유전체 박막 형성용 코팅액 및 상기 코팅액에 의해 형성한 박막을 구비한 투명 무기 박막 트랜지스터
US14/016,324 US20140124775A1 (en) 2012-11-08 2013-09-03 Coating solution for forming transparent dielectric thin film for low-temperature solution process and transparent inorganic thin-film transistor having thin film formed by the coating solution

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120125890A KR101499510B1 (ko) 2012-11-08 2012-11-08 저온 용액공정용 투명 유전체 박막 형성용 코팅액 및 상기 코팅액에 의해 형성한 박막을 구비한 투명 무기 박막 트랜지스터

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020140055215A Division KR20140082945A (ko) 2014-05-09 2014-05-09 저온 용액공정용 투명 유전체 박막 형성용 코팅액 및 상기 코팅액에 의해 형성한 박막을 구비한 투명 무기 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20140059435A KR20140059435A (ko) 2014-05-16
KR101499510B1 true KR101499510B1 (ko) 2015-03-06

Family

ID=50621532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120125890A KR101499510B1 (ko) 2012-11-08 2012-11-08 저온 용액공정용 투명 유전체 박막 형성용 코팅액 및 상기 코팅액에 의해 형성한 박막을 구비한 투명 무기 박막 트랜지스터

Country Status (2)

Country Link
US (1) US20140124775A1 (ko)
KR (1) KR101499510B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110027488A (ko) * 2009-09-10 2011-03-16 삼성전자주식회사 용액 조성물, 이를 이용한 금속 산화물 반도체 제조 방법, 상기 제조 방법에 의해 형성된 금속 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR20110101058A (ko) * 2010-03-05 2011-09-15 연세대학교 산학협력단 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
KR101069613B1 (ko) * 2009-09-04 2011-10-05 한국화학연구원 저온 공정이 가능한 용액 공정용 산화물 반도체를 위한 결정화 제어 방법
KR20120083826A (ko) * 2011-01-18 2012-07-26 연세대학교 산학협력단 액상 공정 산화물 박막의 제조 방법, 이를 이용한 전자 소자 및 박막 트랜지스터

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7727908B2 (en) * 2006-08-03 2010-06-01 Micron Technology, Inc. Deposition of ZrA1ON films
KR101260957B1 (ko) * 2010-12-31 2013-05-06 연세대학교 산학협력단 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069613B1 (ko) * 2009-09-04 2011-10-05 한국화학연구원 저온 공정이 가능한 용액 공정용 산화물 반도체를 위한 결정화 제어 방법
KR20110027488A (ko) * 2009-09-10 2011-03-16 삼성전자주식회사 용액 조성물, 이를 이용한 금속 산화물 반도체 제조 방법, 상기 제조 방법에 의해 형성된 금속 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR20110101058A (ko) * 2010-03-05 2011-09-15 연세대학교 산학협력단 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
KR20120083826A (ko) * 2011-01-18 2012-07-26 연세대학교 산학협력단 액상 공정 산화물 박막의 제조 방법, 이를 이용한 전자 소자 및 박막 트랜지스터

Also Published As

Publication number Publication date
US20140124775A1 (en) 2014-05-08
KR20140059435A (ko) 2014-05-16

Similar Documents

Publication Publication Date Title
JP7047888B2 (ja) 酸化物絶縁膜形成用インク
KR102386861B1 (ko) 반도체 장치
JP5386084B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR101514192B1 (ko) 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템
KR101212626B1 (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
KR20200003288A (ko) 반도체 장치
KR101284587B1 (ko) Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
Bukke et al. High performance of a‐IZTO TFT by purification of the semiconductor oxide precursor
KR102260807B1 (ko) 산화물 또는 산질화물 절연체 막 형성용 도포액, 산화물 또는 산질화물 절연체 막, 전계 효과형 트랜지스터 및 이들의 제조 방법
KR101460489B1 (ko) 산소 플라즈마 처리 공정이 포함된 졸겔(sol-gel)법을 이용한 산화물 반도체층 방법 및 이에 의해 제조된 산화물 반도체층
KR20180067738A (ko) 금속 산화물 박막 형성용 도포액, 금속 산화물 박막, 전계 효과형 트랜지스터 및 전계 효과형 트랜지스터의 제조 방법
KR20130095065A (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
Lee et al. Solution-processed ternary alloy aluminum yttrium oxide dielectric for high performance indium zinc oxide thin-film transistors
US9755025B2 (en) Transparent compound semiconductor and production method therefor
KR20230078575A (ko) 산화물 반도체, 이의 제조방법 및 이를 포함하는 반도체 소자
KR101499510B1 (ko) 저온 용액공정용 투명 유전체 박막 형성용 코팅액 및 상기 코팅액에 의해 형성한 박막을 구비한 투명 무기 박막 트랜지스터
JP6848405B2 (ja) 電界効果型トランジスタの製造方法
JP2016197631A (ja) 絶縁膜形成用前駆体溶液とその製造方法、絶縁膜とその製造方法及びトランジスタデバイス及びその製造方法
KR102093415B1 (ko) 금속산화물 박막을 포함하는 트랜지스터 제조 방법
KR102000829B1 (ko) 고유전체 절연 박막을 포함하는 박막 트랜지스터 및 이의 제조 방법
KR20140082945A (ko) 저온 용액공정용 투명 유전체 박막 형성용 코팅액 및 상기 코팅액에 의해 형성한 박막을 구비한 투명 무기 박막 트랜지스터
KR101715083B1 (ko) 폴리실라잔 화합물을 포함하는 박막 트랜지스터 게이트 절연막 및 이를 포함하는 박막 트랜지스터
KR20120050565A (ko) 금속 도핑된 산화물 반도체 박막 트랜지스터
KR20150080948A (ko) 산화물 반도체층, 그 제조방법 및 이를 포함하는 박막트랜지스터
KR20120064970A (ko) 저온 액상기반의 산화물 반도체 박막의 제조 방법 및 그를 포함하는 박막 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 5