KR101514192B1 - 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템 - Google Patents

전계 효과 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템 Download PDF

Info

Publication number
KR101514192B1
KR101514192B1 KR1020147014532A KR20147014532A KR101514192B1 KR 101514192 B1 KR101514192 B1 KR 101514192B1 KR 1020147014532 A KR1020147014532 A KR 1020147014532A KR 20147014532 A KR20147014532 A KR 20147014532A KR 101514192 B1 KR101514192 B1 KR 101514192B1
Authority
KR
South Korea
Prior art keywords
compound
cation
type
cations
effect transistor
Prior art date
Application number
KR1020147014532A
Other languages
English (en)
Other versions
KR20140081900A (ko
Inventor
나오유키 우에다
유키 나카무라
유지 소네
유키코 아베
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20140081900A publication Critical patent/KR20140081900A/ko
Application granted granted Critical
Publication of KR101514192B1 publication Critical patent/KR101514192B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

개시하는 전계 효과 트랜지스터는, 게이트 전압이 인가되는 게이트 전극과, 이 게이트 전압에 따라 전류를 얻는 소스 전극 및 드레인 전극과, 이 소스 전극 및 드레인 전극에 인접하게 형성되며, n형 산화물 반도체로 이루어지는 활성층과, 상기 게이트 전극과 활성층 사이에 형성되는 게이트 절연층을 포함한다. 이 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온 중 적어도 하나를 도입함으로써 얻어진 결정상의 화학 조성을 갖는 n형 도핑된 화합물로 이루어진다.

Description

전계 효과 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템{FIELD EFFECT TRANSISTOR, DISPLAY ELEMENT, IMAGE DISPLAY DEVICE, AND SYSTEM}
본 발명은 개괄적으로 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템에 관한 것이다. 더 구체적으로, 본 발명은 산화물 반도체로 이루어지는 활성층을 구비한 전계 효과 트랜지스터, 그 전계 효과 트랜지스터를 구비한 표시 소자, 그 표시 소자를 구비한 화상 표시 장치, 그리고 그 화상 표시 장치를 구비한 시스템에 관한 것이다.
전계 효과 트랜지스터(Field Effect Transistor: FET)는 게이트 전극에 전압을 인가하여 채널의 전계에 기초해 전자 또는 정공의 흐름에 게이트를 제공함으로써, 소스 전극과 드레인 전극 사이에 흐르는 전류를 제어하는 트랜지스터이다.
FET는 그 특성 때문에 스위칭 소자나 증폭 소자로서 이용되고 있다. FET는 게이트 전류가 작고 구조가 평면적이기 때문에, 바이폴라 트랜지스터와 비교해 제조 또는 집적화가 용이할 수 있다. 이에, FET는 현재의 전자 디바이스에 사용되는 집적 회로에서는 필요 불가결한 소자이다.
FET는 액티브 매트릭스 방식의 디스플레이에서 박막 트랜지스터(Thin Film Transistor: TFT)로서 응용되고 있다.
최근, 플랫 패널 디스플레이(Flat Panel Display: FPD)로서, 액정 디스플레이, 유기 EL(ElectroLuminescence) 디스플레이, 전자 페이퍼 등이 실용화되어 있다.
FPD는 비정질 실리콘이나 다결정 실리콘으로 이루어진 활성층을 구비한 TFT를 포함하는 드라이버 회로에 의해 구동된다. FPD에 대해 한층 더 대형화, 고선명화, 고속의 구동 속도를 달성하려는 요구가 있다. 이러한 요구에 따라, 캐리어 이동도가 높고, 특성의 경시 변화가 작으며, 패널 내의 소자간 특성 변동이 작은 TFT가 요구되고 있다.
비정질 실리콘(a-Si)이나 다결정 실리콘[특히 저온 폴리실리콘(Low Temperature Polycrystalline Silicon: LTPS)]으로 이루어진 활성층을 구비한 TFT는 장점과 단점을 갖고 있다. 이에, 동시에 모든 요구를 만족시키기에는 곤란하였다.
예컨대, a-Si TFT는 대화면 LCD(Liquid Crystal Display)을 고속으로 구동하기에는 이동도가 부족하고, 연속 구동시 임계 전압의 시프트가 크다고 하는 단점이 있다. LTPS-TFT는 이동도는 높지만, 엑시머 레이저를 이용한 어닐링에 의해 활성층을 결정화하는 프로세스 때문에 임계 전압이 크게 변하기 때문에, 양산 라인을 위한 대형의 마더 유리(mother glass)를 이용할 수 없다는 단점이 있다.
그래서, a-Si TFT와 LTPS-TFT의 장점을 조합한 새로운 TFT 기술이 요구되고 있다. 이 요구를 만족시키기 위해, 최근, 비정질 실리콘(a-Si)보다 높은 캐리어 이동도가 기대되는 산화물 반도체를 이용하여 형성된 TFT가 활발히 개발되고 있다.
특히, 노무라(Nomura) 등이, 실온에서 퇴적될 수 있고 비정질 실리콘(a-Si)보다 높은 캐리어 이동도를 보일 수 있는 InGaZnO4(a-IGZO)를 이용하여 형성된 TFT를 네이처(K. Nomura et al., "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors", NATURE, VOL.432, No.25, NOVEMBER, 2004, p.488-492; 이하 "비특허문헌 1"이라고 함)에 개시한 이후, 캐리어 이동도가 높은 비정질 산화물 반도체에 대한 수많은 연구가 정력적으로 이루어지고 있다.
그러나, 이 비정질 산화물 반도체에서는 캐리어 전자가 산소 공공(oxygen vacancy)에 의해 생성된다. 그렇기 때문에, 퇴적 프로세스에서는 산소 농도를 엄격하게 제어할 필요가 있다. 비정질 산화물 반도체의 TFT 특성은 높은 이동도를 실현하고자 할 때 공핍 모드가 발생하기 쉽다. 또한, 노멀오프(normally-off) 특성을 실현하기에는 프로세스 윈도우가 너무 좁다. 또한, 활성층의 퇴적 프로세스 후에 패터닝 프로세스 또는 패시베이션 프로세스에서 막내 산소 농도가 변하기 때문에, 산화물 반도체의 특성 변화로 인해 TFT 특성이 열화될 수 있다.
종래 기술에서는, 그러한 결점의 대책을 2개의 관점에서 시도하였다. 예컨대, 일본 특허 출원 공개 제2002-76356호(이하, "특허문헌 1"이라고도 함)와, 일본 특허 출원 공개 제2006-165529호(이하, "특허문헌 2"라고도 함)에 그러한 대책의 예가 개시되어 있다. 제1 예는 p형 도펀트를 도입함으로써, 산소 공공에 의해 생성된 캐리어를 보상하는 방법이다. 제2 예는 J.S. 박(㎩rk) 등이 어드밴스트 머티리얼즈(J.S. ㎩rk et al., "Novel ZrInZnO Thin-film Transistor with Excellent Stability", Advanced Materials, VOL.21, NO.3, 2009, p.329-333; 이하 "비특허문헌 2"라고도 함)에 개시한 방법이다. 제2 예에서는 산소와의 친화성이 높은 금속 원소(예컨대, Al, Zr, Hf)를 일정량 도입하여 캐리어 생성을 제어한다. 그러나, 이들 방법에도 안정성의 부족과 캐리어 이동도의 저하 등의 결점이 있다.
[선행기술문헌]
[특허문헌]
(특허문헌 1) 일본 특허 출원 공개 제2002-76356호
(특허문헌 2) 일본 특허 출원 공개 제2006-165529호
[비특허문헌]
(비특허문헌 1)K. Nomura et al., "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors", NATURE, VOL.432, No.25, NOVEMBER, 2004, p.488-492
(비특허문헌 2)J.S. ㎩rk et al., "Novel ZrInZnO Thin-film Transistor with Excellent Stability", Advanced Materials, VOL.21, NO.3, 2009, p.329-333
따라서, 본 발명의 개괄적 목적은, 산화물 반도체로 이루어진 활성층에 n형의 치환 도핑을 도입하여 캐리어를 생성하며, 산소량의 엄격한 제어 없이 성막 프로세스 시에 충분한 산소를 도입하고, 산소 공공을 감소시켜 격자의 안정성을 높임으로써 후속 프로세스에서 높은 특성 안정성을 실현할 수 있는 신규의 유용한 전계 효과 트랜지스터와, 표시 소자와, 화상 표시 장치, 및 시스템을 제공하는 것이다.
일 실시형태에서는, 게이트 전압이 인가되는 게이트 전극과, 게이트 전압에 따라 전류를 얻는 소스 전극 및 드레인 전극과, 상기 소스 전극 및 드레인 전극에 인접하게 형성되며, n형 산화물 반도체로 이루어지는 활성층과, 상기 게이트 전극과 상기 활성층 사이에 형성되는 게이트 절연층을 포함하는 전계 효과 트랜지스터가 제공한다. 이 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온 중 적어도 하나를 도입함으로써 얻어진 결정상의 화학 조성을 갖는 n형 도핑된 화합물로 이루어진다.
일 실시형태에서는, 구동 신호에 기초하여 광출력을 제어하도록 구성되는 광제어 소자와, 전술한 전계 효과 트랜지스터와, 상기 광제어 소자를 구동하도록 구성되는 드라이브 회로를 포함하는 표시 소자가 제공된다.
일 실시형태에서는, 화상 데이터에 기초하여 화상을 표시하는 화상 표시 장치가 제공된다. 이 화상 표시 장치는, 복수의 전술한 표시 소자와, 매트릭스형으로 배치되는 상기 표시 소자 내의 복수의 전계 효과 트랜지스터에 게이트 전압을 개별로 인가하도록 구성되는 복수의 배선과, 상기 화상 데이터에 기초하여, 상기 배선을 통해 상기 전계 효과 트랜지스터의 게이트 전압을 개밸로 제어하도록 구성되는 표시 제어 장치를 포함한다.
일 실시형태에서는, 전술한 화상 표시 장치와, 표시될 화상 정보에 기초하여 화상 데이터를 생성하고, 그 생성된 화상 데이터를 화상 표시 장치에 출력하도록 구성되는 화상 데이터 생성 장치를 포함하는 시스템이 제공된다.
실시형태들의 다른 목적 및 추가 특징은 첨부하는 도면을 참조하여 이하의 상세한 설명으로부터 분명해질 것이다.
도 1은 실시형태에 따른 텔레비전 장치의 구성을 도시하는 블록도이다.
도 2는 도 1에 도시한 화상 표시 장치를 설명하기 위한 도면(부분 1)이다.
도 3은 도 1에 도시한 화상 표시 장치를 설명하기 위한 도면(부분 2)이다.
도 4는 도 1에 도시한 화상 표시 장치를 설명하기 위한 도면(부분 3)이다.
도 5는 표시 소자를 설명하기 위한 도면이다.
도 6은 유기 EL 소자를 설명하기 위한 도면이다.
도 7은 전계 효과 트랜지스터를 설명하기 위한 도면이다.
도 8은 유기 EL 소자와 전계 효과 트랜지스터의 배치를 설명하기 위한 도면이다.
도 9는 표시 제어 장치를 설명하기 위한 도면이다.
도 10은 유기 EL 소자와 전계 효과 트랜지스터의 배치의 변형예를 설명하기 위한 도면이다.
도 11은 "바텀 컨택트/바텀 게이트 타입"의 전계 효과 트랜지스터를 설명하기 위한 도면이다.
도 12는 "톱 컨택트/톱 게이트 타입"의 전계 효과 트랜지스터를 설명하기 위한 도면이다.
도 13은 "바텀 컨택트/톱 게이트 타입"의 전계 효과 트랜지스터를 설명하기 위한 도면이다.
도 14는 액정 디스플레이를 설명하기 위한 도면이다.
도 15는 도 14에 도시한 액정 디스플레이의 표시 소자를 설명하기 위한 도면이다.
도 16은 실시예 1과 비교예 1의 전계 효과 트랜지스터의 특성을 설명하기 위한 도면이다.
도 17은 실시예 1과 비교예 1의 전계 효과 트랜지스터의 특성에 있어서 퇴적 시의 산소 농도와 퇴적 시의 전계 효과 이동도의 관계를 설명하기 위한 도면이다.
이하, 도 1∼도 12를 참조하여 바람직한 실시형태에 대해 설명한다. 도 1은 일 실시형태에 따른 텔레비전 장치(100)를 도시하는 개략 구성도이다. 도 1에 도시하는 접속선은 대표적인 신호나 정보의 흐름을 나타내는 것이며, 블록간 모든 접속 관계를 나타내는 것은 아니다.
텔레비전 장치(100)(즉, 시스템)는 주제어 장치(101), 튜너(103), AD 컨버터(ADC)(104), 복조 회로(105), TS(Transport Stream) 디코더(106), 음성 디코더(111), DA 컨버터(DAC)(112), 음성 출력 회로(113), 스피커(114), 화상 디코더(121)(즉, 화상 데이터 생성 장치의 일부), 화상-OSD 합성 회로(122)(즉, 화상 데이터 생성 장치의 일부), 화상 출력 회로(123)(즉, 화상 데이터 생성 장치의 일부), 화상 표시 장치(124), OSD 플롯팅 회로(125)(즉, 화상 데이터 생성 장치의 일부), 메모리(131), 조작 장치(132), 드라이브 인터페이스(드라이브 IF)(141), 하드 디스크 장치(142), 광디스크 장치(143), IR 수광기(151), 및 통신 제어 장치(152)를 포함한다.
주제어 장치(101)는 CPU, 플래시 ROM 및 RAM을 포함하며, 텔레비전 장치(100)의 전반을 제어하도록 구성된다. 플래시 ROM은 CPU에 의해 판독 가능한 적절한 코드로 기록된 컴퓨터 프로그램, 및 CPU 처리시 이용되는 각종 데이터를 저장한다. RAM은 작업용 메모리로서 이용된다.
튜너(103)는 안테나(210)를 통해 수신된 방송파 중에서 미리 정해진 채널에 기초하여 방송을 선국하도록 구성된다.
ADC(104)는 튜너(103)로부터의 출력 신호(아날로그 정보)를 디지털 정보로 변환하도록 구성된다.
복조 회로(105)는 ADC(104)로부터의 디지털 정보를 복조하도록 구성된다.
TS 디코더(106)는 복조 회로(105)로부터의 출력 신호(디지털 정보)를 TS 디코딩해서 그 출력 신호에 포함된 음성 정보와 화상 정보를 분리하도록 구성된다.
음성 디코더(111)는 TS 디코더(106)로부터 취득된 음성 정보를 디코딩하도록 구성된다.
DA 컨버터(DAC)(112)는 음성 디코더(111)로부터의 출력 신호(디지털 정보)를 아날로그 신호로 변환하도록 구성된다.
음성 출력 회로(113)는 DA 컨버터(DAC)(112)로부터 취득된 출력 신호(아날로그 정보)를 스피커(114)에 출력하도록 구성된다.
화상 디코더(121)는 TS 디코더(106)로부터 취득된 화상 정보를 디코딩하도록 구성된다.
화상-OSD 합성 회로(122)는 화상 디코더(121)로부터 취득된 출력 신호와 OSD 플롯팅 회로(125)로부터 취득된 출력 신호를 합성하도록 구성된다.
화상 출력 회로(123)는 화상-OSD 합성 회로(122)로부터 취득된 합성 출력 신호를 화상 표시 장치(124)에 출력하도록 구성된다.
OSD 플롯팅 회로(125)는 화상 표시 장치(124)의 화면에 문자와 그래픽을 표시하기 위한 캐릭터 제너레이터를 포함하며, 조작 장치(132)나 IR 수광기(151)로부터의 지시에 기초하여 표시 정보를 포함하는 신호를 생성하도록 구성된다.
메모리(131)는 AV(Audio-Visual) 데이터를 일시적으로 축적한다.
조작 장치(132)는 제어 패널 등의 입력 매체(도시 생략)를 포함하여, 사용자가 입력한 각종 정보 아이템을 주제어 장치(101)에 통지한다.
드라이브 IF(141)는 ATAPI(AT Attachment ㎩cket Interface) 등과 호환되는 양방향의 통신 인터페이스이다.
하드 디스크 장치(142)는 하드 디스크와, 그 하드 디스크를 구동하기 위한 드라이브 장치를 포함한다. 드라이브 장치는 하드 디스크에 데이터를 기록하고 하드 디스크로부터 기록된 데이터를 재생하도록 구성된다.
광디스크 장치(143)는 광디스크(예컨대, DVD)에 데이터를 기록하고 광디스크로부터 기록된 데이터를 탐색하도록 구성된다.
IR 수광기(151)는 리모트 컨트롤러 송신 장치(220)로부터 광신호를 수신하고 그 수신을 주제어 장치(101)에 통지하도록 구성된다.
통신 제어 장치(152)는 인터넷과의 통신을 제어하도록 구성된다. 통신 제어 장치(152)는 인터넷을 통해 각종 정보를 취득하도록 구성된다.
화상 표시 장치(124)는 도 2에 예시하는 바와 같이 표시 장치(300) 및 표시 제어 장치(400)를 포함할 수 있다.
표시 장치(300)는 도 3에 예시하는 바와 같이, 매트릭스형으로 배치되는 복수(즉, n*m개)의 표시 소자(302)를 포함하는 디스플레이(310)를 구비할 수 있다.
디스플레이(310)는 도 4에 예시하는 바와 같이, X축 방향을 따라 등간격으로 배치되는 n개의 주사선(X0, X1, X2, X3, …, Xn-2, Xn-1), Y축 방향을 따라 등간격으로 배치되는 m개의 데이터선(Y0, Y1, Y2, Y3, …, Ym-1), Y축 방향을 따라 등간격으로 배치되는 m개의 전류 공급선(Y0i, Y1i, Y2i, Y3i, …, Ym-1i)을 포함한다. 표시 소자는 주사선과 데이터선에 의해 특정된다.
각 표시 소자는 도 5에 예시하는 바와 같이, 유기 EL(ElectroLuminescence) 소자(350)(즉, 광제어 소자)와, 이 유기 EL 소자(350)를 발광시키는 드라이브 회로(320)를 포함한다. 즉, 디스플레이(310)는 액티브 매트릭스 방식의 유기 EL 디스플레이이다. 디스플레이(310)는 32인치 컬러 디스플레이이다. 디스플레이(310)가 이 32인치 컬러 디스플레이에 한정되는 것은 아니다.
유기 EL 소자(350)는 도 6에 예시하는 바와 같이, 유기 EL 박막층(340)과, 캐소드(312)와, 애노드(314)를 포함한다.
캐소드(312)는 알루미늄(Al)을 포함한다. 캐소드(312)는 마그네슘(Mg)-은(Ag) 합금, 알루미늄(Al)-리튬(Li) 합금 및 ITO(Indium Tin Oxide)을 포함할 수도 있다.
애노드(314)는 ITO(Indium Tin Oxide)를 포함한다. 애노드(314)는 은(Ag)-네오디뮴(Nd) 합금 및 IZO(Indium Zinc Oxide) 등의 도전성 산화물을 포함할 수도 있다.
유기 EL 박막층(340)은 전자 수송층(342), 발광층(344), 및 정공 수송층(346)을 포함한다. 전자 수송층(342)는 캐소드(312)에 접속되고, 정공 수송층(346)은 애노드(314)에 접속된다. 발광층(344)은 애노드(314)와 캐소드(312) 사이에 미리 정해진 전압을 인가함으로써 발광한다.
다시 도 5를 참조하면, 드라이브 회로(320)는 2개의 전계 효과 트랜지스터(10, 20)[이하, "제1 전계 효과 트랜지스터(10)"와 "제2 전계 효과 트랜지스터(20)"라고도 함] 및 커패시터(30)를 포함한다.
제1 전계 효과 트랜지스터(10)는 스위칭 소자로서 동작한다. 제1 전계 효과 트랜지스터(10)의 게이트 전극(G)은 미리 정해진 주사선에 접속되고, 제1 전계 효과 트랜지스터(10)의 소스 전극(S)은 미리 정해진 데이터선에 접속된다. 제1 전계 효과 트랜지스터(10)의 드레인 전극(D)은 커패시터(30)의 한쪽 단자에 접속된다.
커패시터(30)는 데이터, 구체적으로 제1 전계 효과 트랜지스터(10)의 상태를 저장하도록 구성되어 있다. 커패시터(30)의 다른쪽 단자는 미리 정해진 전류 공급선에 접속된다.
제2 전계 효과 트랜지스터(20)는 유기 EL 소자(350)에 대량의 전류를 공급하도록 구성된다. 제2 전계 효과 트랜지스터(20)의 게이트 전극(G)은 제1 전계 효과 트랜지스터(10)의 드레인 전극(D)에 접속된다. 제2 전계 효과 트랜지스터(20)의 드레인 전극(D)은 유기 EL 소자(350)의 애노드(314)에 접속되고, 제2 전계 효과 트랜지스터(20)의 소스 전극(S)은 미리 정해진 전류 공급선에 접속된다.
제1 전계 효과 트랜지스터(10)가 "온" 상태이면, 제2 전계 효과 트랜지스터(20)는 유기 EL 소자(350)를 구동한다.
제1 및 제2 전계 효과 트랜지스터 각각은, 도 7에 예시하는 바와 같이, 기판(21), 활성층(22), 소스 전극(23), 드레인 전극(24), 게이트 절연층(25), 및 게이트 전극(26)을 포함한다.
도 7의 예는 소위 "톱 컨택트/바텀 게이트 타입"의 전계 효과 트랜지스터를 도시하고 있지만, 제1 및 제2 전계 효과 트랜지스터는 "톱 게이트 타입"과 "공면 타입(coplanar type)" 등의 다른 구성을 포함할 수도 있다.
다음으로, 상기 전계 효과 트랜지스터의 제조 방법의 일례에 대해서 설명한다.
먼저, 기판(21)을 준비한다. 기판(21)용 재료의 예는, 플랫 패널 디스플레이에 널리 이용되고 있는 무알칼리 유리와 실리카 유리 외에도, 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET), 및 폴리에틸렌 나프탈레이트(PEN)로 이루어진 플라스틱 기판을 포함한다. 기판(21)의 표면 세정 또는 밀착성 강화를 위해, 산소 플라즈마 세정, UV 오존 세정 또는 UV 조사 세정 등의 예비 처리를 실시하는 것이 바람직하다.
다음에, 기판(21) 상에 게이트 전극(26)을 형성한다. 게이트 전극(26)은 여러 가지 재료로 구성될 수 있고, 다양한 프로세스에서 형성될 수 있으며, 다양한 패터닝 방법으로 이루어질 수 있다. 게이트 전극(26)용 재료의 예는, Mo, Al, Cu 등의 금속이나 이들 금속의 합금, ITO과 ATO 등의 투명 도전성 산화물, 폴리에틸렌디옥시티오펜(PEDOT)과 폴리아닐린(PANI) 등의 유기 도전체를 포함한다. 게이트 전극(26)은, 스퍼터링이나 딥 코팅에 의한 퇴적 프로세스 후에, 포토리소그래피로 그 퇴적된 막을 패터닝하거나, 또는 잉크젯 프린팅, 나노임프린트 리소그래피, 또는 그라비어 프린팅 등의 프린팅 프로세스에 의해 미리 정해진 형상으로 기판 상에 직접 퇴적함으로써 형성될 수 있다.
다음에, 게이트 전극(26) 상에 게이트 절연막(25)을 형성한다. 게이트 절연막(25)은 여러가지 재료로 구성될 수 있으며, 다양한 프로세스에서 형성될 수 있고, 다양한 패터닝 방법으로 이루어질 수 있다. 게이트 절연막(25)용 재료의 예는, 양산에 널리 이용되고 있는 SiO2나 SiNx, La2O3나 HfO2 등의 고유전률 재료, 또는 폴리이미드(PI)와 불소계 수지 등의 유기 재료를 포함한다. 게이트 절연막(25)은 스퍼터링 프로세스, 화학적 기상 증착(CVD) 및 원자층 증착(ALD), 또는 스핀 코팅, 다이 코팅 또는 잉크젯 프로세스 등의 용액 프로세스에 의해 형성될 수 있다.
다음에, 게이트 절연층(25) 상에 활성층(22)을 형성한다. 활성층(22)은 스퍼터링 프로세스, 펄스-레이저 증착(PLD) 프로세스, 화학적 기상 증착(CVD) 및 원자층 증착(ALD), 또는 딥 코팅, 잉크젯 프로세스, 및 나노임프린트 리소그래피 등의 프린팅 프로세스 등의 임의의 방법으로 형성될 수 있다.
활성층(22)은 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온 중 적어도 하나를 도입함으로써 얻어진 결정상의 화학 조성을 갖는 화합물(이하, '결정 화합물'이라고 기재함)로 이루어진 n형 도핑 산화물 반도체로 이루어질 수 있다.
결정 화합물의 예는 입방정 화합물(cubic compound), 정방정 화합물(tetragonal compound), 사방정 화합물(orthorhombic compound), 및 육방정 화합물(hexagonal compound)을 포함하지만, 여기에 한정되지는 않는다.
입방정 화합물의 예는 스피넬 화합물, 빅스바이트 화합물(bixbite compound), 파이로클로어 화합물(pyrochlore compound), 및 플로라이트 화합물(flourite compound)을 포함하지만, 여기에 한정되지는 않는다.
활성층(22)용 재료로서 이용되는 제1 후보예는 AB2O4로 표기되는 스피넬 화합물이며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, B는 Al3+, Ga3+, In3+을 포함하는 하나 이상의 3가 양이온이다. 제1 후보 스피넬 화합물에서는, A로 표기되는 하나 이상의 2가 양이온에 대해, Al3+, Ga3+, In3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 n형 도핑이 이루어질 수 있다. 모상의 스피넬 화합물의 예는 MgGa2O4, MgIn2O4, ZnAl2O4, ZnGa2O4, CdGa2O4를 포함한다. 이들 화합물은 고용체로 있을 수 있다. 스피넬 화합물에서는 조성이 정수로 표시되지만, 도핑을 방해하지 않는 한에서 예기치 않은 비화학양론(non-stoichiometry)이나 미량의 불순물이 허용될 수 있다. 특히, 산소 공공이 생기기 쉬워, 조성에 있어서 산소 수가 4보다 작다. Mg2+, Zn2+, Cd2+를 포함하는 2가 양이온에 대해 실행되는 n형 도핑으로서는, Al3+, Ga3+, In3+를 포함하는 3가 양이온, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+를 포함하는 4가 양이온, V5+, Nb5+, Ta5+, Sb5+를 포함하는 5가 양이온, 및 Mo6+, W6+를 포함하는 6가 양이온을 이용할 수 있다. 이들 도펀트는 n형 도핑을 실행하기 위해 2종 이상의 조합으로 이용될 수도 있다. 도펀트는 이온 반경, 배위수 및 궤도 에너지에 기초하여 선택될 수 있다. 도핑 농도는 모상의 재료, 도펀트의 치환 사이트, 도펀트의 종류, 퇴적 프로세스, 및 원하는 TFT 특성에 기초하여 적절하게 선택될 수 있다. 예컨대, 스퍼터링에 의해 Al가 도핑된 MgIn2O4막을 형성할 경우, 1% 정도 Al가 도핑된 타겟(퇴적 원료)을 준비한다. 타겟은 도전성이므로 DC 스퍼터링될 수 있다. Mg 사이트를 치환하는 Al이 도너를 형성한다. 따라서, 스퍼터링 가스의 산소 농도를, 비도핑 MgIn2O4를 형성할 때의 산소 농도 레벨보다 높은 레벨로 상승시킴으로써 산소 공공을 감소시킬 수 있다. 또한, Al 치환에 있어서 높은 산소 농도 레벨로 캐리어 농도를 유지할 수 있고 소스 및 드레인 전극과 활성층 간에 접촉 저항을 낮게 유지할 수 있기 때문에, 캐리어 이동도의 저하를 억제할 수 있다. 또한, 스퍼터링 프로세스 시에 고여기 상태를 통과하여 활성층이 퇴적되기 때문에, 기판을 가열하지 않고서도 캐리어를 생성할 수 있다. X선 회절 측정으로 회절선이 관측되지 않고 산화물에서 장거리 질서가 존재하지 않더라도(이 상태를 일반적으로 "비정질"이라고 함) 산화물이 스피넬 구조 등의 리지드 구조(rigid structure)를 갖는다면, 산소 배위 다면체(예컨대, ZnO4 사면체나 InO6 팔면체)와 그 연결 양식(예컨대, "루틸쇄"라고 불리는 모서리 공유 체인 InO6 팔면체)는 유지된다. 그렇기 때문에, 치환 도핑이 유효하게 작용할 수 있다. 이러한 구조에 있어서, 비정질 상태 특유의 테일 스테이트(tail states)로부터 유래된 상태 밀도가 작기 때문에, 서브갭 흡수가 작고, 광열화 특성이 비정질 특성이 높은 재료보다 우수하다. 활성층이 결정 상태라면, 도핑은 확실히 유효하고, 중금속 이온의 4s 또는 5s 밴드로 구성되는 전도대에서 입계의 영향도 적다. 도핑량이 과다하고 도펀트가 입계에 편석되어 있다면, 도펀트 농도를 낮게 하는 것이 바람직하다. 또한, 스피넬 구조는 입방정족(cubic family)에 속하고 전도대의 바닥에서 등방성을 갖는다. 따라서, 스피넬 화합물이 다결정 상태일지라도 대형의 액티브 매트릭스 패널은 최소의 특성 변동으로 제작될 수 있다. 즉, 스피넬 조성 화합물에 있어서 비정질 상태와 다결정 상태 간에 본질적인 차이는 없다. 또한, 소스 및 드레인 전극과 활성층 간의 계면에서 밀착성 및 전기 접촉을 강화시키기 위해서는 200∼300℃의 온도 범위에서 포스트 어닐링이 실시되는 것이 좋다. 더욱이, 고온에서 어닐링을 실시하여 결정성을 높일 수 있다.
활성층(22)용 재료로서 이용되는 제2 후보예는 AB2O4로 표기되는 스피넬 화합물이며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, B는 Al3+, Ga3+, In3+를 포함하는 하나 이상의 3가 양이온이다. 제2 후보 스피넬 화합물에서는, B로 표기되는 하나 이상의 3가 양이온에 대해, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 n형 도핑이 이루어질 수 있다. 모상의 스피넬 조성 화합물의 예는 제1 후보예의 경우와 마찬가지이다. Al3+, Ga3+, In3+를 포함하는 3가 양이온에 대해 실행될 n형 도핑으로서, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+를 포함하는 4가 양이온과, V5+, Nb5+, Ta5+, Sb5+를 포함하는 5가 양이온, 및 Mo6+, W6+를 포함하는 6가 양이온을 이용할 수 있다. 이들 도펀트는 n형 도핑을 실행하기 위해 2종 이상의 조합으로 이용될 수도 있다. 도펀트는 이온 반경, 배위수 및 궤도 에너지에 기초하여 선택될 수 있다. 도핑 농도, 포스트 어닐링 등은 제1 후보예의 경우와 마찬가지이다. 예컨대, 스퍼터링으로 Sn이 도핑된 MgIn2O4막을 형성할 경우, 1% 정도 Sn이 도핑된 타겟을 준비할 수 있다. 이 타겟은 도전성이므로 DC 스퍼터링될 수 있다. In 사이트를 치환하는 Sn이 도너를 형성한다. 따라서, 스퍼터링 가스의 산소 농도를, 비도핑 MgIn2O4를 형성할 때의 산소 농도보다 높게 함으로써, 산소 공공을 감소시킬 수 있다.
활성층(22)용 재료로서 이용되는 제3 후보예는 A2DO4로 표기되는 스피넬 화합물이며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, D는 Sn4+, Ti4+를 포함하는 하나 이상의 4가 양이온이다. 제3 후보 스피넬 화합물에서는, A로 표기되는 하나 이상의 2가 양이온에 대해, Al3+, Ga3+, In3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 n형 도핑이 이루어질 수 있다. 모상의 스피넬 조성 화합물의 예는 Mg2SnO4, Zn2TiO4, Zn2SnO4, Cd2SnO4를 포함한다. 이들 화합물은 고용체로 있을 수 있다. 스피넬 화합물에서는 조성이 정수로 표기되지만, 도핑을 방해하지 않는 한에서 예기치 않은 비화학양론 또는 미량의 불순물이 허용될 수 있다. 특히 산소 공공이 생기기 쉬워 통상 조성에 있어서 산소의 수는 4보다 작다. Mg2+, Zn2+, Cd2+를 포함하는 2가 양이온에 대해 실행될 n형 도핑으로서, Al3+, Ga3+, In3+를 포함하는 3가 양이온, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+를 포함하는 4가 양이온, V5+, Nb5+, Ta5+를 포함하는 5가 양이온, 및 Mo6+, W6+를 포함하는 6가 양이온을 이용할 수 있다. 이들 도펀트는 n형 도핑을 실행하기 위해 2종 이상의 조합으로 이용될 수도 있다. 도펀트는 이온 반경, 배위수 및 궤도 에너지에 기초하여 선택될 수 있다. 도핑 농도, 포스트 어닐링 등은 제1 후보예의 경우와 마찬가지다. 예컨대, 스퍼터링으로 Al가 도핑된 Zn2SnO4막을 형성할 경우, 1% 정도 Al가 도핑된 타겟을 준비할 수 있다. 이 타겟은 도전성이므로 DC 스퍼터링될 수 있다. 도핑 농도가 너무 높으면 국소 구조의 변화에 의해 비정질 특성이 고조되어, 치환 도핑을 무력화한다. 이 경우에, 화합물은 Al의 산소에 대해 친화성이 높기에 안정성은 향상되지만, Al은 도너를 생성하지 않을 것이다. 캐리어가 산소 공공으로부터만 생성되기 때문에, 캐리어 농도는 퇴적 시의 산소 농도에 대하여 민감하다.
활성층(22)용 재료로서 이용되는 제4 후보예는 A2DO4로 표기되는 스피넬 화합물이며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, D는 Sn4+, Ti4+를 포함하는 하나 이상의 4가 양이온이다. D로 표기되는 하나 이상의 4가 양이온에 대해, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 n형 도핑이 이루어질 수 있다. 모상의 스피넬 화합물의 조성예는 제3 후보예의 경우와 마찬가지다. Sn4+, Ti4+를 포함하는 4가 양이온에 대해 실행될 n형 도핑으로서, V5+, Nb5+, Ta5+, Sb5+를 포함하는 5가 양이온, 및 Mo6+, W6+를 포함하는 6가 양이온을 이용할 수 있다. 이들 도펀트는 n형 도핑을 실행하기 위하여 2종 이상의 조합으로 이용될 수 있다. 도펀트는 이온 반경, 배위수 및 궤도 에너지에 기초하여 선택될 수 있다. 도핑 농도, 포스트 어닐링 등은 제1 후보예의 경우와 마찬가지다. 예컨대, 스퍼터링으로 Nb가 도핑된 Zn2TiO4막을 형성할 경우, 1% 정도 Nb가 도핑된 타겟을 준비할 수 있다. 이 타겟은 도전성이므로 DC 스퍼터링될 수 있다. Ti 사이트를 치환하는 Nb가 도너를 형성한다. 따라서, 스퍼터링 가스의 산소 농도를, 비도핑 Zn2TiO4를 형성할 때의 산소 농도 레벨보다 높게 함으로써, 산소 공공을 감소시킬 수 있다.
활성층(22)용 재료로서 이용되는 제5 후보예는 In3+, Sc3+, Y3+, Ln3+(Ln은 희토류 원소)에서 선택된 적어도 하나의 원소를 포함하는 빅스바이트 화합물이다. 제5 후보 빅스바이트 화합물에서는, Al3+, Ga3+, In3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+에서 선택된 하나 이상의 원소를 도입함으로써 n형 도핑이 이루어질 수 있다. 모상의 빅스바이트 화합물의 예는 In2O3, Y2O3, La2O3 또는 이들 화합물의 고용체를 포함한다. 또한, 빅스바이트 화합물의 예는 3가 양이온의 부분을 2가 및 4가 양이온으로 치환하여 얻어진 In1.4Zn0.3Zr0.3O3 등의 고용체를 포함할 수도 있다. 도핑을 방해하지 않는 한에서 예기치 않은 비화학양론 또는 미량의 불순물이 허용될 수 있다. 빅스바이트 화합물의 고용체에서는, 2가 양이온에 대해, 1종 이상의 양이온, 즉 Al3+, Ga3+, In3+를 포함하는 3가 양이온, Sn4+, Ti4+, Zr4+, Hf4+를 포함하는 4가 양이온, V5+, Nb5+, Ta5+, Sb5+를 포함하는 5가 양이온, 및 Mo6+, W6+를 포함하는 6가 양이온을 치환함으로써 n형 도핑이 이루어질 수 있다. 또한, 3가 양이온에 대해, 1종 이상의 양이온, 즉 Sn4+, Ti4+, Zr4+, Hf4+를 포함하는 4가 양이온, V5+, Nb5+, Ta5+, Sb5+를 포함하는 5가 양이온, 및 Mo6+, W6+를 포함하는 6가 양이온을 치환함으로써 n형 도핑이 이루어질 수 있다. 빅스바이트 화합물의 고용체에서는, 4가 양이온에 대해, 1종 이상의 양이온, 즉 V5+, Nb5+, Ta5+, Sb5+를 포함하는 5가 양이온, 및 Mo6+, W6+를 포함하는 6가 양이온을 치환함으로써 n형 도핑이 이루어질 수 있다. 도펀트는 이온 반경, 배위수 및 궤도 에너지에 기초하여 선택될 수 있다. 도핑 농도, 포스트 어닐링 등은 제1 후보예의 경우와 마찬가지이다. 즉, 빅스바이트 화합물의 조성에 있어서 비정질 상태와 다결정 상태 간에 본질적인 차이는 없다. 예컨대, 스퍼터링으로 W가 도핑된 In1.6Y0.4O3막을 형성할 경우, 0.5% 정도 W가 도핑된 타겟을 준비한다. 이 타겟은 도전성이므로 DC 스퍼터링될 수 있다.
정방정 화합물의 예는 트리루틸 화합물(trirutile compound)과 알루미늄 화합물을 포함하나, 이들에 한정되지는 않는다.
활성층(22)용 재료로서 이용되는 제6 후보예는 AE2O6으로 표기되는 트리루틸 화합물이며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, E는 Sb5+, Nb5+, Ta5+를 포함하는 하나 이상의 5종 양이온이다. 제6 후보 트리루틸 화합물에서는, Al3+, Ga3+, In3+, Y3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+에서 선택된 하나 이상의 원소를 도입함으로써 n형 도핑이 이루어질 수 있다. 모상의 트리루틸 화합물의 예는 ZnSb2O6, MgSb2O6, MgTa2O6, 또는 이들 화합물의 고용체를 포함한다. 도핑을 방해하지 않는 한에서 예기치 않은 비화학양론 또는 미량의 불순물이 허용될 수 있다. 트리루틸 화합물에서는, A로 표기되는 하나 이상의 2가 양이온에 대해, 1종 이상의 양이온, 즉 Al3+, Ga3+, In3+를 포함하는 3가 양이온, Sn4+, Ti4+, Zr4+, Hf4+를 포함하는 4가 양이온, V5+, Nb5+, Ta5+, Sb5+를 포함하는 5가 양이온, 및 Mo6+, W6+를 포함하는 6가 양이온을 치환함으로써 n형 도핑이 이루어질 수 있다. 또한, E로 표기되는 하나 이상의 5가 양이온에 대해, 1종 이상의 양이온, 즉 Mo6+, W6+를 포함하는 6가 양이온을 치환함으로써 n형 도핑이 이루어질 수 있다. 도펀트는 이온 반경, 배위수 및 궤도 에너지에 기초하여 선택될 수 있다. 또한, 소스 및 드레인 전극과 활성층 간의 계면에서 밀착성 및 전기 접촉을 강화시키기 위해서는 포스트 어닐링이 효과적일 수 있다. 고온의 어닐링은 결정성을 상승시켜 캐리어 생성 효율을 높이지만, 트리루틸 화합물은 c축 방향으로 높은 이방성을 갖기 때문에, 특성 변동을 일으킬 수 있다. 그러므로, 고온의 어닐링은 애플리케이션의 요건 사양에 기초하여 실시되는 것이 좋다. 예컨대, 스퍼터링으로 W가 도핑된 ZnSb2O6막을 형성할 경우, 1% 정도 W가 도핑된 타겟을 준비한다. 이 타겟은 도전성이므로 DC 스퍼터링될 수 있다.
사방정 화합물의 예는 올리빈 화합물(olivine compound) 및 칼슘 페라이트 화합물을 포함하나, 이들에 한정되지는 않는다.
활성층(22)용 재료로서 이용되는 제7 후보예는 A2GO4로 표기되는 올리빈 화합물이며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, G는 Si4+, Ge4+, Sn4+를 포함하는 하나 이상의 4가 양이온이다. 제7 후보 올리빈 화합물에서는, Al3+, Ga3+, In3+, Y3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+에서 선택된 하나 이상의 원소를 도입함으로써 n형 도핑이 이루어질 수 있다. 모상의 올리빈 화합물의 예는 Cd2GeO4와 Mg2GeO4, 또는 이들 화합물의 고용체를 포함할 수 있다. 도핑을 방해하지 않는 한에서 예기치 않은 비화학양론 또는 미량의 불순물이 허용될 수 있다. 올리빈 화합물에서는, A로 표기되는 하나 이상의 2가 양이온에 대해, 1종 이상의 양이온, 즉 Al3+, Ga3+, In3+를 포함하는 3가 양이온, Sn4+, Ti4+, Zr4+, Hf4+를 포함하는 4가 양이온, V5+, Nb5+, Ta5+, Sb5+를 포함하는 5가 양이온, 및 Mo6+, W6+를 포함하는 6가 양이온을 치환함으로써 n형 도핑이 이루어질 수 있다. 또한, G로 표기되는 하나 이상의 4가 양이온에 대해, 1종 이상의 양이온, 즉 V5+, Nb5+, Ta5+, Sb5+를 포함하는 5가 양이온, 및 Mo6+, W6+를 포함하는 6가 양이온을 치환함으로써 n형 도핑이 이루어질 수 있다. 도펀트는 이온 반경, 배위수 및 궤도 에너지에 기초하여 선택될 수 있다. 또한, 소스 및 드레인 전극과 활성층 간의 계면에서 밀착성 및 전기 접촉을 강화시키기 위해서는 포스트 어닐링이 효과적일 수 있다. 고온의 어닐링은 결정성을 상승시켜 캐리어 생성 효율을 높이지만, 올리빈 화합물은 이방성을 갖기 때문에 특성 변동을 일으킬 수 있다. 그러므로, 고온의 어닐링은 애플리케이션의 요건 사양에 기초하여 실시되는 것이 좋다. 예컨대, 스퍼터링으로 Nb이 도핑된 Cd2GeO4막을 형성할 경우, 1% 정도 Nb가 도핑된 타겟을 준비할 수 있다. 이 타겟은 도전성이므로 DC 스퍼터링될 수 있다.
육방정 화합물의 예는 PbSb2O6형 화합물 및 호모로거스(homologous) 화합물을 포함하나, 이들에 한정되지는 않는다.
활성층(22)용 재료로서 이용되는 제8 후보예는 RE2O6으로 표기되는 PbSb2O6형 화합물이며, 여기서 R은 Ca2+, Sr2+, Ba2+, Cd2+, Pb2+를 포함하는 하나 이상의 2가 양이온이고, E는 Sb5+, Nb5+, Ta5+를 포함하는 하나 이상의 5가 양이온이다. 제8 후보 PbSb2O6형 화합물에서는, Al3+, Ga3+, In3+, Y3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+에서 선택된 하나 이상의 원소를 도입함으로써 n형 도핑이 이루어질 수 있다. 모상의 PbSb2O6형 화합물의 예는 CdSb2O6과 PbSb2O6, 또는 이들 화합물의 고용체를 포함한다. 도핑을 방해하지 않는 한에서 예기치 않은 비화학양론 또는 미량의 불순물이 허용될 수 있다. PbSb2O6형 화합물에서는, R로 표기되는 하나 이상의 2가 양이온에 대해, 1종 이상의 양이온, 즉 Al3+, Ga3+, In3+를 포함하는 3가 양이온, Sn4+, Ti4+, Zr4+, Hf4+를 포함하는 4가 양이온, V5+, Nb5+, Ta5+, Sb5+를 포함하는 5가 양이온, 및 Mo6+, W6+를 포함하는 6가 양이온을 치환함으로써 n형 도핑이 이루어질 수 있다. 또한, E로 표기되는 하나 이상의 5가 양이온에 대해, 1종 이상의 양이온, 즉 Mo6+, W6+를 포함하는 6가 양이온을 치환함으로써 n형 도핑이 이루어질 수 있다. 도펀트는 이온 반경, 배위수 및 궤도 에너지에 기초하여 선택될 수 있다. 또한, 소스 및 드레인 전극과 활성층 간의 계면에서 밀착성 및 전기 접촉을 강화시키기 위해서는 포스트 어닐링이 효과적일 수 있다. 고온의 어닐링은 결정성을 상승시켜 캐리어 생성 효율을 높이지만, PbSb2O6형 화합물은 이방성을 갖기 때문에 특성 변동을 일으킬 수 있다. 그러므로, 고온의 어닐링은 애플리케이션의 요건 사양에 기초하여 실시되는 것이 좋다. 예컨대, 스퍼터링으로 Mo이 도핑된 CdSb2O6막을 형성할 경우, 1% 정도 Mo가 도핑된 타겟을 준비한다. 이 타겟은 도전성이므로 DC 스퍼터링될 수 있다.
활성층(22)용 재료로서 이용된 제9 후보예는 In2O3(ZnO)m(m=2 내지 6의 정수)으로 표기되는 호모로거스 화합물이다. 제9 후보 호모로거스 화합물에서는, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 n형 도핑이 이루어질 수 있다. 도펀트는 이온 반경, 배위수 및 궤도 에너지에 기초하여 선택될 수 있다. 도핑 농도는 제1 후보예의 경우와 마찬가지이다. 예컨대, 스퍼터링으로 Sb가 도핑된 In2Zn2O5막을 형성할 경우, 1% 정도 Sb가 도핑된 타겟을 준비한다. 이 타겟은 도전성이므로 DC 스퍼터링될 수 있다. 도핑 농도가 너무 높으면 국소 구조의 변화로 인해 비정질 특성이 고조되어, 캐리어 도핑을 무력화한다. 이 경우, 화합물은 비정질성은 고조되지만, Sb는 도너를 생성하지 않을 것이다. 캐리어가 산소 공공으로부터만 생성되기 때문에, 캐리어 농도는 퇴적 시의 산소 농도에 민감하다. 또한, 소스 및 드레인 전극과 활성층 간의 계면에서 밀착성 및 전기 접촉을 강화시키기 위해서는 포스트 어닐링이 효과적일 수 있다. 고온의 어닐링은 결정성을 상승시켜 캐리어 생성 효율을 높이지만, 호모로거스 화합물은 c축 방향으로 이방성을 갖기 때문에, 특성 변동을 일으킬 수 있다. 그러므로, 고온의 어닐링은 애플리케이션의 요건 사양에 기초하여 실시되는 것이 좋다.
다음에, 활성층(22)과 게이트 절연층(25)의 부분에 소스 전극(23)과 드레인 전극(24)을 형성한다. 소스 전극(23)과 드레인 전극(24)은 여러가지 재료로 구성될 수 있고, 다양한 프로세스에서 형성될 수 있으며, 다양한 패터닝 방법으로 이루어질 수 있다. 소스 전극(23) 및 드레인 전극(24)용 재료의 예는, Mo, Al, Ag 등의 금속, 또는 이들 금속의 합금, ITO과 ATO 등의 투명 도전성 산화물, 및 폴리에틸렌디옥시티오펜(PEDOT)과 폴리아닐린(PANI) 등의 유기 도전체를 포함한다. 바람직한 재료에 있어서, n형 산화물 반도체에 캐리어를 효율적으로 주입한다는 관점에서는, Mo, TiN, ITO 등의 비교적 일 함수가 낮은 재료를 포함할 수 있다. 소스 전극(23)과 드레인 전극(24)은, 스퍼터링이나 딥 코팅에 의한 퇴적 프로세스 후에, 퇴적된 막을 포토리소그래피로 패터닝하거나, 또는 잉크젯 프린팅, 나노임프린트 리소그래피, 또는 그라비어 프린팅 등의 프린팅 프로세스에 의해 미리 정해진 형상으로 기판 상에 직접 퇴적함으로써 형성될 수 있다.
이상의 프로세스에 따라 전계 효과 트랜지스터(즉, 제1 및 제2 전계 효과 트랜지스터)를 제조한다.
도 8은 표시 소자(302)에 있어서 유기 EL 소자(350)와 전계 효과 트랜지스터(20) 간의 위치 관계를 도시하고 있다. 도 8에 도시하는 바와 같이, 유기 EL 소자(350)는 전계 효과 트랜지스터(20)에 인접하게 배치되어 있다. 전계 효과 트랜지스터(10)와 커패시터(30)도 동일 기판에 형성되는 것이다.
도 8에는 도시하지 않지만, 활성층(22)의 상측에는 보호막을 형성하는 것이 바람직하다. 보호막용 재료는 SiO2, SiNx, Al2O3, 및 불소계 폴리머를 포함할 수 있다. 보호막을 퇴적하는데 CVD와 스퍼터링을 이용하면, 활성층(22)이 플라즈마나 고진공 상태에 노출된다. 그렇기 때문에, 산화물 반도체로 이루어진 활성층에서 산소가 빠져나가 TFT 특성이 열화되기 쉽다. 그러나, 본 발명의 실시형태에 이용된 산화물 반도체는 후속 프로세스에서 안정성이 높아 특성 열화를 억제할 수 있다.
표시 소자(302)는 종래 기술과 같은 장치를 이용하여, 종래 기술과 같은 프로세스에서 제조될 수 있다.
표시 제어 장치(400)는 도 9에 예시하는 바와 같이, 화상 데이터 처리 회로(402), 주사선 드라이브 회로(404), 및 데이터선 드라이브 회로(406)를 포함한다.
화상 데이터 처리 회로(402)는 화상 출력 회로(123)로부터의 출력 신호에 기초하여 디스플레이(310)의 표시 소자(302)의 휘도를 판정한다.
주사선 드라이브 회로(404)는 화상 데이터 처리 회로(402)로부터의 지시에 기초하여 n개의 주사선 각각에 개별로 전압을 인가한다.
데이터선 드라이브 회로(406)는 화상 데이터 처리 회로(402)로부터의 지시에 기초하여 m개의 데이터선 각각에 개별로 전압을 인가한다.
이상의 설명으로부터 분명한 바와 같이, 본 실시형태에 따른 텔레비전 장치(100)에서는, 화상 디코더(121), 화상-OSD 합성 회로(122), 및 OSD 플롯팅 회로(125)가 화상 데이터 생성 장치를 구성한다.
전술한 바와 같이, 본 실시형태에 따른 [제1 및 제2 전계 효과 트랜지스터(10, 20)를 포함하는]전계 효과 트랜지스터는, 게이트 전압이 인가되는 게이트 전극(26)과, 이 게이트 전압에 따라 전류를 얻는(통과시키는) 소스 전극(23) 및 드레인 전극(24)과, 이 소스 전극(23) 및 드레인 전극(24)에 인접하게 형성되며, n형 도핑된 산화물 반도체로 이루어지는 활성층(22)과, 게이트 전극(26)과 활성층(22) 사이에 형성되는 게이트 절연층(25)을 포함한다.
본 실시형태에 따른 표시 소자(302)는 제1 전계 효과 트랜지스터(10) 및 제2 전계 효과 트랜지스터(20)를 포함한다. 이 구성에서는, 표시 소자(302)가 고속으로 구동될 수 있고, 소자간 특성 변동을 저감시킬 수 있다.
본 실시형태에 따른 화상 표시 장치(124)는 표시 소자(302)를 포함한다. 이 구성에서는 대화면에 높은 화상 품질로 화상이 표시될 수 있다.
본 실시형태에 따른 텔레비전 장치(100)(즉, 시스템)는 화상 표시 장치(124)를 포함한다. 이 구성에서는, 화상 정보가 높은 화상 선명도로 표시될 수 있다.
상기 실시형태에서는, 유기 EL 박막층(340)이 전자 수송층(342), 발광층(344), 및 정공 수송층(346)으로 구성되지만, 유기 EL 박막층(340)은 이러한 구성에 한정되지 않는다. 예컨대, 유기 EL 박막층(340)에서, 전자 수송층(342)과 발광층(344)은 층을 형성한다. 또한, 전자 수송층(342)과 캐소드(312) 사이에 전자 주입층이 형성될 수 있다. 더욱이, 정공 수송층(346)과 애노드(314) 사이에 정공 주입층이 형성될 수 있다.
상기 실시형태에서는, 기판측으로부터 발광이 이루어지는 소위 "바텀 이미션(bottom emission)" 예에 대해 설명하였지만, 발광은 기판측으로부터 이루어지지 않을 수도 있다. 예컨대, 애노드(314)는 은(Ag)-네오디뮴(Nd) 합금 등의 고반사율 전극으로 구성될 수 있고, 캐소드(312)는 마그네슘(Mg)-은(Ag) 합금 등의 반투명 전극 또는 ITO 등의 투명 전극으로 구성되어 기판의 반대측으로부터 발광이 이루어질 수도 있다.
또한, 상기 실시형태에서는, 유기 EL 소자(350)가 전계 효과 트랜지스터(20)에 인접하게 배치되는 표시 소자(302)를 설명하였지만, 표시 소자(302)의 구성은 이 설명에 한정되지 않는다. 예컨대, 도 10에 도시하는 바와 같이, 전계 효과 트랜지스터(20) 위에 유기 EL 소자(350)를 배치할 수도 있다. 이 경우에, 게이트 전극(26)은 투명성이 요구되기 때문에, ITO, In2O3, SnO2, 및 Ga를 함유한 ZnO, Al이 첨가된 ZnO, 및 Sb가 첨가된 SnO2 등의 투명한 도전성 산화물로 구성될 수 있다. 본 실시형태의 산화물 반도체는 밴드갭이 넓고, 가시광에 대해 투명하며, 비정질 반도체 특유의 테일 스테이트로부터 유래되는 상태 밀도가 작다. 따라서, 상기 실시형태의 산화물 반도체는 Si계 반도체나 유기 반도체, 및 본 구성의 비정질 특성이 높은 산화물 반도체에 효과적일 수 있다. 도 10에서 도면부호 360은 층간 절연막(즉, 평탄화막)을 나타내는 것이다. 층간 절연막(360)은 폴리이미드나 아크릴계의 수지로 이루어질 수 있다. 상기 실시형태에 따른 산화물 반도체는 프로세스 안정성이 높기 때문에, 이 프로세스에서의 특성 열화도 억제될 수 있다.
또한, 상기 실시형태에서는, 소위 "톱 컨택트/바텀 게이트 타입"의 전계 효과 트랜지스터를 설명하였지만, 전계 효과 트랜지스터는 "톱 컨택트/바텀 게이트 타입"에 한정되지 않는다. 예컨대, 도 11에 도시하는 바와 같이, 상기 실시형태의 전계 효과 트랜지스터는 "바텀 컨택트/바텀 게이트 타입"일 수 있다. 또한, 도 12에 도시하는 바와 같이, 상기 실시형태의 전계 효과 트랜지스터는 "톱 컨택트/톱 게이트 타입"일 수 있다. 더욱이, 도 13에 도시하는 바와 같이, 상기 실시형태의 전계 효과 트랜지스터는 "바텀 컨택트/톱 게이트 타입"일 수 있다.
상기 실시형태에서는, 광제어 소자로서 기능하는 유기 EL 소자를 설명하였지만, 광제어 소자는 유기 EL 소자에 한정되지 않는다. 예컨대, 광제어 소자는 일렉트로크로믹 소자(electrochromic element)일 수도 있다. 이 경우에, 디스플레이(310)는 일렉트로크로믹 디스플레이일 수 있다.
또한, 광제어 소자는 액정 소자일 수도 있다. 이 경우에, 디스플레이(310)는 액정 디스플레이일 수 있다. 도 14에 예시하는 바와 같이, 액정 디스플레이의 경우 표시 소자(302')에 대한 전류 공급선이 불필요하다.
도 15에 예시하는 바와 같이, 드라이브 회로(320')는 전술한 제1 및 제2 전계 효과 트랜지스터(10, 20)와 유사한 구성을 갖는 하나의 전계 효과 트랜지스터(40)와, 커패시터(360)를 포함한다. 전계 효과 트랜지스터(40)의 경우, 게이트 전극(G)은 미리 정해진 주사선에 접속되고, 소스 전극(S)은 미리 정해진 데이터선에 접속된다. 또한, 드레인 전극(D)은 액정 소자(370)의 화소 전극과, 커패시터(360)에 접속된다. 도 15의 도면부호 부호 362, 372는 각각 커패시터(360), 액정 소자(370)의 대향 전극(공통 전극)을 나타내는 것이다.
또한, 광제어 소자는 전기영동 소자(electrophoretic element)일 수도 있다.
더욱이, 광제어 소자는 무기 EL 소자일 수도 있다.
또한, 상기 실시형태에서는, 디스플레이(310)로서 컬러 양립 디스플레이를 설명하지만, 디스플레이가 이 컬러 양립 디스플레이에 한정되는 것은 아니다.
또한, 상기 실시형태에서는 시스템을 텔레비전 장치(100)로서 설명하지만, 시스템은 이 텔레비전 장치에 한정되지 않는다. 즉, 시스템은 화상과 정보를 표시하는 장치로서 화상 표시 장치(124)를 단순히 포함하도록 구성된다. 예컨대, 시스템은 개인용 컴퓨터를 비롯한 컴퓨터와 화상 표시 장치(124)가 접속되어 있는 컴퓨터 시스템일 수도 있다.
또한, 휴대 전화, 휴대형 음악 재생 장치, 휴대형 동화상 재생 장치, 전자책 및 PDA(Personal Digital Assistant) 등의 휴대형 정보 기기와, 디지털 스틸 카메라나 캠코더 등의 촬상 기기 내에 있는 표시 유닛으로서 화상 표시 장치(124)를 이용할 수도 있다. 또한, 자동차, 항공기, 전차, 선박 등의 이동체 시스템 내에 있는 표시 유닛으로서 화상 표시 장치(124)를 이용할 수도 있다. 그 외에도, 계측 장치, 분석 장치, 의료 장치, 광고 매체의 표시 유닛으로서 화상 표시 장치(124)를 이용할 수도 있다.
상기 실시형태에 따른 전계 효과 트랜지스터는 표시 소자 이외에, IC 카드나 ID 태그 등의 소자로서도 이용될 수 있는 것이다.
일 실시형태에 따르면, 게이트 전압이 인가되는 게이트 전극과, 이 게이트 전압에 따라 전류를 얻는 소스 전극 및 드레인 전극과, 이 소스 전극 및 드레인 전극에 인접하게 형성되며, n형 산화물 반도체로 이루어지는 활성층을 포함하는 전계 효과 트랜지스터가 제공된다. 이 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온 중 적어도 하나를 도입함으로써 얻어진 결정상의 화학 조성을 갖는 n형 도핑된 화합물로 이루어진다.
전술한 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온 중 적어도 하나를 도입함으로써 얻어진 n형 도핑된 입방정 화합물로 이루어진다.
전술한 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 AB2O4로 표기되는 스피넬 화합물로 이루어지며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, B는 Al3+, Ga3+, In3+를 포함하는 하나 이상의 3가 양이온이며, 상기 스피넬 화합물로 이루어진 n형 도핑된 화합물은 A로 표기되는 하나 이상의 2가 양이온에 대해, Al3+, Ga3+, In3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
전술한 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 AB2O4로 표기되는 스피넬 화합물로 이루어지며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, B는 Al3+, Ga3+, In3+를 포함하는 하나 이상의 3가 양이온이며, 상기 스피넬 화합물로 이루어진 n형 도핑된 화합물은 B로 표기되는 하나 이상의 3가 양이온에 대해, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
전술한 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 A2DO4로 표기되는 스피넬 화합물로 이루어지며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, D는 Ti4+, Sn4+를 포함하는 하나 이상의 4가 양이온이며, 상기 스피넬 화합물로 이루어진 n형 도핑된 화합물은 A로 표기되는 하나 이상의 2가 양이온에 대해, Al3+, Ga3+, In3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Sb5+, Ta5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
전술한 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 A2DO4로 표기되는 스피넬 화합물로 이루어지며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, D는 Ti4+, Sn4+를 포함하는 하나 이상의 4가 양이온이며, 상기 스피넬 화합물로 이루어진 n형 도핑된 화합물은 D로 표기되는 하나 이상의 4가 양이온에 대해, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
전술한 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 In3+, Sc3+, Y3+, Ln3+에서 선택된 하나 이상의 3가 양이온을 갖는 빅스바이트 화합물로 이루어지며, 여기서 Ln은 희토류 원소이고, 상기 빅스바이트 화합물로 이루어진 n형 도핑된 화합물은 Al3+, Ga3+, In3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
전술한 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온 중 적어도 하나를 도입함으로써 얻어진 n형 도핑된 정방정 화합물로 이루어진다.
전술한 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 AE2O6으로 표기되는 트리루틸 화합물로 이루어지며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, E는 Sb5+, Nb5+, Ta5+를 포함하는 하나 이상의 5가 양이온이며, 트리루틸 화합물로 이루어진 n형 도핑된 화합물은 Al3+, Ga3+, In3+, Y3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
전술한 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온 중 적어도 하나를 도입함으로써 얻어진 n형 도핑된 사방정 화합물로 이루어진다.
전술한 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 A2GO4로 표기되는 올리빈 화합물로 이루어지며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, G는 Si4+, Ge4+, Sn4+를 포함하는 하나 이상의 4가 양이온이며, 올리빈 화합물로 이루어진 n형 도핑된 화합물은 Al3+, Ga3+, In3+, Y3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
전술한 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온 중 적어도 하나를 도입함으로써 얻어진 n형 도핑된 육방정 화합물로 이루어진다.
전술한 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 RE2O6으로 표기되는 PbSb2O6형 화합물로 이루어지며, 여기서 R은 Ca2+, Sr2+, Ba2+, Cd2+, Pb2+를 포함하는 하나 이상의 2가 양이온이고, E는 Sb5+, Nb5+, Ta5+를 포함하는 하나 이상의 5가 양이온이며, 상기 PbSb2O6형 화합물로 이루어진 n형 도핑된 화합물은 Al3+, Ga3+, In3+, Y3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
전술한 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 In2O3(ZnO)m으로 표기되는 호모로거스 화합물(homologous compound)로 이루어지며, 여기서 m은 2 내지 6의 정수이고, 상기 호모로거스 화합물로 이루어진 n형 도핑된 화합물은 V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
결정 화합물이란, 상평형도(phase diagram)에서 열역학적으로 안정적인 결정상의 화학 조성을 갖는 화합물을 명시하는 것이다. 이 화학 조성을 갖는 화합물의 활성층은 열역학적으로 준안정 상태일 수 있다.
또한, 입방정 화합물이란, 상평형도에서 열역학적으로 안정적인 입방정족의 화학 결정 조성을 갖는 화합물을 의미한다. 이 화학 조성을 갖는 화합물의 활성층은 열역학적으로 준안정 상태일 수 있다.
마찬가지로, 정방정 화합물, 사방정 화합물, 및 육방정 화합물은 각각 상평형도에서 열역학적으로 안정적인 정방정족, 사방정족 및 육방정족의 화학 결정 조성을 갖는 화합물을 명시한다. 이 화학 조성을 갖는 화합물의 활성층은 열역학적으로 준안정 상태일 수 있다.
스피넬 화합물은 상평형도에서 열역학적으로 안정적인 스피넬 결정의 화학 조성을 갖는 화합물을 명시한다. 이 화학 조성을 갖는 화합물의 활성층은 열역학적으로 준안정 상태일 수 있다.
마찬가지로, 빅스바이트 화합물, 파이로클로어 화합물, 플로라이트 화합물, 트리루틸 화합물, 올리빈 화합물, PbSb2O6형 화합물, 및 호모로거스 화합물은 각각 상평형도에서 열역학적으로 안정적인 빅스바이트 결정, 파이로클로어 결정, 플로라이트 결정, 트리루틸 결정, 올리빈 결정, PbSb2O6형 결정, 및 호모로거스 결정을 갖는 화합물을 명시한다. 이 화학 조성을 갖는 화합물의 활성층은 열역학적으로 준안정 상태일 수 있다.
n형 치환 도핑을 실행하기 위해서는, 국소 구조를 유지하면서 치환된 양이온 사이트에 대해 더 큰 원자가를 갖는 n형의 치환 양이온을 도입하는 것이 필수적이다. 이러한 관점에서, 스피넬 화합물 또는 빅스바이트 화합물이 특히 바람직하다. 파이로클로어 화합물, 플로라이트 화합물 등도 역시 바람직하다. 화합물이 높은 비정질 특성을 갖는다면, 도핑에 의해 국소 구조의 변화가 일어날 수도 있다. 따라서, 도펀트는 안정적인 국소 구조를 형성하는 캐리어를 생성할 수 없다. 화합물이 스피넬 화합물이나 빅스바이트 화합물 등의 리지드 구조를 갖더라도 X선 회절에 의해 비정질성이 보인다면(장거리에서 주기적인 구조가 없다면), 화합물은 결정상의 단거리 및 중거리 구조를 유지한다. 이에, 치환된 양이온 사이트에 대해 적절한 에너지 레벨을 갖는 도펀트를 도입함으로써 캐리어가 생성될 수 있다. 캐리어 생성의 관점에서, 화합물은 결정화될 수 있다. 즉, ZnO나 IGZO 등의 육방정과 달리, 입방정은 이동도에 있어서 이방성이 없기 때문에 입방정 화합물을 대면적에 적용하는데 문제가 없다.
스피넬 화합물은 AB2O4로 표기되며, 산소가 면심 입방 격자를 갖는 리지드 구조를 갖는다. 스피넬 화합물의 바람직한 예는 AB2O4로 표기되는 화합물을 포함하며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, B는 Al3+, Ga3+, In3+를 포함하는 하나 이상의 3가 양이온이다. 즉, MgGa2O4, MgIn2O4, ZnAl2O4, ZnGa2O4 및 CdGa2O4가 주어질 수 있다. 이들 화합물은 고용체로 있을 수도 있다. 이들 스피넬 화합물에서는, A로 표기되는 하나 이상의 2가 양이온에 대해, Al3+, Ga3+, In3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 n형 도핑이 이루어질 수 있다. 마찬가지로, B로 표기되는 하나 이상의 3가 양이온에 대해, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 하나 이상의 양이온을 도입함으로써 전자 캐리어가 생성될 수 있다.
스피넬 화합물은 2가 및 4가 양이온으로 이루어진 화합물을 더 포함한다. 이 2가 및 4가 양이온으로 이루어진 스피넬 화합물의 바람직한 예는 A2DO4로 표기되는 화합물을 포함하며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, D는 Sn4+, Ti4+를 포함하는 하나 이상의 4가 양이온이다. 즉, Mg2TiO4, Mg2SNO4, Zn2TiO4, Zn2Sn2O4 및 Cd2SnO4가 주어질 수 있다. 이들 화합물은 고용체로 있을 수 있다. 이들 스피넬 화합물에서는, A로 표기되는 하나 이상의 2가 양이온에 대해, Al3+, Ga3+, In3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 하나 이상의 양이온을 도입함으로써 n형 도핑이 이루어질 수 있다. 마찬가지로, D로 표기되는 4가 양이온에 대해 V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 전자 캐리어가 생성될 수 있다.
또한, n형 도핑을 실행할 수 있는 입방정 화합물의 다른예는 In3+, Sc3+, Y3+, Ln3+(Ln은 희토류 원소)에서 선택된 하나 이상의 3가 양이온을 갖는 빅스바이트 화합물을 포함한다. 하나 이상의 3가 양이온을 갖는 빅스바이트 화합물의 예는 In2O3, Y2O3, La2O3 또는 이들 화합물의 고용체일 수 있다. 또한, 빅스바이트 화합물의 예는 3가 양이온의 부분을 2가 및 4가 양이온으로 치환하여 얻어진 In1.4Zn0.3Zr0.3O3 등의 고용체를 포함할 수 있다. 빅스바이트 화합물은 체심 입방 구조를 갖고, 치환된 양이온 사이트에 대해, Al3+, Ga3+, In3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 하나 이상의 양이온을 도입함으로써 전자 캐리어를 생성하여 n형 도핑을 실행하는 것이 가능하다.
n형 도핑을 실행할 수 있는 정방정 화합물의 예는 AE2O6으로 표기되는 트리루틸 화합물을 포함하며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, E는 Sb5+, Nb5+, Ta5+를 포함하는 하나 이상의 5가 양이온이다. 트리루틸 화합물은 치환된 양이온 사이트에 대해, Al3+, Ga3+, In3+, Y3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 하나 이상의 양이온을 도입함으로써 전자 캐리어를 생성하여 n형 도핑을 실행하는 것이 가능하다.
n형 도핑을 실행할 수 있는 사방정 화합물의 예는 A2GO4로 표기되는 올리빈 화합물을 포함하며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, G는 Si4+, Ge4+, Sn4+를 포함하는 하나 이상의 4가 양이온이다. 올리빈 화합물은 치환된 양이온 사이트에 대해, Al3+, Ga3+, In3+, Y3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 하나 이상의 양이온을 도입함으로써 전자 캐리어를 생성하여 n형 도핑을 실행하는 것이 가능하다.
n형 도핑을 실행할 수 있는 육방정 화합물의 예는 RE2O6으로 표기되는 PbSb2O6형 화합물을 포함하며, 여기서 R은 Ca2+, Sr2+, Ba2+, Cd2+, Pb2+를 포함하는 하나 이상의 2가 양이온이고, E는 Sb5+, Ta5+를 포함하는 하나 이상의 5가 양이온이다. PbSb2O6형 화합물은 치환된 양이온 사이트에 대해, Al3+, Ga3+, In3+, Y3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 하나 이상의 양이온을 도입함으로써 전자 캐리어를 생성하여 n형 도핑을 실행하는 것이 가능하다.
n형 도핑을 실행할 수 있는 육방정 화합물의 예는 In2O3(ZnO)m(m은 2 내지 6의 정수)로 표기되는 호모로거스 화합물을 포함한다. 호모로거스 화합물은 기미즈카(Kimizuka) 등이 체계적으로 연구한 일련의 육방정 층구조를 갖는다. 호모로거스 화합물은 다양한 m개의 값을 갖는 다수의 변이를 형성할 수 있는 유연계를 갖는다. 호모로거스 화합물에서는, Zn2+ 사이트가 Al3+ 또는 Ga3+ 등의 3가 양이온 M으로 치환되더라도, Zn2+ 사이트는 3가 양이온 M으로 치환되는 것이 아니라, InMO3(ZnO)m'으로 표기되는 동형 화합물이 형성된다. 그 결과, 캐리어가 생성되지 않는다. IGZO는 동형 화합물의 예이다. 화합물이 4가인 Sn4+로 도핑되면, 비정질 특성은 고조되지만 유효한 n형 도펀트는 얻을 수 없다. 그러나, 본 출원의 발명자들은 V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 하나 이상의 양이온을 면밀하게 도입함으로써 전자 캐리어가 생성될 수 있음을 발견하였다.
실시형태에 따르면, 구동 신호에 기초하여 광출력을 제어하도록 구성되는 광제어 소자와, 전술한 전계 효과 트랜지스터와, 그 광제어 소자를 구동하도록 구성되는 드라이브 회로를 포함하는 표시 소자가 제공된다.
이 구성에 있어서, 표시 소자는 전술한 전계 효과 트랜지스터를 포함하기 때문에 소자간 특성 변동을 저감시킬 수 있다.
다른 실시형태에 따르면, 화상 데이터에 기초하여 화상을 표시하는 화상 표시 장치로서, 매트릭스형으로 배치되는 복수의 전술한 표시 소자와, 매트릭스형으로 배치되는 상기 표시 소자 내의 각각의 전계 효과 트랜지스터에 게이트 전압을 개별로 인가하도록 구성되는 복수의 배선과, 화상 데이터에 기초하여 배선을 통해 전계 효과 트랜지스터의 게이트 전압을 개별로 제어하도록 구성되는 표시 제어 장치를 포함하는 화상 표시 장치가 제공된다.
이 구성에 있어서, 화상 제어 장치는 상기 표시 소자를 포함하기 때문에, 대화면에 높은 화상 품질로 화상이 표시될 수 있다.
다른 실시형태에 따르면, 상기 화상 표시 장치와, 표시될 화상 정보에 기초하여 화상 데이터를 생성하며 그 생성된 화상 데이터를 화상 표시 장치에 출력하도록 구성되는 화상 데이터 생성 장치를 포함하는 시스템이 제공된다.
이 구성에 있어서, 시스템이 상기 화상 표시 장치를 포함하기 때문에, 화상 정보는 높은 화상 선명도로 표시될 수 있다.
전술한 바와 같이, 실시형태는 엄격한 산소 농도 제어가 불필요하게 되고, 산소 공공을 감소시킴으로써 격자 안정성을 높이며, 프로세스 마진을 크게 하고, 후속 프로세스에서 높은 특성 안정성을 실현하기 위하여, n형 산화물 반도체로 이루어지는 활성층에 n형 치환 도핑을 도입하고 성막 프로세스에서 산소를 충분히 도입함으로써 전자 캐리어를 생성할 수 있는 전계 효과 트랜지스터와, 이 전계 효과 트랜지스터를 구비한 표시 소자와, 이 표시 소자를 구비한 화상 표시 장치와, 이 화상 표시 장치를 구비한 시스템을 제공할 수 있다. 이 구성에 있어서, 패널 내의 소자간 특성 변동이 저감하기 때문에, 고선명 및 고품질의 화상을 대화면에 표시할 수 있는 전계 효과 트래지스터와, 이 전계 효과 트랜지스터를 구비한 표시 소자와, 이 표시 소자를 구비한 화상 표시 장치와, 이 화상 표시 장치를 구비한 시스템이 제공될 수 있다.
[실시예]
이하, 구체적인 실시예 1∼23과 비교예 1∼2, 이 실시예 1∼23과 비교예 1∼2에서 제조된 전계 효과 트랜지스터의 평가 결과를 설명한다.
[실시예 1]
무알칼리 유리 기판을, 중성 세제, 순수, 및 이소프로필 알콜을 이용하여 초음파로 세정했다. 무알칼리 유리 기판을 건조한 후, 이 무알칼리 유리 기판에 대해 UV-오존 처리를 90℃에서 10분간 실시하였다. 무알칼리 유리 기판 상에 DC 마그네트론 스퍼터링으로 Mo를 두께 100 ㎚로 퇴적하고, 퇴적된 막을 포토리소그래피로 패터닝하여, 게이트 전극을 형성했다. 계속해서, RF 마그네트론 스퍼터링으로 SiO2를 두께 200 ㎚로 퇴적하여 게이트 절연막을 형성하였다. Mg0.99Al0.01In2O4 소결체 타겟을 이용하여, 금속 마스크를 통해 DC 마그네트론 스퍼터링으로 Al이 도핑된 MgIn2O4를 퇴적하여 두께 100 ㎚를 갖는 활성층을 형성하였다. 스퍼터링 가스로서 아르곤 가스와 산소 가스를 도입했다. 전체 압력은 1.1 ㎩에 고정하였고, 파라미터로서 산소 농도를 1.2%∼10%의 범위에서 변화시켰다. 다음에, 금속 마스크를 통해 Al를 퇴적하여 두께 100 ㎚의 소스 및 드레인 전극을 형성하였다. 채널 길이는 50 ㎛이었고 채널 폭은 400 ㎛이었다. 마지막으로, 대기 속에서 300℃로 1시간 동안 어닐링을 실시하여, 전계 효과 트랜지스터를 제조하였다.
[실시예 2∼9]
실시예 2∼9의 전계 효과 트랜지스터 제조 프로세스에서는, 활성층 제조 프로세스에 이용된 소결체 타겟을 표 1에 기재한 것으로 변경한 것 외에는, 실시예 1과 같은 방식으로 전계 효과 트랜지스터를 제조하였다.
[비교예 1]
비교예 1의 전계 효과 트랜지스터 제조 프로세스에서는, 활성층 제조 프로세스에 이용된 소결체 타겟을 표 1에 기재한 것으로 변경한 것 외에는, 실시예 1과 같은 방식으로 전계 효과 트랜지스터를 제조하였다. 표 1은 활성층 퇴적 프로세스에서 산소 농도가 2% 및 6%였을 때의 전계 효과 트랜지스터의 이동도의 평가 결과도 나타내고 있다.
Figure 112014051007417-pat00001
[실시예 10]
무알칼리 유리 기판을, 중성 세제, 순수, 및 이소프로필 알콜을 이용하여 초음파로 세정하였다. 이 무알칼리 유리 기판을 건조한 후, 무알칼리 유리 기판에 대해 UV-오존 처리를 90℃에서 10분간 실시하였다. 이 무알칼리 유리 기판에 DC 마그네트론 스퍼터링으로 Mo를 두께 100 ㎚로 퇴적하고, 퇴적된 막을 포토리소그래피로 패터닝한 다음에 게이트 전극을 형성하였다. 계속해서, RF 마그네트론 스퍼터링으로 SiO2를 두께 200 ㎚로 퇴적하여 게이트 절연막을 형성하였다. Cd0.99Nb0.01Al2O4 소결체 타겟을 이용하여, 금속 마스크를 통해 DC 마그네트론 스퍼터링으로 Nb가 도핑된 CdAl2O4를 퇴적하여 두께 50 ㎚를 갖는 활성층을 형성하였다. 스퍼터링 가스로서 아르곤 가스와 산소 가스를 도입하였다. 전체 압력은 1.1 ㎩에 고정하였고, 파라미터로서 산소 농도를 60%∼100%의 범위에서 변화시켰다. 다음에, 금속 마스크를 통해 Al를 퇴적하여 두께 100 ㎚를 갖는 소스 및 드레인 전극을 형성하였다. 채널 길이는 50 ㎛이였고, 채널 폭은 400 ㎛이였다. 마지막으로, 대기 속에서 200℃로 1시간 동안 어닐링을 실시하여, 전계 효과 트랜지스터를 제조하였다.
[실시예 11∼23]
실시예 11∼23의 전계 효과 트랜지스터 제조 프로세스에서는, 활성층 제조 프로세스에 이용된 소결체 타겟을 표 2에 기재한 것으로 변경한 것 외에는, 실시예 10과 같은 방식으로 전계 효과 트랜지스터를 제조하였다.
[비교예 2]
비교예 2의 전계 효과 트랜지스터 제조 프로세스에서는, 활성층 제조 프로세스에 이용된 소결체 타겟을 표 2에 기재한 것으로 변경한 것 외에는, 실시예 10과 같은 방식으로 전계 효과 트랜지스터를 제조하였다. 표 2는 활성층 퇴적 프로세스에서 산소 농도가 60% 및 100%였을 때의 전계 효과 트랜지스터의 이동도의 평가 결과도 나타내고 있다.
Figure 112014051007417-pat00002
[평가 결과]
도 16은 실시예 1과 비교예 1에서 제조된 전계 효과 트랜지스터의 트랜스퍼 특성(Vds=20 V)을 도시한다. 활성층에 Al이 도핑된 실시예 1에서는, 상승 온전압(Von) 0 V, 이동도 6.4 ㎠/Vs, 온/오프비 8자릿수를 비롯한 양호한 특성이 얻어졌다. 한편, 활성층에 Al이 도핑되지 않은 비교예 1에서는 상승 온전압(Von) 1 V, 이동도 3.1 ㎠/Vs, 온/오프비 8자릿수가 얻어졌다. 실시예 1과 비교하여, 비교예 1에서는, 온전압이 플러스측으로 시프트되고 이동도가 낮아진다. 이것은 비교예 1에서의 캐리어 농도가 실시예 1에서보다 높았기 때문인 것으로 고찰된다.
도 17은 실시예 1과 비교예 1에서 제조된 전계 효과 트랜지스터의 퇴적 조건의 산소 농도와 퇴적 시의 전계 효과 이동도 간의 관계를 나타낸다. 도 17에 도시하는 바와 같이, 실시예 1에서는 전계 효과 이동도가 산소 농도 1.6%∼6.0%의 범위에서는 약 6.4 ㎠/Vs로 일정하였지만, 산소 농도 8% 이상에서는 전계 효과 이동도가 약간 저하하였다. 한편, 비교예 1에서는 전계 효과 이동도가 산소 농도 1.6%에서는 실시예 1과 거의 같았지만, 전계 효과 이동도는 산소 농도의 상승에 따라 감소하였다. 산소 농도 6%에서 얻어진 전계 효과 이동도는 산소 농도 1.6%에서 얻어진 것의 거의 절반으로 저하하였다. 실시예 1에서는, Al을 도입하여 n형 도핑을 실행하였기 때문에, Mg에 대해 치환된 Al로부터 캐리어가 생성되었다. 이에, 산소 농도를 상승시키더라도 전계 효과 이동도가 거의 일정하게 유지되었다. 반면에, 비교예 1에서는, 도핑이 이루어지지 않았기 때문에, 산소 농도의 상승에 따라 활성층 내의 산소 공공이 감소하였다. 이에, 캐리어 농도가 감소하여 소스 및 드레인 전극과 활성층 간의 계면에서 접촉 저항이 증가함으로써, 전계 효과 이동도가 저하하였다.
마찬가지로, 표 1에 기재한 바와 같이, 실시예 2∼9에서는 산소 농도 2% 및 6%에서 전계 효과 이동도에 변화가 관측되지 않았다. 즉, 치환된 양이온이 n형 도펀트로서 기능하여 전자 캐리어를 생성함으로써, 산소 농도의 레벨과 상관없이 일정한 특성이 관측되었다.
또, 표 2에 기재한 바와 같이, 비교예 2에서는 산소 농도가 60%에서 100%로 상승하였을 때 전계 효과 이동도가 약 40% 저하하였지만, 실시예 10∼23에서는 산소 농도가 60%에서 100%로 상승하였을 때의 전계 효과 이동도는 저하하지 않았다. 즉, 치환된 양이온이 n형 도펀트로서 기능하여 전자 캐리어를 생성함으로써, 산소 농도의 레벨과 상관없이 일정한 특성이 관측되었다.
즉, 양이온을 치환 도핑에 이용하여 전자 캐리어를 생성하는 산화물 반도체를 활성층으로서 구비한 전계 효과 트랜지스터는, 산소 농도만을 제어하여 전자 캐리어를 생성하는 산화물 반도체를 구비한 전계 효과 트랜지스터와 비교하여, 더 넓은 프로세스 범위에서 높은 전계 효과 이동도 및 노멀오프라는 양호한 특성을 보인다.
일 실시형태에 따르면, 게이트 전압이 인가되는 게이트 전극과, 이 게이트 전압에 따라 전류를 얻는 소스 전극 및 드레인 전극과, 이 소스 전극 및 드레인 전극에 인접하게 형성되며, n형 산화물 반도체로 이루어지는 활성층과, 게이트 전극과 활성층 사이에 형성되는 게이트 절연막을 포함하는 전계 효과 트랜지스터가 제공된다. 이 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온 중 적어도 하나를 도입함으로써 얻어진 결정상의 화학 조성을 갖는 n형 도핑된 화합물로 이루어진다.
상기 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온 중 적어도 하나를 도입함으로써 얻어진 n형 도핑된 입방정 화합물로 이루어진다.
상기 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 AB2O4로 표기되는 스피넬 화합물로 이루어지며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, B는 Al3+, Ga3+, In3+를 포함하는 하나 이상의 3가 양이온이며, 상기 스피넬 화합물로 이루어진 n형 도핑된 화합물은 A로 표기되는 하나 이상의 2가 양이온에 대해, Al3+, Ga3+, In3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
상기 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 AB2O4로 표기되는 스피넬 화합물로 이루어지며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, B는 Al3+, Ga3+, In3+를 포함하는 하나 이상의 3가 양이온이며, 상기 스피넬 화합물로 이루어진 n형 도핑된 화합물은 B로 표기되는 하나 이상의 3가 양이온에 대해, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
상기 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 A2DO4로 표기되는 스피넬 화합물로 이루어지며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, D는 Ti4+, Sn4+를 포함하는 하나 이상의 4가 양이온이며, 상기 스피넬 화합물로 이루어진 n형 도핑된 화합물은 A로 표기되는 하나 이상의 2가 양이온에 대해, Al3+, Ga3+, In3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
상기 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 A2DO4로 표기되는 스피넬 화합물로 이루어지며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, D는 Ti4+, Sn4+를 포함하는 하나 이상의 4가 양이온이며, 상기 스피넬 화합물로 이루어진 n형 도핑된 화합물은 D로 표기되는 하나 이상의 4가 양이온에 대해, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
상기 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 In3+, Sc3+, Y3+, Ln3+에서 선택된 하나 이상의 3가 양이온을 갖는 빅스바이트 화합물로 이루어지며, 여기서 Ln은 희토류 원소이고, 상기 빅스바이트 화합물로 이루어진 n형 도핑된 화합물은 Al3+, Ga3+, In3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
상기 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온 중 적어도 하나를 도입함으로써 얻어진 n형 도핑된 정방정 화합물로 이루어진다.
상기 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 AE2O6으로 표기되는 트리루틸 화합물로 이루어지며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, E는 Sb5+, Nb5+, Ta5+를 포함하는 하나 이상의 5가 양이온이며, 트리루틸 화합물로 이루어진 n형 도핑된 화합물은 Al3+, Ga3+, In3+, Y3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
상기 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온 중 적어도 하나를 도입함으로써 얻어진 n형 도핑된 사방정 화합물로 이루어진다.
상기 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 A2GO4로 표기되는 올리빈 화합물로 이루어지며, 여기서 A는 Mg2+, Zn2+, Cd2+를 포함하는 하나 이상의 2가 양이온이고, G는 Si4+, Ge4+, Sn4+를 포함하는 하나 이상의 4가 양이온이며, 올리빈 화합물로 이루어진 n형 도핑된 화합물은 Al3+, Ga3+, In3+, Y3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
상기 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온 중 적어도 하나를 도입함으로써 얻어진 n형 도핑된 육방정 화합물로 이루어진다.
상기 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 RE2O6으로 표기되는 PbSb2O6형 화합물로 이루어지며, 여기서 R은 Ca2+, Sr2+, Ba2+, Cd2+, Pb2+를 포함하는 하나 이상의 2가 양이온이고, E는 Sb5+, Nb5+, Ta5+를 포함하는 하나 이상의 5가 양이온이며, 상기 PbSb2O6형 화합물로 이루어진 n형 도핑된 화합물은 Al3+, Ga3+, In3+, Y3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
상기 전계 효과 트랜지스터에 있어서, n형 산화물 반도체는 In2O3(ZnO)m으로 표기되는 호모로거스 화합물로 이루어지며, 여기서 m은 2 내지 6의 정수이고, 상기 호모로거스 화합물로 이루어진 n형 도핑된 화합물은 V5+, Nb5+, Ta5+, Sb5+, Mo6+, W6+를 포함하는 1종 이상의 양이온을 도입함으로써 얻어진다.
일 실시형태에 따르면, 구동 신호에 기초하여 광출력을 제어하도록 구성되는 광제어 소자와, 전계 효과 트랜지스터와, 이 광제어 소자를 구동하도록 구성되는 드라이브 회로를 포함하는 표시 소자가 제공된다.
표시 소자에 있어서, 광제어 소자는 유기 EL 소자, 일렉트로크로믹 소자, 액정 소자 및 전기영동 소자 중 하나를 포함한다.
일 실시형태에 따르면, 화상 데이터에 기초하여 화상을 표시하는 화상 표시 장치로서, 매트릭스형으로 배치되는 복수의 표시 소자와, 매트릭스형으로 배치되는 상기 표시 소자 내의 복수의 전계 효과 트랜지스터에 개별로 게이트 전압을 인가하도록 구성되는 복수의 배선과, 화상 데이터에 기초하여 배선을 통해 전계 효과 트랜지스터의 게이트 전압을 개별로 제어하도록 구성되는 표시 제어 장치를 포함하는 화상 표시 장치가 제공된다.
일 실시형태에 따르면, 화상 표시 장치와, 표시될 화상 정보에 기초하여 화상 데이터를 생성하고, 그 생성된 화상 데이터를 화상 표시 장치에 출력하도록 구성되는 화상 데이터 생성 장치를 포함하는 시스템이 제공된다.
전술한 바와 같이, 실시형태에 따른 전계 효과 트랜지스터는 프로세스 마진을 높이며 TFT 특성을 고레벨에서 안정화시키기에 적합하다. 또한, 실시형태에 따른 표시 소자는 고속 구동 및 패널 내의 소자간 변동을 저감시켜 신뢰성을 높이기에 적합하다. 또한, 실시형태에 따른 화상 표시 장치는 고화상 품질로 대화면에 화상을 표시하기에 적합하다. 또한, 실시형태에 따른 시스템은 화상 정보를 높은 화상 선명도로 표시하기에 적합하다.
본 발명의 실시형태들은 예시의 목적으로 여기에 기재된 것이다. 본 발명은 이들 실시형태에 한정되는 것이 아니라, 본 발명의 범위에서 벗어나지 않고서 다양한 변화 및 변경이 이루어질 수 있다. 본 발명은 명세서에서 설명하고 도면에서 도시한 실시형태들에 한정되는 것으로 해석되어서는 안 된다.
본 출원은 2010년 2월 16일 출원한 일본 우선권 출원 제2010-031610호와 2011년 2월 2일에 출원한 일본 우선권 출원 제2011-021155호에 기초한 것이며, 이들 출원의 전체 내용은 참조에 의해 본 명세서에 원용된다.

Claims (39)

  1. 게이트 전압이 인가되는 게이트 전극;
    상기 게이트 전압에 따라 전류를 얻는 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극에 인접하게 형성되며, n형 금속 산화물 반도체를 포함하는 활성층; 및
    상기 게이트 전극과 상기 활성층 사이에 형성되는 게이트 절연층
    을 포함하고,
    상기 금속 산화물 반도체는 결정 조성을 가진 n형 치환 도핑된 산화물을 포함하고,
    상기 n형 도핑된 화합물은 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온으로 구성되는 군으로부터 선택되는 하나 이상의 도펀트를 포함하며,
    상기 도펀트의 원자가는 상기 금속 산화물 반도체의 금속 이온의 원자가보다 큰 것인 전계 효과 트랜지스터.
  2. 게이트 전압이 인가되는 게이트 전극;
    상기 게이트 전압에 따라 전류를 얻는 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극에 인접하게 형성되며, n형 금속 산화물 반도체를 포함하는 활성층; 및
    상기 게이트 전극과 상기 활성층 사이에 형성되는 게이트 절연층
    을 포함하고,
    상기 금속 산화물 반도체는 입방정 결정계의 조성을 가진 n형 치환 도핑된 산화물을 포함하고,
    상기 n형 도핑된 화합물은 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온으로 구성되는 군으로부터 선택되는 하나 이상의 도펀트를 포함하며,
    상기 도펀트의 원자가는 상기 금속 산화물 반도체의 금속 이온의 원자가보다 큰 것인 전계 효과 트랜지스터.
  3. 제2항에 있어서, 입방정 결정계의 조성을 가진 n형 치환 도핑된 산화물은 AB2O4로 표기되는 스피넬 화합물(spinel compound)이고, 여기서 A는 Mg2+, Zn2+ 및 Cd2+로 구성되는 군으로부터 선택되는 하나 이상의 2가 양이온이고, B는 Al3+, Ga3+ 및 In3+로 구성되는 군으로부터 선택되는 하나 이상의 3가 양이온인 것인 전계 효과 트랜지스터.
  4. 제3항에 있어서, 상기 스피넬 화합물의 AB2O4의 양이온 A의 일부분은 Al3+, Ga3+, In3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+ 및 W6+로 구성되는 군으로부터 선택되는 하나 이상의 양이온에 의해 치환된 것인 전계 효과 트랜지스터.
  5. 제3항에 있어서, 상기 스피넬 화합물의 AB2O4의 양이온 B의 일부분은 Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+ 및 W6+로 구성되는 군으로부터 선택되는 하나 이상의 양이온에 의해 치환된 것인 전계 효과 트랜지스터.
  6. 제3항에 있어서, 상기 스피넬 화합물은 MgGa2O4, MgIn2O4, ZnAl2O4, ZnGa2O4 및 CdGa2O4로부터 선택되는 것인 전계 효과 트랜지스터.
  7. 제2항에 있어서, 입방정 결정계의 조성을 가진 상기 n형 치환 도핑된 산화물은 A2DO4로 표기되는 스피넬 화합물이며, 여기서 A는 Mg2+, Zn2+ 및 Cd2+로 구성되는 군으로부터 선택되는 하나 이상의 2가 양이온이고, D는 Ti4+ 및 Sn4+로 구성되는 군으로부터 선택되는 하나 이상의 4가 양이온인 것인 전계 효과 트랜지스터.
  8. 제7항에 있어서, 상기 스피넬 화합물의 A2DO4의 양이온 A의 일부분은 Al3+, Ga3+, In3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+ 및 W6+로 구성되는 군으로부터 선택되는 하나 이상의 양이온에 의해 치환된 것인 전계 효과 트랜지스터.
  9. 제7항에 있어서, 상기 스피넬 화합물의 A2DO4의 양이온 D의 일부분은 V5+, Nb5+, Ta5+, Sb5+, Mo6+ 및 W6+로 구성되는 군으로부터 선택되는 하나 이상의 양이온에 의해 치환된 것인 전계 효과 트랜지스터.
  10. 제7항에 있어서, 상기 스피넬 화합물은 Mg2SnO4, Zn2TiO4, Zn2SnO4 및 Cd2SnO4로부터 선택되는 것인 전계 효과 트랜지스터.
  11. 제2항에 있어서, 입방정 결정계의 조성을 가진 상기 n형 치환 도핑된 산화물은 In3+, Sc3+, Y3+ 및 Ln3+으로 구성되는 군으로부터 선택되는 하나 이상의 3가 양이온을 포함하는 빅스바이트 화합물(bixbite compound)이고, 여기서 Ln은 희토류 원소인 것인 전계 효과 트랜지스터.
  12. 제11항에 있어서, 상기 빅스바이트 화합물의 3가 양이온의 일부분은 Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+ 및 W6+로 구성되는 군으로부터 선택되는 하나 이상의 양이온에 의해 치환된 것인 전계 효과 트랜지스터.
  13. 제11항에 있어서, 상기 빅스바이트 화합물은 In2O3, Y2O3 및 La2O3로부터 선택되는 것인 전계 효과 트랜지스터.
  14. 제2항에 있어서, 입방정 결정계의 조성을 가진 상기 n형 치환 도핑된 산화물은 J2E2O7로 표기되는 파이로클로르 화합물(pyrochlore compound)이고, 여기서 J는 Ca2+, Zn2+ 및 Cd2+로 구성되는 군으로부터 선택되는 하나 이상의 2가 양이온이고, B는 Sb5+, Nb5+ 및 Ta5+로 구성되는 군으로부터 선택되는 하나 이상의 5가 양이온인 전계 효과 트랜지스터.
  15. 제14항에 있어서, 상기 파이로클로르 화합물의 J2E2O7의 양이온 J의 일부분은 Al3+, Ga3+, In3+, Y3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+ 및 W6+로 구성되는 군으로부터 선택되는 하나 이상의 양이온에 의해 치환된 것인 전계 효과 트랜지스터.
  16. 제14항에 있어서, 상기 파이로클로르 화합물의 J2E2O7의 양이온 E의 일부분은 Mo6+ 및 W6+로 구성되는 군으로부터 선택되는 하나 이상의 양이온에 의해 치환된 것인 전계 효과 트랜지스터.
  17. 제14항에 있어서, 상기 파이로클로르 화합물은 Cd2Sb2O7로부터 선택되는 것인 전계 효과 트랜지스터.
  18. 게이트 전압이 인가되는 게이트 전극;
    상기 게이트 전압에 따라 전류를 얻는 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극에 인접하게 형성되며, n형 금속 산화물 반도체를 포함하는 활성층; 및
    상기 게이트 전극과 상기 활성층 사이에 형성되는 게이트 절연층
    을 포함하고,
    상기 금속 산화물 반도체는 정방정 결정계의 조성을 가진 n형 치환 도핑된 산화물을 포함하고,
    상기 n형 도핑된 화합물은 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온으로 구성되는 군으로부터 선택되는 하나 이상의 도펀트를 포함하며,
    상기 도펀트의 원자가는 상기 금속 산화물 반도체의 금속 이온의 원자가보다 큰 것인 전계 효과 트랜지스터.
  19. 제18항에 있어서, 정방정 결정계의 조성을 가진 상기 n형 치환 도핑된 산화물은 AE2O6으로 표기되는 트리루틸 화합물(trirutile compound)이며, 여기서 A는 Mg2+, Zn2+ 및 Cd2+로 구성되는 군으로부터 선택되는 하나 이상의 2가 양이온이고, E는 Sb5+, Nb5+ 및 Ta5+로 구성되는 군으로부터 선택되는 하나 이상의 5가 양이온인 것인 전계 효과 트랜지스터.
  20. 제19항에 있어서, 상기 트리루틸 화합물의 AE2O6의 양이온 A의 일부분은 Al3+, Ga3+, In3+, Y3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+ 및 W6+로 구성되는 군으로부터 선택되는 하나 이상의 양이온에 의해 치환된 것인 전계 효과 트랜지스터.
  21. 제19항에 있어서, 상기 트리루틸 화합물의 AE2O6의 양이온 E의 일부분은 Mo6+ 및 W6+로 구성되는 군으로부터 선택되는 하나 이상의 양이온에 의해 치환된 것인 전계 효과 트랜지스터.
  22. 제19항에 있어서, 상기 트리루틸 화합물은 ZnSb2O6, MgSb2O6 및 MgTa2O6로부터 선택되는 것인 전계 효과 트랜지스터.
  23. 게이트 전압이 인가되는 게이트 전극;
    상기 게이트 전압에 따라 전류를 얻는 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극에 인접하게 형성되며, n형 금속 산화물 반도체를 포함하는 활성층; 및
    상기 게이트 전극과 상기 활성층 사이에 형성되는 게이트 절연층
    을 포함하고,
    상기 금속 산화물 반도체는 사방정 결정계의 조성을 가진 n형 치환 도핑된 산화물을 포함하고,
    상기 n형 도핑된 화합물은 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온으로 구성되는 군으로부터 선택되는 하나 이상의 도펀트를 포함하며,
    상기 도펀트의 원자가는 상기 금속 산화물 반도체의 금속 이온의 원자가보다 큰 것인 전계 효과 트랜지스터.
  24. 제23항에 있어서, 사방정 결정계의 조성을 가진 상기 n형 치환 도핑된 산화물은 A2GO4로 표기되는 올리빈 화합물(olivine compound)이며, 여기서 A는 Mg2+, Zn2+ 및 Cd2+로 구성되는 군으로부터 선택되는 하나 이상의 2가 양이온이고, G는 Si4+, Ge4+ 및 Sn4+로 구성되는 군으로부터 선택되는 하나 이상의 4가 양이온인 것인 전계 효과 트랜지스터.
  25. 제24항에 있어서, 상기 올리빈 화합물의 A2GO4의 양이온 A의 일부분은 Al3+, Ga3+, In3+, Y3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+ 및 W6+로 구성되는 군으로부터 선택되는 하나 이상의 양이온에 의해 치환된 것인 전계 효과 트랜지스터.
  26. 제24항에 있어서, 상기 올리빈 화합물의 A2GO4의 양이온 G의 일부분은 Nb5+, Ta5+, Sb5+, Mo6+ 및 W6+로 구성되는 군으로부터 선택되는 하나 이상의 양이온에 의해 치환된 것인 전계 효과 트랜지스터.
  27. 제24항에 있어서, 상기 올리빈 화합물은 Cd2GeO4 및 Mg2GeO4로부터 선택되는 것인 전계 효과 트랜지스터.
  28. 게이트 전압이 인가되는 게이트 전극;
    상기 게이트 전압에 따라 전류를 얻는 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극에 인접하게 형성되며, n형 금속 산화물 반도체를 포함하는 활성층; 및
    상기 게이트 전극과 상기 활성층 사이에 형성되는 게이트 절연층
    을 포함하고,
    상기 금속 산화물 반도체는 육방정 결정계의 조성을 가진 n형 치환 도핑된 산화물을 포함하고,
    상기 n형 도핑된 화합물은 3가 양이온, 4가 양이온, 5가 양이온 및 6가 양이온으로 구성되는 군으로부터 선택되는 하나 이상의 도펀트를 포함하며,
    상기 도펀트의 원자가는 상기 금속 산화물 반도체의 금속 이온의 원자가보다 큰 것인 전계 효과 트랜지스터.
  29. 제28항에 있어서, 육방정 결정계의 조성을 가진 상기 n형 치환 도핑된 산화물은 RE2O6로 표기되는 PbSb2O6형 화합물이며, 여기서 R은 Ca2+, Sr2+, Ba2+, Cd2+ 및 Pb2+로 구성되는 군으로부터 선택되는 하나 이상의 2가 양이온이고, E는 Sb5+, Nb5+ 및 Ta5+로 구성되는 군으로부터 선택되는 하나 이상의 5가 양이온인 것인 전계 효과 트랜지스터.
  30. 제29항에 있어서, 상기 PbSb2O6형 화합물의 RE2O6의 양이온 R의 일부분은 Al3+, Ga3+, In3+, Ge4+, Sn4+, Ti4+, Zr4+, Hf4+, V5+, Nb5+, Ta5+, Sb5+, Mo6+ 및 W6+로 구성되는 군으로부터 선택되는 하나 이상의 양이온에 의해 치환된 것인 전계 효과 트랜지스터.
  31. 제29항에 있어서, 상기 PbSb2O6형 화합물의 RE2O6의 양이온 E의 일부분은 Mo6+ 및 W6+로 구성되는 군으로부터 선택되는 하나 이상의 양이온에 의해 치환된 것인 전계 효과 트랜지스터.
  32. 제29항에 있어서, 상기 PbSb2O6형 화합물은 PbSb2O6 및 CdSb2O6로부터 선택되는 것인 전계 효과 트랜지스터.
  33. 제28항에 있어서, 상기 육방정 결정계의 조성을 가지는 n형 치환 도핑된 산화물은 In2O3(ZnO)m으로 표기되는 동족 화합물(homologous compound)이고, 여기서 m은 2~6의 정수인 것인 전계 효과 트랜지스터.
  34. 제33항에 있어서, 상기 동족 화합물의 양이온의 일부분은 V5+, Nb5+, Ta5+, Sb5+, Mo6+ 및 W6+로 구성되는 군으로부터 선택되는 하나 이상의 양이온에 의해 치환된 것인 전계 효과 트랜지스터.
  35. 제33항에 있어서, 상기 동족 화합물은 In2Zn2O5로부터 선택되는 것인 전계 효과 트랜지스터.
  36. 구동 신호에 기초하여 광출력을 제어하도록 구성되는 광제어 소자;
    제1항에 기재된 전계 효과 트랜지스터; 및
    상기 광제어 소자를 구동하도록 구성되는 드라이브 회로
    를 포함하는 표시 소자.
  37. 제36항에 있어서, 상기 광제어 소자는 유기 EL 소자, 일렉트로크로믹 소자, 액정 소자 및 전기영동 소자 중 하나를 포함하는 것인 표시 소자.
  38. 화상 데이터에 기초하여 화상을 표시하는 화상 표시 장치에 있어서, 상기 화상 표시 장치는
    매트릭스형으로 배치되는 제36항에 기재된 복수의 표시 소자;
    매트릭스형으로 배치되는 상기 표시 소자 내의 복수의 전계 효과 트랜지스터에 개별로 게이트 전압을 인가하도록 구성되는 복수의 배선; 및
    상기 화상 데이터에 기초하여 상기 배선을 통해 상기 전계 효과 트랜지스터의 게이트 전압을 개별로 제어하도록 구성되는 표시 제어 장치
    를 포함하는 화상 표시 장치.
  39. 제38항에 기재된 화상 표시 장치; 및
    표시될 화상 정보에 기초하여 화상 데이터를 생성하고, 그 생성된 화상 데이터를 상기 화상 표시 장치에 출력하도록 구성되는 화상 데이터 생성 장치
    를 포함하는 시스템.
KR1020147014532A 2010-02-16 2011-02-15 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템 KR101514192B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010031610 2010-02-16
JPJP-P-2010-031610 2010-02-16
JP2011021155A JP5776192B2 (ja) 2010-02-16 2011-02-02 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JPJP-P-2011-021155 2011-02-02
PCT/JP2011/053603 WO2011102500A1 (en) 2010-02-16 2011-02-15 Field effect transistor, display element, image display device, and system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127021331A Division KR101435304B1 (ko) 2010-02-16 2011-02-15 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템

Publications (2)

Publication Number Publication Date
KR20140081900A KR20140081900A (ko) 2014-07-01
KR101514192B1 true KR101514192B1 (ko) 2015-04-21

Family

ID=44483084

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020147014532A KR101514192B1 (ko) 2010-02-16 2011-02-15 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템
KR1020127021331A KR101435304B1 (ko) 2010-02-16 2011-02-15 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020127021331A KR101435304B1 (ko) 2010-02-16 2011-02-15 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템

Country Status (7)

Country Link
US (1) US9105473B2 (ko)
EP (1) EP2537185A4 (ko)
JP (1) JP5776192B2 (ko)
KR (2) KR101514192B1 (ko)
CN (3) CN106098787B (ko)
TW (1) TWI501402B (ko)
WO (1) WO2011102500A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR102001577B1 (ko) * 2010-12-17 2019-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
KR101891650B1 (ko) * 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
US9406303B2 (en) * 2011-11-18 2016-08-02 Sirius Xm Radio Inc. Systems and methods for implementing cross-fading, interstitials and other effects downstream
JP5811877B2 (ja) * 2012-02-09 2015-11-11 住友電気工業株式会社 導電性酸化物およびその製造方法
JP6076626B2 (ja) 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TWI591197B (zh) * 2012-11-08 2017-07-11 Idemitsu Kosan Co Sputtering target
TWI618252B (zh) * 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
US9577107B2 (en) * 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
JP6662432B2 (ja) * 2013-06-28 2020-03-11 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP6421446B2 (ja) * 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
US20150279674A1 (en) * 2014-04-01 2015-10-01 Intermolecular, Inc. CAAC IGZO Deposited at Room Temperature
JP6651714B2 (ja) 2014-07-11 2020-02-19 株式会社リコー ｎ型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
WO2017047057A1 (en) * 2015-09-15 2017-03-23 Ricoh Company, Ltd. Coating liquid for forming n-type oxide semiconductor film, method for producing n-type oxide semiconductor film, and method for producing field-effect transistor
JP6828293B2 (ja) * 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
KR102461413B1 (ko) * 2016-08-03 2022-10-31 가부시키가이샤 니콘 반도체 장치, pH 센서, 바이오 센서, 및 반도체 장치의 제조 방법
WO2018101278A1 (ja) 2016-11-30 2018-06-07 株式会社リコー 酸化物又は酸窒化物絶縁体膜形成用塗布液、酸化物又は酸窒化物絶縁体膜、電界効果型トランジスタ、及びそれらの製造方法
JP2018157206A (ja) * 2017-03-17 2018-10-04 株式会社リコー 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP2018160670A (ja) 2017-03-21 2018-10-11 株式会社リコー 金属酸化物膜形成用塗布液、並びに酸化物膜、電界効果型トランジスタ、及びそれらの製造方法
TWI714979B (zh) 2018-03-19 2021-01-01 日商理光股份有限公司 無機電致發光元件、顯示元件、影像顯示裝置及系統
JP7326795B2 (ja) 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
WO2023073404A1 (en) 2021-10-27 2023-05-04 Silanna UV Technologies Pte Ltd Methods and systems for heating a wide bandgap substrate
US11563093B1 (en) 2021-11-10 2023-01-24 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
WO2023084275A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Ultrawide bandgap semiconductor devices including magnesium germanium oxides
WO2023084274A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
CN117089348A (zh) * 2023-08-28 2023-11-21 昆明理工大学 一种蓝光激发近红外发光荧光粉及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2008311342A (ja) * 2007-06-13 2008-12-25 Idemitsu Kosan Co Ltd 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3947575B2 (ja) * 1994-06-10 2007-07-25 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4164562B2 (ja) * 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
JP4185056B2 (ja) * 2005-01-26 2008-11-19 株式会社東芝 絶縁膜、および半導体装置
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP2007041260A (ja) * 2005-08-03 2007-02-15 Fujifilm Holdings Corp 液晶表示素子
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US8274082B2 (en) * 2007-02-05 2012-09-25 Universidade Nova De Lisboa Electronic semiconductor device based on copper nickel and gallium-tin-zinc-copper-titanium p and n-type oxides, their applications and corresponding manufacture process
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
WO2008114588A1 (ja) * 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
EP1976019B1 (en) * 2007-03-29 2011-06-15 Korea Advanced Institute of Science and Technology Thin film transistor including titanium oxides as active layer and method of manufacturing the same
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
US20090001360A1 (en) 2007-06-29 2009-01-01 Masaya Nakayama Organic el display and method for producing the same
JP5330739B2 (ja) 2007-06-29 2013-10-30 ユー・ディー・シー アイルランド リミテッド 有機ｅｌ表示装置およびその製造方法
JP5489445B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US8704217B2 (en) * 2008-01-17 2014-04-22 Idemitsu Kosan Co., Ltd. Field effect transistor, semiconductor device and semiconductor device manufacturing method
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
KR100977189B1 (ko) * 2008-03-14 2010-08-23 한국과학기술연구원 다결정 금속산화물 반도체층을 이용한 전계효과트랜지스터와 그 제조방법
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010015092A (ja) 2008-07-07 2010-01-21 Fujifilm Corp 表示装置及びその製造方法
JP2010031610A (ja) 2008-07-31 2010-02-12 Sumitomo Forestry Co Ltd 建築構造躯体
JP5644071B2 (ja) 2008-08-20 2014-12-24 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR101489652B1 (ko) * 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5443789B2 (ja) * 2009-03-09 2014-03-19 株式会社東芝 半導体装置
TWI617029B (zh) * 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
JP5640478B2 (ja) 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
JP5481647B2 (ja) 2009-07-17 2014-04-23 山陽色素株式会社 トリアリールメタン系及びローダミン系顔料組成物並びにこれらを用いた顔料分散体
JP4843083B2 (ja) * 2009-11-19 2011-12-21 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物スパッタリングターゲット
DE102010001051B3 (de) * 2010-01-20 2011-06-16 Sachtleben Chemie Gmbh Anatasweißpigment mit hoher Licht- und Wetterbeständigkeit
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2008311342A (ja) * 2007-06-13 2008-12-25 Idemitsu Kosan Co Ltd 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ

Also Published As

Publication number Publication date
CN104617150B (zh) 2020-01-24
KR101435304B1 (ko) 2014-08-27
JP5776192B2 (ja) 2015-09-09
TW201138119A (en) 2011-11-01
KR20120106896A (ko) 2012-09-26
JP2011192971A (ja) 2011-09-29
EP2537185A1 (en) 2012-12-26
CN106098787A (zh) 2016-11-09
CN104617150A (zh) 2015-05-13
KR20140081900A (ko) 2014-07-01
US9105473B2 (en) 2015-08-11
CN102844874A (zh) 2012-12-26
TWI501402B (zh) 2015-09-21
EP2537185A4 (en) 2017-08-23
CN106098787B (zh) 2021-08-31
CN102844874B8 (zh) 2018-01-09
WO2011102500A1 (en) 2011-08-25
US20120306834A1 (en) 2012-12-06
CN102844874B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
KR101514192B1 (ko) 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치 및 시스템
JP6421446B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR102267890B1 (ko) Ｎ형 산화물 반도체 제조용 도포액, 전계 효과 트랜지스터, 표시 소자, 화상 표시 장치, 및 시스템
JP6517308B2 (ja) 半導体装置
EP2316132B1 (en) Field effect transistor, display element, image display device, and system
EP3125296B1 (en) Field-effect transistor, display element, image display device, and system
EP3087614B1 (en) P-type oxide semiconductor, composition for producing p-type oxide semiconductor, method for producing p-type oxide semiconductor, semiconductor element, display element, image display device, and system
TWI732148B (zh) 場效電晶體、顯示元件、影像顯示裝置及系統
JP6904444B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
US11462646B2 (en) Field-effect transistor, display element, image display device, and system
JP5904242B2 (ja) 電界効果型トランジスタ、電界効果型トランジスタの活性層に用いられる酸化物半導体、表示素子、画像表示装置及びシステム

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190404

Year of fee payment: 5