KR20150080948A - 산화물 반도체층, 그 제조방법 및 이를 포함하는 박막트랜지스터 - Google Patents

산화물 반도체층, 그 제조방법 및 이를 포함하는 박막트랜지스터 Download PDF

Info

Publication number
KR20150080948A
KR20150080948A KR1020130166200A KR20130166200A KR20150080948A KR 20150080948 A KR20150080948 A KR 20150080948A KR 1020130166200 A KR1020130166200 A KR 1020130166200A KR 20130166200 A KR20130166200 A KR 20130166200A KR 20150080948 A KR20150080948 A KR 20150080948A
Authority
KR
South Korea
Prior art keywords
precursor
oxide semiconductor
semiconductor layer
nitrate
indium
Prior art date
Application number
KR1020130166200A
Other languages
English (en)
Inventor
손인영
이태권
매튜스미스
Original Assignee
삼성정밀화학 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성정밀화학 주식회사 filed Critical 삼성정밀화학 주식회사
Priority to KR1020130166200A priority Critical patent/KR20150080948A/ko
Publication of KR20150080948A publication Critical patent/KR20150080948A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 다중층으로 구성되며 상기 다중층 중 적어도 하나의 층은 란탄계 금속을 포함하는 것을 특징으로 하는 산화물 반도체층, 그 제조방법 및 상기 산화물 반도체층을 포함하는 박막트랜지스터에 관한 것이다. 본 발명에 따르면, 고신뢰성을 갖는 란탄계 금속을 포함하는 산화물 반도체층에 의해 문턱전압의 시프트 문제를 해소할 수 있고, 상기 다중층은 상기 란탄계 금속을 포함하는 산화물 반도체층과 함께 고이동도를 갖는 산화물 반도체층을 포함하도록 구성됨으로써 신뢰성과 함께 이동도가 개선되고, 오프전류(off-current) 또한 저하되어 전류 온-오프비가 향상되는 등 우수한 반도체 물성을 나타낼 수 있다.

Description

산화물 반도체층, 그 제조방법 및 이를 포함하는 박막트랜지스터{OXIDE SEMICONDUCTOR LAYER, MANUFACTURING METHOD THEREOF AND AND THIN FILM TRANSISTOR USING THE SAME}
본 발명은 다중층으로 구성되며 상기 다중층 중 적어도 하나의 층은 란탄계 금속을 포함하는 것을 특징으로 하는 산화물 반도체층, 그 제조방법 및 상기 산화물 반도체층을 포함하는 박막트랜지스터에 관한 것이다.
박막 트랜지스터(thin film transistor, TFT)는 절연성 지지 기판 위에 반도체 박막을 이용하여 만든 전계 효과 트랜지스터의 일종으로서, 주사 신호를 전달하는 게이트 선에 연결되어 있는 게이트 전극, 화소 전극에 인가될 신호를 전달하는 데이터 선에 연결되어 있는 소스 전극, 소스 전극과 마주하는 드레인 전극, 그리고 소스 전극 및 드레인 전극에 전기적으로 연결되어 있는 반도체를 포함한다. 게이트 전극에 인가하는 전압을 조절하여 소오스 전극과 드레인 전극 사이에 흐르는 전류를 온(on) 또는 오프(off) 상태로 만들어서 스위칭 동작을 한다.
이 중, 반도체는 박막 트랜지스터의 물성을 결정하는 중요한 요소이며, 실리콘(Si)이 가장 많이 사용되고 있다. 실리콘은 결정 형태에 따라 비정질 실리콘 및 다결정 실리콘으로 나뉘는데, 기존의 노트북, PC 모니터, TV, 모바일 기기 등 이미 상용화가 진행된 제품들에는 대부분 비정질 실리콘 박막 트랜지스터(a-Si TFT)가 사용되어 왔다.
비정질 실리콘은 대면적 증착이 잘 되고, 저온에서 유리 기판상에 용이하게 제작할 수 있기 때문에 박막 트랜지스터에 가장 많이 사용되어 왔다. 그러나, 상기 비정질 실리콘은 채널 내부에서 전자의 이동도가 0.1 ㎠/Vs ∼ 1.0 ㎠/Vs로 낮아 초고해상도(Ultra High Definition; UHD) 이상의 해상도를 구현하는 것이 불가능하다. 따라서, 이러한 문제를 해결할 수 있는 유력한 후보로서 산화물 반도체에 대한 연구가 활발히 진행되고 있다.
산화물 반도체는 비정질 실리콘과 마찬가지로 비정질상을 보이지만, 매우 우수한 이동도(5~30 ㎠/Vs 이상)를 보이기 때문에 무안경 3D TV나 OLED TV로의 적용이 가능할 뿐만 아니라, 초고해상도 LCD(Liquid Crystal Display)와 AMOLED(active matrix organic light emitting diode)에도 적합한 성능을 나타낸다. 또한, 산화물 반도체는 저온 공정이 가능하여 플라스틱 기판을 활용한 플렉시블 디스플레이 구현에도 적합한 소재이며, 에너지 밴드갭이 보통 3 eV 이상 크기 때문에 투명 디스플레이에 응용 가능한 차세대 트랜지스터 재료로서 많은 주목을 받고 있다.
이러한 산화물 반도체 중에서 가장 널리 개발되고 있는 것은 IGZO로 불리고 있는 산화인듐-산화갈륨-산화아연으로 이루어진 사성분계 산화물 반도체이며, 최근 일본의 Sharp社에서 스퍼터링 공정을 이용하여 IGZO를 적용한 LCD패널을 양산하기 시작하였다. 이 밖에, 산화인듐-산화아연(IZO), 산화주석에 산화아연을 첨가한 것(ZTO), 또는 산화인듐-산화아연-산화주석에 산화갈륨을 첨가한 것 등이 알려져 있다. 이들은 제조의 용이함, 가격, 특성 등이 각각 다르기 때문에, 그 용도에 따라 적절히 사용되고 있다.
산화물 반도체 박막의 성막 방법으로는, 진공공정인 화학기상증착(chemical vapor deposition, CVD), 스퍼터링(sputtering), 펄스 레이져 증착(pulsed laser deposition, PLD), 원자층 증착(atomic layer deposition, ALD); 또는 용액공정인 졸-겔(sol-gel)을 이용한 스핀코팅(spin-coating), 잉크젯 프린팅(inkjet-printing), 롤투롤(roll-to-roll), 나노임프린트(nano imprint)법이 검토되고 있다.
먼저, 진공공정은 비교적 저온에서 대면적에 균일하게 성막할 수 있는 방법으로서, 균일하고 안정되며 높은 성막 속도로 성막하기 위해서, 산화물 소결체로 이루어지는 타겟을 이용하는 것이 일반적이다. 특히, 산화물 소결체로 이루어지는 타겟을 스퍼터링법에 적용하면 양산성이 우수하기 때문에, 플랫 디스플레이 등 대면적의 용도에 이용할 수 있다.
이러한 종래의 기술로서 특허문헌 1(WO 2008/139654)은 산화인듐, 산화갈륨, 산화아연에 산화주석을 가한 산화물 반도체막 및 그 제작을 위한 스퍼터링 타겟에 대해 개시하고 있다. 그러나, 산화인듐, 산화갈륨, 산화아연 및 산화주석으로 이루어지는 스퍼터링 타겟은, 관리해야 할 원소수가 많아, 제조 공정이나 품질 관리가 복잡하고, 성막방법으로서 사용되는 스퍼터링법은 고가의 진공장비를 필요로 하는바, 원가 경쟁력 측면에서 불리하다는 문제점이 있다.
반면, 용액공정은 기존의 진공 장비에 의한 박막 제조 방법보다 경제적이며, 대면적 제조가 가능하고 보다 빠른 시간 내 박막 제조가 가능하다.
이러한 종래의 기술로서 특허문헌 2(US2007/0184576A1)는 Metal halide 전구체(precursor)를 이용한 용액 공정을 이용하여 InZnO 박막이나 InZnSnO 박막 등을 반도체로 제작하는 방법에 대해 개시하고 있다. 메탈 할라이드(Metal halide) 전구체 중에서 메탈 클로라이드(Metal chloride)를 주로 사용하였는데, 클로린(Chlorine)이 포함된 용액 조성물의 경우 높은 열분해 온도로 인해 고온 열처리(500℃ 이상)를 필요로 하며, 우수한 전하 이동도에 비해 전류 온-오프비(on-off ratio)가 좋지 않다는 문제점이 있다.
한편, 기존의 산화물 반도체에 포함된 전이 금속, 예컨대 아연(Zn)은 환원되어 산화물 반도체 내에 산소 결함과 함께 캐리어 농도를 증가시킬 수 있다. 그 결과 박막의 전도성을 높여주는 역할을 하여 이동도의 한계를 극복하는 대안이 되기도 하지만, 계속해서 바이어스 스트레스(bias stress)를 가하게 되면, 즉 지속적으로 게이트 전압을 가해주거나 반복적으로 전압을 가해 구동시키면 소자의 문턱전압이 크게 변화(시프트)되는 문제가 발생한다. 이러한 불안정한 특성은 스위칭 역할을 하는 트랜지스터로서의 신뢰성 측면에서 매우 큰 문제점을 가져오게 되어 실제 디바이스에 적용하기 어려운 물성을 나타낸다.
WO 2008-139654 A US 2007-0184576 A1
이에 본 발명에 해결하고자 하는 과제는, 우수한 이동도를 가지면서 소자 신뢰성을 갖는 산화물 반도체를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 오프전류(off-current)를 낮춤으로써 전류 온-오프비가 개선된 산화물 반도체를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 경제적인 산화물 반도체 제조방법 및 상기 산화물 반도체를 포함하는 박막 트랜지스터를 제공하는 것이다.
상기와 같은 과제를 해결하기 위하여 본 발명은 다중층으로 구성된 산화물 반도체층으로서, 상기 다중층 중 적어도 하나의 층은 란탄계 금속을 포함하는 산화물 반도체층을 제공한다.
바람직하게, 상기 다중층은 인듐, 갈륨, 아연 및 주석으로 이루어진 군에서 선택된 1종 이상을 포함하는 제1산화물 반도체층과, 란탄계 금속을 포함하는 제 2 산화물 반도체층으로 구성된 이중층일 수 있다.
또한, 본 발명은 용액공정을 이용한 상기 산화물 반도체층의 제조방법 및 상기 산화물 반도체층을 포함하는 박막트랜지스터를 제공한다.
본 발명에 따르면, 산화물 반도체층을 다중층으로 구성하고, 상기 다중층 중 적어도 하나의 층을 고신뢰성을 갖는 란탄계 금속을 포함하는 산화물 반도체층으로 구성함으로써 문턱전압의 시프트(shift) 문제를 해소할 수 있다.
상기 다중층은 상기 란탄계 금속을 포함하는 산화물 반도체층과 함께 고이동도를 갖는 산화물 반도체층을 포함하도록 구성됨으로써 신뢰성과 함께 이동도가 개선되고, 오프전류(off-current) 또한 저하되어 전류 온-오프비가 향상되는 등 우수한 반도체 물성을 나타낼 수 있다.
또한, 본 발명에 따르면 저비용의 용액공정을 통하여 산화물 반도체막을 성막하므로 경제적인 방법으로 박막트랜지스터를 제공할 수 있다.
도 1은 본 발명에 따른 산화물 박막트랜지스터의 구조를 나타낸 단면도이다.
도 2는 실시예 1 및 비교예 1에 따라 제조된 TFT 소자의 트랜스퍼 곡선(transfer curve)을 비교하여 나타낸 그래프이다.
도 3은 실시예 2 및 비교예 2에 따라 제조된 TFT 소자의 트랜스퍼 곡선(transfer curve)을 비교하여 나타낸 그래프이다.
도 4는 실시예 1의 방법으로 TFT 소자를 4개 제작 후, 각각의 트랜스퍼 곡선을 비교하여 나타낸 그래프이다.
도 5는 실시예 2의 방법으로 TFT 소자를 4개 제작 후, 각각의 트랜스퍼 곡선을 비교하여 나타낸 그래프이다.
도 6은 비교예 1의 방법으로 TFT 소자를 4개 제작 후, 각각의 트랜스퍼 곡선을 비교하여 나타낸 그래프이다.
도 7은 비교예 2의 방법으로 TFT 소자를 4개 제작 후, 각각의 트랜스퍼 곡선을 비교하여 나타낸 그래프이다.
본 발명은 다중층으로 구성된 산화물 반도체층으로서, 상기 다중층 중 적어도 하나의 층은 란탄계 금속을 포함하는 것을 특징으로 하는 산화물 반도체층에 관한 것이다.
상기 란탄계 금속을 포함하는 산화물 반도체층은 인듐, 갈륨, 아연 및 주석으로 이루어진 군에서 선택된 1종 이상을 더 포함할 수 있고, 상기 란탄계 금속의 함량은 상기 란탄계 금속을 포함하는 산화물 반도체층에 포함된 금속 전체 몰수 대비 0.01 ~ 15몰%인 것이 바람직하다. 상기 함량이 0.01%몰 미만일 경우 박막트랜지스터의 신뢰성 향상에 기여하기에 어려움이 있고, 반면 15몰%을 초과하는 경우 전하의 이동도가 낮아져 고이동도를 요구하는 차세대 트랜지스터 재료로서 적용하기에 어려움이 있다.
상기 란탄계 금속으로서는 사마륨(Samarium), 유로퓸(Europium), 가돌리늄(Gadolinium), 터븀(Terbium), 디스프로슘(Dysprosium), 에르븀(Erbium), 이테르븀(Ytterbium) 및 루테튬(Lutetium)로 이루어진 그룹에서 선택된 1종 이상이 사용될 수 있다.
상기 란탄계 금속의 전기음성도는 각각 Samarium(Sm) 1.17, Europium(Eu) 1.2, Gadolinium(Gd) 0.94, Terbium(Tb) 1.22, Dysprosium(Dy) 1.23, Ytterbium(Yb) 1.27, Lutetium (Lu) 1.27이다. 전기 음성도는 분자 내 원자가 그 원자의 결합에 관여하고 있는 전자를 끌어 당기는 정도를 나타내는 것이다. 이온 결합은 결합하고 있는 원자들 중 일부는 전기 음성도가 크고, 일부는 작은 경우이며, 하나의 원자에서 다른 원자로 전자가 이동하여 만들어진다.
상술한 바와 같이 란탄계 금속의 전기 음성도는 모두 1.3보다 작으며, 전기 음성도가 3.5인 산소와의 전기음성도 차이가 2.2이상이므로 이온 결합이 상당히 강한 산화물을 형성한다. 예컨대, 아연(Zn)의 경우 전기 음성도가 1.6으로써 산소와의 전기 음성도 차이가 1.9로써 공유 결합 및 이온 결합 특성을 모두 지니고 있다. 따라서, 란탄계 금속이 Zn 산화물 계열 물질에 추가됨으로써 이온 결합 특성이 강해진다.
a-Si:H의 경우는 공유결합을 하고 있는데, 이 결합은 방향성을 가지는 sp3 배위결합을 하여 비정질상으로 존재하게 되면 산소결합을 하고 있는 전자 구름이 뒤틀어지게 된다. 이로 인하여 약한 결합(weak bond)이 존재하게 된다. 이러한 결합구조를 가진 TFT를 장기간 구동하게 되면 결합 영역에 전자 또는 홀(Hole)이 축적되면서 결과적으로 결합이 끊어지게 되어 문턱전압(Vth) 변화에 따른 신뢰성에 문제가 발생한다. 반면, 이온결합의 경우는 양이온 전자구름의 크기가 커서 산소 음이온의 결합에 관계없이 orbital overlap이 잘 되기 때문에 결정상이든 비정질상이든 약한 결합이 존재하지 않음으로 인해 문턱 전압의 변화가 거의 없거나 작아 신뢰성이 높은 박막 트랜지스터 제조에 기여한다.
바람직하게 본 발명의 산화물 반도체층은 인듐, 갈륨, 아연 및 주석으로 이루어진 군에서 선택된 1종 이상을 포함하는 제1산화물 반도체층과, 란탄계 금속을 포함하는 제 2 산화물 반도체층으로 구성된 이중층일 수 있다. 상기 제1산화물 반도체층은 이동도를, 제2산화물 반도체층은 신뢰성을 향상시키는 역할을 하게 된다. 상기한 바와 같이 이중층으로 구성된 산화물 반도체층의 경우, 오프 전류 감소를 통해 전류 온-오프비를 향상시킬 수 있고, 음의 바이어스 스트레스(negative bias stress:NBS) 및 양의 바이어스 스트레스(positive bias stress, PBS)에 대한 문턱전압 시프트가 작아 신뢰성 측면에서 매우 우수한 반도체 물성을 나타낸다.
이하, 본 발명의 산화물 반도체층의 제조방법에 대해 설명한다.
본 발명의 산화물 반도체층 제조방법은 인듐 전구체, 갈륨전구체, 아연 전구체 및 주석 전구체로 이루어진 그룹에서 선택된 1종 이상을 포함하는 제1금속염과, 상기 제1금속염을 용해시키는 유기 용매를 포함하는 제 1 산화물 전구체 용액을 기판 상에 도포하는 단계; 상기 제 1 산화물 전구체 용액이 도포된 기판을 1차 열처리하는 단계; 상기 1차 열처리된 기판 상에 란탄계 금속 전구체를 포함하는 제2금속염과, 상기 제2금속염을 용해시키는 유기용매를 포함하는 제 2 산화물 전구체 용액을 도포하는 단계; 및 상기 제 2 산화물 전구체 용액이 도포된 기판을 2차 열처리하는 단계를 포함한다.
상기 제 2 금속염은 인듐 전구체, 갈륨전구체, 아연 전구체 및 주석 전구체로 이루어진 그룹에서 선택된 1종 이상의 금속염을 더 포함할 수 있고, 이때 상기 란탄계 금속 전구체의 함량은 상기 제 2 금속염 전체 몰수 대비 0.01 ~ 15몰%인 것이 바람직하다. 상기 란탄계 금속 전구체의 함량이 0.01%몰 미만일 경우 박막트랜지스터의 신뢰성 향상에 기여하기에 어려움이 있고, 반면 15몰%을 초과하는 경우 전하의 이동도가 낮아져 고이동도를 요구하는 차세대 트랜지스터 재료로서 적용하기에 어려움이 있다.
상기 인듐 전구체로서는 인듐 아세테이트(Indium acetate), 인듐 아세테이트 하이드레이트(Indium acetate hydrate), 인듐 나이트레이트 (Indium nitrate), 인듐 나이트레이트 하이드레이트 (Indium nitrate hydrate), 인듐 플루라이드(Indium fluoride) 및 인듐 클로라이드(Indium chloride)로 이루어진 그룹에서 선택된 1종 이상이 사용될 수 있고, 상기 갈륨 전구체로서는 갈륨 아세틸아세토네이트 (gallium acetylacetonate), 갈륨 나이트레이트 하이드레이트 (gallium nitrate hydrate), 갈륨 클로라이드 (gallium chloride)로 이루어진 그룹에서 선택된 1종 이상이 사용될 수 있으며, 상기 아연 전구체로서는 아연 아세테이트(zinc acetate), 아연 나이트레이트(zinc nitrate), 아연 나이트레이트 하이드레이트 (zinc nitrate hydrate), 아연 플로라이드 (zinc fluoride) 및 아연 클로라이드 (zinc chloride)로 이루어진 그룹에서 선택된 1종 이상이 사용될 수 있고, 상기 주석 전구체로서는 틴 아세테이트(Tin acetate), 틴 플루라이드(Tin fluoride), 틴 클로라이드(Tin chloride)로 이루어진 그룹에서 선택되는 1종 이상이 사용될 수 있다.
또한, 상기 란탄계 금속 전구체로서는 사마륨 나이트레이트(Samarium nitrate), 터븀 나이트레이트 (Terbium nitrate), 유로퓸 나이트레이트(Europium nitrate), 가돌리늄 나이트레이트(Gadolinium nitrate), 디스프로슘 나이트레이트(Dysprosium nitrate), 에르븀 나이트레이트(Erbium nitrate), 이테르븀 나이트레이트(Ytterbium nitrate), 루테튬 나이트레이트(Lutetium nitrate) 및 그 하이드레이트로 이루어진 그룹에서 선택된 1종 이상이 사용될 수 있다.
본 발명의 산화물 반도체 성능은 상기 금속 전구체 내의 금속(In, Ga, Zn, Sn 또는 란탄계 금속)과 결합하고 있는 물질의 종류에 영향을 받을 수 있다.
특히, 상기 제 2 산화물 전구체 용액으로서 인듐 나이트레이트(In(NO3)3), 갈륨 나이트레이트(Ga(NO3)3), 아연 나이트레이트(Zn(NO3)2) 및 주석 클로라이드(Tin chloride, SnCl2) 중 선택된 1종 이상을 포함하는 조성물에 란탄계 금속 나이트레이트를 혼합한 혼합용액을 사용할 경우, 이를 이용하여 제조된 박막 트랜지터의 이동도, 오프전류, 전류 온-오프비 및 신뢰도 면에서 가장 바람직하다.
상기 제 1 및 제 2 산화물 전구체 용액에 포함되는 유기용매로서는 각각 2-메톡시에탄올, 2-에톡시에탄올, 2-프로폭시에탄올, 에틸렌클리콜 및 PGME(Propylene glycol monomethyl ether) 중 선택된 1종 이상이 사용될 수 있으며, 상기 제 1 및 제 2 금속염의 농도는 각각 0.05 ~ 2 mol/L 인 것이 바람직하다. 상기 농도가 0.05mol/L 미만일 경우 균일한 성막이 어려울 수 있고, 반면 2mol/L를 초과하는 경우 점도가 높아져 용액 조성물의 도포가 용이하지 않을 우려가 있다.
상기 제 1 및 제 2 산화물 전구체 용액의 도포단계는 각각 잉크젯프린팅, 디스펜싱, 스핀코팅, 나노임프린팅, 그라비아 프린팅 및 오프셋 프린팅 중 선택된 어느 하나 이상의 방법에 의하여 수행될 수 있으며, 그 방법에 제한을 받지 않는다.
상기 1차 및 2차 열처리 단계는 각각 80~100℃의 공기 분위기에서 프리베이킹(pre-baking)하는 단계와 250~500℃의 공기 분위기에서 소성하는 단계를 포함하는 것이 바람직하다.
상기한 바와 같이, 용매 휘발을 위한 고온의 소성단계를 거치기 전에 진행되는 프리베이킹 단계는 저온으로 일부 용매를 제거하는 단계로서 용액 조성물이 도포된 기판을 안정화시키는 완충작용을 하게 된다.
또한, 상기 소성온도가 250℃ 미만일 경우, 이동도가 낮아 TFT 소자로서의 역할을 수행하기에 어려움이 있고, 반면 500℃를 초과할 경우 유리(glass) 기판이나 플렉서블(flexible) 플라스틱 기판 등과 같이 융점이 낮은 기판에는 적용이 불가능하므로 적용 가능한 기판의 종류에 제한을 받을 수 있다.
또한, 본 발명은 상기 산화물 반도체층을 포함하는 박막트랜지스터를 제공한다.
이하, 도 1을 참조하여 상기 산화물 반도체층을 포함하는 산화물 박막 트랜지스터의 구조의 일례를 설명하면 하기와 같다.
도 1에 도시된 바와 같이, 산화물 박막 트랜지스터는 기판(10) 위에 형성된 게이트 전극(21), 상기 게이트 전극(21) 위에 형성된 게이트 절연막(22), 상기 게이트 절연막(22) 위에 제 1 산화물 반도체층(30a) 및 제 2 산화물 반도체층(30b)으로 형성되어 전자의 이동통로(channel)가 되는 액티브층(active layer)(30), 상기 액티브층(30)의 소정 영역과 전기적으로 접속하는 소스/드레인 전극(41, 42)을 구비한다.
이하, 실시예들을 들어 본 발명에 관하여 더욱 상세히 설명하지만, 본 발명이 이러한 실시예들에 한정되는 것은 아니다.
실시예 1
(제 1 산화물 전구체 용액 제조)
금속염으로서 인듐 나이트레이트 하이드레이트(Indium nitrate hydrate), 아연 나이트레이트 하이드레이트(Indium nitrate hydrate)를 준비하였다. 이때 인듐 대 아연의 몰비는 3:1이고, 상기 금속염의 용해를 위한 용매로서는 2-메톡시에탄올 (2-methoxyethanol)을 이용하였으며, 금속염의 농도는 0.1mol/L가 되도록 제어하여 제1산화물 전구체 용액(IZO31)을 제조하였다.
상기 금속염을 유기용매에 녹인 후, 상온에서 2시간 동안 교반하여 제1산화물 전구체 용액(IZO31)을 얻었다.
(제 2 산화물 전구체 용액 제조)
금속염으로서 디스프로슘 나이트레이트(Dysprosium nitrate), 인듐 나이트레이트 하이드레이트(Indium nitrate hydrate), 아연 나이트레이트 하이드레이트(Indium nitrate hydrate)를 준비하였다. 이때 인듐 대 아연의 몰비는 3:1로 고정하고, 디스프로슘 나이트레이트(Dysprosium nitrate)는 상기 금속염 전체 몰수 대비 3몰%로 하였다. 상기 금속염의 용해를 위한 용매로서는 2-메톡시에탄올 (2-methoxyethanol)을 이용하였으며, 금속염의 농도는 0.2 mol/L가 되도록 제어하였다.
상기 금속염을 유기용매에 녹인 후, 상온에서 2시간 동안 교반하여 제 2 산화물 전구체 용액 조성물(IZO31+Dy)을 얻었다.
(TFT 소자 제조)
UV/ozone으로 12분 동안 표면 처리한 Si/SiO2 기판 위에 상기 제 1 산화물 전구체 용액 조성물을 500rpm에서 5초, 3000rpm에서 30초간 스핀 코팅하여 박막을 형성하였다. 100℃에서 5분 동안 pre-bake를 진행하고, 400℃에서 1시간 동안 공기 분위기에서 소성하여 15nm 두께의 제1산화물 반도체층을 얻었다.
상기 제 1 산화물 반도체 박막이 형성된 기판상에 제 2 산화물 전구체 용액조성물을 500rpm에서 5초, 3000rpm에서 30초간 스핀 코팅하여 박막을 형성하였다. 100℃에서 5분 동안 pre-bake를 진행하고, 400℃에서 1시간 동안 공기 분위기에서 소성하여 25nm 두께의 제2산화물 반도체층을 얻었다.
패턴된 shadow mask를 사용하여 상기 산화물 반도체 박막 위에 Al을 100nm 두께로 증착하여 소스와 드레인 전극을 형성하여 TFT소자 제작하였다.
실시예 2
상기 인듐 대 아연의 몰비는 3:2로 하여, 제1산화물 전구체 용액 조성물(IZO32)을 제조한 것을 제외하고는 실시예 1과 동일한 방법으로 TFT소자를 제작하였다.
비교예 1
실시예 1에서 제조된 제 1 산화물 전구체 용액 조성물(IZO31)을 500rpm에서 5초, 3000rpm에서 30초간 스핀 코팅하여 박막을 형성하였다. 100℃에서 5분 동안 pre-bake를 진행하고, 400℃에서 1시간 동안 공기 분위기에서 소성하였다. 실시예1과 동일 두께의 박막을 위해 위의 과정을 2번 진행하였다.
패턴된 shadow mask를 사용하여 상기 산화물 반도체 박막 위에 Al을 100nm 두께로 증착하여 소스와 드레인 전극을 형성하여 TFT소자 제작하였다.
비교예 2
실시예 2에서 제조된 제 1 산화물 전구체 용액 조성물(IZO32)을 사용한 것을 제외하고는 비교예 1과 동일한 방법으로 TFT소자를 제작하였다.
<평가방법>
Semiconductor parameter analyzer(Agilent, B1500A)를 이용하여 측정하였다. 구체적으로, 본 발명의 실시예 1 내지 2 및 비교예 1 내지 2에 따라 제조된 TFT의 게이트, 소소/드레인 전극에 프로브를 탐침시킨 후, 드레인 전압을 40 V 로 고정시킨 채, 게이트 전압을 -20 V ~ 40 V 로 변화시켜 가며 transfer(Id-Vg)곡선을 얻어 이를 도 2 및 3에 나타냈다. 상기 transfer(Id-Vg)곡선으로부터 포화(saturation) 영역에서의 이동도, 문턱전압, 오프 전류(off-current) 및 전류 온-오프비를 분석하여 그 결과를 하기 표 1에 나타내었다.
제1산화물 반도체층 제2산화물 반도체층 이동도
(cm2/Vs)		 전류
온-오프비		 Off-current 문턱전압
(Vth)
실시예 1 IZO31 IZO31 + Dy 14.074 1.50E+04 5.0E-7 -0.22
실시예 2 IZO32 IZO32 + Dy 12.724 3.59E+05 1.0E-8 0.92
비교예 1 IZO31 IZO31 5.239 3.0.E+00 측정불가 -70.21
비교예 2 IZO32 IZO32 31.434 5.1E+01 측정불가 -24.94
상기 표 2를 살펴보면, 본 발명의 실시예 1 및 2에 따라 제조된 TFT소자의 경우, 비교예 1에 비하여 이동도, 전류 온오프비 및 문턱전압 면에서 우수한 물성을 나타내는 것을 알 수 있다. 비교예 2의 경우, 이동도는 우수하였지만 도전적(conductive)인 성향을 나타내어 오프전류(off-current) 측정이 불가능하였다. 비교예 1도 마찬가지 이유로 오프전류 측정이 불가능하였으며, 이로 인해 전류 온-오프비가 현저히 낮게 나타났다.
도 4 내지 8은 실시예 1, 2 및 비교예 1 및 2의 방법으로 제작된 TFT소자마다 4회씩 측정한 결과를 나타내는 transfer(Id-Vg)곡선으로서, 실시예 1 및 2의 경우 문턱전압의 시프트 없이 게이트전압(Vg)에 따른 드레인전류(Id) 곡선이 4회 측정시 모두 유사하게 나타나는바 본 발명에 따라 제조된 TFT소자가 신뢰성을 가지고 있음을 알 수 있지만, 비교예 1 및 2의 경우 반복되는 충방전 테스트에 따라 문턱전압이 크게 변하여 신뢰성을 나타내지 못하였다.
10 : 기판 21 : 게이트 전극
22 : 게이트 절연막 30 : 산화물 반도체층
30a: 제 1 산화물 반도체층 30b : 제 2 산화물 반도체층
41, 42 : 소스/드레인 전극

Claims (15)

  1. 다중층으로 구성된 산화물 반도체층으로서,
    상기 다중층 중 적어도 하나의 층은 란탄계 금속을 포함하는 것을 특징으로 하는 산화물 반도체층.
  2. 제 1 항에 있어서,
    상기 란탄계 금속을 포함하는 산화물 반도체층은 인듐, 갈륨, 아연 및 주석으로 이루어진 군에서 선택된 1종 이상을 더 포함하는 것을 특징으로 하는 산화물 반도체층.
  3. 제 1 항에 있어서,
    상기 란탄계 금속의 함량은 상기 란탄계 금속을 포함하는 산화물 반도체층에 포함된 금속 전체 몰수 대비 0.01 ~ 15몰%인 것을 특징으로 하는 산화물 반도체층 제조방법.
  4. 제 1 항에 있어서,
    상기 란탄계 금속은 사마륨(Samarium), 유로퓸(Europium), 가돌리늄(Gadolinium), 터븀(Terbium), 디스프로슘(Dysprosium), 에르븀(Erbium), 이테르븀(Ytterbium) 및 루테튬(Lutetium)로 이루어진 그룹에서 선택된 1종 이상인 것을 특징으로 하는 산화물 반도체층.
  5. 제 1 항에 있어서,
    상기 다중층은 인듐, 갈륨, 아연 및 주석으로 이루어진 군에서 선택된 1종 이상을 포함하는 제 1 산화물 반도체층과, 란탄계 금속을 포함하는 제 2 산화물 반도체층으로 구성된 이중층인 것을 특징으로 하는 산화물 반도체층.
  6. 인듐 전구체, 갈륨 전구체, 아연 전구체 및 주석 전구체로 이루어진 그룹에서 선택된 1종 이상을 포함하는 제1금속염과, 상기 제1금속염을 용해시키는 유기 용매를 포함하는 제 1 산화물 전구체 용액을 기판 상에 도포하는 단계;
    상기 제 1 산화물 전구체 용액이 도포된 기판을 1차 열처리하는 단계;
    상기 1차 열처리된 기판 상에 란탄계 금속 전구체를 포함하는 제2금속염과, 상기 제2금속염을 용해시키는 유기용매를 포함하는 제 2 산화물 전구체 용액을 도포하는 단계; 및
    상기 제 2 산화물 전구체 용액이 도포된 기판을 2차 열처리하는 단계를 포함하는 산화물 반도체층 제조방법.
  7. 제 6 항에 있어서,
    상기 제 2 금속염은 인듐 전구체, 갈륨 전구체, 아연 전구체 및 주석 전구체로 이루어진 그룹에서 선택된 1종 이상을 더 포함하는 것을 특징으로 하는 산화물 반도체층 제조방법.
  8. 제 6 항에 있어서,
    상기 란탄계 금속 전구체의 함량은 상기 제 2 금속염 전체 몰수 대비 0.01 ~ 15몰%인 것을 특징으로 하는 산화물 반도체층 제조방법.
  9. 제 6 항에 있어서,
    상기 인듐 전구체는 인듐 아세테이트(Indium acetate), 인듐 아세테이트 하이드레이트(Indium acetate hydrate), 인듐 나이트레이트 (Indium nitrate), 인듐 나이트레이트 하이드레이트 (Indium nitrate hydrate), 인듐 플루라이드(Indium fluoride) 및 인듐 클로라이드(Indium chloride)로 이루어진 그룹에서 선택된 1종 이상이고; 상기 갈륨 전구체는 갈륨 아세틸아세토네이트 (gallium acetylacetonate), 갈륨 나이트레이트 하이드레이트 (gallium nitrate hydrate), 갈륨 클로라이드 (gallium chloride)로 이루어진 그룹에서 선택된 1종 이상이며; 상기 아연 전구체는 아연 아세테이트(zinc acetate), 아연 나이트레이트(zinc nitrate), 아연 나이트레이트 하이드레이트 (zinc nitrate hydrate), 아연 플로라이드 (zinc fluoride) 및 아연 클로라이드 (zinc chloride)로 이루어진 그룹에서 선택된 1종 이상이고; 상기 주석 전구체는 틴 아세테이트(Tin acetate), 틴 플루라이드(Tin fluoride), 틴 클로라이드(Tin chloride)로 이루어진 그룹에서 선택되는 1종 이상인 것을 특징으로 하는 산화물 반도체층 제조방법.
  10. 제 6 항에 있어서,
    상기 란탄계 금속 전구체는 사마륨 나이트레이트(Samarium nitrate), 유로퓸 나이트레이트(Europium nitrate), 가돌리늄 나이트레이트(Gadolinium nitrate), 터븀 나이트레이트(Terbium nitrate), 디스프로슘 나이트레이트(Dysprosium nitrate), 에르븀 나이트레이트(Erbium nitrate), 이테르븀 나이트레이트(Ytterbium nitrate), 루테튬 나이트레이트(Lutetium nitrate) 및 그 하이드레이트로 이루어진 그룹에서 선택된 1종 이상인 것을 특징으로 하는 산화물 반도체층 제조방법.
  11. 제 6 항에 있어서,
    상기 제 1 및 제 2 산화물 전구체 용액 조성물에 포함되는 유기용매는 각각 2-메톡시에탄올, 2-에톡시에탄올, 2-프로폭시에탄올, 에틸렌클리콜 및 PGME(Propylene glycol monomethyl ether) 중 선택된 1종 이상인 것을 특징으로 하는 산화물 반도체층 제조방법.
  12. 제 6 항에 있어서,
    상기 제 1 및 제 2 금속염의 농도는 각각 0.05 ~ 2 mol/L 인 것을 특징으로 하는 산화물 반도체 제조용 용액 조성물.
  13. 제 6 항에 있어서,
    상기 제 1 및 제 2 산화물 전구체 용액 조성물의 도포단계는 각각 잉크젯프린팅, 디스펜싱, 스핀코팅, 나노임프린팅, 그라비아 프린팅 및 오프셋 프린팅 중 선택된 어느 하나 이상의 방법에 의하여 수행되는 것을 특징으로 하는 산화물 반도체층 제조방법.
  14. 제 6 항에 있어서,
    상기 1차 및 2차 열처리단계는 각각 80~100℃의 공기 분위기에서 프리베이킹(pre-baking)하는 단계와, 300~500℃의 공기 분위기에서 소성하는 단계를 포함하는 것을 특징으로 하는 산화물 반도체 제조방법.
  15. 제 1 항 내지 제 5 항 중 어느 한 항의 산화물 반도체층을 포함하는 박막트랜지스터.
KR1020130166200A 2013-12-27 2013-12-27 산화물 반도체층, 그 제조방법 및 이를 포함하는 박막트랜지스터 KR20150080948A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130166200A KR20150080948A (ko) 2013-12-27 2013-12-27 산화물 반도체층, 그 제조방법 및 이를 포함하는 박막트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130166200A KR20150080948A (ko) 2013-12-27 2013-12-27 산화물 반도체층, 그 제조방법 및 이를 포함하는 박막트랜지스터

Publications (1)

Publication Number Publication Date
KR20150080948A true KR20150080948A (ko) 2015-07-13

Family

ID=53792805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130166200A KR20150080948A (ko) 2013-12-27 2013-12-27 산화물 반도체층, 그 제조방법 및 이를 포함하는 박막트랜지스터

Country Status (1)

Country Link
KR (1) KR20150080948A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137262A (zh) * 2019-04-12 2019-08-16 西交利物浦大学 一种双层金属氧化物半导体异质结薄膜晶体管及制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137262A (zh) * 2019-04-12 2019-08-16 西交利物浦大学 一种双层金属氧化物半导体异质结薄膜晶体管及制备方法

Similar Documents

Publication Publication Date Title
US9418842B2 (en) Coating liquid for forming metal oxide thin film, metal oxide thin film, field-effect transistor, and method for manufacturing field-effect transistor
TWI483292B (zh) 用於形成金屬氧化物薄膜的塗佈液，金屬氧化物薄膜，場效電晶體以及用於製造該場效電晶體的方法
US9748097B2 (en) Coating liquid for forming metal oxide film, metal oxide film, field-effect transistor, and method for producing field-effect transistor
KR101284587B1 (ko) Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
US8742414B2 (en) Composition for an oxide thin film, a preparation method of the composition, a method for forming an oxide thin film using the composition, an electronic device including the oxide thin film, and a semiconductor device including the oxide thin film
CN104094407A (zh) P-型氧化物、用于制造p-型氧化物的组合物、用于制造p-型氧化物的方法、半导体元件、显示元件、图像显示装置、和系统
KR101333316B1 (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
EP3087614A1 (en) P-type oxide semiconductor, composition for producing p-type oxide semiconductor, method for producing p-type oxide semiconductor, semiconductor element, display element, image display device, and system
CN106927689A (zh) 一种氧化物半导体薄膜及其制备工艺
CN103325842A (zh) 氧化物半导体薄膜及一种薄膜晶体管
JP6236778B2 (ja) 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
Ryu et al. Solution‐processed oxide semiconductors for low‐cost and high‐performance thin‐film transistors and fabrication of organic light‐emitting‐diode displays
JP7149367B2 (ja) 薄膜トランジスタおよびその製造方法
US20120286271A1 (en) Oxide thin film transistor resistant to light and bias stress, and a method of manufacturing the same
Thomas et al. Be-doped ZnO thin-film transistors and circuits fabricated by spray pyrolysis in air
KR20150080948A (ko) 산화물 반도체층, 그 제조방법 및 이를 포함하는 박막트랜지스터
KR20150080947A (ko) 산화물 반도체 제조용 용액 조성물 및 이를 이용하여 제조된 박막 트랜지스터
TWI531009B (zh) 氧化物型半導體材料及濺鍍靶
CN113539801A (zh) 一种金属氧化物氮掺杂方法及金属氧化物薄膜晶体管
KR20150079331A (ko) 산화물 반도체 제조용 용액 조성물 및 이를 이용한 박막 트랜지스터
KR102496956B1 (ko) 박막 트랜지스터 및 이의 제조 방법
KR102682396B1 (ko) 금속 산화물 박막용 용액 조성물 및 이를 사용한 금속 산화물 박막의 제조 방법
KR20150077227A (ko) 산화물 반도체 제조용 용액 조성물 및 이를 이용한 박막 트랜지스터의 제조방법
CN117457753A (zh) 一种双有源层铽掺杂氧化物薄膜晶体管及其制备方法
KR20200003624A (ko) 금속 산화물 박막용 용액 조성물 및 이를 사용한 금속 산화물 박막의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination