KR101117728B1 - 유기 발광 디스플레이 장치 및 그 제조 방법 - Google Patents

유기 발광 디스플레이 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101117728B1
KR101117728B1 KR1020090125685A KR20090125685A KR101117728B1 KR 101117728 B1 KR101117728 B1 KR 101117728B1 KR 1020090125685 A KR1020090125685 A KR 1020090125685A KR 20090125685 A KR20090125685 A KR 20090125685A KR 101117728 B1 KR101117728 B1 KR 101117728B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
gate insulating
mask process
electrode
Prior art date
Application number
KR1020090125685A
Other languages
English (en)
Other versions
KR20110068632A (ko
Inventor
김민규
강제욱
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090125685A priority Critical patent/KR101117728B1/ko
Priority to US12/881,686 priority patent/US8890148B2/en
Publication of KR20110068632A publication Critical patent/KR20110068632A/ko
Application granted granted Critical
Publication of KR101117728B1 publication Critical patent/KR101117728B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기 발광 디스플레이 장치 및 이의 제조 방법에 관한 것으로, 더 상세하게는 제조 공정이 단순화된 유기 발광 디스플레이 장치 및 이의 제조 방법에 관한 것이다.
본 발명은 기판상에 형성된 게이트 전극; 상기 게이트 전극에 절연된 활성층; 상기 게이트 전극과 상기 활성층을 절연시키는 제1 게이트 절연막과 제2 게이트 절연막; 및 상기 활성층에 각각 접하는 소스 및 드레인 전극을 포함하는 유기 발광 디스플레이 장치를 제공한다.

Description

유기 발광 디스플레이 장치 및 그 제조 방법{Organic light emitting display and manufacturing method for the same}
본 발명은 유기 발광 디스플레이 장치 및 이의 제조 방법에 관한 것으로, 더 상세하게는 제조 공정이 단순화된 유기 발광 디스플레이 장치 및 이의 제조 방법에 관한 것이다.
유기 발광 표시 장치, 액정 표시 장치 등과 같은 평판 표시 장치는 박막 트랜지스터 및 커패시터 등과 이들을 연결하는 배선을 포함하는 패턴이 형성된 기판상에 제작된다.
일반적으로, 평판 표시 장치가 제작되는 기판은 박막 트랜지스터 등을 포함하는 미세 구조의 패턴을 형성하기 위하여, 이와 같은 미세 패턴이 그려진 마스크를 이용하여 패턴을 상기 기판에 전사한다.
이와 같이 마스크를 이용하여 패턴을 전사하는 공정은 일반적으로 포토 리소그라피(photo-lithograpy) 공정을 이용하는데, 포토 리소그라피 공정에 의하면, 패턴을 형성할 기판상에 포토레지스트(photoresist)를 균일하게 도포하고, 스테퍼(stepper)와 같은 노광 장비를 이용하여 상기 마스크 상의 패턴을 포토레지스트 에 노광시킨 후, (포지티브(positive) 포토레지스트의 경우) 감광된 포토레지스트를 현상(developing)하는 과정을 거친다. 또한, 포토레지스트를 현상한 후에는, 잔존하는 포토레지스트를 마스크로 이용하여 패턴을 식각(etching)하고, 불필요한 포토레지스트를 제거하는 일련의 과정을 거친다.
이과 같이 마스크를 이용하여 패턴을 전사하는 공정에서는, 먼저 필요한 패턴이 형성된 마스크를 준비하여야 하기 때문에, 마스크를 이용하는 공정 단계가 늘어날수록 마스크 준비를 위한 제조 원가가 상승한다. 또한, 상술한 복잡한 단계들을 거쳐야 하기 때문에 제조 공정이 복잡하고, 제조 시간의 증가 및 이로 인한 제조 원가가 상승하는 문제점이 발생한다.
본 발명은 마스크를 이용한 패터닝 공정 단계를 줄일 수 있는 유기 발광 디스플레이 장치 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 기판상에 형성된 게이트 전극; 상기 게이트 전극에 절연된 활성층; 상기 게이트 전극과 상기 활성층을 절연시키는 제1 게이트 절연막과 제2 게이트 절연막; 및 상기 활성층에 각각 접하는 소스 및 드레인 전극을 포함하는 유기 발광 디스플레이 장치를 제공한다.
본 발명에 있어서, 상기 활성층은 갈륨(Ga), 인(In), 아연(Zn), 하프늄(Hf) 및 주석(Sn) 군에서 선택된 하나 이상의 원소 및 산소를 포함할 수 있다.
본 발명에 있어서, 상기 제1 게이트 절연막과 상기 제2 게이트 절연막은 서로 이웃하여 형성될 수 있다.
본 발명에 있어서, 상기 소스 및 드레인 전극 상부에 형성되는 복수의 화소 전극들; 상기 화소 전극들 사이에 형성되는 화소 정의막들; 상기 화소 전극들 및 상기 화소 정의막들 상에 형성되는 복수의 유기층들; 및 상기 유기층들 상에 형성되는 대향 전극을 더 포함할 수 있다.
다른 측면에 관한 본 발명은, 기판상에 제1 도전층을 형성하여, 이를 박막 트랜지스터의 게이트 전극으로 패터닝하는 제1 마스크 공정; 상기 제1 마스크 공정의 구조물 상에 제1 절연층을 형성하고, 상기 제1 절연층 상에 제2 도전층을 형성 하여, 이를 화소 전극으로 패터닝하는 제2 마스크 공정; 상기 제2 마스크 공정의 구조물 상에 제2 절연층을 형성하고, 상기 제2 절연층 상에 반도체층을 형성하여, 박막 트랜지스터의 활성층으로 패터닝하는 제3 마스크 공정; 상기 화소 전극의 일부가 노출되도록 상기 제2 절연층의 일부를 제거하는 제4 마스크 공정; 상기 제4 마스크 공정의 구조물 상에 제3 도전층을 형성하여, 박막 트랜지스터의 소스/드레인 전극으로 패터닝하는 제5 마스크 공정; 및 상기 제5 마스크 공정의 구조물 상에 제3 절연층을 형성하여, 상기 화소 전극이 노출되도록 상기 제3 절연층을 제거하는 제6 마스크 공정을 포함하는 유기 발광 디스플레이 장치의 제조 방법을 제공한다. 본 발명에 있어서, 수 있다.
본 발명에 있어서, 상기 활성층은 갈륨(Ga), 인(In), 아연(Zn), 하프늄(Hf) 및 주석(Sn) 군에서 선택된 하나 이상의 원소 및 산소를 포함할 수 있다.
본 발명에 있어서, 상기 제1 절연층은 제1 게이트 절연막을 형성하고, 상기 제2 절연층은 제2 게이트 절연막을 형성하며, 상기 제1 게이트 절연막과 상기 제2 게이트 절연막은 서로 이웃하여 형성될 수 있다.
본 발명에 있어서, 상기 제6 마스크 공정의 구조물 상에 발광층을 포함하는 중간층 및 대향 전극을 순차로 형성하는 단계를 더 포함할 수 있다.
본 발명에 있어서, 상기 기판상에 버퍼층을 형성하는 단계를 더 포함할 수 있다.
이상과 같은 본 발명의 유기 발광 디스플레이 장치 및 그 제조 방법에 따르 면, 적은 개수의 마스크를 이용하여 상술한 구조의 유기 발광 디스플레이 장치를 제조할 수 있기 때문에, 마스크 수의 감소에 따른 비용의 절감, 및 제조 공정의 단순화와 이로 인한 비용 절감을 실현할 수 있다.
이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 상세히 설명한다.
도 1 내지 도 17은 본 발명의 실시예에 따른 유기 발광 표시 장치의 제조 단계를 개략적으로 도시한 단면도이고, 도 18은 상기 제조 단계에 의해 형성된 유기 발광 표시 장치의 개략적인 단면이다.
상기 도면들을 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(1)는, 기판(10), 버퍼층(11), 박막 트랜지스터(2) 및 유기 발광 소자(4)를 포함한다.
도 1을 참조하면, 기판(10) 상에 버퍼층(11) 및 제1 도전층(12)이 형성되어 있다.
기판(10)은 SiO2를 주성분으로 하는 투명 재질의 글라스 재로 형성될 수 있다. 물론 불투명 재질도 가능하며, 플라스틱 재와 같은 다른 재질로 이루어질 수도 있다. 다만, 유기 발광 표시 장치의 화상이 기판(10) 측에서 구현되는 배면 발광형인 경우에는 상기 기판(10)은 투명 재질로 형성되어야 한다.
기판(10)의 상면에는 기판(10)의 평활성과 불순 원소의 침투를 차단하기 위 하여 버퍼층(11)이 구비될 수 있다. 상기 버퍼층(11)은 SiO2 및/또는 SiNx 등을 사용하여, PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 증착될 수 있다.
버퍼층(11) 상에는 제1 도전층(12)이 형성되어 있다. 제1 도전층(12)은 ITO, IZO, ZnO, 또는 In2O3와 같은 투명 물질 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 또는 제1 도전층(12)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Mo, Ti, W, MoW, Al/Cu 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 이와 같은 제1 도전층(12)은 후술할 박막 트랜지스터의 게이트 전극(212)의 일부가 된다.
도 2를 참조하면, 도 1의 구조물 상부에 도포된 감광제(photoresist)를 프리 베이킹(pre-baking) 또는 소프트 베이킹(soft baking)으로 용제를 제거한 감광막(P1)(photoresit layer)을 형성한 후, 감광막(P1)을 패터닝하기 위하여 소정 패턴이 그려진 제1 마스크(M1)를 준비하여 기판(10)에 정렬한다. 제1 마스크(M1)는 광투과부(M11) 및 광차단부(M12)를 구비한다. 광투과부(M11)는 소정 파장대의 광을 투과시키고, 광차단부(M12)는 조사되는 광을 차단한다. 위와 같은 패턴이 그려진 제1 마스크(M1)를 기판(10)에 정렬하고, 감광막(P1)에 소정 파장대의 광을 조사하여 노광을 수행한다. 여기서, 본 실시예에서는 감광된 부분이 제거되는 포지티브 감광제(positive-PR)가 사용되었지만, 본 발명은 이에 한정되지 않고 네가티브 감 광제(negative-PR)가 사용될 수 있음은 물론이다.
이와 같이 노광을 수행하면, 제1 마스크(M1)의 광투과부(M11)에 대응하는 감광막 부분은 제거되고, 광차단부(M12)에 대응하는 감광막 부분은 남아있다. 이들 감광막 패턴들을 마스크로 이용하여, 식각 장비로 상기 기판(10) 상의 제1 도전층(12)을 식각한다. 그러면, 제1 도전층(12)의 일부가 식각되어, 도 3에 도시된 바와 같이, 식각되지 않은 영역이 박막 트랜지스터의 게이트 전극(212)으로 형성된다.
도 4를 참조하면, 제1 마스크 공정의 결과인 도 3의 구조물 상에 제1 절연층(13) 및 제2 도전층(14)을 순차로 증착한다.
제1 절연층(13)은 SiNx 또는 SiOx 등과 같은 무기 절연막을 PECVD법, APCVD법, LPCVD법 등의 방법으로 증착할 수 있다. 이와 같은 제1 절연층(13)은, 후술할 박막 트랜지스터(2)의 게이트 전극(212)과 활성층(216) 사이에 개재되어 박막 트랜지스터(2)의 제1 게이트 절연막 역할을 하게 된다.
제2 도전층(14)은 ITO, IZO, ZnO, 또는 In2O3와 같은 투명 물질 가운데 선택된 하나 이상의 물질을 포함할 수 있다. 이와 같은 제2 도전층(15)은 후술할 유기 발광 표시 장치의 화소 전극(414)의 일부가 된다.
다음으로, 도 5에 도시된 바와 같이 제2 도전층(14) 위에 제2 감광막(P2)을 형성하고, 제2 마스크(M2)를 정렬한다.
도 5를 참조하면, 도 4의 구조물 상부에 도포된 감광제(photoresist)를 프리 베이킹(pre-baking) 또는 소프트 베이킹(soft baking)으로 용제를 제거한 감광막(P2)(photoresit layer)을 형성한 후, 감광막(P2)을 패터닝하기 위하여 소정 패턴이 그려진 제2 마스크(M2)를 준비하여 기판(10)에 정렬하고, 감광막(P2)에 소정 파장대의 광을 조사하여 노광을 수행한다.
이와 같이 노광을 수행하면, 제2 마스크(M2)의 광투과부(M21)에 대응하는 감광막 부분은 제거되고, 광차단부(M22)에 대응하는 감광막 부분은 남아있다. 이들 감광막 패턴들을 마스크로 이용하여, 식각 장비로 상기 기판(10) 상의 제2 도전층(14)을 식각한다. 그러면, 제2 도전층(14)의 일부가 식각되어, 도 6에 도시된 바와 같이, 식각되지 않은 영역이 유기 발광 표시 장치의 화소 전극(414)으로 형성된다.
도 7을 참조하면, 제2 마스크 공정의 결과인 도 5의 구조물 상에 제2 절연층(15) 및 반도체층(16)을 순차로 증착한다.
제2 절연층(15)은 SiNx 또는 SiOx 등과 같은 무기 절연막을 PECVD법, APCVD법, LPCVD법 등의 방법으로 증착할 수 있다. 이와 같은 제2 절연층(15)은, 후술할 박막 트랜지스터(2)의 게이트 전극(212)과 활성층(216) 사이에 개재되어 박막 트랜지스터(2)의 제2 게이트 절연막 역할을 하게 된다.
반도체층(16)은 산화물을 포함하며, 상세하게는 갈륨(Ga), 인(In), 아연(Zn), 하프늄(Hf) 및 주석(Sn) 군에서 선택된 하나 이상의 원소 및 산소를 포함할 수 있다. 예를 들어, 상기 반도체층(16)은 ZnO, ZnGaO, ZnInO, GaInO, GaSnO, ZnSnO, InSnO, 또는 ZnGaInO, HfInZnO 등의 물질을 포함할 수 있다. 이와 같은 반도체층(16)은 후술할 박막 트랜지스터(2)의 활성층(216)의 일부가 된다.
다음으로, 도 8에 도시된 바와 같이 반도체층(16) 위에 제3 감광막(P3)을 형성하고, 제3 마스크(M3)를 정렬한다.
도 8을 참조하면, 도 7의 구조물 상부에 도포된 감광제(photoresist)를 프리 베이킹(pre-baking) 또는 소프트 베이킹(soft baking)으로 용제를 제거한 감광막(P3)(photoresit layer)을 형성한 후, 감광막(P3)을 패터닝하기 위하여 소정 패턴이 그려진 제3 마스크(M3)를 준비하여 기판(10)에 정렬하고, 감광막(P3)에 소정 파장대의 광을 조사하여 노광을 수행한다.
이와 같이 노광을 수행하면, 제3 마스크(M3)의 광투과부(M31)에 대응하는 감광막 부분은 제거되고, 광차단부(M32)에 대응하는 감광막 부분은 남아있다. 이들 감광막 패턴들을 마스크로 이용하여, 식각 장비로 상기 기판(10) 상의 반도체층(16)을 식각한다. 그러면, 반도체층(16)의 일부가 식각되어, 도 9에 도시된 바와 같이, 식각되지 않은 영역이 박막 트랜지스터(2)의 활성층(216)으로 형성된다.
도 10을 참조하면, 제3 마스크 공정 결과인 도 9의 구조물 상에 제4 감광막(P4)을 형성한 후, 제4 마스크(M4)를 정렬한다.
제4 마스크(M4)는 화소 전극(414)의 일부 영역에 대응하는 광투과부(M41)와 광차단부(M42) 패턴을 구비한다. 위와 같은 패턴이 구비된 제4 마스크(M4)를 기판(10)에 정렬하여 감광막(P4)에 노광을 실시한다.
도 11을 참조하면, 감광된 부분의 감광막(P4)이 제거된 후, 잔존하는 감광막 패턴을 마스크로 하여 식각한 후의 유기 발광 표시 장치가 개략적으로 도시되어 있다. 상기 도면을 참조하면, 화소 전극(414)에 대응하는 일부 영역을 노출하는 개구(H1)가 형성된다.
도 12를 참조하면, 제4 마스크 공정 결과인 도 11의 구조물 상에 제3 도전층(17)을 형성한다. 제3 도전층(17)은 N형 또는 P형 불순물이 포함된 비정질 실리콘을 증착하여 열처리함으로써, 박막 트랜지스터(2)의 소스/드레인 영역(217a, 217b)으로 패터닝된다.
다음으로, 도 13에 도시된 바와 같이, 제3 도전층(17) 위에 제5 감광막(P5)을 형성하여 제5 마스크(M5)를 정렬한다.
도 13을 참조하면, 도 12의 구조물 상부에 도포된 감광제(photoresist)를 프리 베이킹(pre-baking) 또는 소프트 베이킹(soft baking)으로 용제를 제거한 감광막(P5)(photoresit layer)을 형성한 후, 감광막(P5)을 패터닝하기 위하여 소정 패턴이 그려진 제5 마스크(M5)를 준비하여 기판(10)에 정렬하고, 감광막(P5)에 소정 파장대의 광을 조사하여 노광을 수행한다.
이와 같이 노광을 수행하면, 제5 마스크(M5)의 광투과부(M51)에 대응하는 감광막 부분은 제거되고, 광차단부(M52)에 대응하는 감광막 부분은 남아있다. 이들 감광막 패턴들을 마스크로 이용하여, 식각 장비로 상기 기판(10) 상의 제3 도전층(17)을 식각한다. 그러면, 제3 도전층(17)의 일부가 식각되어, 도 14에 도시된 바와 같이, 식각되지 않은 영역이 박막 트랜지스터(2)의 소스/드레인 영역(217a, 217b)으로 형성된다.
도 15를 참조하면, 제5 마스크 공정 결과인 도 14의 구조물 상에 제3 절연층(19)을 형성한다.
제3 절연층(19)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로 스핀 코팅 등의 방법으로 형성될 수 있다. 한편, 제3 절연층(19)은 상기와 같은 유기 절연 물질뿐만 아니라, 전술한 제1 절연층(13) 및 제2 절연층(15)과 같은 무기 절연 물질로 형성될 수 있음은 물론이다. 이와 같은 제3 절연층(19)은, 제6 마스크(M6)를 사용한 식각 공정 후, 후술할 유기 발광 표시 장치의 화소 정의막(pixel define layer: PDL) 역할을 하게 된다.
다음으로, 도 16에 도시된 바와 같이 제3 절연층(19) 위에 제6 감광막(P6)을 형성하고, 제6 마스크(M6)를 정렬한다.
도 16을 참조하면, 제6 마스크(M6)는 화소 전극(414)에 대응하는 위치에 광투과부(M61)가 형성되고, 나머지 부분에는 광차단부(M62)가 형성된다. 제6 마스크(M6)에 광이 조사되면, 광이 투과된 제3 절연층(19) 부분의 유기 절연 물질은 건식 식각(dry etching)으로 직접 제거할 수 있다. 전술한 제1 내지 제5 마스크 공정의 경우에는 감광막을 사용하여, 감광막을 노광, 현상하고, 현상된 감광막을 마스크로 하여 하부 구조를 다시 패터닝하였지만, 본 실시예와 같이 유기 절연 물질을 사용하는 경우에는 감광막을 별도로 사용하지 않고 직접 제3 절연층(19)을 건식 식각 할 수 있다.
도 17을 참조하면, 제3 절연층(19)이 식각되어 화소 전극(414)이 노출되도록 개구(H2)를 형성함으로써, 화소를 정의하는 화소 정의막(419)이 형성된다. 이러한 화소 정의막(419)은 소정의 두께를 가짐으로써 화소 전극(414)의 가장자리와 대향 전극(422) 사이의 간격을 넓혀, 화소 전극(414)의 가장자리에 전계가 집중되는 현상을 방지함으로써 화소 전극(414)과 대향 전극(422) 사이의 단락을 방지한다.
도 18을 참조하면, 화소 전극(414) 및 화소 정의막(416) 상에 유기 발광층을 포함하는 중간층(421) 및 대향 전극(422)이 형성된다.
유기 발광층은 화소 전극(414)과 대향 전극(422)의 전기적 구동에 의해 발광한다. 유기 발광층은 저분자 또는 고분자 유기물이 사용될 수 있다.
저분자 유기물로 형성되는 경우, 중간층(421)은 유기 발광층을 중심으로 화소 전극(414)의 방향으로 홀 수송층(hole transport layer: HTL) 및 홀 주입층(hole injection layer :HIL) 등이 적층되고, 대향 전극(422) 방향으로 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 적층될 수 있다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 이때, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯하여 다양하게 적용 가능하다.
한편, 고분자 유기물로 형성되는 경우에는, 중간층(421)은 유기 발광층을 중심으로 화소 전극(414) 방향으로 홀 수송층(HTL) 만이 포함될 수 있다. 홀 수송층(HTL)은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 화소 전극(414) 상부에 형성할 수 있다. 이때 사용 가능한 유기 재료로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등의 고분자 유기물을 사용할 수 있으며, 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사 방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다.
유기 발광층을 포함한 중간층(421) 상에는 대향 전극(422)이 증착된다. 본 실시예에 따른 유기 발광 표시 장치의 경우, 화소 전극(414)은 애노드 전극으로 사용되고, 대향 전극(422)은 캐소드 전극으로 사용된다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.
유기 발광 표시 장치가 기판(10)의 반대 방향으로 화상이 구현되는 전면 발광형(top emission type)의 경우, 화소 전극(414)은 반사 전극이 되고 대향 전극(422)은 투명 전극이 된다. 이때 반사 전극은 일함수가 적은 금속, 예를 들자면, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, 또는 이들의 화합물을 얇게 증착할 수 있다.
한편, 상기 도면에는 도시되지 않았지만, 대향 전극(422) 상에는 외부의 수분이나 산소 등으로부터 유기 발광층을 보호하기 위한 밀봉 부재(미도시) 및 흡습제(미도시) 등이 더 구비될 수 있다.
상술한 본 실시예에 따른 유기 발광 디스플레이 장치 및 제조 방법은, 적은 수의 마스크를 이용하여 상술한 구조의 유기 발광 디스플레이 장치를 제조할 수 있기 때문에, 마스크 수의 저감에 따른 비용의 절감, 및 제조 공정의 단순화와 이로 인한 비용 절감을 실현할 수 있다.
또한, 게이트 절연막을 두 층으로 구성함으로써 화소 전극(414)의 거칠기(roughness)를 낮출 수도 있다. 상세히, 종래에는 화소 전극이 게이트 전극의 하부 또는 소스/드레인 영역(217a, 217b) 하부에 위치하였다. 이런 구조에서는 화소 전극 노출을 위해 그 상부에 있는 게이트 전극의 또는 소스/드레인 영역(217a, 217b)을 식각해야 하였다. 또는, 박막 트랜지스터의 도핑(doping) 공정 중 노출된 화소 전극에 도핑(doping)이 되기도 하였다. 이런 공정들은 모두 화소 전극의 표면 거칠기를 증가시키는 요인으로 작용하였다. 이에 반하여, 본 발명에서는 화소 전극을 두 층의 게이트 절연막 사이에 위치시킴으로써, 상부 금속 전극 식각에 따른 화소 전극의 거칠기 증가를 최소화할 수 있는 효과를 얻을 수 있는 것이다.
또한, 종래와 같이 단일 게이트 절연막을 사용할 경우, TEOS(tetraethly orthosilicate)를 주로 사용하는데, 하부 금속 전극의 두께가 증가하게 되면, TEOS 만으로는 스텝 커버리지(step coverage)가 용이하지 아니하였다. 왜냐하면, 스텝 커버리지(Step coverage)를 위해 TEOS 두께를 증가시키면 정전 용량에 변화가 있기 때문이다. 이와 같은 문제점을 해결하기 위하여, 본 발명에서는 게이트 절연막을 두 층 이상으로 구성함으로써 정전 용량 변화를 최소화하는 동시에, 하부 전극의 스텝 커버리지(step coverage) 효과를 높이는 것이 가능해지는 효과를 얻을 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1 내지 도 17은 본 발명의 실시예에 따른 유기 발광 표시 장치의 제조 단계를 개략적으로 도시한 단면도이다.
도 18은 상기 제조 단계에 의해 형성된 유기 발광 표시 장치의 개략적인 단면이다.

Claims (9)

  1. 기판상에 형성된 게이트 전극;
    상기 게이트 전극에 절연된 활성층;
    상기 게이트 전극과 상기 활성층을 절연시키는 제1 게이트 절연막과 제2 게이트 절연막;
    상기 활성층에 각각 접하는 소스 및 드레인 전극;
    상기 소스 및 드레인 전극과 전기적으로 연결되도록 형성되고, 상기 제1 게이트 절연막 상에 형성되는 화소 전극;
    상기 화소 전극 상에 형성되는 유기층; 및
    상기 유기층 상에 형성되는 대향 전극;을 포함하고,
    상기 제2 게이트 절연막이 상기 화소 전극의 적어도 일부를 덮도록 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 활성층은 갈륨(Ga), 인(In), 아연(Zn), 하프늄(Hf) 및 주석(Sn) 군에서 선택된 하나 이상의 원소 및 산소를 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 제1 게이트 절연막과 상기 제2 게이트 절연막은 서로 이웃하여 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 화소 전극은 상기 제1 게이트 절연막과 상기 제2 게이트 절연막 사이에 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  5. 기판상에 제1 도전층을 형성하여, 이를 박막 트랜지스터의 게이트 전극으로 패터닝하는 제1 마스크 공정;
    상기 제1 마스크 공정의 구조물 상에 제1 절연층을 형성하고, 상기 제1 절연층 상에 제2 도전층을 형성하여, 이를 화소 전극으로 패터닝하는 제2 마스크 공정;
    상기 제2 마스크 공정의 구조물 상에 제2 절연층을 형성하고, 상기 제2 절연층 상에 반도체층을 형성하여, 박막 트랜지스터의 활성층으로 패터닝하는 제3 마스크 공정;
    상기 화소 전극의 일부가 노출되도록 상기 제2 절연층의 일부를 제거하는 제4 마스크 공정;
    상기 제4 마스크 공정의 구조물 상에 제3 도전층을 형성하여, 박막 트랜지스터의 소스/드레인 전극으로 패터닝하는 제5 마스크 공정; 및
    상기 제5 마스크 공정의 구조물 상에 제3 절연층을 형성하여, 상기 화소 전극이 노출되도록 상기 제3 절연층을 제거하는 제6 마스크 공정을 포함하는 유기 발광 디스플레이 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 활성층은 갈륨(Ga), 인(In), 아연(Zn), 하프늄(Hf) 및 주석(Sn) 군에서 선택된 하나 이상의 원소 및 산소를 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
  7. 제 5 항에 있어서,
    상기 제1 절연층은 제1 게이트 절연막을 형성하고, 상기 제2 절연층은 제2 게이트 절연막을 형성하며, 상기 제1 게이트 절연막과 상기 제2 게이트 절연막은 서로 이웃하여 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
  8. 제 5 항에 있어서,
    상기 제6 마스크 공정의 구조물 상에 발광층을 포함하는 중간층 및 대향 전극을 순차로 형성하는 단계를 더 포함하는 유기 발광 디스플레이 장치의 제조 방법.
  9. 제 5 항에 있어서,
    상기 기판상에 버퍼층을 형성하는 단계를 더 포함하는 유기 발광 디스플레이 장치의 제조 방법.
KR1020090125685A 2009-12-16 2009-12-16 유기 발광 디스플레이 장치 및 그 제조 방법 KR101117728B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090125685A KR101117728B1 (ko) 2009-12-16 2009-12-16 유기 발광 디스플레이 장치 및 그 제조 방법
US12/881,686 US8890148B2 (en) 2009-12-16 2010-09-14 Organic light emitting display and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090125685A KR101117728B1 (ko) 2009-12-16 2009-12-16 유기 발광 디스플레이 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110068632A KR20110068632A (ko) 2011-06-22
KR101117728B1 true KR101117728B1 (ko) 2012-03-07

Family

ID=44141918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090125685A KR101117728B1 (ko) 2009-12-16 2009-12-16 유기 발광 디스플레이 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8890148B2 (ko)
KR (1) KR101117728B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8932945B2 (en) * 2012-07-09 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment system and method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4870403B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5000290B2 (ja) 2006-01-31 2012-08-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR20070081829A (ko) * 2006-02-14 2007-08-20 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
JP2009123618A (ja) * 2007-11-16 2009-06-04 Toppan Printing Co Ltd 有機ｅｌ表示装置及びその製造方法
JP5512078B2 (ja) * 2007-11-22 2014-06-04 富士フイルム株式会社 画像形成装置

Also Published As

Publication number Publication date
US8890148B2 (en) 2014-11-18
US20110140112A1 (en) 2011-06-16
KR20110068632A (ko) 2011-06-22

Similar Documents

Publication Publication Date Title
EP2214211B1 (en) Flat panel display apparatus and method of manufacturing the same
KR100964227B1 (ko) 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR101117725B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR100943187B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101193197B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101889918B1 (ko) 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101811702B1 (ko) 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101711191B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR100875101B1 (ko) 유기 발광 표시장치 및 유기 발광 표시장치의 제조방법
US8237156B2 (en) Organic light emitting display device and method of manufacturing the same
US8698146B2 (en) Organic light emitting display device and method of manufacturing the same
US8643019B2 (en) Organic light emitting display device and manufacturing method for the same
KR102015873B1 (ko) 표시장치용 백플레인 및 그의 제조 방법
KR20120020522A (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR20120126950A (ko) 유기발광표시장치 및 이의 제조방법
KR20140125181A (ko) 평판표시장치용 백플레인 및 그의 제조방법
KR101793048B1 (ko) 평판표시장치용 백플레인 및 그의 제조방법
KR101117728B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR20110103904A (ko) 평판 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 9