CN115117130A - Oled显示面板、制备方法以及显示装置 - Google Patents
Oled显示面板、制备方法以及显示装置 Download PDFInfo
- Publication number
- CN115117130A CN115117130A CN202210710862.8A CN202210710862A CN115117130A CN 115117130 A CN115117130 A CN 115117130A CN 202210710862 A CN202210710862 A CN 202210710862A CN 115117130 A CN115117130 A CN 115117130A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- display panel
- oled display
- conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请涉及一种OLED显示面板、制备方法以及显示装置,OLED显示面板包括底切结构。而底切结构包括第一导电层和第二导电层,其中,第二导电层上的一部分凸出于第一导电层的一端,第二导电层的侧壁与第一导电层的一端的侧壁围成缺口空间,缺口空间连通钝化层上开设的第一凹槽,在第一凹槽内形成阴极层,阴极层与第一导电层、第二导电层中的任意一者或两者连接。实现通过低切结构形成缺口空间为阴极层与辅助金属(第一导电层和第二导电层)搭接提供空间,从而利用辅助金属减小阴极层的方阻和电流压降,避免了传统隔离柱体积占比大,影响开口率和封装的问题,而且简化了制作工艺,提升了生产效率。
Description
技术领域
本申请涉及显示技术领域,特别是涉及OLED显示面板、制备方法以及显示装置。
背景技术
OLED(Organic Light Emitting Display,有机发光二极管)显示面板包括透明阳极层、发光层和金属阴极层。为了增大顶发射的透过率,一般采用减小金属阴极层的厚度,但由此造成金属阴极层的方阻增大以及电流压降严重,最终导致OLED显示面板出现明显的亮度不均匀现象,严重影响了OLED显示面板的显示效果。
为了改善OLED显示面板的亮度不均匀的问题,可在OLED显示面板内架设辅助电极,将该辅助电极与金属阴极层相连。由于辅助电极的电阻和电流压降小,通电时,辅助电极可减小金属阴极层的方阻和电流压降,从而OLED显示面板的显示亮度均匀性得到一定的改善。
对于如何实现辅助电极和金属阴极层的相连,通常采用在金属阴极层和辅助电极之间设置倒梯形的隔离柱,但是隔离柱体积占比大,影响开口率和封装,而且原材料的选择性较少,使得制作工艺变得复杂,降低生产效率。
发明内容
基于此,有必要针对传统隔离柱体积占比大,影响开口率和封装,而且原材料的选择性较少,使得制作工艺变得复杂,降低生产效率的问题,提供一种OLED显示面板、制备方法以及显示装置。
为了实现上述目的,第一方面,本申请实施例提供了一种OLED显示面板,包括底切结构;
底切结构设置于OLED显示面板的层间绝缘层上,且埋设于OLED显示面板的钝化层内;
底切结构包括第一导电层和第二导电层;第一导电层设置于层间绝缘层上,第二导电层上的一部分凸出于第一导电层的一端,第二导电层的侧壁与第一导电层的一端的侧壁围成缺口空间;缺口空间连通钝化层上开设的第一凹槽;第一凹槽用于容置OLED显示面板的阴极层;
第一导电层、第二导电层中的任意一者或两者连接阴极层。
在其中一个实施例中,还包括焊盘结构;焊盘结构与底切结构为在同一道工序中制备而成;钝化层上开设的第二凹槽;焊盘结构设置于第二凹槽内;
焊盘结构包括与第一导电层对应的导电层,和与第二导电层对应的导电层。
在其中一个实施例中,制备第一导电层的材料在银酸中的刻蚀速度,快于制备第二导电层的材料在银酸中的刻蚀速度;或者
制备第一导电层的材料可被银酸刻蚀,制备第二导电层的材料不可被银酸刻蚀。
在其中一个实施例中,底切结构还包括第三导电层;第三导电层设置于层间绝缘层上;第一导电层夹设于第二导电层和第三导电层之间,且第一导电层、第二导电层和第三导电层围成缺口空间;
第一导电层、第二导电层和第三导电层中的任意一者或任意组合连接阴极层。
在其中一个实施例中,还包括焊盘结构;焊盘结构与底切结构为在同一道工序中制备而成;钝化层上开设的第二凹槽;焊盘结构设置于第二凹槽内;
焊盘结构包括与第一导电层对应的导电层,与第二导电层对应的导电层,和与第三导电层对应的导电层。
在其中一个实施例中,制备第一导电层的材料在银酸中的刻蚀速度,快于制备第二导电层的材料在银酸中的刻蚀速度和制备第三导电层的材料在银酸中的刻蚀速度;或者
制备第一导电层的材料可被银酸刻蚀,制备第二导电层的材料不可被银酸刻蚀,制备第二导电层的材料不可被银酸刻蚀。
在其中一个实施例中,制备第二导电层的材料与制备第三导电层的材料相同;或者
制备第二导电层的材料与制备第三导电层的材料不相同。
在其中一个实施例中,制备第一导电层的材料为铜、银、铝和金中的任意一种或者任意组合的合金;
制备第二导电层的材料为钼、钛、锰、钼化钛、氧化铟锡中的任意一种或者任意组合的合金;
制备第三导电层的材料为钼、钛、锰、钼化钛、氧化铟锡中的任意一种或者任意组合的合金。
第二方面,本申请实施例提供了一种OLED显示面板的制备方法,包括以下步骤:
提供一基板;基板上形成有层间绝缘层;
在层间绝缘层上依次形成第一导电层和第二导电层;
在层间绝缘层上形成钝化层,覆盖第一导电层和第二导电层;
对钝化层进行蚀刻图形化处理,形成第一凹槽,以暴露第一导电层和第二导电层;
在对OLED显示面板的阳极层蚀刻的同时,对第一导电层和第二导电层进行蚀刻,以使第二导电层上的一部分凸出于第一导电层的一端,第二导电层的侧壁与第一导电层的一端的侧壁围成缺口空间;缺口空间连通第一凹槽;刻蚀后的第一导电层和第二导电层形成底切结构;
在阳极层上形成阴极层;阴极层与第一导电层、第二导电层中的任意一者或两者连接。
在其中一个实施例中,在阳极层上形成阴极层的步骤中:
采用蒸镀或溅射方式在阳极层上形成阴极层。
第三方面,本申请实施例还提供了一种显示装置,包括控制器、驱动电路以及上述的OLED显示面板;控制器通过驱动电路连接OLED显示面板。
上述技术方案中的一个技术方案具有如下优点和有益效果:
本申请各实施例提供的OLED显示面板,包括底切结构。而底切结构包括第一导电层和第二导电层,其中,第二导电层上的一部分凸出于第一导电层的一端,第二导电层的侧壁与第一导电层的一端的侧壁围成缺口空间,缺口空间连通钝化层上开设的第一凹槽,在第一凹槽内形成阴极层,阴极层与第一导电层、第二导电层中的任意一者或两者连接。实现通过低切结构形成缺口空间为阴极层与辅助金属(第一导电层和第二导电层)搭接提供空间,从而利用辅助金属减小阴极层的方阻和电流压降,避免了传统隔离柱体积占比大,影响开口率和封装的问题,而且简化了制作工艺,提升了生产效率。
附图说明
图1为本申请实施提供的OLED显示面板中的一种底切结构示意图。
图2为本申请实施提供的OLED显示面板中的另一种底切结构示意图。
图3为本申请实施提供的OLED显示面板的制备方法的流程示意图。
图4为本申请实施提供的OLED显示面板的制备过程中的结构示意图。
图5为本申请实施提供的OLED显示面板的制备过程中的结构示意图。
图6为本申请实施提供的OLED显示面板的制备过程中的结构示意图。
图7为本申请实施提供的OLED显示面板的制备过程中的结构示意图。
图8为本申请实施提供的OLED显示面板的制备过程中的结构示意图。
图9为本申请实施提供的OLED显示面板的制备过程中的结构示意图。
图10为本申请实施提供的OLED显示面板的制备过程中的结构示意图。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
需要说明的是,当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件并与之结合为一体,或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
OLED显示面板1用于显示图像、视频等内容。一般OLED显示面板1包括基板16、避光层17、缓冲层18、半导体层、栅极绝缘层19、栅极金属层20、层间绝缘层12、源漏极金属层21、钝化层13、平坦层22、阳极层23、有机功能层25和阴极层14。为了解决传统OLED显示面板1中阴极层14的方阻和电流压降大,而导致OLED显示面板1显示亮度均匀性差的问题,本申请提供了一种OLED显示面板1,包括底切结构11。底切结构11由于导电材料制成,而且底切结构11内形成缺口空间117用于进行底切结构11与阴极层14的搭接。具体的,底切结构11设置于OLED显示面板1的层间绝缘层12上,且埋设于OLED显示面板1的钝化层13内,在制备工艺上过程为:采用沉积工艺在层间绝缘层12上沉积底切结构11的材料,对底切结构11的材料进行图形化,采用沉积工艺在层间绝缘层12上沉积钝化层13,钝化层13包裹图形化后的底切结构11的材料,对钝化层13进行图形化暴露出图形化后的底切结构11的材料一部分,再在对OLED显示面板1的阳极层23进行蚀刻的同时,对底切结构11的一部分材料进行蚀刻,最终形成底切结构11。
在一个示例中,如图1所示,底切结构11包括第一导电层111和第二导电层113。
第一导电层111设置于层间绝缘层12上,第二导电层113上的一部分凸出于第一导电层111的一端,第二导电层113的侧壁与第一导电层111的一端的侧壁围成缺口空间117。需要说明的是,第二导电层113上的一部分凸出于第一导电层111的一端,是指第二导电层113的一部分沿着第一导电层111的一端指向的方向,向外延伸并超出第一导电层111的一端。第二导电层113上凸出第一导电层111的一部分的侧壁与第一导电层111的侧壁围成缺口空间117,该缺口空间117为底切结构11与阴极层14进行搭接的空间。缺口空间117连通钝化层13上开设的第一凹槽131,其中,第一凹槽131用于容置OLED显示面板1的阴极层14,以使阴极层14能够通过第一凹槽131搭接上底切结构11。
为了能够在蚀刻过程中形成缺口空间117,在一个示例中,制备第一导电层111的材料在银酸中的刻蚀速度,快于制备第二导电层113的材料在银酸中的刻蚀速度,在另一个示例中,制备第一导电层111的材料可被银酸刻蚀,制备第二导电层113的材料不可被银酸刻蚀。从而使得在阳极层23的蚀刻过程中,能够形成包括缺口空间117的底切结构11。在一个示例中,制备第一导电层111的材料为铜、银、铝和金中的任意一种或者任意组合的合金。制备第二导电层113的材料为钼、钛、锰、钼化钛、氧化铟锡中的任意一种或者任意组合的合金。
在阴极层14与底切结构11搭接时,阴极层14可以与第一导电层111连接,或者与第二导电层113电极连接,或者与第一导电层111和第二导电层113同时连接。利用底切结构11来降低阴极层14的方阻和电流压降。
在顶发光的OLED显示面板1中,由于铜的导电性能良好,一般采用铜或铜合金充当金属走线,但由于铜容易被氧化,其无法直接裸露而充当焊接盘,为了解决该问题常用的方案是采用耐腐蚀性金属,如钼钛合金、钛金属覆盖在铜表面,保护铜走线,使其充当焊接盘,但该方法需新增一道光罩,制程会相对复杂,成本也会相应提高。为了解决该问题,在一个示例中,OLED显示面板1还包括焊盘结构15。从结构上看,钝化层13上开设的第二凹槽133,焊盘结构15设置于第二凹槽133内。需要说明的是,焊盘结构15与底切结构11为在同一道工序中制备而成,换言之,焊盘结构15和底切结构11同时被制备出来,通过同一道工序同时制备出焊盘结构15和底切结构11。从而,焊盘结构15包括与第一导电层111对应的导电层151,和与第二导电层113对应的导电层153,换言之,焊盘结构15包括与第一导电层111材料相同的导电层,与第二导电层113材料相同的导电层。从制备工艺上看,底切结构11的材料与焊盘结构15的材料相同,在层间绝缘层12上沉积第一导电层111的材料,在第一导电层111的材料上沉积第二导电层113的材料,对第一导电层111的材料和第二导电层113的材料进行图形化,同时形成底切结构11位置的金属层(金属层在阳极层23蚀刻的同时进行被蚀刻形成底切结构11)和焊盘结构15,在层间绝缘层12上形成钝化层13包裹底切结构11位置的金属层和焊盘结构15,在对钝化层13进行图形化,形成第一凹槽131和第二凹槽133,暴露底切结构11位置的金属层和焊盘结构15。从而相比于传统技术,可以节省一道在金属走线上包覆耐腐蚀性金属的工序,简化制备工艺,降低制造成本。
在另一个示例中,如图2所示,底切结构11还包括第一导电层111、第二导电层113和第三导电层115。
第三导电层115设置于层间绝缘层12上;第一导电层111夹设于第二导电层113和第三导电层115之间,且第一导电层111、第二导电层113和第三导电层115围成缺口空间117。换言之,第二导电层113上的一部分凸出于第一导电层111的一端,第三导电层115上的一部分凸出于第一导电层111的一端,第二导电层113的侧壁、第三导电层115的侧壁与第一导电层111的一端的侧壁围成缺口空间117,该缺口空间117为底切结构11与阴极层14进行搭接的空间。缺口空间117连通钝化层13上开设的第一凹槽131,其中,第一凹槽131用于容置OLED显示面板1的阴极层14,以使阴极层14能够通过第一凹槽131搭接上底切结构11。
为了能够在蚀刻过程中形成缺口空间117,在一个示例中,制备第一导电层111的材料在银酸中的刻蚀速度,快于制备第二导电层113的材料在银酸中的刻蚀速度,同时,也快于制备第三导电层115的材料在银酸中的刻蚀速度,其中,第二导电层113的材料在银酸中的刻蚀速度,比制备第三导电层115的材料在银酸中的刻蚀速度,可以快,也可以慢,或者相等。在另一个示例中,制备第一导电层111的材料可被银酸刻蚀,制备第二导电层113的材料不可被银酸刻蚀,制备第二导电层113的材料不可被银酸刻蚀。从而使得在阳极层23的蚀刻过程中,能够形成包括缺口空间117的底切结构11。
在一个示例中,制备第一导电层111的材料为铜、银、铝和金中的任意一种或者任意组合的合金。制备第二导电层113的材料为钼、钛、锰、钼化钛、氧化铟锡中的任意一种或者任意组合的合金。制备第三导电层115的材料为钼、钛、锰、钼化钛、氧化铟锡中的任意一种或者任意组合的合金。当然,制备第二导电层113的材料与制备第三导电层115的材料相同;或者,制备第二导电层113的材料与制备第三导电层115的材料不相同,例如,第二导电层113为氧化铟锡,第三导电层115为钼化钛。
在阴极层14与底切结构11搭接时,阴极层14可以与第一导电层111连接,或者与第二导电层113电极连接,或者与第一导电层111和第二导电层113同时连接。利用底切结构11来降低阴极层14的方阻和电流压降。
在阴极层14与底切结构11搭接时,阴极层14可以与第一导电层111、第二导电层113和第三导电层115中的任意一者或任意组合连接。利用底切结构11来降低阴极层14的方阻和电流压降。
在顶发光的OLED显示面板1中,由于铜的导电性能良好,一般采用铜或铜合金充当金属走线,但由于铜容易被氧化,其无法直接裸露而充当焊接盘,为了解决该问题常用的方案是采用耐腐蚀性金属,如钼钛合金、钛金属覆盖在铜表面,保护铜走线,使其充当焊接盘,但该方法需新增一道光罩,制程会相对复杂,成本也会相应提高。为了解决该问题,在一个示例中,OLED显示面板1还包括焊盘结构15。从结构上看,钝化层13上开设的第二凹槽133,焊盘结构15设置于第二凹槽133内。需要说明的是,焊盘结构15与底切结构11为在同一道工序中制备而成,换言之,焊盘结构15和底切结构11同时被制备出来,通过同一道工序同时制备出焊盘结构15和底切结构11。从而,焊盘结构15包括与第一导电层111对应的导电层151,与第二导电层113对应的导电层153,和与第三导电层115对应的导电层155,换言之,焊盘结构15包括与第一导电层111材料相同的导电层,与第二导电层113材料相同的导电层,与第三导电层115材料相同的导电层。从制备工艺上看,底切结构11的材料与焊盘结构15的材料相同,在层间绝缘层12上沉积第三导电层115的材料,在第三导电层115的材料上沉积第以导电层的材料,在第一导电层111的材料上沉积第二导电层113的材料,对第一导电层111的材料、第二导电层113和第三导电层115的材料进行图形化,同时形成底切结构11位置的金属层(金属层在阳极层23蚀刻的同时进行被蚀刻形成底切结构11)和焊盘结构15,在层间绝缘层12上形成钝化层13包裹底切结构11位置的金属层和焊盘结构15,在对钝化层13进行图形化,形成第一凹槽131和第二凹槽133,暴露底切结构11位置的金属层和焊盘结构15。从而相比于传统技术,可以节省一道在金属走线上包覆耐腐蚀性金属的工序,无需增加传统技术中焊接盘光罩工艺,简化制备工艺,降低制造成本。
本申请各实施例提供的OLED显示面板1,包括底切结构11。而底切结构11包括第一导电层111和第二导电层113,其中,第二导电层113上的一部分凸出于第一导电层111的一端,第二导电层113的侧壁与第一导电层111的一端的侧壁围成缺口空间117,缺口空间117连通钝化层13上开设的第一凹槽131,在第一凹槽131内形成阴极层14,阴极层14与第一导电层111、第二导电层113中的任意一者或两者连接。实现通过低切结构形成缺口空间117为阴极层14与辅助金属(第一导电层111和第二导电层113)搭接提供空间,从而利用辅助金属减小阴极层14的方阻和电流压降,避免了传统隔离柱体积占比大,影响开口率和封装的问题,而且简化了制作工艺,提升了生产效率。
为了制备本申请OLED显示面板1结构,如图3所示,还提供了一种OLED显示面板1的制备方法(各工序的OLED面板的结构如图4至图10所示),包括以下步骤:
步骤S310,提供一基板16;基板16上形成有层间绝缘层12。在一个示例中,基板16为玻璃基板16。
需要说明的是,在基板16上形成层间绝缘层12之前,包括以下步骤:
清洗基板16,在清洗后的基板16上沉积避光层17。在一个示例中,避光层17的材料为钼、钛、铜、锰中任意一种或合金。沉积工艺可采用但不限于以下方法形成:化学气相沉积法(Chemical Vapor Deposition,CVD)、物理气相沉积法(Physical Vapor Deposition,PVD)、原子层沉积法(atomic layer deposition,ALD)、低压化学气相沉积法(LowPressure Chemical Vapor Deposition,LPCVD)、激光烧蚀沉积法(Laser ablationdeposition,LAD)和选择外延生长法(Selective epitaxial growth,SEG)。
在避光层17上沉积缓冲层18。在一个示例中,缓冲层18为一层、两层或多层结构薄膜。缓冲层18的材料为氧化硅、或氮化硅。
在缓冲层18上沉积半导体层,并对半导体层进行蚀刻图形化(如图4所示)。在一个示例中,半导体层的材料为IGZO,IZTO,IGZTO。
在半导体层上沉积栅极绝缘层19。在一个示例中,栅极绝缘层19为一层、两层或多层结构薄膜。栅极绝缘层19的材料为氧化硅、或氮化硅。
在栅极绝缘层19上沉积栅极金属层20。在一个示例中,栅极金属层20的材料为钼、钛、铜、锰中任意一种或合金。利用一道黄光蚀刻出栅极金属层20的图形,再利用栅极金属层20图形为自对准,蚀刻栅极绝缘层19,只在有栅极金属层20图形的膜层下方,才有栅极绝缘层19存在,其余地方栅极绝缘层19均被蚀刻掉。对上方没有栅极绝缘层19和栅极金属层20金属保护的半导体层进行整面的Plasma(等离子喷射)处理,处理后半导体层的电阻明显降低,形成N+导体层,栅极绝缘层19下方的半导体层没有被处理到,保持半导体特性,作为TFT(hin Film Transistor,薄膜晶体管)沟道。
在半导体层上层间绝缘层12,层间绝缘层12包裹栅极绝缘层19和栅极金属层20。在一个示例中,层间绝缘层12为一层、两层或多层结构薄膜。层间绝缘层12的材料为氧化硅、或氮化硅。采用一道黄光工序定义出缓冲层18的接触孔,并蚀刻出接触孔,同样采用一道黄光工艺黄光定义层间绝缘层12的接触孔,并蚀刻出接触孔。
步骤S320,在层间绝缘层12上依次形成第一导电层111和第二导电层113。需要说明的是,在层间绝缘层12上依次沉积第一导电层111和第二导电层113的材料,并对第一导电层111和第二导电层113的材料蚀刻图形化处理,得到第一导电层111和第二导电层113。
步骤S330,在层间绝缘层12上形成钝化层13,第一导电层111和第二导电层113。
步骤S340,对钝化层13进行蚀刻图形化处理,形成第一凹槽131,以暴露第一导电层111和第二导电层113。
步骤S350,在对OLED显示面板1的阳极层23蚀刻的同时,对第一导电层111和第二导电层113进行蚀刻,以使第二导电层113上的一部分凸出于第一导电层111的一端,第二导电层113的侧壁与第一导电层111的一端的侧壁围成缺口空间117;缺口空间117连通第一凹槽131;刻蚀后的第一导电层111和第二导电层113形成底切结构11。
需要说明的是,在沉积第一导电层111和第二导电层113的同时,在层间绝缘层12上、缓冲层18的接触孔内以及层间绝缘层12的接触孔内形成源漏极金属层21,并源漏极金属层21蚀刻图形化。在一个示例中,当底切结构11包括第一导电层111、第二导电层113和第三导电层115。步骤S320为:在层间绝缘层12上依次形成第三导电层115、第一导电层111和第二导电层113。在一个示例中,当OLED显示面板1还包括焊盘结构15,在形成底切结构11的第一导电层111和第二导电层113的同时,形成焊盘结构15,即沉积第一导电层111和第二导电层113的材料,对第一导电层111和第二导电层113的材料进行蚀刻图像化,得到底切结构11的金属层和焊盘结构15。沉积第二导电层113的材料后,还包括对第二导电层113进行致密化处理,在一个示例中,采用烘烤工艺。
步骤S360,在阳极层23上形成阴极层14;阴极层14与第一导电层111、第二导电层113中的任意一者或两者连接。
在形成阴极层14之前,还包括步骤:
在层间绝缘层12上沉积钝化层13,覆盖底切结构11、焊盘结构15和源漏极金属层21。在一个示例中,钝化层13为一层、两层或多层结构薄膜。钝化层13的材料为氧化硅、或氮化硅。
在钝化层13上沉积平坦层22,并对平坦层22进行蚀刻图形化处理,之后对钝化层13进行蚀刻图形化处理,形成第一凹槽131和第二凹槽133。在一个示例中,平坦层22为一层或两层薄膜结构。
在平坦层22上沉积阳极层23。在对阳极层23利用银酸蚀刻时,银酸对第一导电层111进行蚀刻,以形成底切结构11。在一个示例中,阳极层23为TCO/Ag/TCO结构。
在阳极层23上制作像素定义层24,可以是不同成分的光阻,厚度在10000A-20000A,通过黄光定义出发光区和辅助电极区(即底切结构11),底切结构11边缘裸露,供后续阴极搭接。
在像素定义层24上沉积有机功能层25,机功能层无法完全覆盖底切结构11。
在有机功能层25上沉积制作阴极,采用不同于有机功能层25的蒸镀或Sputter(溅射)方式,可以确保底切结构11与阴极层14直接搭接,有效改善电流压降。
本申请提供一种OLED显示面板1的制备方法,该制备方法形成底切结构11。实现通过低切结构形成缺口空间117为阴极层14与辅助金属(第一导电层111和第二导电层113)搭接提供空间,从而利用辅助金属减小阴极层14的方阻和电流压降,避免了传统隔离柱体积占比大,影响开口率和封装的问题,而且简化了制作工艺,提升了生产效率。
本申请实施例还提供了一种显示装置,包括控制器、驱动电路以及上述的OLED显示面板1;控制器通过驱动电路连接OLED显示面板1。
需要说明的是,本实施例的OLED显示面板1与本申请OLED显示面板1各实施例所述的OLED显示面板1相同,详细请参照本申请OLED显示面板1的各实施例,此处不再赘述。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (11)
1.一种OLED显示面板,其特征在于,包括底切结构;
所述底切结构设置于所述OLED显示面板的层间绝缘层上,且埋设于所述OLED显示面板的钝化层内;
所述底切结构包括第一导电层和第二导电层;所述第一导电层设置于所述层间绝缘层上,所述第二导电层上的一部分凸出于所述第一导电层的一端,所述第二导电层的侧壁与所述第一导电层的一端的侧壁围成缺口空间;所述缺口空间连通所述钝化层上开设的第一凹槽;所述第一凹槽用于容置所述OLED显示面板的阴极层;
所述第一导电层、所述第二导电层中的任意一者或两者连接所述阴极层。
2.根据权利要求1所述的OLED显示面板,其特征在于,还包括焊盘结构;所述焊盘结构与所述底切结构为在同一道工序中制备而成;所述钝化层上开设的第二凹槽;所述焊盘结构设置于所述第二凹槽内;
所述焊盘结构包括与所述第一导电层对应的导电层,和与所述第二导电层对应的导电层。
3.根据权利要求1或2所述的OLED显示面板,其特征在于,制备所述第一导电层的材料在银酸中的刻蚀速度,快于制备所述第二导电层的材料在银酸中的刻蚀速度;或者
制备所述第一导电层的材料可被银酸刻蚀,制备所述第二导电层的材料不可被银酸刻蚀。
4.根据权利要求1所述的OLED显示面板,其特征在于,所述底切结构还包括第三导电层;所述第三导电层设置于所述层间绝缘层上;所述第一导电层夹设于所述第二导电层和所述第三导电层之间,且所述第一导电层、所述第二导电层和所述第三导电层围成所述缺口空间;
所述第一导电层、所述第二导电层和所述第三导电层中的任意一者或任意组合连接所述阴极层。
5.根据权利要求4所述的OLED显示面板,其特征在于,还包括焊盘结构;所述焊盘结构与所述底切结构为在同一道工序中制备而成;所述钝化层上开设的第二凹槽;所述焊盘结构设置于所述第二凹槽内;
所述焊盘结构包括与所述第一导电层对应的导电层,与所述第二导电层对应的导电层,和与所述第三导电层对应的导电层。
6.根据权利要求4或5所述的OLED显示面板,其特征在于,制备所述第一导电层的材料在银酸中的刻蚀速度,快于制备所述第二导电层的材料在银酸中的刻蚀速度和制备所述第三导电层的材料在银酸中的刻蚀速度;或者
制备所述第一导电层的材料可被银酸刻蚀,制备所述第二导电层的材料不可被银酸刻蚀,制备所述第二导电层的材料不可被银酸刻蚀。
7.根据权利要求6所述的OLED显示面板,其特征在于,制备所述第二导电层的材料与制备所述第三导电层的材料相同;或者
制备所述第二导电层的材料与制备所述第三导电层的材料不相同。
8.根据权利要求7所述的OLED显示面板,其特征在于,制备所述第一导电层的材料为铜、银、铝和金中的任意一种或者任意组合的合金;
制备所述第二导电层的材料为钼、钛、锰、钼化钛、氧化铟锡中的任意一种或者任意组合的合金;
制备所述第三导电层的材料为钼、钛、锰、钼化钛、氧化铟锡中的任意一种或者任意组合的合金。
9.一种OLED显示面板的制备方法,其特征在于,包括以下步骤:
提供一基板;所述基板上形成有层间绝缘层;
在所述层间绝缘层上依次形成第一导电层和第二导电层;
在所述层间绝缘层上形成钝化层,覆盖所述第一导电层和所述第二导电层;
对所述钝化层进行蚀刻图形化处理,形成第一凹槽,以暴露所述第一导电层和所述第二导电层;
在对所述OLED显示面板的阳极层蚀刻的同时,对所述第一导电层和所述第二导电层进行蚀刻,以使所述第二导电层上的一部分凸出于所述第一导电层的一端,所述第二导电层的侧壁与所述第一导电层的一端的侧壁围成缺口空间;所述缺口空间连通所述第一凹槽;刻蚀后的所述第一导电层和所述第二导电层形成底切结构;
在所述阳极层上形成阴极层;所述阴极层与所述第一导电层、所述第二导电层中的任意一者或两者连接。
10.根据权利要求9所述的OLED显示面板的制备方法,其特征在于,所述在所述阳极层上形成阴极层的步骤中:
采用蒸镀或溅射方式在所述阳极层上形成阴极层。
11.一种显示装置,其特征在于,包括控制器、驱动电路以及如权利要求1至8任意一项所述的OLED显示面板;
所述控制器通过所述驱动电路连接所述OLED显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210710862.8A CN115117130A (zh) | 2022-06-22 | 2022-06-22 | Oled显示面板、制备方法以及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210710862.8A CN115117130A (zh) | 2022-06-22 | 2022-06-22 | Oled显示面板、制备方法以及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115117130A true CN115117130A (zh) | 2022-09-27 |
Family
ID=83328996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210710862.8A Pending CN115117130A (zh) | 2022-06-22 | 2022-06-22 | Oled显示面板、制备方法以及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115117130A (zh) |
-
2022
- 2022-06-22 CN CN202210710862.8A patent/CN115117130A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200098841A1 (en) | Array substrate, method for manufacturing array substrate, display panel, and display device | |
US8981359B2 (en) | Organic light emitting diode display device and method of fabricating the same | |
EP1852915A1 (en) | Organic light emitting display device | |
US20090001374A1 (en) | Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates | |
US9373650B2 (en) | TFT array substrate, manufacturing method thereof and display panel | |
US8633479B2 (en) | Display device with metal oxidel layer and method for manufacturing the same | |
JP2013168632A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ基板及びそれらの製造方法 | |
JP2013225645A (ja) | アレイ基板及びその製造方法 | |
CN110993644A (zh) | Oled显示面板及制备方法 | |
TWI401797B (zh) | 主動元件陣列以及有機發光二極體畫素陣列的製作方法 | |
KR20100118838A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
CN111554695A (zh) | 显示基板及其制造方法、显示装置 | |
CN111293153A (zh) | 一种显示面板及显示面板制程方法 | |
US8900914B2 (en) | TFT substrate and method for manufacturing same | |
CN112635495B (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN113629073B (zh) | Tft背板与显示面板 | |
CN113745249B (zh) | 显示面板及其制备方法、移动终端 | |
CN115117130A (zh) | Oled显示面板、制备方法以及显示装置 | |
JP7152448B2 (ja) | ディスプレイ装置 | |
CN111223818B (zh) | 像素驱动电路及其制作方法 | |
US9368515B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
CN111668268A (zh) | 一种oled显示装置及制作方法 | |
CN112309968A (zh) | 显示面板制作方法及显示面板 | |
KR20080047179A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
KR20210004356A (ko) | 산화물 반도체 패턴을 포함하는 디스플레이 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |