TWI290770B - TFT array panel and fabricating method thereof - Google Patents

TFT array panel and fabricating method thereof Download PDF

Info

Publication number
TWI290770B
TWI290770B TW094141391A TW94141391A TWI290770B TW I290770 B TWI290770 B TW I290770B TW 094141391 A TW094141391 A TW 094141391A TW 94141391 A TW94141391 A TW 94141391A TW I290770 B TWI290770 B TW I290770B
Authority
TW
Taiwan
Prior art keywords
layer
aluminum
array panel
thickness
transistor array
Prior art date
Application number
TW094141391A
Other languages
English (en)
Other versions
TW200631181A (en
Inventor
Yang-Ho Bae
Je-Hun Lee
Beom-Seok Cho
Chang-Oh Jeong
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200631181A publication Critical patent/TW200631181A/zh
Application granted granted Critical
Publication of TWI290770B publication Critical patent/TWI290770B/zh

Links

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B17/00—Surgical instruments, devices or methods, e.g. tourniquets
    • A61B17/50—Instruments, other than pincettes or toothpicks, for removing foreign bodies from the human body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Surgery (AREA)
  • Biomedical Technology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1290770 九、發明說明·· 【發明所屬之技術領域】 本發明係關於一種薄膜電晶體（TFT)陣列面板及一種掣 造該薄膜電晶體陣列面板之方法，且更具體而言，係關^ 一種包括一形成在鋁層之間的氮化鋁層之薄膜電晶體 (TFT)陣列面板，及一種製造該薄膜電晶體陣列面板之方 法。 【先前技術】 於一液晶顯示器（LCD)中，一 lCD面板包括··一 TFT陣列 面板，一濾色器陣列面板；及一液晶，其介於該TFT陣列面 板與该濾色陣列面板之間。由於LCD面板自身不發射 光，故其通吊結合一 ％光單元使用。通常，該背光單元位 於TFT陣列面板後面並朝該TFT陣列面板發射光。自該背光 單元發射的光之透射率端視該液晶之分子佈置改變。 最近，對於具有高清晰度及高孔徑比之寬螢幕LCD之需 求已增加。相應地，LCD中接線之長度變得更長同時接$ 變得更窄。伴隨此趨勢之一個問題係該接線材料之高電阻 率可導致RC延遲，藉以使晝面失真。 迄今為止，人們曾將一具有1〇 μΩ/(：ηι或更多的高電阻率 之金屬（例如，鉻（C〇、鉬-鎢合金（M〇w)或類似金屬）用於接 線。然而，此等材料之電阻率太高以致不能用於具有2〇英 吋或更大尺寸之寬螢幕LCD之接線。因此，人們期望一種 具有相對低電阻率之接線。 具有一相對低電阻率之實例性金屬包括：（Ag)、鋼（Cu)、 106457.doc 1290770 銀及銅與TFT陣列面板之玻璃基 銘（A1)等。於此等金屬中 板具有不佳之黏接性皙 、 女I王貝對於銅而言，其具有一隨TFT之半 導體層中的非晶石夕一告掖 7 起擴散之傾向，由此損壞TFT並使銅之 電阻率下降。 由於銀及銅具有上述缺點，故通常將銘用作接線之基礎 材料。銘具有許多優•點，例如，約3 μΩ/cm之低電阻率、易 於形成接線、低成本等。
’’、、而’鋁並非沒有缺點。鋁具有形成突丘之傾向，該突 丘：導致接線内之短路。舉例而言，形成於一閘極接線上 之突丘穿透-閑極絕緣層並接„料接線，由此導致接線 之短路。 因突丘所致的此一問題將隨著鋁接線變厚而變得更嚴 重口此，人們仍在繼續研究一種能在[CD接線中使用鋁 時控制突丘形成之方法。 【發明内容】 因此本發明之一悲樣係提供一種TFT陣列面板，其具 有一無突丘形成缺點的鋁接線。 、/' 本發明之另一態樣係一種製造一TFT陣列面板之方法， 其中可防止在該TFT陣列基板上面生長一突丘。 本發明之前述及/或其他態樣可藉由提供一種tft陣列面 板來達成，該TFT陣列面板包括：一下部鋁層；一形成於哼
下部銘層上的氮化銘層；及一形成於該氮化鋁層上的上S I呂層。 該上部紹層可具有一 2,500埃或以下、或一 1，5〇〇埃或以下 106457.doc 1290770 該氮 ，該 之厚度。該下部及上部㈣之厚度和可大於4糊埃。 化鋁之厚度可比下部鋁層之厚度多5%。於某些情形下 氮化紹層之厚度介於100至400埃之範圍内。 上的翻層。 該FTF陣列面板亦可包括一形成於該上部銘層 該氮化鋁層可包含0.01至60莫耳％的氮。
本發明之前述及/或其他態樣可藉由提供_種财陣列面 板來達成，該TFT陣列面板包括：_閘極接線；—資料接線，· 且該閘極及資料接線其中之至少一個包括：依序形成的一 下部鋁層、一氮化鋁層及一上部鋁層。 本發明之前述及/或其他態樣可藉由提供一種製造一 TFT _面板之方法來達成。該方法必須要··在—絕緣基板上 =積-下部紹層；力一氮先驅氣體氣壓中在該下部銘層上 沉積一氮化鋁層；及在該氮化鋁層上沉積一上部鋁層。 可將一鉬層沉積於該上部鋁層上。 可以連續方式沉積該上部铭層、該氮化銘層及該下部紹 層0 可藉由一藏鍍方法來沉積該氮化鋁層。 —該氮先驅氣體可為以下至少之一 ：t、氨、氧化氮及二 氧化氮。該氮先驅氣體可與氬一起提供。 。本發明之前述及/或其他態樣可藉由提供一種液晶顯示 崙來達成，該液晶顯示器包括：一第一基板，纟包括一閘 極接線及一資料接線，該閘極接線及該資料接線中至少之 一包括依序形成的一下部鋁層、一氮化鋁層及一上部鋁 ^ 第一基板，其面向該第一基板；及一液晶層，其置 106457.doc 1290770 放於該第一基板與該第二基板之間。 根據本發明之一實施例，一 J虱化鋁層係夾在該鋁接線内 防止鋁移動，藉以防止該突丘生長。 【實施方式】 現在將詳細闡述本發明之實施例，本發明實施例之實例 ^顯不於附圖中，苴中在 u在所有圖式中，相同之參考編號表 解：：：元件。下面將藉由參照圖式來閣述該等 解釋本發明。
以下係在-接線上形成突丘之緣由。於製造tft陣列面 板之過程中’係在形成—㈣線後藉由電漿增強化 沉積法㈣VD)沉積—絕緣層、—何體層等。該咖VD 係在高溫下實施’且因此將壓縮應力施加至銘 ::沿：表面，特定而言，沿一晶粒邊界移動並生長成㈣ 線之杈向側面或上部側面。 圖1係一顯示根據本發明 笛 圖 爪儺不月弟一貫施例之鋁接線之剖視 、、圖1根據本發明第一實施例之鋁接線係由一三層 結構來實現，該：r声姓播由紅· 〆一層、、，口構包括下部鋁層2、一氮化鋁層 及—上部銘層4。本文中，紹接線係形成於-基板！上，且 该鋁接線被一絕緣層5覆蓋。 氮化銘層3防止下部紹層2中銘之移動，且減少突丘之生 長。較佳地，氮化紹層3之厚度d2比下部銘層2之厚度^多 5%。當氮化鋁層3之厚度㈣纟時，可將氮化鋁層3用作一 絕緣層。因此，氮化紹層3之厚度们較佳比下部銘層2之厚 I06457.doc 1290770 度cU少30%。當將氮化鋁層3用作絕緣層時，下部 虫 =部紹層4相互電絕緣，以致銘接線之電曰^ 地，氮化銘層3較佳具有-100至埃之厚度。同時更= 鋁層3較佳包含〇 〇1至6〇莫 ’ 時，氮仆鈕思以 田虱小於〇.(H莫耳％ 广層3即不能適當地防止下部銘層2中的銘之移 —方面，當氮大於6〇莫耳％時，氮化銘層3可用作絕 緣層。根據本發明之—實施例，氮化 括巴 碳、了進步包括 較佳地’上㈣層4之厚度d4小於i期埃。上部銘層艸 、銘之移動可導致—穿透絕緣層5之突丘。然而，當上部銘 層4之小於埃時’則不會形成大到足以導致短 =突丘。進一步，下部紹層2及上部紹層3之厚度和_ 乂 土大於4，GGG埃，以使接線具有可滿足顯示|置之寬營幕 及高解析度之低電阻。下部紹層2及上部紹層3之厚度和 —3可藉由將該鋁層覆以一金屬(例如，一 增大。 ^ 圖2係—顯示根據本發明一第二實施例之紹接線之 圖、 參照圖2，在上部鋁層4上附加形成一鉬層6。於該第二實 J中上呂層4之厚度d4、氮化紹層3之厚度^與氮化 铭層3、、’且刀之間的關係與該第_實施例中之彼等相同。 ^據本發明之第二實施例，上部铭層4之厚度如可大於第 一實鈿例之彼上部鋁層之厚度，此乃因該上部鋁層*被覆以 鉬層6 U防止上部鋁層4中的鋁移動或變形。若上部鋁層4 106457.doc -10· !29〇77〇 旱度d6過大，則鉬層6並不適合用於防止上部鋁層4中的 =之移動或變形。因此，上部紹層4之厚度d6較佳小於2,5〇〇 埃0 大於 進一步，下部鋁層2與上部鋁層4之厚度和^ +心較佳 4,000 埃。 進v鉬層6之厚度d7較佳具有一 300至500埃之厚产。 於某些實施例巾’可用翻合金層、鎳層、鉻層或鈦層：替 目層6。本文中目層6不僅防止上部紹層*十的銘之移動 二:支:形’亦具有與一透明導電層之低接觸電阻。該接線接 h透明導電層(其可包含諸如氧化銦錫(打〇)或氧化銦辞 (助)之材料）以便被連接至—像素電極（其擬在後文中閨 、二）或類似物㈣呂情形下，銘與該透明導電層之間的接觸 係不良’以致在信號傳輸上出現問題。另一方面，若如同 弟二實施例—般在該接線上形成鉬層6,則該透明導電層係 與鉬層6接觸’藉以解決信號傳輪方面之問題。 於上述實施例中’可使用該鋁接線之數個變化。例如， 可將紹層及氮化!呂層交替形成為一具有四層或更多層之社 構。 〇 下文中’將Μ述-種形成根據本發明卜實施例之銘接 線之方法。 首先，在基板以形成下部紹層2。可藉由一㈣方法形 成下部鋁層2。 於該濺鍍方法中，將氬氣注 成並被施以高電壓）之腔中， 入一設置有乾電極（其由|呂製 且隨後實施電漿放電。然後， 106457.doc 1290770 藉由電漿放電所激勵之正氬離子使銘原子自該乾電極中分 離出，且該等鋁原子附著至該基板並生長為一薄膜。刀 當下部鋁層2具有一合意厚度時，即在該腔中注入一含氮 ‘ 的源氣體’且隨後在—氮氣屢中生長出氮化紹層3。關於該 ^ 氮源氣體，可使用氮（N2)、氨（NH4)、一氧化氮（N〇)、二氧 化氮⑽2)等。當將一種或多種此等氮源氣體注入該腔内 時，氮與鋁一起沉積，藉以形成氮化鋁層3。 當氮化鋁層3達到一合意厚度時，停止向該腔中注入氮源 氣體’且隨後沉積上部銘層4。若必要，可增加—用於移除 該腔内殘餘氮源氣體之製程。 上述製程係在同一腔内連續實施，因此無需為該製程之 不同部件運輸基板1。僅藉由將該氮源氣體注入腔内，即可 容易地形成氮化銘層3。 此後，鋁層3及4經圖案化以形成鋁接線，且隨後覆蓋以 絕緣層5。既使在形成絕緣層5時鋁接線被加熱至一高溫， φ 氮化鋁層3亦可防止下部鋁層2中的鋁移動/變形從而形成 一突丘。 下面將闡述一種根據本發明一實施例之TFT陣列面板及 一種製造該TFT陣列面板之方法。 圖3係一根據本發明第一實施例之一 TFT陣列面板之平 面視圖，圖4 一沿圖3中線iv]v截取的TFT陣列面板之剖視 圖，及圖5至圖8係剖視圖，該等剖視圖顯示一製造根據本 發明第一實施例之TFT陣列面板之製程。 在絕緣基板10上形成一閘極接線22、24、26，其中該閘 106457.doc -12- 1290770 極接線係一四層結構之閘極接線，該四層結構包括：下部 铭層221、241、261，氮化鋁層222、242、262，上部鋁層 223、243、263及鉬層 224、244、264。 閘極接線22及26之每一個皆包括：一在水平方向上形成 的閘極線22及一閘電極26，其包含於一薄膜電晶體内且連 接至閘極線22，其中閘極線22之一端部24之寬度經擴大以 與一外部電路連接。 進一步，在第一絕緣基板1〇上形成一閘極絕緣層3〇，該 閘極絕緣層係由氮化矽（SiNx)或類似物製成並覆蓋閘極接 線22 、 24 、 26 。 〇在閘電極26之閘極絕緣層3〇上形成一由非晶矽或類似物 製成之半導體層40。在半導體層4〇上形成歐姆接觸層“及 乂，該等歐姆接觸層係由經n型雜質重摻雜且經…氫化之非 晶石夕製成。 在歐姆接觸層55和56及閉極絕緣層3〇上形成資料接線 65、66、68 ’其中f料接線&、&、68具有相同之四層結 構，該四層結構包括：下部結層651、661、681;氮化鋁層 652、662、682;上部銘層 653、663、683;及翻層 654、664、 ，但其具有類似於資料接線65、66、 雖然未顯示資料線62 68之四層結構。 資料接線62、65、 方向形成並交叉閘極 係自資料接線62分支 66、68包括··一資料線62，其沿垂直 線 2 2 以界定一像丰· r=B> L-r ^ 4+ 琢不，一源電極6 5，其 出並在歐姆接觸層55上延伸；及一汲 W6457.doc 1290770 其與源電極65分離且形成在歐姆接觸層56上。沒 位成跨，彻26與源電極65相對。資料線以之 而之ι度經擴大以與外部電路連接。 :一步：在資料接線62、65、66、68及半導體層4。之一
So Τ广皮資料接線62 ' 65、““覆蓋)上形成-鈍化層 、中該鈍化層係由-SiNx層、_a_Si••⑶層一心咖
:(低介電CVD層）、—以丙_為主的有機絕緣層等製成。 “加:0層及a_Si:〇:F層係藉由pEcvD (電漿增強化學氣 ^儿積法）形成’且具有一4或低於4的低介電常數（亦即，其 /電^數"於自2至4之範圍内）。因此，既使其厚度相對 薄’该a-S1:C:〇或a-Si:〇:F層巾亦不會出現寄生電容問題。 進步’该a-S1:C:〇及a-Si:0:F層在階梯覆蓋、與其他層之 接觸性質方面極佳。同樣，該a_Si:c:〇及a_si:〇·，之每一 層皆係-無機CVD層’且因而與有機介電層相比具有良好 之耐熱性質。另外，該a.Si:⑶層及心:㈣層之沉積速率 及蝕刻速率比SiNx之彼等高四至十倍，因此該a-Si:C:〇層及 tSi:0:F層具有製程時間短之優點。 純化層川具有·一接觸孔7 6，沒電極6 6經由其露出，·一 接觸孔78，資料線之端部68經由其露出；及一接觸孔74， 閘極線之端部24及閘極絕緣層3〇經由其露出。 在鈍化層70上形成一像素電極82，該像素電極經由接觸 孔76與汲電極66電連接且位於一像素區域上。進一步，在 鈍化層70上形成接觸輔助部件86、88，該等接觸輔助部件 經由接觸孔74及78分別連接至閘極線之端部24及資料線之 106457.doc 14 1290770 端部68。本文中，像素電極82及接觸輔助部件％、88皆由 一透明導電材料（例如，IT〇 (氧化銦錫）或12〇 (氧化銦鋅）) 製成。亦即，汲電極82藉由鉬層664接觸像素電極82。 參照圖3及4，像素電極82交疊閘極線22藉以形成一儲存 電容器。於該儲存電容器之電容不充足之情形下，可在與 閘極接線22、24、26相同階層處附加設置一儲存電容器線 總成。 進一步，像素電極82可交疊資料線62藉以最大化孔徑 比。既使像素電極82交疊資料線62以最大化孔徑比，但= 要鈍化層70係由低介電CVD層製成即可忽略在像素電極η 與 > 料線62之間出現的寄生電容問題。 以下係一種製造根據第一實施例之TFT陣列面板之方 法。如圖5中所示，在絕緣基板丨〇上沉積四層閘極金屬結 構，該四層閘極金屬結構包括：下部鋁層221、241、261\ 氮化紹層222、242、262 ;上部紹層223、243、263 ;及翻 層224、244、264。此後’藉由光微影法使用一遮罩圖案化 該閘極金屬層’藉以形成閘極接線22、24、％。閘極接線 Μ、24、26包括閘極線22及閘電極％，且在一橫向方 延伸。 參照圖6,將由氮化”成的閘極絕緣層3()、由非晶石夕势 成的半導體層40及-經摻雜之非_層5Q依序沉積於絕緣 基板H藉由光微影法使用—遮罩圖案化半導體層4〇及 經摻雜之非晶硬層5〇 ’藉以形成半導體層4G及歐姆接觸層 5〇,如同閘電極26上面閉極絕緣層3〇上的一島碰。 θ 106457.doc 1290770 芩照圖7，沉積並隨後藉由光微影使用一遮罩圖案化該四 層第一資料金屬結構藉以形成資料接線，該四層第二資料 金屬結構包括··下部鋁層621、6S1、661 ;氮化鋁層622、 652 662，上部鋁層 623、653、663 ;及鉬層 624、654、664。 忒貝料接線包括：資料線62,其相交閘極線22;源電極Μ， 其連接至資料線62並在閘電極26上延伸；及汲電極66，其 與源電極62隔離且係定位成跨閘電極％與源電極以相對。 接下來，在一未沉積資料接線62、65、66、68之區域處 蝕刻、、盈払雜之非晶矽層5〇 (筝閱圖5)，藉此與閘電極％分離 並暴路經摻雜之非晶矽層55與56之間的半導體層。另 卜了加加氧電漿以穩定已暴露之半導體層4〇之表面。 然後，參照圖8，藉由經CVD方法生長一氮化矽層、一 a Sl.C.O層或一 3_81:〇:17層，或藉由塗佈有機絕緣材料來形 成鈍化層70。 然後，藉由光微影法將鈍化層7〇與閘極絕緣層3〇一起圖 案化，藉以形成分別穿過閛極線之端部24、汲電極％及資 料線之端部6 8之接觸孔7 4、7 6、7 8。 參照圖3及4，沉積並使用光微影法蝕刻IT〇層或lz〇層， 糟以形成像素電極82 (其經由接觸孔76電連接至汲電極66) 且形成接觸輔助部件86、88(其經由接觸孔74、78分別連接 至問極線之端部24及資料線之端部68)。較·佳地，在沉積汀〇 層或IZ0層之前，在一預加熱製程中使用氮氣。 上述第一實施例在製造該TF 丁陣列面板中使用五個遮 罩。以下第二實施例使用四個遮罩。 106457.doc 16 1290770 圖9係一根據本發明之一第二實施例之TFT陣列面板之 平面視圖；圖10係一沿圖9中線X-X截取的TFT陣列面板之 剖視圖；圖11係一沿圖9中線XI-XI截取的TFT陣列面板之剖 視圖；且圖12A至19B係剖視圖，該等剖視圖顯示一製造根 ，據本發明第二實施例之TFT陣列面板之製程。 如同該第一實施例，在絕緣基板1 〇上形成具有一四層結 構之閘極接線22、24、26，該四層結構包括：下部鋁層22 1、 • 241、261 ;氮化鋁層 222、242、262 ;上部鋁層 223、243、 2 63 ;及鉬層 224、244、264。 進一步，在閘極基板1 〇上形成一與閘極線22平行之儲存 電極線28。同樣，如同閘極接線22、24、26，儲存電極線 2 8具有 四層結構。儲存電極線2 8交疊一連接至像素電極 82 (隨後予以闡述）之儲存電容器導電圖案64，且形成一儲 存電容器以增強一像素之電勢儲存電容。若由於像素電極 82與閘極線22之交疊使得該儲存電容係充足，則可略去儲 φ 存電極線28。通常，施加至儲存電極線28之電壓等於施加 至一頂部基板之共用電極之電壓。 在閘極接線22、24、26及儲存電極線28上形成由氮化矽 (SiNx)或類似物製成的閘極絕緣層3〇，藉以覆蓋閘極接線 22、24、26及儲存電極線28。 在閘極絕緣層30上形成由一半導體（例如，經氫化之非曰曰 矽或類似物）製成之半導體圖案42及48。在半導體圖案42及 48上形成歐姆接觸圖案或中間層圖案55、56、58，兮榮m 安 略寻圖 案係由經η型雜質（例如，磷（p))重摻雜之非晶矽或類似物製 106457.doc 1290770 成。 在歐姆接觸層55、56及58上形成具有四層結構之資料接 線62、64、65、66、68，該四層結構包括：下部鋁層621、 641、651、66卜 681 ;氮化鋁層 622、642、652、662、682 ; 上部鋁層 623、643、653、663、683 ;及鉬層 624、644、654、 664 684。该資料接線包括一在垂直方向上延伸之資料線 P刀62 68、65。資料線部分62、68、65包括：一資料線 62，其具有一端部68以接收外部視訊信號；及一自資料線 62分支出的薄膜電晶體之源電極“。薄膜電晶體之汲電極 66人ί料線部分62、68、65分離且關於閘電極26或TFT通道 部分c與源電極65對置。儲存電容器導電圖案64係設置於儲 存電極線28上。若未設置儲存電極線28，則可略去儲存雷 容器導電圖案64。
歐姆接觸圖案55、56、58降低下伏半導體圖案42、4" 上覆資料接線62、64、65、66、68之間的接觸電阻，且j 有與資料接線62、64、65、66、68相同之形狀。亦即，劳 位於資料線62、68、65下方之歐姆接觸圖案55具有盘資米 線62、68、65相同之形狀，定位於資料接線“下方之❹ 接觸圖案具有與汲電極66相同之形狀，及定位於資料接麟 “下方之歐姆接觸圖案具有與健存電容器導電、 之形狀。 ’ 除了 TFT通道部分。外’半導體圖案❿判類似於資料· 線62、64、65、66、68中之圖案及歐姆接觸圖案55 58。更詳細地，儲存電容器半導體圖案48、儲存電容η I06457.doc 1290770 電圖木64及儲存電谷$歐姆接觸圖案58彼此相似。tfT半導 體圖案42在形狀上不同於該資料接線及該歐姆接觸圖案之 ，、他邛刀。亦即，於TFT通道部分c、（特別係）源電極65及 及電極66處之資料接線62、68、65相.互分離。同樣，資料 ’ 線中間層®案55與汲電極歐姆接觸圖案56相互分離。然 而，TFT半導體圖案42連續而不分離地在TFT通道部分匸處 延伸，藉以形成薄膜電晶體之通道。 _ 在資料接線62、64、65、66、68上形成由氮化石夕製成之 鈍化層70;藉由PECVD方法沉積之a_Si:c:〇層或心:⑽層 (低介電層）；或有機絕緣層。鈍化層7〇具有接觸孔％、Μ、 72，汲電極66、資料線端部68及儲存電容器導電圖案分 別穿過該等接觸孔露出。進一步，純化層7〇具有一接觸孔 74。接觸孔74穿透閘極絕緣層3〇且暴露閘極線22之端部 24。鈍化層70上形成有像素電極82以自薄膜電晶體接收一 視訊信號，且與一上部電極（未顯示）一同產生電場。像素電 •極82係由一透明導電材料（例如，ΠΌ、ΙΖ〇或類似物）製成。 像素電極82係以物理及電方方式藉由接觸孔％連接至汲電 極66，藉以接收視訊信號。本文中，像素電極“交疊相鄰 之閘極線22及相鄰之資料線62以增強孔徑比。於另一實施 例中，像素電極82可不交疊相鄰之閘極線22及相鄰之資料 線62。進一步，像素電極82係藉由接觸孔72電連接至儲存 電容器導電圖案64，且將該視訊信號傳輸至儲存電容器導 電圖案64。接觸輔助部件86、88係形成於閘極線之端部μ 及資料線之端部68上，且藉由接觸孔74、78分別連接至閘 106457.doc •19· 1290770 極線之端部24及資料線之端部68兩者。接觸輔助部件86、 88增強端部24、68與外部電路之附著，且分別保護端部24、 68。同樣，接觸輔助部件86、88係由一透明導電層製成。 以下係一種製造根據本發明第二實施例之Τρτ陣列面板 之方法。如圖12A至12B中所示，類似於第一實施例之彼方 法，沉積一具有四層結構之閘極金屬層並藉由微影法圖案 化該閘極金屬層，以形成包括閘極線22、閘電極26及儲存 電容器電極2 8之閘極接線，其中該四層結構包括：下部鋁 •層 221、241、261、281 ;氮化鋁層 222、242、262、282 ; 上 4 |呂層 223、243、263、283 ;及 |目層 224、244、264、284。 同時，擴大閘極線22之一端部24之寬度以與一外部電路相 連接。 此後，參照圖13Α及13Β，藉由CVD方法依序沉積具有一 約1500埃至約5000埃厚度之閘極絕緣層3〇、具有一約5〇〇 埃至約2000埃厚度之半導體層4〇及具有一約3〇〇至6〇〇埃厚 _ 度之中間層50。沉積一具有四層結構之導電層60以形成資 料接線，其中該四層結構包括··一下部鋁層6〇丨、一氮化鋁 層602、一上部鋁層603及一鉬層6〇4。然後，將一具有約i 至約2 μπι厚度之光阻劑膜丨ίο塗佈於導電層上。 參照圖13A及13B，藉由一遮罩將光阻劑膜11〇暴露於 光，且使其顯影以藉此形成光阻劑圖案丨l2、i 14。同時， 一置放於TFT通道部分C (其位於源電極與汲電極65、“之 間）處之第一光阻劑圖案部分114經建立以具有一較置放於 資料接線部分A (其中將形成資料接線62、以、65、66、 106457.doc -20- 1290770 處之第二光阻劑圖案部分112之彼厚度為小之厚度 二移：置放於另—部分B處的所有光阻劑圖案：分m。 ^寺視後續姓刻製程中的處理條件來控制置放於丁打 广部分c處之第—光阻劑圖案部分114與殘留於資料接線 j分A處之第二光阻劑圖案部分112之厚度比率。舉例而 光阻劑圖案部分114之厚度經形成約為第二光阻劑 圖“分m之彼厚度的1/2或更少。較佳地，可 阻劑圖案部分114之厚度形成為約4〇〇〇埃或更少。 根據本㈣之-實施例，可❹各_以差異化光阻 :臈no之厚度。該等遮罩可包括—狹縫圖案、一晶 或—半透明膜以控制部分A中之光透射率。 〃 ^吏用狹縫圖案或晶格圖案之情形下，較佳之情形係狹 縫或晶格之寬度應小於曝光設備之光分解能力。若使用一 :透明膜’該半透明膜可具有至少兩個具有不同透射率或 尽度之薄膜’以在形成該遮罩之同時調整光之透射率。 當該光阻劑膜藉由遮罩暴露於光時’直接暴露於光的光 =U。之聚合物完全被分解。進—步’該光阻劑膜對應 於遽罩之狹縫圖案或半透明膜之聚合物在一定程度上被八 解。然而，被遮罩阻播的該光阻劑膜之聚合物未被分解= 當在暴露於光後顯影光阻劑膜110時，聚合物未被分解之咳 等部分仍保持變化之厚度’此取決於根據該暴露於光所發 生的分子分解程度而定。曝光時間不宜過長以防止光阻劑 膜之所有分子均被分解。 另一選㈣，可使用-能回流之光阻劑膜來形成一具有 106457.doc -21 - 1290770 3對薄厚度之第-光阻劑圖案部分114。藉由—具有光透射 ^刀及-先遮斷部分之f通遮罩來將該光阻劑膜暴露於 。然後，顯影該經曝光之光阻劑膜，且其回流以使該薄 部分地轉移至非薄膜區，藉以形成此—薄光阻劑圖 此後’㈣第-光阻劑圖案部分114及其下伏層，亦即， 導電層60、中間層5〇及半導體層4〇。同時，該資料線及其 :伙層^被留置在資料接線部分錢，而僅半導體層利仍保 兹在TFT通道部分c處。進—步，移除另—部分b處的所有 V電層60'中間層50及半導體層4〇，藉以暴露下 絕緣層30。 首先’參照圖14 A及14 Rv . … 移除另一部分B處所暴露之導 電層60 ’藉以暴露下伏之中間層5〇。根據本發明之一實施 例可使用-乾鞋刻方法或一濕姓刻方法來姓刻導電層 6〇。較佳在钮刻導電層6叫防止光阻劑圖案部分⑴、ιΐ4 被姓刻之條件下實施該兩種钕刻方法。然而，若使用乾银 刻方法’則難於找到不钮刻光阻劑圖案部分！ Η、】Μ之適 當條件。因此’該乾钱刻方法係在導電層6〇及光阻劑圖案 部分U2、114兩者均被钱刻之條件下實施。於該乾钮刻方 法中，第-光阻劑圖案部分114經形成厚於濕蝕刻方法中所 形成者，以防止暴露下伏之導電層。 接下來，如圖15A及15B中所示，位於通道區c及資料接 、本區處的V電層被圖案化。在圖案化之後，保留源極/汲 極導電圖案67及儲存電容器導電圖㈣而移除置放於另一 106457.doc -22- 1290770 部分B處之導電層.60’藉以暴露下伏之中間層5〇。除源電極 與汲電極65與66仍未相互分離之外，保留的導電圖案⑺ Μ具有一與資料接線62、64、65、66、68相似之形狀。另 外，當實施乾㈣方法時，光阻劑圖案部分ιΐ2及ιΐ4亦被 部分地移除。 參照圖16Α及16Β，藉由乾姓刻方法將另一部分6處暴露 的中間層观下伏之半導體層4〇與第一光阻劑圖案層ιΐ4 一起同時移除。該乾_方法係在以下條件下實施：同時 姓刻光阻劑圖案部分112及114、中間層50及半導體層4〇(該 半導體層與該中間層不具有敍刻選擇性)而不姓刻閉極絕 緣層3〇。該乾㈣方法較佳在以下條件下實施：關於光阻 劑圖案m及114與半導體層4〇之触刻速率彼此相似。舉例 而言，使用sf6及HC1或％及〇2之氣體混合物將光阻劑圖宰 112 (或114)及半導體層條刻成大致相同之厚度。當光阻 劑圖案112及114與半導體層4〇之姓刻速率相同或大致相同 時’弟-光㈣m案114之厚度較佳與半導體㈣及中間層 5 0之總厚度相同或小於該總厚度。 一接下來’如圖16A及16B中所示，移除通道部分c處之第 一光阻劑圖案部分114 ’且暴露源極/沒極導電圖案67。移 除另—部分B區處之中間層5G及半導體層♦且暴露下伏之 閘極絶緣層3G。同時，亦#刻資料接線部分c處之第二光阻 劑圖案部分112,以使其厚度變薄。進一步，於此製程中， =半導體圖案42及48。參考編號”及以分別指示源極續 ¥電圖案67下面的中間圖案及儲存電容器導電圖案64下 106457.doc -23- 1290770 面的中間圖案。 然後，藉由灰化來移除通道部分c處之源極/汲極導電圖 案67上的光阻劑殘餘物。 參照圖17A及17B，蝕刻並移除通道部分c區處的源極/汲 極導電圖案67及源極/汲極中間層圖案57。根據本發明之一 貫施例，可將乾蝕刻方法應用於源極/汲極導電圖案G及源 極/汲極中間層圖案57兩者。另一選擇係，可將濕蝕刻方法 應用於源極/汲極導電圖案67，而將乾姓刻方法應用於源極 /沒極中間層圖案57。於前—情形τ，較佳之情形係，源極 /汲極導電圖案67之蝕刻選擇性比源極/汲極中間層圖案” 係间；ir »亥餘刻遠擇性不足夠高，則難於發現該姓刻製程 ，終點且難於控制保持在通道部分c處的半導體圖案42之 厚度。於後-情形下，當交替實施濕蝕刻方法及乾蝕刻方 法時，濕蝕刻方法可蝕刻源極/汲極導電圖案67之橫向侧而 幹餘刻法大體上不敍刻源極/沒極中間層圖案η之橫向 :。因此’形成—級聯結構。較佳地，可使用CF4_c卜 =4與02之氣體混合物來㈣中間層圖案57及半導體圖 案42 0當使用CF4與〇2之氧辦、、曰人必歧丄 虱體此口物時，半導體圖案42可具 均勻之厚度。同時，如圖16B中所干，主道 刻Γ;二 變薄’且第二光阻劑圖案部分⑽被姓 :應在不㈣閘極絕緣層3。之條件下實施 、 /榖佳之情形係，第二光阻劑圖案112係充分严 以防止在_時暴露下伏之資料接線62、64、65、66 ^予 源電極65與沒電極6广 w Μ凡成資料接線62、 106457.doc 24- 1290770 64、65、66、68及下伏之歐姆接觸圖案55、％、58。 最後，將保持在資料接線區A處的第二光阻劑圖案部分 112移除。另一選擇係，可在移除下伏之中間層圖案57: 前、移除通道部分c處之源極/汲極導電圖案67之後，移除 第二光阻劑圖案部分112。 ” 如上所述，可以組合形式使用濕蝕刻方法與乾蝕刻方 法’或僅使用乾钕刻方法。於後者之情形下，該製程係簡 單但發現適當之蚀刻條件極難。於前者之情形下，極易發 現適當之蝕刻條件但該製程係複雜。 如圖18A至18B中所示，藉由經CVD方法生長氮化矽、
a-S1:C:〇層$a_Si:0:F^或施加一有機絕緣膜來形成鈍化層 70。 S 參照圖19A及19B，將鈍化層70及閘極絕緣層3〇一起蝕刻 以形成接觸孔76、74、78、72,汲電極“、閘極線之端部 24、資料線之端部68及儲存電容器導電圖案料分別經由該 等接觸孔76、74、78、72露出。 最後參舨圖10及11，沉積並餘刻具有一約4〇〇埃至約❹ f厚度之ΙΤ〇層或ΙΖ0層，以形成連接至汲電極66及儲存電 容器導電圖案64之像素電極82 ’並形成連接至閘極線之端 邛24，接觸輔助閘極部件86及連接至資料線之端部μ之接 觸輔助資料部件8 8。 同時，可在沉積ΙΤΟ或ΙΖΟ層之前實施的一預加熱製程中 使用氮氣體。該氮氣體防止分別經由接觸孔72、74、％、 78暴露的金屬層24、64、66、68被氧化。 106457.doc -25- 1290770 根據本發明之第二實施例，係使用一個遮罩來蝕刻資料 接線62、64、65、66、68，下伏之歐姆接觸圖案55、56、 5 8 ’及半導體圖案42和48。同時，使源電極與沒電極65與 66相互分離，藉以簡化該製造製程。 本發明不僅可在一 TFT LCD中使用亦可在一有機發光二 極體（OLED)中使用。
本文中，該OLED使用一可根據所接收電信號自身發光之 =機材料。此OLED通常具有一層結構，該層結構包括：一 陽極層（像素電極）、一電洞注入層、一電洞傳輸層、一發射 層、一電子傳輸層、一電子注入層及一陰極層（反電極）。根 據本發明之—實施例，TFT陣列面板之汲電極係電連接至陽 極層，藉以傳輸資料信號。另一方面，可將該TFT陣列面板 之汲電極電連接至陰極層。 如上所述’本發明提供··_種包括—铭接線之TFT陣列 面板，該鋁接線且右一 g女、少， 八有八有減少之突丘形成的改良之結 構，及一種製造該TFT陣列面板之方法。 技:=堇：示並闊述了本發明之數個實施例，但熟習此項 可對此等實施例作出多種改變’此並不違 ^圍：^之原理及精神’本發明之範疇係在隨附申請專利 乾圍及其等效範圍中予以界定。 … 【圖式簡單說明】 依據結合附圖對該笨者 及/或並他能樣以 下說明，本發明之以上 :他心樣和優點將變得易知且更易於理解，其中： ilX顯示根據本發明一第一每p 弟 貫施例之鋁接線之剖視 I06457.doc -26- 1290770 圖； 圖2係一顯示根據本發明一第二實施例之鋁接線之剖視 圖； 圖3係一根據本發明之第一實施例的一 TFT陣列面板之 - 平面視圖； 图4係/σ圖3之線IV-IV截取的TFT陣列面板之剖視圖； 圖5至圖8係顯示一製造根據本發明第一實施例之丁1?丁陣 ^ 列面板之製程之剖視圖； 圖9係一根據本發明之第二實施例的一 TFT陣列面板之 平面視圖； 圖1〇係一沿圖9之線χ·χ截取的TFT陣列面板之剖視圖； 圖11係-沿圖9之線ΧΙ·ΧΙ截取的TFT陣列面板之剖視 圖；及 圖12A至19B係顯示一製造根據本發明第二實施例之爪 陣列面板之製程之剖視圖。 • 【主要元件符號說明】 1 基板 2 下部鋁層 3 氮化鋁層 4 上部鋁層 5 絕緣層 6 銦層 10 絕緣基板（第一絕緣基板） 22 閘極接線/閘極線 W6457.doc -27- Ϊ290770 24 30 40
42 48 50 55 56 57 58 60 閘極接線/端部 閘極接線/閘電極 儲存電極線/儲存電容器電極 閘極絕緣層 半導體層 半導體圖案/下伏 半導體圖案/下伏 體圖案 之半導體圖案/TF 丁半導體圖案 之半導體圖案/館存電容器半導 日日/層（區人姆接，〜日.τ间層） 歐姆接觸層/經摻雜之非θ & a ^ 雅之非日日矽層/歐姆接觸圖案/ 中間層圖案/資料線中間層圖案 歐姆接觸層/經摻雜之非晶石夕層/歐姆接觸圖案/ 中間層圖案/汲電極歐姆接觸圖案 中間層圖案/源極/汲極中間層圖案 歐姆接觸圖案/中間層圖案/歐姆接 器歐姆接觸圖案 導電層 觸層/儲存電容 62 64 65 66 67 68 70 i料線/資料接線/資料線部分 _容器導電圖案/資料接線/金屬層/導電圖案 資料接線/源電極/資料線部分/資料線 資料接線/汲電極/金屬層 源極/汲極導電圖案（導電圖案） 貝料接線/端部/金屬層/端/資料線部分/資料線 鈍化層 ' 106457.doc -28- 1290770 72 74 76 78
82 86 88 110 112
114 221 222 223 224 241 242 243 244 261 262 263 264 281 接觸孔 接觸孔 接觸孔 接觸孔 像素電極/汲電極 接觸輔助部件 接觸輔助部件 光阻劑膜/光阻劑圖案部分 光阻劑圖案/光阻劑圖案部分/第二光阻劑圖案 /第二光阻劑圖案部分 光阻劑圖案/第一光阻劑圖案部分/薄光阻劑圖案 下部鋁層 氮化鋁層 上部鋁層 鉬層 下部鋁層 氮化紹層 上部鋁層 I目層 下部鋁層 氮化鋁層 上部鋁層 钥層 下部鋁層 106457.doc -29- 1290770
282 氮化鋁層 283 上部鋁層 284 钥層 601 下部鋁層 602 氮化鋁層 603 上部1呂層 604 鉬層 621 下部鋁層 622 氮化鋁層 623 上部1呂層 624 鉬層 641 下部鋁層 642 氮化鋁層 643 上部鋁層 644 鉬層 651 下部鋁層 652 氮化銘層 653 上部鋁層 654 鉬層 661 下部鋁層 662 氮化鋁層 663 上部鋁層 664 鉬層 671 下部鋁層 106457.doc -30- 1290770 672 673 674 681 682 683 684 氮化鋁層 上部鋁層 I目層 下部鋁層 氮化鋁層 上部紹層 鉬層
106457.doc

Claims (1)

  1. I29(W發Θ4139ΐ號專利申請案 中文申請專利範圍替換本(96年2月) 十、申請專利範圍： 1. 一種薄膜電晶體陣列面板，其包括： 一下部鋁層； 氮化銘層’其形成於該下部铭層上；及 上。卩鋁層，其形成於該氮化鋁層上。 2.如請求们之薄臈電晶體陣列面板，其中該上部銘層具有 2,500埃或更少之厚度。
    具有 3 ·如請求項1之 1，5〇〇埃或更少之厚度 如哨求項1之薄膜電晶體陣列面板，其中該下部鋁層及該 上部鋁層之該厚度和係大於4,000埃。 5.如請求項！之薄膜電晶體陣列面板，其中該氮化銘層之該 厚度比該下部鋁層之該厚度多。 6·如明求項1之薄膜電晶體陣列面板，#中該氮化铭層之該 厚度介於100至400埃之範圍内。 7·如明求項1之薄膜電晶體陣列面板，其進一步包括一形成 於該上部鋁層上之鉬層。 8·如請求項！之薄膜電晶體陣列面板，其中該氣化銘層包含 0.01至60莫耳％之氮。 9 _ 一種薄膜電晶體陣列面板，其包括： 一閘極接線； 一資料接線；及 該閘極接線及該資料接線中至少之一包括依序形成身 下部鋁層、一氮化鋁層、一上部鋁層。 106457-960226.doc 1290770 ▲长員9之薄臈電晶體陣列面板，其進一步包括一形成 於该上部鋁層上之鉬層。 如:求項9之薄膜電晶體陣列面板，其中該下部铭層及該 上邛銘層之該厚度和大於4，⑽〇埃。 12·如請求項9之薄臈電晶體陣列面板，#中該氮化紹層之該 厚度比該下部鋁層之該厚度多5%。
    T哨求項9之薄膜電晶體陣列面板，其中該氮化鋁層之該 厚度介於100至400埃之範圍内。 •如哨求項9之薄膜電晶體陣列面板，其中該氮化鋁層包含 0·01至60莫耳％之氮。 15· -種製造一薄膜電晶體陣列面板之方法，其包括： 將一下部鋁層沉積於一絕緣基板上； 在氮先驅氣體氣壓中將一氮化銘層沉積於該下部|呂 層上；及 將一上部鋁層沉積於該氮化鋁層上。 16·如叫求項15之方法，其進一步包括將一鉬層沉積於該上 部鋁層上。 17. 如明求項15之方法，其中該上部鋁層、該氮化鋁層及該 下部铭層係連續地沉積。 18. 如請求項15之方法，其中該氮化鋁層係藉由一濺鍍方法 所沉積。 19 ·如明求項1 5之方法，其中该氮先驅氣體包括至少一種選 自以下組成之群組之氣體：氮、氨、氧化氮及二氧化氮。 2 0 ·如明求項15之方法，其中该氮先驅氣體包括至少一種選 -2 - 106457-960226.doc 1290770 自以下組成之群組之氣體：氮、氨、氧化氮及二氧化氮， 且與氬一同提供。 21· ^一種液晶顯不’其包括· - 一第一基板’其包括一閘極接線及一資料接線，該閘 . 極接線及該資料接線中至少之一包括依序形成之一下部 铭層、一氮化銘層及一上部銘層； 一第二基板，其面向該第一基板；及 • 一液晶層，其置放於該第一基板與該第二基板之間。
    106457-960226.doc
TW094141391A 2005-01-07 2005-11-25 TFT array panel and fabricating method thereof TWI290770B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050001797A KR20060081470A (ko) 2005-01-07 2005-01-07 박막트랜지스터 기판과 그 제조방법

Publications (2)

Publication Number Publication Date
TW200631181A TW200631181A (en) 2006-09-01
TWI290770B true TWI290770B (en) 2007-12-01

Family

ID=36695933

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094141391A TWI290770B (en) 2005-01-07 2005-11-25 TFT array panel and fabricating method thereof

Country Status (5)

Country Link
US (1) US20060163741A1 (zh)
JP (1) JP2006191013A (zh)
KR (1) KR20060081470A (zh)
CN (1) CN100446260C (zh)
TW (1) TWI290770B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101229277B1 (ko) * 2006-10-12 2013-02-04 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
WO2008099697A1 (ja) * 2007-02-13 2008-08-21 Mitsubishi Electric Corporation 表示装置およびその製造方法
KR101055211B1 (ko) * 2007-07-11 2011-08-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
WO2011040085A1 (ja) * 2009-10-02 2011-04-07 シャープ株式会社 アクティブマトリクス基板、及び表示装置
JP5865634B2 (ja) 2011-09-06 2016-02-17 三菱電機株式会社 配線膜の製造方法
US20130240995A1 (en) * 2012-03-19 2013-09-19 Shenzhen China Star Optoelectronics Technology Co., Ltd Thin-film transistor array substrate and manufacturing method thereof
CN102623461A (zh) * 2012-03-19 2012-08-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN103779358A (zh) * 2014-01-27 2014-05-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
JP6072888B2 (ja) * 2015-12-22 2017-02-01 三菱電機株式会社 配線膜およびそれを用いたアクティブマトリクス基板、並びに配線膜の製造方法
CN106206324B (zh) * 2016-08-31 2019-03-26 深圳市华星光电技术有限公司 一种金属绝缘层半导体结构的制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824191B2 (ja) * 1989-03-17 1996-03-06 富士通株式会社 薄膜トランジスタ
JP2945533B2 (ja) * 1992-03-04 1999-09-06 駿介 小林 液晶表示装置の製造方法
TW287313B (zh) * 1995-02-20 1996-10-01 Matsushita Electric Ind Co Ltd
KR100193653B1 (ko) * 1995-11-20 1999-06-15 김영환 축적 캐패시터를 구비한 스태거 tft-lcd 및 그의 제조방법
US6033787A (en) * 1996-08-22 2000-03-07 Mitsubishi Materials Corporation Ceramic circuit board with heat sink
KR100208024B1 (ko) * 1996-10-04 1999-07-15 윤종용 힐락 억제를 위한 tft의 알루미늄 게이트 구조 및 그 제조방법
US6537427B1 (en) * 1999-02-04 2003-03-25 Micron Technology, Inc. Deposition of smooth aluminum films
JP2000349294A (ja) * 1999-06-03 2000-12-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
JP2001147424A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6562668B2 (en) * 2000-08-12 2003-05-13 Jin Jang Method of fabricating thin film transistor using buffer layer and the thin film transistor
KR20030016051A (ko) * 2001-08-20 2003-02-26 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20030029251A (ko) * 2001-10-05 2003-04-14 삼성전자주식회사 액정 표시 장치
KR100420598B1 (ko) * 2001-11-28 2004-03-02 동부전자 주식회사 알루미늄을 이용한 구리 확산 방지 막 형성방법
KR100480469B1 (ko) * 2002-10-17 2005-04-07 동부아남반도체 주식회사 반도체 소자내 커패시터 제조방법
TWI233178B (en) * 2003-01-16 2005-05-21 Chi Mei Optoelectronics Corp Gate layer having no hillock and its manufacturing method
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
KR100687904B1 (ko) * 2005-06-30 2007-02-27 주식회사 하이닉스반도체 반도체소자의 캐패시터 및 그 제조방법

Also Published As

Publication number Publication date
US20060163741A1 (en) 2006-07-27
KR20060081470A (ko) 2006-07-13
JP2006191013A (ja) 2006-07-20
CN100446260C (zh) 2008-12-24
CN1812109A (zh) 2006-08-02
TW200631181A (en) 2006-09-01

Similar Documents

Publication Publication Date Title
TWI290770B (en) TFT array panel and fabricating method thereof
US7586197B2 (en) Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate
JP4580890B2 (ja) 薄膜トランジスタ、平板表示装置用アレイ基板、薄膜トランジスタの製造方法、及び平板表示装置用アレイ基板の製造方法
TWI390018B (zh) 蝕刻劑，使用該蝕刻劑製造互連線的方法，以及使用該蝕刻劑製造薄膜電晶體基材的方法
TWI285784B (en) Method for manufacturing thin film transistor allay
TWI356962B (en) Substrate for display device, manufacturing method
US6395586B1 (en) Method for fabricating high aperture ratio TFT's and devices formed
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
TWI284986B (en) Thin film transistor array panel including storage electrode
US7998786B2 (en) Method of manufacturing a TFT array panel
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
TW201214628A (en) Flat panel display device and method of manufacturing the same
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN103026492B (zh) 薄膜晶体管器件以及薄膜晶体管器件的制造方法
TWI297548B (en) Pixel structure for flat panel display and method for fabricating the same
TW201128779A (en) Thin film transistor and method of forming the same
JP2005166757A (ja) 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
US20090093093A1 (en) Method of fabricating thin film transistor
TW200820352A (en) Method of manufacturing a thin-film transistor substrate
KR20100000643A (ko) 평판 표시장치용 어레이 기판 및 그의 제조방법
TW415109B (en) Structure and fabrication of thin-film transistor (TFT) array
TWI356499B (en) Method for fabricating pixel structure
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TWI304267B (en) Method for forming tft array substrate
TW200828505A (en) Method of manufacturing a thin film transistor substrate

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees