CN201845779U - 阵列基板及液晶显示器 - Google Patents
阵列基板及液晶显示器 Download PDFInfo
- Publication number
- CN201845779U CN201845779U CN2010205545153U CN201020554515U CN201845779U CN 201845779 U CN201845779 U CN 201845779U CN 2010205545153 U CN2010205545153 U CN 2010205545153U CN 201020554515 U CN201020554515 U CN 201020554515U CN 201845779 U CN201845779 U CN 201845779U
- Authority
- CN
- China
- Prior art keywords
- gate electrode
- electrode
- grid line
- array base
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本实用新型公开了一种阵列基板及液晶显示器,其中阵列基板包括:衬底基板,衬底基板上形成有数据线和栅线;数据线和栅线围设形成像素单元;像素单元包括TFT开关和像素电极;TFT开关包括栅电极、源电极、漏电极和有源层;栅电极连接栅线,源电极连接数据线,漏电极连接像素电极;栅线上覆盖有栅绝缘层;有源层形成于栅绝缘层上;还包括:辅助栅绝缘层和辅助栅电极;辅助栅绝缘层形成于栅线和栅电极上方;辅助栅电极形成于栅电极上方且被栅绝缘层覆盖,辅助栅电极与栅电极之间以辅助栅绝缘层相互间隔;辅助栅电极通过附加过孔与栅电极连接。本实用新型的阵列基板在保证栅绝缘层的厚度满足基本要求的情况下,可以增大充电电流。
Description
技术领域
本实用新型涉及液晶显示技术,尤其涉及一种阵列基板及液晶显示器。
背景技术
液晶显示器是目前常用的平板显示器,其中薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display;简称为:TFT-LCD)由于具有体积小、功耗低、无辐射等优点,而成为液晶显示器中的主流产品。通常TFT-LCD包括液晶面板、驱动电路和背光源。液晶面板是TFT-LCD中的主要部件,由阵列基板和彩膜基板对盒而成,其间填充有液晶层;通过控制驱动电路提供的电压使液晶分子有序发生偏转,产生光的明暗变化,其中电压的控制是由薄膜晶体管完成的。
图1A为现有技术阵列基板的局部俯视结构示意图,图1B为图1A中沿A-A线的侧视剖切结构示意图。如图1A和1B所示,该阵列基板包括衬底基板1;衬底基板1上形成有横纵交叉的数据线5和栅线2;数据线5和栅线2围设形成矩阵形式排列的像素单元;每个像素单元包括TFT开关和像素电极11;TFT开关包括栅电极3、源电极7、漏电极8和有源层6(包括半导体层61和欧姆接触层62);栅电极3连接栅线2,源电极7连接数据线5,漏电极8连接像素电极11,有源层6形成在源电极7和漏电极8与栅电极3之间。其中,栅线2和栅电极3上覆盖栅绝缘层4,与TFT开关和数据线5保持绝缘;TFT开关和数据线5上覆盖有钝化层9,与像素电极11保持绝缘,像素电极11可通过钝化层过孔10与漏电极8相连。其中,上述结构和图案构成阵列基板上的像素区域,而像素区域之外还包括有接口区域。
随着TFT-LCD的飞速发展,对TFT-LCD的尺寸和分辨率的要求不断提高。在TFT-LCD的尺寸不断增大、分辨率不断提高的同时,通常采用更高频率的驱动电路以缩短TFT-LCD的充电时间(即减小栅线打开的时间)来保证TFT-LCD的显示质量。其中,TFT-LCD的充电时间缩短,意味着需要更高的充电电流。通常TFT-LCD的充电电流如公式(1)所示:
Ion=W/Lμn CSiNx(VGS-VTH)VDS (1)
其中,W表示TFT沟道宽度;L表示TFT沟道长度;μn表示电子迁移率;CSiNx表示栅绝缘层单位面积电容;VGS表示栅源电压;VTH表示阈值电压;VDS表示源漏电压;Ion表示开态电流。
根据上述公式(1)可知,增加单位面积电容C可以有效增加开态电流Ion;进一步结合计算栅绝缘层电容的公式(2)可知,减少电解质的厚度即栅绝缘层的厚度,可以有效地增加开态电流Ion。因此,现有技术通常是采用减小栅绝缘层的厚度的方式来增大充电电流。
C=εS/d (2)
其中,C表示栅绝缘层的电容;ε表示栅绝缘层的介电常数;S表示栅绝缘层的有效面积;d表示栅绝缘层的厚度。
实用新型内容
本实用新型的目的是提供一种阵列基板及液晶显示器,用以在保证栅绝缘层的厚度满足基本要求的情况下,增大充电电流。
本实用新型提供一种阵列基板,包括衬底基板,所述衬底基板上形成有 横纵交叉的数据线和栅线;所述数据线和栅线围设形成矩阵形式排列的像素单元;每个像素单元包括TFT开关和像素电极;每个所述TFT开关包括栅电极、源电极、漏电极和有源层;栅电极连接栅线,源电极连接数据线,漏电极连接像素电极;所述栅线上覆盖有栅绝缘层;所述有源层形成于所述栅绝缘层上;所述源电极和所述漏电极形成于所述有源层上,并分别与所述有源层连接;还包括:辅助栅绝缘层和辅助栅电极;
所述辅助栅绝缘层形成于所述栅线和所述栅电极上方;所述辅助栅电极形成于所述栅电极上方且被所述栅绝缘层覆盖,所述辅助栅电极与所述栅电极之间以所述辅助栅绝缘层相互间隔;所述辅助栅电极与所述栅电极连接。
本实用新型提供一种液晶显示器,包括本实用新型提供的阵列基板。
如上所述的阵列基板,其中,所述辅助栅电极通过附加过孔与所述栅电极连接。
如上所述的阵列基板,其中,所述附加过孔包括第一过孔和第二过孔;所述第一过孔形成在覆盖所述辅助栅电极的所述栅绝缘层中,且位于所述辅助栅电极上方;所述第二过孔形成在覆盖所述栅线的所述栅绝缘层中,且位于所述栅线上方;
所述栅绝缘层上形成有跨接线,所述跨接线穿过所述第一过孔和所述第二过孔连接所述辅助栅电极和所述栅电极。
在上所述的阵列基板,其中,所述辅助栅电极和所述像素电极同层形成且图案相互间隔;所述像素电极通过栅绝缘层过孔与所述漏电极连接。
在上所述的阵列基板,其中,所述栅绝缘层的厚度为500~ 1500 Å。
在上所述的阵列基板,其中,所述辅助绝缘层的厚度为5000~ 18000 Å。
在上所述的阵列基板,其中,所述栅线和所述栅电极的厚度为4000~ 15000 Å。
在上所述的阵列基板,其中,所述第一过孔、所述第二过孔和所述栅绝缘层过孔为圆形、正方形或多边形。
在上所述的阵列基板,其中,在所述衬底基板的顶层形成有覆盖所述数据线、所述栅线和所述像素单元的钝化层。
本实用新型提供的阵列基板及液晶显示器,通过形成辅助栅电极,由辅助栅电极和栅电极共同作为有效栅电极,并通过在辅助栅电极和栅线、栅电极间形成辅助栅绝缘层,由辅助栅绝缘层与栅绝缘层共同作为有效栅绝缘层,这样既保证了有效栅绝缘层的整体厚度满足基本要求,又降低了栅电极上方的栅绝缘层的厚度,增大了栅绝缘层单位面积的电容,进而增大了充电电流。
附图说明
图1A为现有技术阵列基板的局部俯视结构示意图;
图1B为图1A中沿A-A线的侧视剖切结构示意图;
图2A为本实用新型实施例一提供的阵列基板的局部俯视结构示意图;
图2B为图2A中沿A-A线的侧视剖切结构示意图;
图3A为本实用新型实施例二提供的第一次构图形成的阵列基板的局部俯视结构示意图;
图3B为图3A中沿A-A线的侧视剖切结构示意图;
图3C为本实用新型实施例二提供的第二次构图形成的阵列基板的局部俯视结构示意图;
图3D为图3C中沿A-A线的侧视剖切结构示意图;
图3E为本实用新型实施例二提供的第三次构图形成的阵列基板的局部俯视结构示意图;
图3F为图3E中沿A-A线的侧视剖切结构示意图;
图3G为本实用新型实施例二提供的第四次构图形成的阵列基板的局部俯视结构示意图;
图3H为图3G中沿A-A线的侧视剖切结构示意图。
附图标记:
1-衬底基板; 2-栅线; 3-栅电极;
4-栅绝缘层; 5-数据线; 6-有源层;
61-半导体层; 62-欧姆接触层; 7-源电极;
8-漏电极; 9-钝化层; 10-钝化层过孔;
11-像素电极; 31-辅助栅电极; 41-辅助栅绝缘层;
12-第一过孔; 13-第二过孔; 14-栅绝缘层过孔;
15-跨接线。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
实施例一
图2A为本实用新型实施例一提供的阵列基板的局部俯视结构示意图;图2B为图2A中沿A-A线的侧视剖切结构示意图。如图2A和图2B所示,本实施例的阵列基板包括:衬底基板1;衬底基板1上形成有横纵交叉的数据线5和栅线2;数据线5和栅线2围设形成矩阵形式排列的像素单元;每个像素单元包括TFT开关和像素电极11;每个TFT开关包括栅电极3、源电极7、漏电极8和形成于栅电极3、源电极7和漏电极8之间的有源层6;栅电极3连接栅线2,源电极7连接数据线5,漏电极8连接像素电极11。其中,栅线2和栅电极3一体形成于衬底基板1上,栅线2上覆盖有栅绝缘层4;有源层6形成于栅绝缘层4上,即整个TFT开关形成于栅绝缘层4上。进一步,本实施例的阵列基板在栅线2和栅绝缘层4之间还形成有辅助栅电 极31和辅助栅绝缘层41。具体的,辅助栅绝缘层41覆盖于栅线2和栅电极3上方;辅助栅电极31形成于栅电极3的上方并被栅绝缘层4覆盖,且辅助栅电极31和栅电极3之间以辅助栅绝缘层41相互间隔,即辅助栅电极31形成于辅助栅绝缘层41上方。辅助栅电极31与栅电极3连接。
本实施例的阵列基板的结构具体为:衬底基板1上直接形成有栅线2和栅电极3;栅线2和栅电极3上覆盖有辅助栅绝缘层41;辅助栅绝缘层41上对应栅电极3的位置形成有辅助栅电极31,辅助栅电极31与栅电极3电连接,并共同作为有效栅电极;辅助栅电极31和栅线2上覆盖有栅绝缘层4,其中栅绝缘层4为透明材质形成的绝缘层,其覆盖于整个衬底基板1上;栅绝缘层4与辅助栅绝缘层41共同作为有效栅绝缘层;栅绝缘层4上形成有TFT开关;具体的,有源层6包括半导体层61和位于半导体层61上方的欧姆接触层62;有源层6形成于栅绝缘层4上方。在本实施例中并不限制像素电极11的位置,只要像素电极11满足其与漏电极8连接,并且根据其具体设置位置能够满足TFT-LCD阵列基板的基本需求即可。例如:像素电极11可以采用图1A和图1B所示的结构,即在TFT开关和数据线5上覆盖一层钝化层9,而像素电极11形成于该钝化层9之上,并通过钝化层过孔10与漏电极8连接,TFT开关和数据线5和像素电极11之间通过钝化层9间隔异层设置,以实现绝缘。
本实施例技术方案通过在栅绝缘层和栅线之间设置辅助栅电极,并使辅助栅电极与栅电极连接的结构,使辅助栅电极和与栅线一体形成的栅电极共同形成为有效栅电极;通过在辅助栅电极和栅线之间设置辅助栅绝缘层,使栅绝缘层和辅助栅绝缘层共同作为有效栅绝缘层,并最终形成本实施例的阵列基板的结构。在上述结构中,有效栅电极上方的栅绝缘层的厚度减小了,而整个有效栅绝缘层的厚度可以满足TFT-LCD对栅绝缘层的基本厚度要求;因此,根据计算电容的公式(2)可知,本实施例的阵列基板通过减小有效栅电极上方的栅绝缘层的厚度,可以增大有效栅电极上方的栅绝缘层的等效电 容;进一步根据计算充电电流的公式(1)可知,增大电容,可以使充电电流增大,即本实施例的阵列基板的结构可以在保证不发生电击穿的情况下,增大充电电流,进而解决了现有技术所面临的技术问题。
在上述技术方案中,辅助栅电极31可以通过附加过孔与栅电极3连接,但并不限于此。其中,本实施例提供一种附加过孔的具体实施方式。如图2A所示,本实施例中的附加过孔包括第一过孔12和第二过孔13。其中,第一过孔12形成在覆盖辅助栅电极31的栅绝缘层4中,且位于辅助栅电极31上方,露出辅助栅电极31;第二过孔13形成在覆盖栅线2的栅绝缘层4中,且位于栅线2上方,露出部分栅线2。其中,第二过孔13对应栅线2上的具体位置不做限定。栅绝缘层4上形成有跨接线15;该跨接线15穿过第一过孔12和第二过孔13连接辅助栅电极31和栅线2。其中跨接线15采用导电材料。由于栅线2和栅电极3相连接,因此,通过将辅助栅电极31与栅线2连接等效于辅助栅电极31与栅电极3连接。其中,第一过孔12和第二过孔13的形状可以是圆形、正方形或者多边形等,本实施例对此不做限定,可以结合制造工艺优选易于实施的圆形。本实施例提供的采用跨接线15跨接两个过孔实现两个图案的电连接的技术方案,制作工艺简单,易于实施。
进一步,在上述技术方案的基础上,本实施例另提供一种像素电极11在阵列基板中的具体实施结构。如图2B所示,在本实施例中像素电极11与辅助栅电极31同层形成且图案相互间隔。图2B所示的结构,在阵列基板的制作过程中可由一个构图工艺同时形成,其可以简化阵列基板的制作工艺,具有提高阵列基板生产效率的优点。另外,当像素电极11与辅助栅电极31同层形成时,在图2B所示的结构中,像素电极11位于辅助栅绝缘层41上方,并且被栅绝缘层4覆盖;而漏电极8形成于栅绝缘层4上方;基于此,本实施例的栅绝缘层4上形成有栅绝缘层过孔14,位于栅绝缘层4上方的漏电极8通过栅绝缘层过孔14与栅绝缘层4下方的像素电极11连接。其中,栅绝缘层过孔14的形状可以为圆形、正方形或多边形,本实施例对此不做限定, 具体可以结合阵列基板的制造工艺,优选易于实施的形状,例如圆形。
在本实用新型提供的阵列基板中,由于增加了辅助栅电极和辅助栅绝缘层,使得本实用新型的阵列基板中的有效栅绝缘层的厚度满足基本需求,而有效栅电极上方的栅绝缘层的厚度减小了。其中,本实施例的阵列基板中的栅绝缘层4的厚度大约为500~ 1500 Å,而辅助栅绝缘层的厚度大约为5000~ 18000 Å;由上述可知,整个有效栅绝缘层的厚度约为5500~ 19500 Å,这个厚度远远满足于阵列基板为防止发生电击穿所需的栅绝缘层的厚度2500~ 5000 Å。其中,有效栅电极上方的栅绝缘层4的厚度为500~ 1500 Å,而该厚度明显小于阵列基板为防止发生电击穿所需的栅绝缘层的厚度2500~ 5000 Å,因此,本实施例的阵列基板在保证有效栅绝缘层的厚度满足基本要求的同时,降低了有效栅电极上方的栅绝缘层的厚度,增大了栅绝缘层的电容,进而提高了充电电流。通常,栅绝缘层单位面积的厚度由 4000 Å降低到 3500 Å时,Ion可以提高20%;单位面积的厚度由 5000 Å降低到 3000 Å时,Ion可以提高50%;由此可以看出本实施例的阵列基板可以极大的提高充电电流即开态电流Ion。
进一步,本实施例的阵列基板中栅线2和栅电极3的厚度可以达到4000~ 15000 Å,该厚度比现有技术中栅线2和栅电极3的厚度500~ 4000 Å要大很多,而由于本实施例的阵列基板中在栅线2和栅电极3上方覆盖有辅助栅绝缘层41,又可以保证栅线2的表面的平坦度。因此,采用本实施例的辅助栅绝缘层对栅线的掩埋结构,既可以增加栅线的厚度,减小栅线电阻以减小栅线上信号的延迟,又可以保证栅线表面的平坦程度,可有效防止像素电极因栅线过厚而发生断线的情况。
进一步,在上述技术方案的基础上,本实施例的阵列基板还包括:一钝化层9,如图2B所示。图2B中的钝化层9与图1B中所示的钝化层9的结构不同,本实施例的钝化层9形成于衬底基板1的顶层覆盖栅线2、数据线5和像素单元等所有图案。该钝化层9的作用主要是对衬底基板1 上的各个图案进行保护。
再进一步,在本实施例的阵列基板的边缘区域上还包括数据接口和栅极接口,形成于接口区域,在本实施例中并未示出该数据接口和栅极接口。其中,数据接口对应于各条数据线,用于将数据线与外部驱动电路相连接,以使外部电路向数据线提供数据信号;栅极接口对应于各条栅线,用于将栅线与外部驱动电路相连接,以使外部电路向栅线提供选通信号。
下面实施例将结合本实用新型阵列基板的制作工艺详细说明本实用新型的阵列基板的结构。
实施例二
结合图2A和图2B,本实用新型实施例二提供的阵列基板包括:衬底基板1,衬底基板1上形成有纵横交叉的数据线5和栅线2;数据线5和栅线2围设形成矩阵形式排列的像素单元;每个像素单元包括TFF开关和像素电极11;每个TFT开关包括栅电极3、源电极7、漏电极8和有源层6;还包括:栅绝缘层4、辅助栅电极31、辅助栅绝缘层41。其中,在本实施例中辅助栅电极31和像素电极11同层形成,且相互间隔开。则本实施例的阵列基板的制造流程包括:
步骤1、在衬底基板上沉积栅金属薄膜,通过构图工艺形成栅线和栅电极;
其中,衬底基板通常采用透明玻璃基板或者石英。步骤1具体包括:首先,在透明玻璃基板或者石英上,采用溅射或热蒸发的方法依次沉积上厚度为4000~ 15000 Å的栅金属薄膜。栅金属薄膜可以选用:铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、铝(Al)、铜(Cu)等金属或合金,或者栅金属薄膜也可以是由多层金属组合而成。然后,在栅金属薄膜上涂覆光刻胶,并采用掩膜板对光刻胶进行曝光显影,形成包括完全保留区域和完全去除区域的图案;其中掩膜板可以采用单色调掩膜板;接着,对栅金属薄膜进行刻蚀刻蚀掉完全去除区域的栅金属薄膜,并剥离残留光刻胶,形成包括 栅线和栅电极的图案。其中,第一次构图工艺后形成的阵列基板的局部俯视结构和沿A-A线的剖切结构分别如图3A和图3B所示。
步骤2、在形成上述图案的衬底基板上沉积有机绝缘层薄膜、透明导电薄膜,通过构图工艺形成包括辅助栅绝缘层、辅助栅电极和像素电极的图案;
步骤2具体包括:首先,通过旋涂方式在形成栅线和栅电极的衬底基板上涂敷厚度为5000~ 18000 Å的有机绝缘层薄膜;其中,由于苯并环丁烯(BCB)具有绝缘性能较佳,且BCB对涂覆工艺的要求也较低,因此本实施例的有机绝缘层薄膜可以优选采用BCB,但并不限于此;接着,通过溅射或热蒸发的方法在有机绝缘层薄膜上沉积厚度约为300~ 1000 Å的透明导电薄膜;其中,透明导电薄膜一般采用氧化锡(ITO)或氧化铟锌(IZO),也可以是其它的金属或者金属化合物;然后,在透明导电薄膜上涂覆光刻胶,采用掩膜板对光刻胶进行曝光显影,形成包括完全保留区域和完全去除区域的光刻胶图案;接下来,对透明导电薄膜进行刻蚀,刻蚀掉完全去除区域的透明导电薄膜,并剥离残留光刻胶,形成包括辅助栅绝缘层、辅助栅电极和像素电极的图案。其中,经过第二次构图工艺后形成的阵列基板的局部俯视结构和沿A-A线的剖切结构分别如图3C和图3D所示。其中,本实施例通过一次构图工艺同时形成像素电极和辅助栅电极,其制造工艺简单,一次构图工艺形成的图案越多阵列基板的制造工艺越简化。本实施例形成的像素电极和辅助栅电极具有相同材料,且同层形成。
步骤3、在形成上述图案的衬底基板上依次沉积栅绝缘层薄膜、半导体层薄膜、欧姆接触层薄膜,通过构图工艺形成包括栅绝缘层、半导体层和欧姆接触层的图案;
该步骤3具体包括:首先,通过等离子体增强化学气相沉积(Plasma Chemical Vapor Deposition;简称为:PECVD)方法依次在形成辅助栅绝缘层、辅助栅电极和像素电极的衬底基板上连续沉积厚度约为500~ 1500 Å的栅绝缘层薄膜、厚度约为1000~ 3000 Å的半导体层薄膜和厚度约为500~ 1500 Å的欧姆接触层薄膜;其中,栅绝缘层薄膜、半导体层薄膜和欧姆接触层薄膜均可以选用氧化物、氮化物或者氧氮化合物,而栅绝缘层薄膜对应的反应气体可以为硅烷(SiH4),氨气(NH3),氮气(N2)或二氯氢硅(SiH2Cl2),氨气(NH3),氮气(N2);半导体层薄膜对应的反应气体可以是SiH4,H2或SiH2Cl2,H2;欧姆接触层薄膜对应的反应气体可为SiH4,PH3,H2或SiH2Cl2,PH3,H2;然后,在欧姆接触层薄膜上涂覆光刻胶,采用半色调掩模版或灰色调掩模板对光刻胶进行曝光显影,形成包括完全去除区域、部分保留区域和完全保留区域的光刻胶图案;接着,进行第一次刻蚀,刻蚀掉完全去除区域的欧姆接触层薄膜、半导体层薄膜和栅极绝缘层薄膜,形成包括连接辅助栅电极与栅线的第一过孔和第二过孔,以及连接漏电极与像素电极用的栅绝缘层过孔的图案;接下来,进行一次光刻胶的灰化工艺,按照部分保留区域的光刻胶厚度灰化去除光刻胶;此时,部分保留区域的光刻胶完全被去除,而完全保留区域的光刻胶部分被去除;接着,进行第二次刻蚀,刻蚀掉部分保留区域的欧姆接触层薄膜和半导体层薄膜,形成包括栅绝缘层、半导体层、欧姆接触层的图案;其中,第一过孔和第二过孔上方的半导体层薄膜和欧姆接触层薄膜均以被刻蚀掉,使得第一过孔和第二过孔分别形成于栅绝缘层中;最后,剥离残留光刻胶,通常采用光刻胶湿法剥离工艺。其中,进行第三次构图工艺后形成的阵列基板的局部俯视结构和沿A-A线的剖切结构分别如图3E和图3F所示。其中,栅绝缘层和辅助栅绝缘层之间可以直接接触,均覆盖在栅电极和栅线,可以共同作为有效栅绝缘层,且其间包覆有辅助栅电极和像素电极。
步骤4、在形成上述图案的衬底基板上沉积源漏金属薄膜,并通过构图工艺形成包括源电极、漏电极、跨接线和数据线的图案;
该步骤4具体包括:首先,通过溅射或热蒸发的方法在形成上述图案的衬底基板上连续沉积厚度约为1000~ 6000 Å源漏金属薄膜;其中,源漏金属薄膜可以选用Cr、W、Ti、Ta、Mo等金属和合金,其可以是单层结构也可 以是多层结构。然后,在上述源漏金属薄膜上涂覆光刻胶,采用单色调掩膜板进行曝光显影,形成包括完全去除区域和完全保留区域的光刻胶图案;接着,对源漏金属薄膜进行刻蚀,刻蚀掉完全去除区域的源漏金属薄膜,形成包括数据线、跨接线、源电极和漏电极的图案;其中,在形成源电极和漏电极时,需要同时刻蚀掉源电极和漏电极之间的欧姆半导体层,以形成TFT沟道。最后,剥离残留光刻胶,通常采用光刻胶湿法剥离工艺。其中,通过该次(即第四次)构图工艺后的阵列基扳的局部俯视结构和沿A-A线的剖切结构分别如3G和图3H所示。其中,本实施例的跨接线是由部分源漏金属薄膜形成的,其中部分源漏金属薄膜分别沉积到第一过孔和第二过孔,将辅助栅电极和栅线连接起来,使辅助栅电极和栅电极共同作为有效栅电极。
步骤5、在形成上述图案的衬底基板上沉积钝化层薄膜,通过构图工艺行程包括数据接口和栅极接口的图案。
该步骤5具体包括:首先通过PECVD方法沉积厚度约为1000~ 4000 Å的钝化层薄膜;该钝化层薄膜可以选用氧化物、氮化物或者氧氮化合物,其对应的反应气体可以为SiH4,NH3,N2或SiH2Cl2,NH3,N2;然后,在该钝化层薄膜上涂覆光刻胶,采用单色调掩膜板进行曝光显影,形成包括完全去除区域和完全保留区域的光刻胶图案;接着,对钝化层薄膜进行刻蚀,刻蚀掉完全去除区域的钝化层薄膜,形成包括数据接口(Date Pade)和栅极接口(Gate Pade)的图案;其中,在形成栅极接口时,还需要同时刻蚀掉该部分所对应的有机绝缘层和栅绝缘层,以露出部分栅线构成栅极接口;最后,剥离残留光刻胶,通常采用光刻胶湿法剥离工艺。其中,数据接口与数据线对应,具体为露出的部分源漏金属薄膜;栅极接口与栅线对应,具体为露出的部分栅金属薄膜。数据接口和栅极接口分别形成于衬底基板的边缘区域。其中,经过第五次构图工艺后形成的阵列基板的局部俯视结构和沿A-A线的剖切结构分别如图2A和图2B所示。
上面描述为本实施例的阵列基板的制造工艺流程,通过上面的描述可以 更加清楚的了解本实施例的阵列基板的结构。本实施例的阵列基板通过在栅线和栅绝缘层间形成辅助栅电极和辅助栅绝缘层,保证了有效栅绝缘层的厚度,而减小了阵列基板中有效栅电极上方的栅绝缘层的厚度,因此,使得本实施例的阵列基板既可以防止发生电击穿,又可以增大有效栅电极上方的栅绝缘层的电容,提高充电电流。
实施例三
本实施例提供一种液晶显示器,包括外框架、液晶面板和驱动电路等部件。其中液晶面板是由彩膜基板和本实用新型提供的阵列基板对盒而成,并在其间填充有液晶层。且其中的阵列基板可以采用本实用新型实施例提供的阵列基板。其中关于阵列基板的结构以及制造阵列基板的方法流程在本实施例中不再详细论述,可以详见本实用新型上述实施例。具体的,外框架用于封装液晶面板,当液晶面板被封装好后与驱动电路连接,构成本实施例的液晶显示器。其中,关于液晶显示器的封装以及组装过程属于本领域技术人员的公知常识,本实施例不做详细描述。
综上所述,本实施例的液晶显示器由于具有本实用新型提供的阵列基板,因此,同样具有较大充电电流、性能较好等优点。
最后应说明的是:以上实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
Claims (10)
1.一种阵列基板,包括衬底基板,所述衬底基板上形成有横纵交叉的数据线和栅线;所述数据线和栅线围设形成矩阵形式排列的像素单元;每个像素单元包括TFT开关和像素电极;每个所述TFT开关包括栅电极、源电极、漏电极和形成于栅电极、源电极和漏电极之间的有源层;栅电极连接栅线,源电极连接数据线,漏电极连接像素电极;所述栅线上覆盖有栅绝缘层;所述有源层形成于所述栅绝缘层上;其特征在于,还包括:辅助栅绝缘层和辅助栅电极;
所述辅助栅绝缘层覆盖于所述栅线和所述栅电极上方;所述辅助栅电极形成于所述栅电极上方且被所述栅绝缘层覆盖,所述辅助栅电极与所述栅电极之间以所述辅助栅绝缘层相互间隔;所述辅助栅电极与所述栅电极连接。
2.根据权利要求1所述的阵列基板,其特征在于:所述辅助栅电极通过附加过孔与所述栅电极连接。
3.根据权利要求2所述的阵列基板,其特征在于:所述附加过孔包括第一过孔和第二过孔;所述第一过孔形成在覆盖所述辅助栅电极的所述栅绝缘层中,且位于所述辅助栅电极上方;所述第二过孔形成在覆盖所述栅线的所述栅绝缘层中,且位于所述栅线上方;
所述栅绝缘层上形成有跨接线,所述跨接线穿过所述第一过孔和所述第二过孔连接所述辅助栅电极和所述栅电极。
4.根据权利要求3所述的阵列基板,其特征在于:所述辅助栅电极和所述像素电极同层形成且图案相互间隔;所述像素电极通过栅绝缘层过孔与所述漏电极连接。
5.根据权利要求1所述的阵列基板,其特征在于:所述栅绝缘层的厚度为500~ 1500 Å。
6.根据权利要求1所述的阵列基板,其特征在于,所述辅助绝缘层的厚度为5000~ 18000
Å。
7.根据权利要求1所述的阵列基板,其特征在于,所述栅线和所述栅电极的厚度为4000~ 15000 Å。
8.根据权利要求4所述的阵列基板,其特征在于,所述第一过孔、所述第二过孔和所述栅绝缘层过孔为圆形、正方形或多边形。
9.根据权利要求1-8任一项所述的阵列基板,其特征在于:在所述衬底基板的顶层形成有覆盖所述数据线、所述栅线和所述像素单元的钝化层。
10.一种液晶显示器,其特征在于,包括权利要求1-9任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010205545153U CN201845779U (zh) | 2010-09-30 | 2010-09-30 | 阵列基板及液晶显示器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010205545153U CN201845779U (zh) | 2010-09-30 | 2010-09-30 | 阵列基板及液晶显示器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201845779U true CN201845779U (zh) | 2011-05-25 |
Family
ID=44040661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010205545153U Expired - Lifetime CN201845779U (zh) | 2010-09-30 | 2010-09-30 | 阵列基板及液晶显示器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201845779U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022266925A1 (zh) * | 2021-06-24 | 2022-12-29 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法和显示面板 |
-
2010
- 2010-09-30 CN CN2010205545153U patent/CN201845779U/zh not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022266925A1 (zh) * | 2021-06-24 | 2022-12-29 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法和显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9236405B2 (en) | Array substrate, manufacturing method and the display device thereof | |
CN102034750B (zh) | 阵列基板及其制造方法 | |
CN101957529B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
US8912538B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
CN102654698B (zh) | 液晶显示器阵列基板及其制造方法、液晶显示器 | |
CN106684155A (zh) | 双栅薄膜晶体管及其制备方法、阵列基板及显示装置 | |
CN103236440B (zh) | 薄膜晶体管、阵列基板及其制造方法、显示装置 | |
CN102315165B (zh) | 边缘电场型液晶显示器阵列基板及其制造方法 | |
CN102446925B (zh) | 阵列基板、液晶显示器及阵列基板的制造方法 | |
KR20100063493A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
CN102033370B (zh) | 液晶显示基板及其制造方法 | |
CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
CN102842601B (zh) | 一种阵列基板及其制作方法 | |
CN105448823A (zh) | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 | |
CN100446260C (zh) | Tft阵列面板及其制造方法 | |
KR20140067600A (ko) | 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법 | |
CN102569185A (zh) | 阵列基板及其制造方法和液晶显示器 | |
KR102006273B1 (ko) | 표시 기판 및 이의 제조 방법 | |
CN100429765C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN102709235B (zh) | 阵列基板及其制造方法、显示装置 | |
CN104916649A (zh) | 阵列基板及其制造方法 | |
CN102637631B (zh) | 一种薄膜晶体管液晶显示器阵列基板的制造方法 | |
CN201845779U (zh) | 阵列基板及液晶显示器 | |
CN103022148B (zh) | 一种阵列基板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20110525 |