WO2022266925A1 - 阵列基板及其制备方法和显示面板 - Google Patents

阵列基板及其制备方法和显示面板 Download PDF

Info

Publication number
WO2022266925A1
WO2022266925A1 PCT/CN2021/102051 CN2021102051W WO2022266925A1 WO 2022266925 A1 WO2022266925 A1 WO 2022266925A1 CN 2021102051 W CN2021102051 W CN 2021102051W WO 2022266925 A1 WO2022266925 A1 WO 2022266925A1
Authority
WO
WIPO (PCT)
Prior art keywords
pattern
layer
conductive layer
sub
preparing
Prior art date
Application number
PCT/CN2021/102051
Other languages
English (en)
French (fr)
Inventor
王东方
宁策
袁广才
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to CN202180001627.7A priority Critical patent/CN116888737A/zh
Priority to PCT/CN2021/102051 priority patent/WO2022266925A1/zh
Publication of WO2022266925A1 publication Critical patent/WO2022266925A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本公开实施例提供一种阵列基板及其制备方法和显示面板。该阵列基板，其中，包括：基底，基底上横纵排布的多条栅线和多条数据线，以及多个像素单元，每个像素单元至少包含一个薄膜晶体管；第一导电层和第二导电层；第一导电层和第二导电层之间还设置有第一绝缘层；第一导电层包括第一走线图形；第二导电层包括第一互联图形；第一走线图形和第一互联图形在基底上的正投影至少部分交叠；第一走线图形和第一互联图形通过开设在第一绝缘层中的过孔连接；第一走线图形包括数据线，第一互联图形用于与数据线连接以构成数据线辅助线；数据线和第一互联图形至少其中之一与薄膜晶体管的源极连接。

Description

阵列基板及其制备方法和显示面板 技术领域
本公开实施例属于显示技术领域，具体涉及一种阵列基板及其制备方法和显示面板。
背景技术
目前，高分辨率和高刷新率的显示产品能够提高图像显示的细腻程度，从而提升显示产品的显示效果，越来越受到人们的欢迎。
发明内容
本公开实施例提供一种阵列基板及其制备方法和显示面板。
第一方面，本公开实施例提供一种阵列基板，其中，包括：
基底，所述基底上横纵排布的多条栅线和多条数据线，以及多个像素单元，每个所述像素单元至少包含一个薄膜晶体管；第一导电层和第二导电层；所述第一导电层和所述第二导电层之间还设置有第一绝缘层；
所述第一导电层包括第一走线图形；所述第二导电层包括第一互联图形；
所述第一走线图形和所述第一互联图形在所述基底上的正投影至少部分交叠；所述第一走线图形和所述第一互联图形通过开设在所述第一绝缘层中的过孔连接；
至少部分所述数据线中，每一条所述数据线位于所述第一导电层，每一条所述数据线设置有数据线辅助线，所述数据线辅助线位于所述第二导电层；
所述第一走线图形包括数据线，所述第一互联图形用于与所述数据线 连接以构成所述数据线辅助线；所述数据线和第一互联图形至少其中之一与所述薄膜晶体管的源极连接。
在一些实施例中，所述第一导电层和所述第二导电层依次远离所述基底叠置；
作为所述数据线的第一走线图形为沿第一方向延伸的连续走线；
与所述数据线相连的所述第一互联图形包括一个或多个相互间隔的第一子图形，所述数据线和所述多个第一子图形的延伸方向一致；所述数据线和所述第一子图形在所述基底上的正投影至少部分交叠；
所述过孔包括第一过孔，所述第一过孔在所述基底上的正投影位于所述数据线和所述第一子图形的正投影交叠区域；
所述数据线和所述第一子图形通过所述第一过孔连接。
在一些实施例中，所述第二导电层还包括所述薄膜晶体管的源极和漏极；
所述第一子图形与所述薄膜晶体管的源极相连；
作为数据线辅助线的所述第一子图形与所述薄膜晶体管的源极和漏极同工艺形成使得第一子图形与所述薄膜晶体管的源极和漏极位于同一层、膜层厚度相等、膜层材料相同，所述第一子图形与所述薄膜晶体管的源极一体式设计连接。
在一些实施例中，所述第一子图形在所述基底上的正投影位于所述数据线在所述基底上的正投影区域内；
每个所述第一子图形在所述基底上的正投影区域内分布有多个所述第一过孔，多个所述第一过孔间隔分布。
在一些实施例中，每个被间隔开的所述第一子图形分布在相邻两条所 述栅线之间；
每条所述数据线相连的多个所述第一子图形的数量为所述栅线的数量。
在一些实施例中，每个被间隔开的所述第一子图形上分布有5～10个所述第一过孔，通过该5～10个所述第一过孔与所述数据线相连。
在一些实施例中，所述第一导电层还包括栅极，所述栅极通过开设在所述第一绝缘层中的第二过孔连接所述栅线。
在一些实施例中，所述薄膜晶体管还包括有源层，所述有源层位于所述第一绝缘层的背离所述第一导电层的一侧，且位于所述第二导电层的靠近所述第一绝缘层的一侧；
所述有源层与所述栅极在所述基底上的正投影至少部分交叠；所述源极和所述漏极位于所述有源层的相对两端，且所述源极和所述漏极分别与所述有源层连接。
在一些实施例中，所述第一走线图形还包括第三子图形，所述第三子图形与所述栅线的延伸方向一致；
所述第三子图形在所述基底上的正投影位于所述栅线在所述基底上的正投影区域内；
所述过孔还包括第三过孔，所述第三过孔在所述基底上的正投影位于所述栅线与所述第三子图形的正投影交叠区域；所述第三子图形与所述栅线通过所述第三过孔连接，以构成栅线辅助线。
在一些实施例中，所述第三子图形为多个，多个所述第三子图形沿所述栅线的延伸方向间隔排布；
每个被间隔开的所述第三子图形分布在相邻两条所述数据线之间；
每条所述栅线相连的多个所述第三子图形的数量为所述数据线的数量。
在一些实施例中，每个被间隔开的所述第三子图形上分布有5～10个所述第三过孔，通过该5～10个所述第三过孔与所述栅线相连。
在一些实施例中，所述第一导电层的厚度小于所述第二导电层的厚度；
所述第一导电层的厚度范围为2000～10000埃；
所述第二导电层的厚度范围为3000～15000埃。
第二方面，本公开实施例还提供一种显示面板，其中，包括上述阵列基板。
第三方面，本公开实施例还提供一种上述阵列基板的制备方法，其中，包括：在基底上制备横纵排布的多条栅线和多条数据线、薄膜晶体管、第一导电层、第一绝缘层和第二导电层；
制备所述第一导电层包括制备第一走线图形；
制备所述第一绝缘层包括制备其中过孔的图形；
制备所述第二导电层包括制备第一互联图形；
所述第一走线图形和所述第一互联图形通过所述过孔连接；
制备所述第一走线图形包括制备数据线；
所述数据线和所述第一互联图形至少其中之一与所述薄膜晶体管的源极采用相同材料同时形成。
在一些实施例中，所述制备方法在制备所述第一绝缘层之后且在制备所述第二导电层之前还包括：制备有源层；
制备所述第一绝缘层和制备所述有源层包括：
在制备完成所述第一导电层的所述基底上形成第一绝缘层膜；
在所述第一绝缘层膜上形成有源层膜；
在所述有源层膜上涂覆光刻胶层；
采用半色调掩模板对涂覆光刻胶层的所述基底进行曝光，使光刻胶层的对应所述第一绝缘层中过孔图形的第一区域完全曝光；光刻胶层的对应所述有源层图形的第二区域不曝光；光刻胶层的对应所述第一区域和所述第二区域以外的区域部分曝光；
显影去除光刻胶层的被曝光部分，刻蚀所述有源层膜的被暴露区域，暴露出所述第一绝缘层膜的部分区域，然后刻蚀所述第一绝缘层膜的被暴露区域，形成其中所述过孔的中间图形；
灰化去除所述第二区域以外区域的光刻胶层，保留所述第二区域的光刻胶层；
刻蚀形成所述有源层的图形；
刻蚀形成所述第一绝缘层及其中所述过孔的图形。
在一些实施例中，所述制备方法在制备所述第一绝缘层之后且在制备所述第二导电层之前还包括：制备有源层；
制备所述第一绝缘层和制备所述有源层包括：
在制备完成所述第一导电层的所述基底上形成第一绝缘层膜；
在所述第一绝缘层膜上涂覆光刻胶层；采用包括所述第一绝缘层及其中所述过孔图形的第一掩模板对光刻胶层进行曝光；
显影后，刻蚀形成所述第一绝缘层及其中所述过孔的图形；
在所述第一绝缘层上形成有源层膜；
在所述有源层膜上涂覆光刻胶层；采用包括所述有源图形的第二掩模板对光刻胶层进行曝光；
显影后，刻蚀形成所述有源层的图形。
附图说明
附图用来提供对本公开实施例的进一步理解，并且构成说明书的一部分，与本公开实施例一起用于解释本公开，并不构成对本公开的限制。通过参考附图对详细示例实施例进行描述，以上和其它特征和优点对本领域技术人员将变得更加显而易见，在附图中：
图1a为公开技术中下层导电层的局部结构俯视示意图；
图1b为公开技术中阵列基板的局部结构俯视示意图；
图1c为沿图1b中AA剖切线的结构剖视示意图；
图2为公开技术中位于不同层的栅极与源漏极之间发生短路的示意图；
图3为公开技术中随着栅线走线金属层厚度的增加，栅极与源漏极之间发生短路风险的趋势示意图；
图4为本公开实施例中第一导电层的局部结构俯视示意图；
图5为本公开实施例中阵列基板的局部结构俯视示意图；
图6为沿图5中BB剖切线的结构剖视示意图；
图7为本公开实施例中阵列基板的结构俯视示意图；
图8a-8b为本公开实施例中另一种阵列基板的结构俯视示意图；
图9a-9b为本公开实施例中又一种阵列基板的结构俯视示意图；
图10为本公开实施例中阵列基板的制备方法中一部分步骤的流程图；
图11为本公开实施例中阵列基板的制备方法中另一部分步骤的流程图。
具体实施方式
为使本领域技术人员更好地理解本公开实施例的技术方案，下面结合附图和具体实施方式对本公开实施例提供的阵列基板及其制备方法和显示 面板作进一步详细描述。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
这里用于描述本公开的实施例的术语并非旨在限制和/或限定本公开的范围。例如，除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。应该理解的是，本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。除非上下文另外清楚地指出，否则单数形式“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
在下文中将参考附图更充分地描述本公开实施例，但是所示的实施例可以以不同形式来体现，且不应当被解释为限于本公开阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本公开的范围。
本公开实施例不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置的修改。因此，附图中例示的区具有示意性属性，并且图中所示区的形状例示了区的具体形状，但并不是旨在限制性的。
目前，随着对更高分辨率和刷新率显示产品需求的增加，如8K和16K分辨率的显示产品越来越普及，显示产品中金属走线电阻成为制约产品能力的一个重要方面，为了确保高分辨率和刷新率显示产品的正常显示，要求显示产品中金属走线的电阻越来越低，目前，主要通过增大金属走线的厚度降低其电阻，所以对显示产品中金属走线的厚度要求越来越高，而金属走线厚度增加容易导致相邻的位于不同层上的金属走线层之间发生短路，导致显示产品良率下降。
如目前8K或16K分辨率的液晶显示面板，其中的子像素数量增加，在确保各个子像素正常显示的情况下，每个子像素的充电时间减少，所以要求扫描每个子像素的延迟时间也要缩短；在确保高分辨率产品保持原低分辨率产品的延迟时间的基础上，需要将液晶显示面板中栅线走线和数据线走线的电阻减小。参照图1a-1c，栅线32走线和数据线211走线分别位于液晶显示面板中阵列基板基底1上方的不同层上，如栅线32走线位于下层，数据线211走线位于上层；二者之间通过设置绝缘层15隔开并相互绝缘。目前主要通过增加栅线32走线金属层厚度和数据线211走线金属层厚度降低其电阻，如16K分辨率的液晶显示面板，要求其栅线32走线金属层厚度和数据线211走线金属层厚度做到1μm以上。阵列基板中形成有像素电路，像素电路中开关管的栅极22与栅线32采用相同材料且形成于同一层上；开关管的源极33和漏极34与数据线211采用相同材料且形成于同一层上，且源极33与数据线211连接；源极33和漏极34分别与位于其下方的有源层 8连接；源极33和漏极34上方设置有钝化层16，钝化层16中开设有过孔，设置于钝化层16上方的像素电极17通过过孔与漏极连接；栅线32走线金属层厚度的增加会使得栅线32走线以及栅极22的边角位置处坡度角增大，导致形成于其上的绝缘层15在栅线32走线以及栅极22的边角位置处成膜不佳，如成膜不平整等，以致栅极22与对应位于其边角位置处上方的源极33和漏极34之间发生短路的风险增加(参照图2)，良率下降。
目前的量产产品中，参照图3，随着栅线走线金属层厚度的增加，栅极与源极之间发生短路的风险呈现明显的上升趋势。图3中，矩形条代表栅线走线金属层厚度，单位为埃；矩形条上方连接多个点的折线代表栅极与源极之间发生短路风险的比例。
另外，随着显示产品的分辨率越来越高，对金属走线的厚度要求越来越高，而高厚度要求还会带来膜层制备工艺产能的下降(如膜层沉积工艺产能下降)，致使产品生产成本增加。
针对目前高分辨率显示产品金属走线厚度做大后所导致的良率下降以及成本增加的问题，本公开实施例提供如下技术方案。
第一方面，本公开实施例提供一种阵列基板，其中，参照图4-图6，包括：基底1，基底1上横纵排布的多条栅线32和多条数据线211，以及多个像素单元，每个像素单元至少包含一个薄膜晶体管；第一导电层2和第二导电层3；第一导电层2和第二导电层3之间还设置有第一绝缘层4；第一导电层2包括第一走线图形21；第二导电层3包括第一互联图形31；第一走线图形21和第一互联图形31在基底1上的正投影至少部分交叠；第一走线图形21和第一互联图形31通过开设在第一绝缘层4中的过孔5连接；至少部分数据线211中，每一条数据线211位于第一导电层2，每一条数据线 211设置有数据线辅助线，数据线辅助线位于第二导电层2；第一走线图形21包括数据线211，第一互联图形31用于与数据线211连接以构成数据线辅助线；数据线211和第一互联图形31至少其中之一与薄膜晶体管的源极33连接。
通过在第二导电层3中设置与第一走线图形21连接的第一互联图形31，能够在第一导电层2中的第一走线图形21的厚度做薄的情况下，增大第一走线图形21的垂直于基底1的截面面积，从而降低第一走线图形21的电阻，进而改善或避免第一走线图形21厚度做大后导致的良率下降和成本增加问题，提升采用该阵列基板的显示面板进行高分辨率和刷新率显示的显示效果。
在一些实施例中，第一走线图形21包括数据线211；第一互联图形31包括第一子图形311；数据线211和第一子图形311在基底1上的正投影至少部分交叠；过孔5包括第一过孔51，第一过孔51在基底1上的正投影位于数据线211和第一子图形311的正投影交叠区域；数据线211和第一子图形311通过第一过孔51连接。
在一些实施例中，第一导电层2和第二导电层3依次远离基底1叠置；作为数据线211的第一走线图形21为沿第一方向延伸的连续走线；与数据线211相连的第一互联图形31包括一个或多个相互间隔的第一子图形311，数据线211和多个第一子图形311的延伸方向一致；数据线211和第一子图形311在基底1上的正投影至少部分交叠；过孔5包括第一过孔51，第一过孔51在基底1上的正投影位于数据线211和第一子图形311的正投影交叠区域；数据线211和第一子图形311通过第一过孔51连接。通过使第一导电层2中的数据线211与第二导电层3中的第一子图形311连接，能够增 大数据线211垂直于基底1的截面面积，从而降低数据线211的电阻，进而改善或避免位于第一导电层2中的数据线211厚度做大后导致的良率下降和成本增加问题，提升采用该阵列基板的显示面板进行高分辨率和刷新率显示的显示效果。
在一些实施例中，参照图6，第二导电层3还包括薄膜晶体管的源极33和漏极34；第一子图形311与薄膜晶体管的源极33相连；作为数据线辅助线的第一子图形311与薄膜晶体管的源极33和漏极34同工艺形成使得第一子图形311与薄膜晶体管的源极33和漏极34位于同一层、膜层厚度相等、膜层材料相同，第一子图形311与薄膜晶体管的源极33一体式设计连接。如此能够使第一子图形311与源极33和漏极34通过一次构图工艺同时形成，从而节省工艺步骤，降低制备成本。
在一些实施例中，参照图5，第一子图形311在基底1上的正投影位于数据线211在基底1上的正投影区域内；每个第一子图形311在基底1上的正投影区域内分布有多个第一过孔51，多个第一过孔51间隔分布。第一过孔51设置为多个，一方面，能够进一步增大数据线211的垂直于基底1的截面面积，从而进一步降低数据线211的电阻；另一方面，还能提高数据线211与第一子图形311连接的稳定性。当然，在确保数据线211的电阻满足要求以及确保数据线211与第一子图形311连接稳定性的情况下，第一过孔51也可以设置为一个。
在一些实施例中，每个被间隔开的第一子图形311上分布有5～10个第一过孔51，通过该5～10个第一过孔51与数据线211相连。
在一些实施例中，参照图7，数据线211为多条；第一子图形311为多个,第二导电层3还包括多条栅线32；多条数据线211和多条栅线32空间交 叉形成交叉点P；第一子图形311与交叉点P在基底1上的正投影不交叠。即第一互联图形31在交叉点P位置断开，由于第一互联图形31与栅线32都位于第二导电层3中，所以第一互联图形31在交叉点P位置断开，能够避免第一互联图形31与同层的栅线32连接在一起，从而避免位于第一导电层2中的数据线211与位于第二导电层3中的栅线32连接在一起。位于交叉点P以外区域的第一子图形311与数据线211连接，能够增大数据线211的垂直于基底1的截面面积，从而降低数据线211的电阻，同时还能降低位于第一导电层2中的数据线211的厚度。
在一些实施例中，每个被间隔开的第一子图形311分布在相邻两条栅线32之间；每条数据线211相连的多个第一子图形311的数量为栅线32的数量。
本实施例中，数据线211的数量大于栅线32的数量。其中，栅线32与数据线211空间交叉，由于每条栅线32与多条数据线211空间交叉形成的交叉点P数量大于每条数据线211与多条栅线32空间交叉形成的交叉点P的数量，所以将数据线211设置在第一导电层2中，能够减少设置在第二导电层3中的第一互联图形31需要跨过的交叉点P的数量，从而能够降低形成第二导电层3图形时所采用的掩模板的制备工艺难度和制备成本。
在一些实施例中，第一导电层2还包括栅极22，栅极22通过开设在第一绝缘层4中的第二过孔6连接栅线32；第二导电层3还包括源极33和漏极34，源极33连接第一子图形311。其中，由于位于第一导电层2中的栅极22的厚度可以较薄，所以栅极22的边角位置处的坡度角较小，这使得第一绝缘层4在对应栅极22的边角位置处的成膜比较平整，从而能够改善或避免栅极22与对应位于其边角位置处上方的源极33和漏极34之间发生短 路，确保该阵列基板的良率。
在一些实施例中，薄膜晶体管还包括有源层8，有源层8位于第一绝缘层4的背离第一导电层2的一侧，且位于第二导电层3的靠近第一绝缘层4的一侧；有源层8与栅极22在基底1上的正投影至少部分交叠；源极33和漏极34位于有源层8的相对两端，且源极33和漏极34分别与有源层8连接。
其中，栅极22、第一绝缘层4、有源层8、源极33和漏极34构成了阵列基板中的薄膜晶体管，薄膜晶体管是阵列基板上像素电路中的主要器件。本实施例中的薄膜晶体管为底栅型，薄膜晶体管也可以为顶栅型。有源层8的材料可以包括例如无机半导体材料(例如，多晶硅、非晶硅等)、有机半导体材料、氧化物半导体材料(如铟镓锌氧化物IGZO，indium gallium zinc oxide)。有源层8包括沟道部和位于该沟道部两侧的源极连接部和漏极连接部，源极连接部与源极33连接，漏极连接部与漏极34连接。源极连接部和漏极连接部均可以掺杂有比沟道部的杂质浓度高的杂质(例如，N型杂质或P型杂质)。沟道部与栅极22正对，当栅极22加载的电压信号达到一定值时，沟道部中形成载流子通路，使薄膜晶体管的源极33和漏极34导通。
在一些实施例中，如铟镓锌氧化物IGZO材料的有源层8的厚度范围为10～80nm。
在一些实施例中，第一走线图形21还包括公共电极线212；第一互联图形31还包括第二子图形312；公共电极线212和第二子图形312在基底1上的正投影至少部分交叠；过孔5还包括第四过孔52，第四过孔52在基底1上的正投影位于公共电极线212和第二子图形312的正投影交叠区域；公 共电极线212和第二子图形312通过第四过孔52连接。通过使第一导电层2中的公共电极线212与第二导电层3中的第二子图形312连接，能够增大公共电极线212垂直于基底1的截面面积，从而降低公共电极线212的电阻，进而改善或避免位于第一导电层2中的公共电极线212厚度做大后导致的良率下降和成本增加问题，提升采用该阵列基板的显示面板进行高分辨率和刷新率显示的显示效果。
其中，第一走线图形21包括公共电极线212的情况，如采用该阵列基板的显示面板为TN(Twisted Nematic，扭曲向列型)型液晶显示面板，公共电极线212设置于第一导电层2中，且对于高分辨率液晶显示面板而言要求公共电极线212的电阻较低。
在一些实施例中，第四过孔52的数量为多个，多个第四过孔52间隔分布。第四过孔52设置为多个，一方面，能够进一步增大公共电极线212的垂直于基底1的截面面积，从而进一步降低公共电极线212的电阻；另一方面，还能提高公共电极线212与第二子图形312连接的稳定性。当然，在确保公共电极线212的电阻满足要求以及确保公共电极线212与第二子图形312连接稳定性的情况下，第四过孔52也可以设置为一个。
在一些实施例中，第一导电层2的厚度小于第二导电层3的厚度；第一导电层2的厚度范围为2000～10000埃。其中，第一导电层2的厚度为第一导电层2沿远离基底1方向的尺寸。第二导电层3的厚度范围为3000～15000埃。其中，第二导电层3的厚度为第二导电层3沿远离基底1方向的尺寸。其中，第二导电层3的厚度可以做厚一些，从而降低第二导电层3中的走线图形的电阻，进而有利于提升采用该阵列基板的显示面板进行高分辨率和刷新率显示的显示效果。由于第二导电层3位于第一导电层2的 背离基底1的一侧，即第二导电层3位于相对于基底1的上层，所以其厚度做厚不会导致第二导电层3与第一导电层2之间发生短路风险。
在一些实施例中，与公开技术中位于第一导电层中的栅线和位于第二导电层中的数据线的厚度、电阻以及其能够实现的延迟时间相比，本公开实施例中位于第一导电层中的数据线和位于第二导电层中的栅线在确保能获得与公开技术中相同电阻和延迟时间的情况下，其厚度明显减小；本公开实施例中第一导电层的厚度由公开技术中的8000埃降低为6000埃；由于第一导电层厚度的降低，第一导电层与第二导电层在局部位置(如第一导电层的与第二导电层对应的边角位置)发生短路的风险降低，所以本公开实施例中第二导电层的厚度也可以相应降低，如本公开实施例中第二导电层的厚度由公开技术中的12500埃降低为8000埃。
在一些实施例中，第一导电层2包括单个或多个导电子层；第二导电层3包括单个或多个导电子层；多个导电子层依次叠置。
在一些实施例中，第一导电层2的材料可以包括例如金属、金属合金、金属氮化物、导电金属氧化物、透明导电材料等。例如，第一导电层2的材料可以包括金、金的合金、银、银的合金、铝、铝的合金、氮化铝、钨、氮化钨、铜、铜的合金、镍、铬、氮化铬、钼、钼的合金、钛、氮化钛、铂、钽、氮化钽、钕、钪、氧化锶钌、氧化锌、氧化锡、氧化铟、氧化镓、氧化铟锡、氧化铟锌等。
在一些实施例中，第二导电层3的材料可以包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料等，例如，第二导电层3可以为金属构成的单层或多层，例如为Mo/Al/Mo、Ti/Al/Ti、MoNb/Cu或MoTiNi/Cu。
本实施例中，阵列基板还包括第二绝缘层9和第一电极10，第二绝缘层9位于第二导电层3背离基底1的一侧；第一电极10位于第二绝缘层9背离基底1的一侧；第二绝缘层9中开设有第五过孔91，第一电极10通过第五过孔91与漏极34连接。其中，第一电极10可以是液晶显示面板中阵列基板中的像素电极。
在一些实施例中，第一电极10也可以是OLED显示面板中阵列基板中的阳极。
在一些实施例中，第一绝缘层4和第二绝缘层9的材料可以包括硅化合物、金属氧化物。例如，第一绝缘层4和第二绝缘层9的材料包括氮氧化硅、氧化硅、氮化硅、碳氧化硅、氮碳化硅、氧化铝、氮化铝、氧化钽、氧化铪、氧化锆、氧化钛等。另外，第一绝缘层4和第二绝缘层9可以为单层或多层。
在一些实施例中，第一绝缘层4的厚度范围为200～500nm。第二绝缘层9的厚度范围为200～400nm。
在一些实施例中，第一电极10作为像素电极时可以为单层透光导电层，例如，第一电极10的材料可以为氧化铟锡(ITO)层、银(Ag)层或铟锌氧化物(IZO)层。当然，第一电极10也可以为叠置的多层透光导电层，例如，多层透光导电层可以包括：沿远离基底1的方向层叠设置的ITO层和Ag层；又或者，多层透光导电层可以包括：沿远离基底1的方向层叠设置的Ag层和ITO层；又或者，多层透光导电层可以包括：沿远离基底1的方向层叠设置的IZO层和ITO层；又或者，多层透光导电层可以包括：沿远离基底1的方向层叠设置的ITO层、Ag层和ITO层。
在一些实施例中，第一电极10作为阳极时可以为单层或多层金属导电层，金属导电层的材料包括银(Ag)，也可以包括镁(Mg)、铝(Al)、铂(Pt)、金(Au)、镍(Ni)、钕(Nd)等金属。
在一些实施例中，第一电极10的厚度范围为40～135nm。
在一些实施例中，参照图8a-8b，在图5中所示的阵列基板的基础上，第一走线图形21还包括第三子图形213，第三子图形213与栅线32的延伸方向一致；第三子图形213在基底1上的正投影位于栅线32在基底1上的正投影区域内；过孔5还包括第三过孔53，第三过孔53在基底1上的正投影位于栅线32与第三子图形213的正投影交叠区域；第三子图形213与栅线32通过第三过孔53连接，以构成栅线辅助线。通过使第二导电层3中的栅线32与第一导电层2中的第三子图形213连接，能够增大栅线32垂直于基底1的截面面积，从而降低栅线32的电阻，提升采用该阵列基板的显示面板进行高分辨率和刷新率显示的显示效果。
在一些实施例中，参照图8a-8b，第三子图形213为多个，多个第三子图形213沿栅线32的延伸方向间隔排布；每个被间隔开的第三子图形213分布在相邻两条数据线211之间；每条栅线32相连的多个第三子图形213的数量为数据线211的数量。即第三子图形213在数据线211和栅线32的交叉点P位置被间隔开，能够避免第三子图形213与同层的数据线211连接在一起，从而避免位于第一导电层2中的数据线211与位于第二导电层3中的栅线32连接在一起。位于交叉点P以外区域的第三子图形213与栅线32连接，能够增大栅线32的垂直于基底1的截面面积，从而降低栅线32的电阻。
在一些实施例中，参照图8a-8b，每个被间隔开的第三子图形213上分 布有5～10个第三过孔53，通过该5～10个第三过孔53与栅线32相连。每个第三子图形213上的第三过孔53分布有多个，一方面，能够进一步增大栅线32的垂直于基底1的截面面积，从而进一步降低栅线32的电阻；另一方面，还能提高栅线32与第三子图形213连接的稳定性。当然，在确保栅线32的电阻满足要求以及确保栅线32与第三子图形213连接稳定性的情况下，第三过孔53也可以设置为一个。
在一些实施例中，与上述实施例中的设置不同的是，参照图9a-9b，第一走线图形21包括栅线32；第一互联图形31包括第一子图形311；栅线32和第一子图形311在基底1上的正投影至少部分交叠；过孔5包括第一过孔51，第一过孔51在基底1上的正投影位于栅线32和第一子图形311的正投影交叠区域；栅线32和第一子图形311通过第一过孔51连接。
在一些实施例中，栅线32为多条；第一子图形311为多个；第二导电层3还包括多条数据线211；多条数据线211和多条栅线32空间交叉形成交叉点P；第一子图形311与交叉点P在基底1上的正投影不交叠。即第一互联图形31在交叉点P位置断开，由于第一互联图形31与数据线211都位于第二导电层3中，所以第一互联图形31在交叉点P位置断开，能够避免第一互联图形31与同层的数据线211连接在一起，从而避免位于第一导电层2中的栅线32与位于第二导电层3中的数据线211连接在一起。位于交叉点P以外区域的第一子图形311与栅线32连接，能够增大栅线32的垂直于基底1的截面面积，从而降低栅线32的电阻，同时还能降低位于第一导电层2中的栅线32的厚度。
在一些实施例中，数据线211的数量小于栅线32的数量。其中，栅线32与数据线211空间交叉，由于每条栅线32与多条数据线211空间交叉形 成的交叉点P数量小于每条数据线211与多条栅线32空间交叉形成的交叉点P的数量，所以将栅线32设置在第一导电层2中，能够减少设置在第二导电层3中的第一互联图形31需要跨过的交叉点P的数量，从而能够降低形成第二导电层3图形时所采用的掩模板的制备工艺难度和制备成本。
基于阵列基板的上述结构，本公开实施例还提供一种该阵列基板的制备方法，其中，包括：在基底上制备横纵排布的多条栅线和多条数据线、薄膜晶体管、第一导电层、第一绝缘层和第二导电层；制备第一导电层包括制备第一走线图形；制备第一绝缘层包括制备其中过孔的图形；制备第二导电层包括制备第一互联图形；第一走线图形和第一互联图形通过过孔连接；制备第一走线图形包括制备数据线；数据线和第一互联图形至少其中之一与薄膜晶体管的源极采用相同材料同时形成。
本公开实施例中以图6和图7中的阵列基板为例说明其具体制备过程。
本公开实施例中，参照图10，阵列基板的制备方法包括：步骤S101：在基底1上制备形成第一导电层2的图形。
其中，制备第一导电层2及其中第一走线图形可以通过构图工艺(包括成膜、曝光、显影、刻蚀等步骤)制备。
本公开实施例中，阵列基板的制备方法在制备第一绝缘层之后且在制备第二导电层之前还包括：制备有源层。
在一些实施例中，制备第一绝缘层4和制备有源层8包括：
S102：在制备完成第一导电层2的基底1上形成第一绝缘层膜11；在第一绝缘层膜11上形成有源层膜12；在有源层膜12上涂覆光刻胶层13；采用半色调掩模板对涂覆光刻胶层13的基底1进行曝光，使光刻胶层13的对应第一绝缘层中过孔图形的第一区域301完全曝光；光刻胶层13的对 应有源层图形的第二区域302不曝光；光刻胶层13的对应第一区域和第二区域以外的区域303部分曝光；显影去除光刻胶层13的被曝光部分。
S103：刻蚀有源层膜12的被暴露区域，暴露出第一绝缘层膜11的部分区域，然后刻蚀第一绝缘层膜11的被暴露区域，形成其中过孔的中间图形14。
其中，通过化学气相沉积的方法形成第一绝缘层膜11。通过溅射沉积的方法形成铟镓锌氧化物IGZO材料的有源层膜12。对第一绝缘层膜11进行干刻或湿刻，形成其中过孔的中间图形14。对有源层膜12进行湿刻。
S104：灰化去除第二区域以外区域的光刻胶层13，保留第二区域的光刻胶层13；刻蚀形成有源层8的图形。
S105：刻蚀形成第一绝缘层4及其中过孔5的图形。
该步骤中，对第一绝缘层膜11进行进一步刻蚀，最终形成第一绝缘层4及其中过孔5的图形。
本公开实施例中，参照图11，在步骤S105之后还包括：步骤S106：在完成步骤S105的基底1上制备第二导电层3。
该步骤中，制备第二导电层3及其中第一互联图形可以通过构图工艺(包括成膜、曝光、显影、刻蚀等步骤)制备。
步骤S107：在完成步骤S106的基底1上制备第二绝缘层9。
该步骤中，通过化学气相沉积的方法形成第二绝缘层膜，通过干刻或者湿刻的方法形成第二绝缘层9的图形。
步骤S108：在完成步骤S107的基底上制备第一电极10。
该步骤中，第一电极10的图形可以通过构图工艺(包括成膜、曝光、显影、刻蚀等步骤)制备。
上述阵列基板的制备方法中，通过采用半色调掩模板一次曝光形成有源层8和第一绝缘层4的图形，相对于有源层8和第一绝缘层4分别采用一套掩模板并分别通过一次曝光工艺制备的方法，能够减少一套掩模板，且减少一次曝光工艺，从而大大降低了阵列基板的制备成本，提高了阵列基板的产能。
在一些实施例中，阵列基板的制备方法中，制备第一绝缘层和制备有源层也可以包括：步骤S201：在制备完成第一导电层的基底上形成第一绝缘层膜；在第一绝缘层膜上涂覆光刻胶层；采用包括第一绝缘层及其中过孔图形的第一掩模板对光刻胶层进行曝光；显影后，刻蚀形成第一绝缘层及其中过孔的图形。
步骤S202：在第一绝缘层上形成有源层膜；在有源层膜上涂覆光刻胶层；采用包括有源图形的第二掩模板对光刻胶层进行曝光；显影后，刻蚀形成有源层的图形。
其中，第一绝缘层和有源层也可以分别采用一套掩模板且分别通过一次曝光工艺制备。
本公开实施例中所提供的阵列基板，通过在第二导电层中设置与第一走线图形连接的第一互联图形，能够在第一导电层中的第一走线图形的厚度做薄的情况下，增大第一走线图形的垂直于基底的截面面积，从而降低第一走线图形的电阻，进而改善或避免第一走线图形厚度做大后导致的良率下降和成本增加问题，提升采用该阵列基板的显示面板进行高分辨率和刷新率显示的显示效果。其中，第二导电层的厚度可以做厚一些，从而降低第二导电层中的走线图形的电阻，进而有利于提升采用该阵列基板的显示面板进行高分辨率和刷新率显示的显示效果。由于第二导电层位于第一 导电层的背离基底的一侧，即第二导电层位于相对于基底的上层，所以其厚度做厚不会导致第二导电层与第一导电层之间发生短路风险。
本公开实施例还提供一种显示面板，包括上述实施例中的阵列基板。
通过采用上述实施例中的阵列基板，能够提升该显示面板的良率，降低其制备成本，同时还能提升该显示面板进行高分辨率和刷新率显示的显示效果。
本公开实施例还提供一种显示装置，包括上述实施例中的显示面板。
通过采用上述实施例中的显示面板，能够提升该显示装置的良率，降低其制备成本，同时还能提升该显示装置进行高分辨率和刷新率显示的显示效果。
本公开实施例所提供的显示装置可以为LCD面板、LCD电视、LED面板、LED电视、OLED面板、OLED电视、显示器、手机、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (16)

  1. 一种阵列基板，其中，包括：基底，所述基底上横纵排布的多条栅线和多条数据线，以及多个像素单元，每个所述像素单元至少包含一个薄膜晶体管；第一导电层和第二导电层；所述第一导电层和所述第二导电层之间还设置有第一绝缘层；
    所述第一导电层包括第一走线图形；所述第二导电层包括第一互联图形；
    所述第一走线图形和所述第一互联图形在所述基底上的正投影至少部分交叠；所述第一走线图形和所述第一互联图形通过开设在所述第一绝缘层中的过孔连接；
    至少部分所述数据线中，每一条所述数据线位于所述第一导电层，每一条所述数据线设置有数据线辅助线，所述数据线辅助线位于所述第二导电层；
    所述第一走线图形包括数据线，所述第一互联图形用于与所述数据线连接以构成所述数据线辅助线；所述数据线和第一互联图形至少其中之一与所述薄膜晶体管的源极连接。
  2. 根据权利要求1所述的阵列基板，其中，所述第一导电层和所述第二导电层依次远离所述基底叠置；
    作为所述数据线的第一走线图形为沿第一方向延伸的连续走线；
    与所述数据线相连的所述第一互联图形包括一个或多个相互间隔的第一子图形，所述数据线和所述多个第一子图形的延伸方向一致；所述数据 线和所述第一子图形在所述基底上的正投影至少部分交叠；
    所述过孔包括第一过孔，所述第一过孔在所述基底上的正投影位于所述数据线和所述第一子图形的正投影交叠区域；
    所述数据线和所述第一子图形通过所述第一过孔连接。
  3. 根据权利要求2所述的阵列基板，其中，所述第二导电层还包括所述薄膜晶体管的源极和漏极；
    所述第一子图形与所述薄膜晶体管的源极相连；
    作为数据线辅助线的所述第一子图形与所述薄膜晶体管的源极和漏极同工艺形成使得第一子图形与所述薄膜晶体管的源极和漏极位于同一层、膜层厚度相等、膜层材料相同，所述第一子图形与所述薄膜晶体管的源极一体式设计连接。
  4. 根据权利要求3所述的阵列基板，其中，所述第一子图形在所述基底上的正投影位于所述数据线在所述基底上的正投影区域内；
    每个所述第一子图形在所述基底上的正投影区域内分布有多个所述第一过孔，多个所述第一过孔间隔分布。
  5. 根据权利要求4所述的阵列基板，其中，每个被间隔开的所述第一子图形分布在相邻两条所述栅线之间；
    每条所述数据线相连的多个所述第一子图形的数量为所述栅线的数量。
  6. 根据权利要求5所述的阵列基板，其中，每个被间隔开的所述第一子图形上分布有5～10个所述第一过孔，通过该5～10个所述第一过孔与所述数据线相连。
  7. 根据权利要求6所述的阵列基板，其中，所述第一导电层还包括栅极，所述栅极通过开设在所述第一绝缘层中的第二过孔连接所述栅线。
  8. 根据权利要求7所述的阵列基板，其中，所述薄膜晶体管还包括有源层，所述有源层位于所述第一绝缘层的背离所述第一导电层的一侧，且位于所述第二导电层的靠近所述第一绝缘层的一侧；
    所述有源层与所述栅极在所述基底上的正投影至少部分交叠；所述源极和所述漏极位于所述有源层的相对两端，且所述源极和所述漏极分别与所述有源层连接。
  9. 根据权利要求8所述的阵列基板，其中，所述第一走线图形还包括第三子图形，所述第三子图形与所述栅线的延伸方向一致；
    所述第三子图形在所述基底上的正投影位于所述栅线在所述基底上的正投影区域内；
    所述过孔还包括第三过孔，所述第三过孔在所述基底上的正投影位于所述栅线与所述第三子图形的正投影交叠区域；所述第三子图形与所述栅线通过所述第三过孔连接，以构成栅线辅助线。
  10. 根据权利要求9所述的阵列基板，其中，所述第三子图形为多个， 多个所述第三子图形沿所述栅线的延伸方向间隔排布；
    每个被间隔开的所述第三子图形分布在相邻两条所述数据线之间；
    每条所述栅线相连的多个所述第三子图形的数量为所述数据线的数量。
  11. 根据权利要求10所述的阵列基板，其中，每个被间隔开的所述第三子图形上分布有5～10个所述第三过孔，通过该5～10个所述第三过孔与所述栅线相连。
  12. 根据权利要求1所述的阵列基板，其中，所述第一导电层的厚度小于所述第二导电层的厚度；
    所述第一导电层的厚度范围为2000～10000埃；
    所述第二导电层的厚度范围为3000～15000埃。
  13. 一种显示面板，其中，包括权利要求1-12任意一项所述的阵列基板。
  14. 一种阵列基板的制备方法，其中，包括：在基底上制备横纵排布的多条栅线和多条数据线、薄膜晶体管、第一导电层、第一绝缘层和第二导电层；
    制备所述第一导电层包括制备第一走线图形；
    制备所述第一绝缘层包括制备其中过孔的图形；
    制备所述第二导电层包括制备第一互联图形；
    所述第一走线图形和所述第一互联图形通过所述过孔连接；
    制备所述第一走线图形包括制备数据线；
    所述数据线和所述第一互联图形至少其中之一与所述薄膜晶体管的源极采用相同材料同时形成。
  15. 根据权利要求14所述的阵列基板的制备方法，其中，所述制备方法在制备所述第一绝缘层之后且在制备所述第二导电层之前还包括：制备有源层；
    制备所述第一绝缘层和制备所述有源层包括：
    在制备完成所述第一导电层的所述基底上形成第一绝缘层膜；
    在所述第一绝缘层膜上形成有源层膜；
    在所述有源层膜上涂覆光刻胶层；
    采用半色调掩模板对涂覆光刻胶层的所述基底进行曝光，使光刻胶层的对应所述第一绝缘层中过孔图形的第一区域完全曝光；光刻胶层的对应所述有源层图形的第二区域不曝光；光刻胶层的对应所述第一区域和所述第二区域以外的区域部分曝光；
    显影去除光刻胶层的被曝光部分，刻蚀所述有源层膜的被暴露区域，暴露出所述第一绝缘层膜的部分区域，然后刻蚀所述第一绝缘层膜的被暴露区域，形成其中所述过孔的中间图形；
    灰化去除所述第二区域以外区域的光刻胶层，保留所述第二区域的光刻胶层；
    刻蚀形成所述有源层的图形；
    刻蚀形成所述第一绝缘层及其中所述过孔的图形。
  16. 根据权利要求14所述的阵列基板的制备方法，其中，所述制备方法在制备所述第一绝缘层之后且在制备所述第二导电层之前还包括：制备有源层；
    制备所述第一绝缘层和制备所述有源层包括：
    在制备完成所述第一导电层的所述基底上形成第一绝缘层膜；
    在所述第一绝缘层膜上涂覆光刻胶层；采用包括所述第一绝缘层及其中所述过孔图形的第一掩模板对光刻胶层进行曝光；
    显影后，刻蚀形成所述第一绝缘层及其中所述过孔的图形；
    在所述第一绝缘层上形成有源层膜；
    在所述有源层膜上涂覆光刻胶层；采用包括所述有源图形的第二掩模板对光刻胶层进行曝光；
    显影后，刻蚀形成所述有源层的图形。
PCT/CN2021/102051 2021-06-24 2021-06-24 阵列基板及其制备方法和显示面板 WO2022266925A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202180001627.7A CN116888737A (zh) 2021-06-24 2021-06-24 阵列基板及其制备方法和显示面板
PCT/CN2021/102051 WO2022266925A1 (zh) 2021-06-24 2021-06-24 阵列基板及其制备方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/102051 WO2022266925A1 (zh) 2021-06-24 2021-06-24 阵列基板及其制备方法和显示面板

Publications (1)

Publication Number Publication Date
WO2022266925A1 true WO2022266925A1 (zh) 2022-12-29

Family

ID=84545097

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/102051 WO2022266925A1 (zh) 2021-06-24 2021-06-24 阵列基板及其制备方法和显示面板

Country Status (2)

Country Link
CN (1) CN116888737A (zh)
WO (1) WO2022266925A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587268A (zh) * 2008-05-23 2009-11-25 上海广电Nec液晶显示器有限公司 液晶显示装置
CN201845779U (zh) * 2010-09-30 2011-05-25 京东方科技集团股份有限公司 阵列基板及液晶显示器
CN102109722A (zh) * 2009-12-28 2011-06-29 乐金显示有限公司 液晶显示器及其制造方法
CN102651401A (zh) * 2011-12-31 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制造方法和显示器件
CN102955308A (zh) * 2011-08-19 2013-03-06 乐金显示有限公司 用于显示装置的阵列基板及其制造方法
CN103454798A (zh) * 2013-08-30 2013-12-18 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587268A (zh) * 2008-05-23 2009-11-25 上海广电Nec液晶显示器有限公司 液晶显示装置
CN102109722A (zh) * 2009-12-28 2011-06-29 乐金显示有限公司 液晶显示器及其制造方法
CN201845779U (zh) * 2010-09-30 2011-05-25 京东方科技集团股份有限公司 阵列基板及液晶显示器
CN102955308A (zh) * 2011-08-19 2013-03-06 乐金显示有限公司 用于显示装置的阵列基板及其制造方法
CN102651401A (zh) * 2011-12-31 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制造方法和显示器件
CN103454798A (zh) * 2013-08-30 2013-12-18 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN116888737A (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
TWI440945B (zh) 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法
CN106960881B (zh) 薄膜晶体管及其制备方法
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
US7435629B2 (en) Thin film transistor array panel and a manufacturing method thereof
US20130222726A1 (en) Liquid crystal display device and method of fabricating the same
US7608493B2 (en) Thin-film transistor substrate and method of manufacturing the same
US9613986B2 (en) Array substrate and its manufacturing method, display device
US9281343B2 (en) Thin film transistor display panel and method of manufacturing the same
JP2006163389A (ja) 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法
WO2013127200A1 (zh) 阵列基板及其制造方法和显示装置
US11145679B2 (en) Method for manufacturing active matrix board
KR20100021236A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
WO2013127201A1 (zh) 阵列基板和其制造方法以及显示装置
WO2021239091A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
WO2013139135A1 (zh) 阵列基板及其制作方法、显示装置
WO2015000257A1 (zh) 阵列基板及其制备方法、显示装置
KR20110067765A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2002190598A (ja) 薄膜トランジスタアレイ基板およびその製造方法
US20180358469A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP4360519B2 (ja) 薄膜トランジスタの製造方法
JP2019078862A (ja) アクティブマトリクス基板およびその製造方法
WO2022266925A1 (zh) 阵列基板及其制备方法和显示面板
WO2021097995A1 (zh) 一种阵列基板及其制备方法
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
US20220352275A1 (en) Oled display panel and method of manufacturing same

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 202180001627.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 17789505

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21946421

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE