KR101322267B1 - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents
액정표시장치용 어레이 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR101322267B1 KR101322267B1 KR1020080055048A KR20080055048A KR101322267B1 KR 101322267 B1 KR101322267 B1 KR 101322267B1 KR 1020080055048 A KR1020080055048 A KR 1020080055048A KR 20080055048 A KR20080055048 A KR 20080055048A KR 101322267 B1 KR101322267 B1 KR 101322267B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- titanite
- hybrid composite
- gate
- semiconductor layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 14
- 239000002131 composite material Substances 0.000 claims abstract description 67
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 31
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 30
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 26
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 23
- 238000002161 passivation Methods 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000000126 substance Substances 0.000 claims abstract description 11
- 238000009413 insulation Methods 0.000 claims abstract 3
- 229910052861 titanite Inorganic materials 0.000 claims description 28
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical group [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 claims description 10
- 229910052788 barium Inorganic materials 0.000 claims description 8
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 claims description 8
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 claims description 8
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 8
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 8
- -1 Ta 2 O 5 Inorganic materials 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 229910004129 HfSiO Inorganic materials 0.000 claims description 5
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 5
- 229910006501 ZrSiO Inorganic materials 0.000 claims description 5
- 239000003054 catalyst Substances 0.000 claims description 5
- 229910052746 lanthanum Inorganic materials 0.000 claims description 5
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 5
- COQAIRYMVBNUKQ-UHFFFAOYSA-J magnesium;barium(2+);tetrafluoride Chemical compound [F-].[F-].[F-].[F-].[Mg+2].[Ba+2] COQAIRYMVBNUKQ-UHFFFAOYSA-J 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052797 bismuth Inorganic materials 0.000 claims description 4
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 4
- 229910052712 strontium Inorganic materials 0.000 claims description 4
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 2
- 238000000576 coating method Methods 0.000 abstract description 17
- 239000011248 coating agent Substances 0.000 abstract description 15
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- 239000010409 thin film Substances 0.000 description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 239000011810 insulating material Substances 0.000 description 16
- BFXIKLCIZHOAAZ-UHFFFAOYSA-N methyltrimethoxysilane Chemical compound CO[Si](C)(OC)OC BFXIKLCIZHOAAZ-UHFFFAOYSA-N 0.000 description 16
- 239000010408 film Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 229910021523 barium zirconate Inorganic materials 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910002115 bismuth titanate Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 125000001436 propyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])[H] 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/38—Sol-gel materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 장비 초기 투자비 및 생산 수율을 개선할 수 있는 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
이를 위한 본 발명에 따른 액정표시장치용 어레이 기판은 기판 상의 일 방향으로 구성된 게이트 배선 및 게이트 전극과; 상기 게이트 배선 및 게이트 전극을 덮으며, 랜덤 구조로 형성된 화학식 1의 랜덤 물질과, 래더 구조로 형성된 화학식 2의 래더 물질을 혼합하여 탄소의 함유량이 8~11%를 차지하도록 형성된 혼성복합 절연층과; 상기 혼성복합 절연층 상의 상기 게이트 전극과 중첩된 반도체층과; 상기 반도체층 상의 상기 게이트 배선과 수직 교차하여 화소 영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 연장되고 상기 반도체층과 접촉된 소스 전극과, 상기 소스 전극과 이격되고 상기 반도체층과 접촉된 드레인 전극과; 상기 데이터 배선과 소스 및 드레인 전극을 덮으며, 상기 드레인 전극을 누출하는 콘택홀을 포함하는 보호막과; 상기 콘택홀을 포함하는 보호막 상에 상기 드레인 전극과 연결된 화소 전극을 포함하고, 화학식 1에서 Me는 금속 산화물인 것을 포함한다.
전술한 구성에서 탄소의 함유량이 8~11%인 혼성복합 절연층을 형성하는 것을 통해 고가의 플라즈마 화학기상증착 장비 대신 코팅 장치로 대체할 수 있게 되므로, 초기 장비 투자비 및 생산 수율을 개선할 수 있는 장점이 있다.
Description
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 장비 초기 투자비 및 생산 수율을 개선할 수 있는 액정표시장치용 어레이 기판 및 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용하는 바, 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
이하, 첨부한 도면을 참조하여 종래에 따른 액정표시장치에 대해 설명하도록 한다.
도 1은 종래에 따른 액정표시장치용 어레이 기판을 개략적으로 나타낸 단면도로, 박막트랜지스터부를 중점적으로 나타낸 것이다.
도시한 바와 같이, 기판(10) 상에는 일 방향으로 스캔 신호를 인가받는 게이트 배선(미도시)에서 연장된 게이트 전극(25)과, 상기 게이트 전극(25)의 상부 전면을 덮는 게이트 절연막(45)과, 상기 게이트 절연막(45) 상의 게이트 전극(25)과 중첩된 상부에 위치하는 반도체층(42)과, 상기 반도체층(42) 상부에 위치하고, 상기 게이트 배선과 수직 교차하여 화소 영역(PA)을 정의하며, 데이터 신호를 인가받는 데이터 배선(미도시)에서 연장된 소스 전극(32)과, 상기 소스 전극(32)과 이격된 드레인 전극(34)과, 상기 반도체층(42)과 소스 및 드레인 전극(32, 34)의 상부를 덮으며, 드레인 전극(34)의 일 측을 노출하는 드레인 콘택홀(CH1)을 포함하는 보호막(55)과, 상기 보호막(55) 상의 드레인 콘택홀(CH1)을 통해 드레인 전극(34)과 접촉된 화소 전극(70)이 차례로 위치한다.
상기 반도체층(42)은 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브 층(40)과, 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(41)을 포함한다.
이때, 상기 소스 및 드레인 전극(32, 34)의 이격된 사이 공간에 위치하는 오믹 콘택층(41)은 소스 및 드레인 전극(32, 34)과 대응되도록 양측으로 분리 구성하고, 그 하부의 액티브층(40)을 과식각하는 것을 통해 이 부분을 채널(ch)로 활용하게 된다.
상기 게이트 전극(25), 게이트 절연막(45), 반도체층(42)과 소스 및 드레인 전극(32, 34)을 포함하여 박막트랜지스터(T)라 한다.
이러한 박막트랜지스터(T)의 구동 원리는 비선택기간 시, 게이트 배선에 연결된 게이트 전극(25)에 데이터 배선으로 인가되는 전압 보다 낮은 전압을 인가하여 소스 전극(32)과 드레인 전극(34)을 전기적으로 단절시키게 된다. 한편, 선택기간 시 게이트 배선에 연결된 게이트 전극(25)에 데이터 배선으로 인가되는 전압 보다 높은 전압을 인가하여 소스 전극(32)과 드레인 전극(34) 사이의 채널(ch) 저항을 낮추는 것을 통해 채널(ch)이 열려 데이터 배선에 걸린 전압이 화소 전극(70)으로 인가된다. 이를 통해, 화소 전극(70)과 컬러필터 기판(미도시)에 구성된 공통 전극(미도시) 간의 전압차를 이용하여 액정층을 구동하는 것을 통해 화상을 구현할 수 있게 된다.
상기 게이트 절연막(45)은 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나를 플라즈마 화학기상증착 장비를 이용한 증 착 공정으로 형성하고 있다.
이러한 무기절연물질 그룹 중 선택된 하나를 이용하여 게이트 절연막(45)을 형성할 경우, 비정질 실리콘과 접촉하는 표면의 막질 특성이 우수한 장점으로 소스 및 드레인 전극(32, 34)의 이격된 사이에 대응된 채널(ch)로 이동하는 전하의 이동도를 향상시킬 수 있게 된다.
그러나, 이러한 무기절연물질로 게이트 절연막(45)을 형성하기 위해서는 다른 장비에 비해 월등히 고가인 플라즈마 화학기상증착 장비를 요구하게 되는 데 따른 장비 초기 투자비 및 생산 단가를 줄이는 데 걸림돌로 작용하고 있는 상황이다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 무기절연물질과 유기절연물질을 혼합한 혼성복합 절연물질을 이용하여 혼성복합 절연층을 형성하는 것을 통해 장비 초기 투자비 및 생산 수율을 개선하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판은 기판 상의 일 방향으로 구성된 게이트 배선 및 게이트 전극과; 상기 게이트 배선 및 게이트 전극을 덮으며, 랜덤 구조로 형성된 화학식 1의 랜덤 물질과, 래더 구조로 형성된 화학식 2의 래더 물질을 혼합하여 탄소의 함유량이 8~11%를 차지하도록 형성된 혼성복합 절연층과; 상기 혼성복합 절연층 상의 상기 게이트 전극과 중첩된 반도체층과; 상기 반도체층 상의 상기 게이트 배선과 수직 교차하여 화소 영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 연장되고 상기 반도체층과 접촉된 소스 전극과, 상기 소스 전극과 이격되고 상기 반도체층과 접촉된 드레인 전극과; 상기 데이터 배선과 소스 및 드레인 전극을 덮으며, 상기 드레인 전극을 누출하는 콘택홀을 포함하는 보호막과; 상기 콘택홀을 포함하는 보호막 상에 상기 드레인 전극과 연결된 화소 전극을 포함하고, 화학식 1에서 Me는 금속 산화물인 것을 포함한다.
이때, 상기 혼성복합 절연층은 상기 랜덤 물질에 있어서 MTMS와 TEOS의 비율을 1:1로 혼합하고, 상기 랜덤 물질, 래더 물질, 금속 산화물을 1:1:1로 혼합한다. 상기 금속 산화물은 상기 혼성복합 절연층 내의 유전율을 8~10의 범위를 유지시키는 촉매제인 것을 특징으로 한다.
상기 금속 산화물은 징크 옥사이드, 바륨 스트론티움 타이타나이트, 바륨 지르코나이트 타이타나이트, 레드 지르코나이트 타이타나이트, 레드 란타늄 타이타나이트, 스트론티움 타이타나이트, 바륨 타이타나이트, 바륨 마그네슘 플로라이드, 비스무스 타이타나이트, 스트론티움 비스무스 탄탈레이트, 스트론티움 비스무스 탄탈레이트 니오베이트, Al2O3, MgO, CaO, ZrSiO4, HfSiO4, Y2O3, ZrO2, HfO2, SrO, La2O3, Ta2O5, BaO, TiO2 등을 포함하는 것을 특징으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판의 제조방법은 기판 상의 일 방향으로 게이트 배선 및 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극을 덮으며, 랜덤 구조로 형성된 화학식 1의 랜덤 물질과 래더 구조로 형성된 화학식 2의 래더 물질을 혼합하여 탄소의 함유량이 8~11%를 차지하도록 형성된 혼성복합 절연층과; 상기 혼성복합 절연층 상의 상기 게이트 전극과 중첩된 반도체층을 형성하는 단계와; 상기 반도체층 상의 상기 게이트 배선과 수직 교차하여 화소 영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 연장되고 상기 반도체층과 접촉된 소스 전극과, 상기 소스 전극과 이격되고 상기 반도체층과 접촉된 드레인 전극을 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극을 덮으며, 상기 드레인 전극을 노출하는 콘택홀을 포함하는 보호막을 형성하는 단계와; 상기 콘택홀을 포함하는 보호막 상에 상기 드레인 전극과 연결된 화소 전극을 형성하는 단계를 포함하고, 화학식 1에서 Me는 금속 산화물인 것을 포함한다.
이때, 상기 혼성복합 절연층은 상기 랜덤 물질에 있어서 MTMS와 TEOS의 비율을 1:1로 혼합하고, 상기 랜덤 물질, 래더 물질, 금속 산화물을 1:1:1로 혼합한다. 상기 금속 산화물은 상기 혼성복합 절연층 내의 유전율을 8~10의 범위를 유지시키는 촉매제인 것을 특징으로 한다.
상기 금속 산화물은 징크 옥사이드, 바륨 스트론티움 타이타나이트, 바륨 지르코나이트 타이타나이트, 레드 지르코나이트 타이타나이트, 레드 란타늄 타이타나이트, 스트론티움 타이타나이트, 바륨 타이타나이트, 바륨 마그네슘 플로라이드, 비스무스 타이타나이트, 스트론티움 비스무스 탄탈레이트, 스트론티움 비스무스 탄탈레이트 니오베이트, Al2O3, MgO, CaO, ZrSiO4, HfSiO4, Y2O3, ZrO2, HfO2, SrO, La2O3, Ta2O5, BaO, TiO2 등을 포함하는 것을 특징으로 한다.
본 발명에서는 첫째, 게이트 전극과 반도체층의 이격된 사이 공간에 대응하여 상기 게이트 전극을 덮으며 탄소의 함유량이 8~11%인 혼성복합 절연층을 형성하는 것을 통해 박막트랜지스터의 구동 특성의 저하를 방지할 수 있다.
둘째, 상기 혼성복합 절연층을 코팅 장치를 이용하여 형성하는 것을 통해 장비 초기 투자비 및 생산 수율을 개선할 수 있는 장점이 있다.
--- 실시예 ---
본 발명은 게이트 전극과 반도체층의 사이 공간에 코팅 방법을 이용하여 TEOS, MTMS와 금속 산화물을 적절히 혼합하여 탄소의 함유량이 8~11%를 차지하는 혼성복합 절연층을 구성한 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치에 대해 설명하도록 한다.
도 2는 본 발명에 따른 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도이고, 도 3은 도 2의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 단면도이다.
도 2와 도 3에 도시한 바와 같이, 기판(110) 상의 일 방향으로 스캔 신호를 인가받는 게이트 배선(120)과, 상기 게이트 배선(120)에서 연장된 게이트 전극(125)을 구성한다. 상기 게이트 배선(120)과 게이트 전극(125)의 상부 전면에는 테트라에틸 오소실리케이트(Teraethylothosilicate: TEOS)와 메틸트리메쓰오시실란(methyltrimethoxysilane: MTMS)과 금속 산화물을 적절히 혼합한 졸-겔 타입의 혼성복합 절연층(145)을 구성한다. 이때, 상기 혼성복합 절연층(145) 내에 존재하는 유기물인 탄소가 8~11%가 함유되도록 적절히 혼합한 것을 특징으로 하는 바, 이에 대해서는 후술하도록 한다.
이러한 혼성복합 절연층(145)은 잉크젯 장치, 노즐(nozzle) 코팅장치, 바(bar) 코팅장치, 슬릿(slit) 코팅장치 및 스핀(spin) 코팅장치 중 선택된 어느 하나를 이용하여 기판(110)의 전면에 소정의 두께로 코팅하는 것을 통해 형성할 수 있다. 이러한 졸-겔 타입의 혼성복합 절연층(145)은 하드-베이킹 공정을 통해 졸-겔 상태의 혼성복합 절연층(145)이 경화된다.
상기 혼성복합 절연층(145) 상에는 순수 비정질 실리콘(a-Si:H)으로 이루어진 액티브층(140)과, 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 오믹 콘택층(141)을 구성한다. 상기 액티브층(140)과 오믹 콘택층(141)을 포함하여 반도체층(142)이라 한다.
상기 반도체층(142) 상에는 상기 게이트 배선(120)과 수직 교차하여 화소 영역(PA)을 정의하며, 데이터 신호를 인가받는 데이터 배선(130)과, 상기 데이터 배선(130)에서 연장되고 반도체층(142)과 접촉된 소스 전극(132)과, 상기 소스 전극(132)과 이격된 드레인 전극(134)을 구성한다. 상기 소스 전극(132)과 드레인 전 극(134)의 이격된 사이 공간의 오믹 콘택층(141)을 양측으로 분리하고, 분리된 오믹 콘택층(141) 하부의 액티브층(140)을 과식각하는 것을 통해 이 부분을 채널(ch)로 활용하게 된다.
상기 게이트 전극(125), 혼성복합 절연층(145), 반도체층(142)과 소스 및 드레인 전극(132, 134)을 포함하여 박막트랜지스터(T)를 이룬다.
상기 데이터 배선(130)과 소스 및 드레인 전극(132, 134)을 덮으며, 드레인 전극(134)의 일 측을 노출하는 드레인 콘택홀(CH2)을 포함하는 보호막(155)을 구성한다. 상기 드레인 콘택홀(CH2)을 포함하는 보호막(155) 상에 드레인 콘택홀(CH2)을 통해 드레인 전극(134)과 접촉된 화소 전극(170)을 화소 영역(PA)에 대응하여 구성한다. 상기 화소 전극(170)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나로 구성한다.
상기 화소 전극(170)은 전단의 게이트 배선(120)과 중첩되도록 연장 설계하여, 상기 전단의 게이트 배선(120)을 제 1 전극으로 하고, 상기 제 1 전극과 중첩된 화소 전극(170)을 제 2 전극으로 하며, 상기 제 1 및 제 2 전극의 중첩된 사이 공간에 개재된 혼성복합 절연층(145)과 보호막(155)을 유전체층으로 하는 스토리지 커패시터(Cst)를 구성한다.
전술한 졸-겔 타입의 혼성복합 절연층(145)의 경우, 분자 구조 내에 유기물인 탄소(C)를 다량으로 함유하고 있는 데, 이러한 탄소(C)는 박막트랜지스터(T)의 구동시 채널(ch) 내로 이동하는 전자를 방해하는 트랩(trap)으로 작용하여 혼성복합 절연층(145)의 전기적 특성을 저하시키게 되고, 나아가 박막트랜지스터(T)의 구 동 특성을 저하시키는 결과를 초래할 수 있는 바, 혼성복합 절연층(145) 내에 유기물인 탄소의 함유량이 8~11% 차지하도록 TEOS, MTMS와 금속 산화물을 적절히 혼합한 것을 특징으로 한다.
전술한 구성에서 특징적인 것은 산화 실리콘과 질화 실리콘을 포함하는 무기절연물질 대신 탄소의 함유량이 8~11%인 졸-겔 타입의 혼성복합 절연층을 형성하는 것을 통해 무기절연물질로 게이트 절연막을 형성했을 때에 버금가는 박막트랜지스터의 구동 특성을 확보할 수 있다. 이를 통해, 고가의 플라즈마 화상기상증착 장비 대신 코팅 장치를 이용하여 혼성복합 절연층을 형성할 수 있게 되는바, 장비 초기 투자비 및 생산 수율을 개선할 수 있는 장점이 있다.
이에 대해서는, 이하 본 발명에 따른 액정표시장치용 어레이 기판의 제조방법을 통해 보다 상세히 설명하도록 한다.
도 4a 내지 도 4f는 도 2의 Ⅲ-Ⅲ'선을 따라 절단하여 공정 순서에 의해 나타낸 공정 단면도이다.
도 4a에 도시한 바와 같이, 기판(110) 상에 스위칭 영역(SA), 화소 영역(PA)과 게이트 영역(GA)을 정의하는 단계를 진행한다. 상기 스위칭 영역(SA), 화소 영역(PA)과 게이트 영역(GA)이 정의된 기판(110)의 상부 전면에 구리(Cu), 몰리브덴(Mo), 알루미늄(Al) 및 알루미늄 합금(AlNd)을 포함하는 도전성 금속 물질 그룹 중 선택된 하나로 게이트 금속층(미도시)을 형성하고 이를 패턴하여, 일 방향으로 구성된 게이트 배선(120)과, 상기 게이트 배선(120)에서 연장된 게이트 전극(125)을 형성한다.
도 4b에 도시한 바와 같이, 상기 게이트 배선(120)과 게이트 전극(125)이 형성된 기판(110)의 상부 전면에 테트라에틸 오소실리케이트(Teraethylothosilicate: TEOS)와 메틸트리메쓰오시실란(methyltrimethoxysilane: MTMS)을 혼합한 졸-겔 타입의 혼성복합 절연물질을 코팅 장치로 코팅하여 혼성복합 절연층(145)을 형성한다.
전술한 코팅장치는 잉크젯 장치, 노즐(nozzle) 코팅장치, 바(bar) 코팅장치, 슬릿(slit) 코팅장치 및 스핀(spin) 코팅장치 등을 포함할 수 있다.
상기 혼성복합 절연물질을 이루는 MTMS와 TEOS가 1:1로 혼합된 랜덤 구조(random structure)는,
[화학식1]
이고, MTMS의 비율이 1로 혼합된 래더 구조(ladder structure)는,
[화학식2]
이다.
상기 [화학식1]은 랜덤 물질을 형성하는 랜덤 구조를 나타낸 것으로 MTMS와 TEOS의 비율이 1:1이고, [화학식2]는 래더 물질을 형성하는 래더 구조를 나타낸 것으로 MTMS의 비율이 1로 구성된다. [화학식1]의 Me는 금속 산화물을 나타낸 것이다. 이러한 금속 산화물을 첨가하는 이유는 졸-겔 타입의 혼성복합 절연층(145) 형성할 때 유전율이 급격히 저하될 수 있으며, 심각할 경우에는 혼성복합 절연층(145) 내에서의 분극 형성이 되지 않아서, 결과적으로 반도체층의 채널을 형성시키지 못하는 문제를 야기할 수 있다.
일반적으로, 졸-겔 타입의 혼성복합 절연층의 경우 래더 물질과 금속 산화물의 비율은 동일하고, 랜덤 물질을 형성하는 랜덤 구조의 MTMS와 TEOS 비율을 7:3으로 혼합하여 사용하여 왔으나, 이 경우 분자 구조 내에 유기물인 탄소(C)를 다량으로 함유하게 되고, 이러한 다량의 탄소(C)가 박막트랜지스터(T)의 구동시 채널(ch) 내로 이동하는 전자를 방해하는 트랩(trap)으로 작용하여 혼성복합 절연층(145)의 전기적 특성을 저하시키게 되고, 나아가 박막트랜지스터(T)의 구동 특성을 저하시키는 문제를 유발하였다.
따라서, 본 발명에서는 [화학식1]의 랜덤 구조로 형성된 랜덤 물질과 [화학식2]의 래더 구조로 형성된 래더 물질과 금속 산화물의 비율이 1:1:1로 혼합된 혼성복합 절연물질을 이용한 것을 특징으로 하는 바, 이러한 혼합 비율로 형성된 혼성복합 절연층(145)은 유기물인 탄소의 함유량이 8~11%를 차지하며, 유전율이 8~10의 범위를 갖는다.
상기 탄소는 체인을 이루며 형성되는 데, 이러한 탄소 체인은 메틸기(-CH3), 에틸기(-CH2CH3)와 프로필기(-CH2CH2CH3) 등을 포함하는 알킬 그룹을 의미한다.
또한, 상기 금속 산화물은 종래의 무기절연물질로 이루어진 게이트 절연막에 비해 고유전율을 유지하기 위해서 첨가하는 것인바, 이러한 금속 산화물은 혼성복합 절연층(145)의 유전율을 증가시키는 촉매 물질을 말한다.
이러한 금속 산화물로는 징크 옥사이드(zinc oxide), 바륨 스트론티움 타이타나이트(barium strontium titanate), 바륨 지르코나이트 타이타나이트(barium zirconate titanate), 레드 지르코나이트 타이타나이트(Lead zirconate titanate), 레드 란타늄 타이타나이트(lanthanum titanate), 스트론티움 타이타나이트(strontium titanate), 바륨 타이타나이트(barium titanate), 바륨 마그네슘 플로라이드(barium magnesium fluoride), 비스무스 타이타나이트(bismuth titanate), 스트론티움 비스무스 탄탈레이트(strontium bismuth tantalate), 스트론티움 비스무스 탄탈레이트 니오베이트(strontium bismuth tantalate niobate), Al2O3, MgO, CaO, ZrSiO4, HfSiO4, Y2O3, ZrO2, HfO2, SrO, La2O3, Ta2O5, BaO, TiO2 등을 포함한다. 이러한 금속 산화물 중 TiO2를 이용하는 것이 바람직하다.
따라서, 탄소의 함유량이 전체 성분의 8~11%를 차지하는 혼성복합 절연층(145)을 형성하는 것을 통해 고가의 플라즈마 화학기상증착 장비가 아닌 코팅 장비로 대체가 가능하므로 장비 초기 투자비 및 생산 수율을 개선할 수 있는 장점이 있다.
다음으로, 상기 졸-겔 타입의 혼성복합 절연층(145)을 하드-베이킹 공정을 통해 졸-겔 상태의 혼성복합 절연층(145)을 경화시키게 된다.
도 4c에 도시한 바와 같이, 상기 하드-베이킹된 졸-겔 타입의 혼성복합 절연층(145) 상에 순수 비정질 실리콘(a-Si:H)으로 이루어진 순수 비정질 실리콘층(미도시)과 불순물을 포함하는 비정질 실리콘(n+ a-Si:H)으로 이루어진 불순물 비정질 실리콘층(미도시)을 적층 형성하고 이를 패턴하여, 상기 게이트 전극(125)과 중첩된 액티브층(140)과 오믹 콘택층(141)을 형성한다. 상기 액티브층(140)과 오믹 콘택층(141)을 포함하여 반도체층(142)이라 한다.
도 4d에 도시한 바와 같이, 상기 반도체층(142)이 형성된 기판(110) 상부 전면에 구리(Cu), 몰리브덴(Mo), 알루미늄(Al) 및 알루미늄 합금(AlNd)을 포함하는 도전성 금속 물질 그룹 중 선택된 하나로 소스 및 드레인 금속층(미도시)을 형성하고 이를 패턴하여, 상기 게이트 배선(120)과 수직 교차하여 화소 영역(PA)을 정의하는 데이터 배선(130)과, 상기 데이터 배선(130)에서 연장되고 반도체층(142)과 접촉된 소스 전극(132)과, 상기 소스 전극(132)과 이격되고 타 측의 반도체층(142)과 접촉된 드레인 전극(134)을 형성한다.
다음으로, 양측으로 이격된 소스 및 드레인 전극(132, 134)을 마스크로 이용하고, 상기 소스 및 드레인 전극(132, 134)의 이격된 사이 공간으로 노출된 오믹 콘택층(141)을 건식식각으로 패턴하여 양측으로 분리하고, 양측으로 분리된 오믹 콘택층(141) 하부의 액티브층(140)을 과식각하는 것을 통해 이 부분을 채널(ch)로 활용하게 된다.
상기 게이트 전극(125)과 상기 게이트 전극(125) 상부를 덮는 혼성복합 절연층(145)과, 상기 게이트 절연막(145) 상의 게이트 전극(125)과 중첩된 반도체 층(142)과, 상기 반도체층(142)과 접촉된 양측으로 이격된 소스 전극(132) 및 드레인 전극(134)을 포함하여 박막트랜지스터(T)라 한다.
이때, 졸-겔 타입의 혼성복합 절연층(145)은 코팅 장비를 이용한 도포 공정으로 손쉽게 제작하는 것이 가능할 뿐만 아니라, 박막트랜지스터(T)의 구동 특성에 있어서도 무기절연물질로 이루어진 게이트 절연막(도 1의 45)에 버금가는 막질 특성을 보였으며, 탄소의 함유량을 8~11%로 감소시키는 것을 통해 종래 박막트랜지스터의 구동 특성과 대등한 수준의 I-V 특성이 나타나는 것을 실험 결과를 통해 입증하였는바, 실험 결과에 대해서는 후술하도록 한다.
도 4e에 도시한 바와 같이, 데이터 배선(130)과 소스 및 드레인 전극(132, 134)이 형성된 기판(110)의 상부 전면에 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹이나 벤조싸이클로부텐(benzocyclobutene)과 포토 아크릴(photo acryl)을 포함하는 유기절연물질 그룹 중 선택된 하나를 증착하여 보호막(155)을 형성한다.
다음으로, 상기 드레인 전극(134)에 대응된 보호막(155)을 패턴하여, 상기 드레인 전극(134)을 노출하는 드레인 콘택홀(CH2)을 형성한다.
도 4f에 도시한 바와 같이, 상기 드레인 콘택홀(CH2)을 포함하는 보호막(155) 상에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 물질 그룹 중 선택된 하나를 증착하여 투명 금속층(미도시)을 형성하고 이를 패턴하여, 상기 드레인 콘택홀(CH2)을 통해 드레인 전극(134)과 연결된 화소 전극(170)을 화소 영역(PA)에 대응하여 형성한다.
이때, 상기 화소 전극(170)은 전단의 게이트 배선(120)으로 연장 형성하여, 상기 전단의 게이트 배선(120)을 제 1 전극으로 하고, 상기 제 1 전극과 중첩된 화소 전극(170)을 제 2 전극으로 하며, 상기 제 1 전극과 제 2 전극의 사이 공간에 개재된 혼성복합 절연층(145)과 보호막(155)을 유전체층으로 하는 스토리지 커패시터(Cst)를 형성한다.
이상으로, 본 발명에 따른 액정표시장치용 어레이 기판을 형성할 수 있다.
본 발명에서는 5회의 마스크 공정을 통해 제작된 액정표시장치용 어레이 기판에 대해 설명하여 왔으나, 이는 일 예에 불과한 바 3회, 4회 등의 마스크 공정을 통해 제작된 액정표시장치용 어레이 기판에 대해서도 동일하게 적용할 수 있다는 것은 자명한 사실인 것인바, 이에 대한 설명은 생략하도록 한다.
이하, 본 발명에 따른 박막트랜지스터의 구동 특성을 실험한 데이터를 바탕으로 보다 상세히 설명하도록 한다.
도 5는 일반적인 졸-겔 타입의 혼성복합 절연층을 형성한 박막트랜지스터의 I-V 특성을 나타낸 도면이고, 도 6은 본 발명에 따른 졸-겔 타입의 혼성복합 절연층을 형성한 박막트랜지스터의 I-V 특성을 나타낸 도면이다. 이때, 도 5에서는 TEOS, MTMS와 금속 산화물을 혼합할 때, 탄소의 함유량이 전체 성분의 30% 이상을 차지하는 혼성복합 절연층을, 도 6에서는 TEOS, MTMS와 금속 산화물을 혼합할 때, 탄소의 함유량이 전체 성분의 8~11%의 범위를 차지하는 혼성복합 절연층을 각각 실험한 데이터이다.
상기 탄소의 함유량이 전체 성분의 30% 이상을 차지하는 혼성복합 절연층이란 탄소의 8~11%의 함유량인 혼성복합 절연물질과 비교하여 래더 물질과 금속 산화물의 비율은 동일하지만 랜덤 물질의 MTMS와 TEOS 비율이 7:3으로 혼합된 것을 말한다.
도 5와 도 6에 도시한 바와 같이, 게이트 바이어스 전압에 따른 소스/드레인 전류를 나타낸 것으로, (1)과 (1')는 스트레스를 가하기 전 상태를 나타낸 그래프이고, (2)와 (2')는 (-) 게이트 바이어스(-20V)를 지속적으로 인가한 후를 나타낸 그래프이고, (3)과 (3')는 (+) 게이트 바이어스(+30V)를 지속적으로 인가한 후를 나타낸 그래프이다.
이때, (2), (3)의 경우 게이트 바이어스에 응답하여 박막트랜지스터가 턴온되는 -5 ~ 0V 문턱전압 부근에서 소스/드레인 전류 값의 변화가 완만한 것을 알 수 있다.
이에 반해, (2'), (3')의 경우 박막트랜지스터가 턴온되는 -5 ~ 0V 범위의 문턱전압에서 소스/드레인 전류 값이 급격히 변화되는 것을 알 수 있다.
이때, (2), (3)에서 박막트랜지스터의 구동 특성이 나빠지는 원인은 졸-겔 타입의 혼성복합 절연층을 형성하고, 혼성복합 절연층 상에 순수 비정질 실리콘을 증착하는 과정에서 H2 플라즈마 처리를 실시하게 되는 데, 이 때 혼성복합 절연층 내의 분자 구조에서 탄소가 결합하게 되고, 이러한 탄소의 결합은 채널 내로 이동하는 전자를 방해하는 트랩으로 작용하여 혼성복합 절연층의 전기적 특성을 저하시 키는 것으로 확인하였다.
이에 반해, (2'), (3')에서와 같이 혼성복합 절연층 내의 분자 구조에서 탄소의 함유량이 8~11%로 대폭 감소시키는 것을 통해 H2 플라즈마 처리시 탄소의 결합 수를 줄일 수 있는 바, 박막트랜지스터의 구동 특성을 무기절연물질로 이루어진 게이트 절연막과 대등한 수준으로까지 I-V 특성이 나타난 것을 확인할 수 있다.
따라서, 본 발명에서는 탄소의 함유량이 8~11%인 혼성복합 절연층을 형성하는 것을 통해 고가의 플라즈마 화학기상증착 장비 대신 코팅 장치로 대체할 수 있게 되므로, 초기 장비 투자비 및 생산 수율을 개선할 수 있는 장점이 있다.
그러나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 정신 및 사상을 벗어나지 않는 한도 내에서 다양하게 변형 및 변경할 수 있다는 것은 자명한 사실일 것이다.
도 1은 종래에 따른 액정표시장치용 어레이 기판을 개략적으로 나타낸 단면도.
도 2는 본 발명에 따른 액정표시장치용 어레이 기판의 단위 화소를 나타낸 평면도.
도 3은 도 2의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 단면도.
도 4a 내지 도 4f는 도 2의 Ⅲ-Ⅲ'선을 따라 절단하여 공정 순서에 의해 나타낸 공정 단면도.
도 5는 일반적인 졸-겔 타입의 혼성복합 절연층을 형성한 박막트랜지스터의 I-V 특성을 나타낸 도면.
도 6은 본 발명에 따른 졸-겔 타입의 혼성복합 절연층을 형성한 박막트랜지 스터의 I-V 특성을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명*
110 : 기판 120 : 게이트 배선
125 : 게이트 전극 132 : 소스 전극
134 : 드레인 전극 142 : 반도체층
145 : 혼성복합 절연층 155 : 보호막
170 : 화소 전극 ch : 채널
T : 박막트랜지스터
Claims (8)
- 기판 상의 일 방향으로 구성된 게이트 배선 및 게이트 전극과;상기 게이트 배선 및 게이트 전극을 덮으며, 랜덤 구조로 형성된 하기 화학식 1의 랜덤 물질과, 래더 구조로 형성된 하기 화학식 2의 래더 물질을 혼합하여 탄소의 함유량이 8~11%를 차지하도록 형성된 혼성복합 절연층과;상기 혼성복합 절연층 상의 상기 게이트 전극과 중첩된 반도체층과;상기 반도체층 상의 상기 게이트 배선과 수직 교차하여 화소 영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 연장되고 상기 반도체층과 접촉된 소스 전극과, 상기 소스 전극과 이격되고 상기 반도체층과 접촉된 드레인 전극과;상기 데이터 배선과 소스 및 드레인 전극을 덮으며, 상기 드레인 전극을 누출하는 콘택홀을 포함하는 보호막과;상기 콘택홀을 포함하는 보호막 상에 상기 드레인 전극과 연결된 화소 전극을 포함하고, 화학식 1에서 Me는 금속 산화물인 것을 포함하는 액정표시장치용 어레이 기판.[화학식1]
[화학식2]
- 제 1 항에 있어서,상기 혼성복합 절연층은 상기 랜덤 물질을 형성하는 랜덤 구조에 있어서 MTMS와 TEOS의 비율을 1:1로 혼합하고, 상기 랜덤 물질, 래더 물질, 금속 산화물을 1:1:1로 혼합한 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 금속 산화물은 상기 혼성복합 절연층 내의 유전율을 8~10의 범위를 유지시키는 촉매제인 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 금속 산화물은 징크 옥사이드, 바륨 스트론티움 타이타나이트, 바륨 지르코나이트 타이타나이트, 레드 지르코나이트 타이타나이트, 레드 란타늄 타이타나이트, 스트론티움 타이타나이트, 바륨 타이타나이트, 바륨 마그네슘 플로라이드, 비스무스 타이타나이트, 스트론티움 비스무스 탄탈레이트, 스트론티움 비스무스 탄탈레이트 니오베이트, Al2O3, MgO, CaO, ZrSiO4, HfSiO4, Y2O3, ZrO2, HfO2, SrO, La2O3, Ta2O5, BaO, TiO2 등을 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 기판 상의 일 방향으로 게이트 배선 및 게이트 전극을 형성하는 단계와;상기 게이트 배선 및 게이트 전극을 덮으며, 랜덤 구조로 형성된 하기 화학식 1의 랜덤 물질과, 래더 구조로 형성된 하기 화학식 2의 래더 물질을 혼합하여 탄소의 함유량이 8~11%를 차지하도록 형성된 혼성복합 절연층과;상기 혼성복합 절연층 상의 상기 게이트 전극과 중첩된 반도체층을 형성하는 단계와;상기 반도체층 상의 상기 게이트 배선과 수직 교차하여 화소 영역을 정의하는 데이터 배선과, 상기 데이터 배선에서 연장되고 상기 반도체층과 접촉된 소스 전극과, 상기 소스 전극과 이격되고 상기 반도체층과 접촉된 드레인 전극을 형성하는 단계와;상기 데이터 배선과 소스 및 드레인 전극을 덮으며, 상기 드레인 전극을 노출하는 콘택홀을 포함하는 보호막을 형성하는 단계와;상기 콘택홀을 포함하는 보호막 상에 상기 드레인 전극과 연결된 화소 전극을 형성하는 단계를 포함하고, 화학식 1에서 Me는 금속 산화물인 것을 포함하는 액정표시장치용 어레이 기판의 제조방법.[화학식1]
[화학식2]
- 제 5 항에 있어서,상기 혼성복합 절연층은 상기 랜덤 물질을 형성하는 랜덤 구조에 있어서 MTMS와 TEOS의 비율을 1:1로 혼합하고, 상기 랜덤 물질, 래더 물질, 금속 산화물을 1:1:1로 혼합한 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
- 제 5 항에 있어서,상기 금속 산화물은 상기 혼성복합 절연층 내의 유전율을 8~10의 범위를 유지시키는 촉매제인 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
- 제 5 항에 있어서,상기 금속 산화물은 징크 옥사이드, 바륨 스트론티움 타이타나이트, 바륨 지르코나이트 타이타나이트, 레드 지르코나이트 타이타나이트, 레드 란타늄 타이타나이트, 스트론티움 타이타나이트, 바륨 타이타나이트, 바륨 마그네슘 플로라이드, 비스무스 타이타나이트, 스트론티움 비스무스 탄탈레이트, 스트론티움 비스무스 탄탈레이트 니오베이트, Al2O3, MgO, CaO, ZrSiO4, HfSiO4, Y2O3, ZrO2, HfO2, SrO, La2O3, Ta2O5, BaO, TiO2 등을 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080055048A KR101322267B1 (ko) | 2008-06-12 | 2008-06-12 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| US12/318,047 US7989242B2 (en) | 2008-06-12 | 2008-12-19 | Array substrate for liquid crystal display device and method of fabricating the same |
| US13/113,922 US8659094B2 (en) | 2008-06-12 | 2011-05-23 | Array substrate for liquid crystal display device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080055048A KR101322267B1 (ko) | 2008-06-12 | 2008-06-12 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090128998A KR20090128998A (ko) | 2009-12-16 |
| KR101322267B1 true KR101322267B1 (ko) | 2013-10-25 |
Family
ID=41413918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080055048A KR101322267B1 (ko) | 2008-06-12 | 2008-06-12 | 액정표시장치용 어레이 기판 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7989242B2 (ko) |
| KR (1) | KR101322267B1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI463659B (zh) | 2009-07-06 | 2014-12-01 | Au Optronics Corp | 薄膜電晶體陣列及其製造方法 |
| US9012904B2 (en) * | 2011-03-25 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TWI545652B (zh) | 2011-03-25 | 2016-08-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US9219159B2 (en) | 2011-03-25 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film and method for manufacturing semiconductor device |
| JP5874819B2 (ja) * | 2013-03-14 | 2016-03-02 | 東レ株式会社 | 電界効果型トランジスタ |
| KR101499076B1 (ko) * | 2013-08-06 | 2015-03-06 | (주) 파루 | 이중막을 구비한 박막 트랜지스터 및 그 제조방법 |
| CN103715203B (zh) * | 2013-12-26 | 2016-06-22 | 合肥京东方光电科技有限公司 | 阵列基板及其制造方法和显示装置 |
| CN103824866A (zh) * | 2014-03-03 | 2014-05-28 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法、液晶显示面板 |
| CN106128944A (zh) * | 2016-07-13 | 2016-11-16 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管阵列基板的制作方法 |
| US20180026055A1 (en) | 2016-07-19 | 2018-01-25 | Applied Materials, Inc. | Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices |
| CN108615735B (zh) * | 2018-05-03 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板的制作方法 |
| CN110379820A (zh) * | 2019-06-21 | 2019-10-25 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及goa电路 |
| CN113663890A (zh) * | 2021-08-23 | 2021-11-19 | 中北大学 | 薄膜传感器绝缘层的制备方法及设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040060994A (ko) * | 2001-11-28 | 2004-07-06 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 장치, 카드, 반도체 장치 초기화 방법, 반도체장치 신뢰성 조사 방법, 및 반도체 장치 식별 방법 |
| KR20070100456A (ko) * | 2006-04-07 | 2007-10-11 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이기판과 그 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7170093B2 (en) * | 2004-11-05 | 2007-01-30 | Xerox Corporation | Dielectric materials for electronic devices |
| KR20080017965A (ko) * | 2006-08-23 | 2008-02-27 | 삼성전자주식회사 | 가요성 표시 장치용 표시판의 제조 방법 |
-
2008
- 2008-06-12 KR KR1020080055048A patent/KR101322267B1/ko active IP Right Grant
- 2008-12-19 US US12/318,047 patent/US7989242B2/en not_active Expired - Fee Related
-
2011
- 2011-05-23 US US13/113,922 patent/US8659094B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040060994A (ko) * | 2001-11-28 | 2004-07-06 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 장치, 카드, 반도체 장치 초기화 방법, 반도체장치 신뢰성 조사 방법, 및 반도체 장치 식별 방법 |
| KR20070100456A (ko) * | 2006-04-07 | 2007-10-11 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이기판과 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110220893A1 (en) | 2011-09-15 |
| KR20090128998A (ko) | 2009-12-16 |
| US20090309102A1 (en) | 2009-12-17 |
| US7989242B2 (en) | 2011-08-02 |
| US8659094B2 (en) | 2014-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101322267B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| CN101794819B (zh) | 薄膜晶体管、其制备方法和包括它的平板显示装置 | |
| US8586979B2 (en) | Oxide semiconductor transistor and method of manufacturing the same | |
| US8659016B2 (en) | Thin film transistor, method of manufacturing the same and flat panel display device having the same | |
| US10451946B2 (en) | Semiconductor device, liquid crystal display device, and semiconductor device manufacturing method | |
| US20170256569A1 (en) | Semiconductor device and display device and manufacturing method thereof | |
| US8957418B2 (en) | Semiconductor device and display apparatus | |
| CN111587453B (zh) | 显示装置 | |
| CN101752364B (zh) | 用于显示设备的阵列基板及其制造方法 | |
| KR101160489B1 (ko) | 박막트랜지스터 어레이기판과 그 제조방법 | |
| CN107403806A (zh) | 显示装置 | |
| US10439010B2 (en) | Display device | |
| KR101131793B1 (ko) | 폴리 실리콘형 박막트랜지스터 및 이를 갖는 박막트랜지스터 기판 및 이의 제조 방법 | |
| US20120012840A1 (en) | Thin-film Transistor (TFT) With A Bi-layer Channel | |
| CN101626036A (zh) | 薄膜晶体管及其制造方法和包括该晶体管的平板显示装置 | |
| KR20110051784A (ko) | 어레이 기판 | |
| CN102822884A (zh) | 显示装置和显示装置用阵列基板的制造方法 | |
| KR101340995B1 (ko) | 액정표시소자용 박막 트랜지스터 | |
| US9035298B2 (en) | Semiconductor device, TFT substrate, and method for manufacturing semiconductor device and TFT substrate | |
| CN109427874A (zh) | 显示装置及其制造方法 | |
| TW594342B (en) | Liquid crystal display device having sunken gate electrode and fabricating method thereof | |
| KR100767631B1 (ko) | 액정표시장치용 어레이기판 제작방법 | |
| KR20120075110A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR101868069B1 (ko) | 산화물 박막트랜지스터 및 이의 제조방법 | |
| KR101035921B1 (ko) | 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180917 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190917 Year of fee payment: 7 |