KR101499076B1 - 이중막을 구비한 박막 트랜지스터 및 그 제조방법 - Google Patents
이중막을 구비한 박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR101499076B1 KR101499076B1 KR1020130092979A KR20130092979A KR101499076B1 KR 101499076 B1 KR101499076 B1 KR 101499076B1 KR 1020130092979 A KR1020130092979 A KR 1020130092979A KR 20130092979 A KR20130092979 A KR 20130092979A KR 101499076 B1 KR101499076 B1 KR 101499076B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- coating
- metal oxide
- layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- 239000010408 film Substances 0.000 claims abstract description 20
- 239000011248 coating agent Substances 0.000 claims description 44
- 238000000576 coating method Methods 0.000 claims description 32
- 239000011247 coating layer Substances 0.000 claims description 28
- 229910044991 metal oxide Inorganic materials 0.000 claims description 26
- 150000004706 metal oxides Chemical class 0.000 claims description 26
- 239000010410 layer Substances 0.000 claims description 25
- 229920000642 polymer Polymers 0.000 claims description 25
- 238000002156 mixing Methods 0.000 claims description 24
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical group O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 20
- 150000001875 compounds Chemical class 0.000 claims description 18
- 229920002959 polymer blend Polymers 0.000 claims description 17
- 239000003054 catalyst Substances 0.000 claims description 16
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 10
- YRKCREAYFQTBPV-UHFFFAOYSA-N acetylacetone Chemical compound CC(=O)CC(C)=O YRKCREAYFQTBPV-UHFFFAOYSA-N 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 9
- 238000001816 cooling Methods 0.000 claims description 8
- OLLFKUHHDPMQFR-UHFFFAOYSA-N dihydroxy(diphenyl)silane Chemical compound C=1C=CC=CC=1[Si](O)(O)C1=CC=CC=C1 OLLFKUHHDPMQFR-UHFFFAOYSA-N 0.000 claims description 8
- 238000003756 stirring Methods 0.000 claims description 8
- 150000002978 peroxides Chemical class 0.000 claims description 7
- 239000002243 precursor Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 6
- 229960000583 acetic acid Drugs 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000012362 glacial acetic acid Substances 0.000 claims description 5
- BNCADMBVWNPPIZ-UHFFFAOYSA-N 2-n,2-n,4-n,4-n,6-n,6-n-hexakis(methoxymethyl)-1,3,5-triazine-2,4,6-triamine Chemical compound COCN(COC)C1=NC(N(COC)COC)=NC(N(COC)COC)=N1 BNCADMBVWNPPIZ-UHFFFAOYSA-N 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000003012 bilayer membrane Substances 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- BPSIOYPQMFLKFR-UHFFFAOYSA-N trimethoxy-[3-(oxiran-2-ylmethoxy)propyl]silane Chemical compound CO[Si](OC)(OC)CCCOCC1CO1 BPSIOYPQMFLKFR-UHFFFAOYSA-N 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- -1 Titanumpropoxide Chemical compound 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000006482 condensation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 229910052500 inorganic mineral Inorganic materials 0.000 description 1
- JMMWKPVZQRWMSS-UHFFFAOYSA-N isopropanol acetate Natural products CC(C)OC(C)=O JMMWKPVZQRWMSS-UHFFFAOYSA-N 0.000 description 1
- 229940011051 isopropyl acetate Drugs 0.000 description 1
- GWYFCOCPABKNJV-UHFFFAOYSA-N isovaleric acid Chemical compound CC(C)CC(O)=O GWYFCOCPABKNJV-UHFFFAOYSA-N 0.000 description 1
- 235000015110 jellies Nutrition 0.000 description 1
- 239000008274 jelly Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011707 mineral Substances 0.000 description 1
- 239000012046 mixed solvent Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 125000002081 peroxide group Chemical group 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HKJYVRJHDIPMQB-UHFFFAOYSA-N propan-1-olate;titanium(4+) Chemical compound CCCO[Ti](OCCC)(OCCC)OCCC HKJYVRJHDIPMQB-UHFFFAOYSA-N 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 이중막을 구비한 박막 트랜지스터 및 그 제조방법에 관한 것으로서 더욱 상세하게는 박막 트랜지스터의 특성 및 수명을 저하시키는 요인으로부터 박막 트랜지스터를 보호하여 수명을 연장할 수 있는 이중막을 구비한 박막 트랜지스터 및 그 제조방법에 관한 것이다.
Description
본 발명은 이중막을 구비한 박막 트랜지스터 및 그 제조방법에 관한 것으로서 더욱 상세하게는 롤투롤 인쇄기법에 의하여 게이트, 소스 및 드레인전극이 인쇄되는 박막 트랜지스터의 특성 및 수명을 저하시키는 요인으로부터 박막 트랜지스터를 보호하여 수명을 연장할 수 있는 이중막을 구비한 박막 트랜지스터 및 그 제조방법에 관한 것이다.
근래, 다결정실리콘이나 비결정실리콘(아모르퍼스실리콘이라고도 한다)은 CVD법(Chemical Vapor Deposition)등에 의해 투명기판상에 성막이 가능하기 때문에, 액정표시장치로의 응용이 활발히 이루어지고 있다. 이들은 표시부인 화소부 스위칭소자로서의 응용을 시작으로 다결정실리콘막에 관해서는 상기 화소부 스위칭소자를 작동시키기 위한 구동회로(주로 CMOS트랜지스터로 구성된다)으로의 응용도 연구되고 있다.
박막트랜지스터(이하, TFT(Thin Film Transistor)라고도 한다)의 활성층에 아모르퍼스실리콘을 사용한 경우, 공정의 처리온도가 300∼400℃로 낮기 때문에, 대형 기판을 사용하고 이 기판상에 박막트랜지스터를 형성하고 있다.
종래에는 박막트랜지스터에 관하여 다양한 기술(예를 들면, 특허등록 제0237709호, 1999.10.11등록)이 제안되었고, 특히 특허등록 제0749502호(2007.08.08일 등록)에서 제안된 바와 같이 유기전계발광장치에서 적용됨에 따라서 보다 많은 연구가 진행되었다.
즉, 박막트랜지스터는 표시화면의 대형화 및 여러 면을 취할 수 있게 되는 이점은 있지만 박막트랜지스터의 이동도(응답속도)가 작기 때문에 구동회로의 일체형성을 할 수 없고, 미세화가 어렵다는 문제가 있다.
한편 다결정실리콘을 박막트랜지스터의 활성층에 사용한 경우는 TFT의 이동도가 크고 미세화가 가능하지만, 공정의 온도가 900∼1000℃로 높다. 이 때문에 내열온도가 600℃ 정도밖에 않되는 대형 유리의 사용이 어렵고 이제까지는 5인치 정도의 기판을 사용하고 있었다. 그러나 이것으로는 표시화면의 대형화나 여러 면을 취하는 것이 불가능하고 또한 기판 자체가 고가이기 때문에 기판의 이용을 생각하여 공정의 저온화의 연구가 진행되고 있다. 이 연구의 결과, 레이저어닐(laser anneal)법등의 개발에 의해 공정의 처리온도가 내려가고, 대형 기판상에 다결정실리콘을 활성층으로 이용한 박막트랜지스터의 형성이 활발하게 시도되어왔다
이와 같이 박막트랜지스터는 디스플레이 산업은 물론 다양한 차세대 어플리케이션 실현을 위한 필수적인 기술로서 앞으로도 지속적인 연구 개발이 요구되는 매우 중요한 기술 분야이다.
하지만, 이런 박막트랜지스터는 고성능 검출 소자나 고밀도의 구동 소자 및 논리 소자로서 사용되고 있지만 영구적이지 못하고, 주변 환경(예를 들면, 장마철의 습도 및 수분, 여름철의 고온과 겨울철의 냉기, 자동차의 매연가스)에 영향을 받아 특성이 점점 약화되고, 수명이 단축되는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 박막 트랜지스의 보호층을 고분자 화합물과 금속산화물을 이용하여 이중막으로 형성하여 외부의 성능 및 수명저하 요인으로부터 내부의 유기물과 전극을 보호할 수 있는 이중막을 구비한 박막트랜지스터 및 그 제조방법을 제공함에 있다.
본 발명은 상기와 같은 목적을 달성하기 위하여 하기와 같은 실시예를 포함한다.
본 발명에 따른 이중막을 구비한 박막트랜지스터의 바람직한 실시예는 게이트전극과 소스 및 드레인 전극이 형성되는 박막트랜지스터를 보호하기 위하여 외측을 둘러쌓도록 형성되는 보호층을 포함하고, 상기 보호층은 금속산화물과 고분자 화합물에 의하여 코팅되는 이중막으로 이루어진 것을 특징으로 한다.
본 발명의 다른 실시예에 있어서, 상기 금속산화물은 티타니아인 것을 특징으로 한다.
본 발명의 또 다른 실시예에 있어서, 상기 고분자 화합물은 TEOS(Tetraethylorthosilicate), GPTMS(3-Glycidoxypropytrimethoxy silane), DPSD (Diphenylsilanediol), Ba(OH)2*H2O 인 것을 특징으로 한다.
본 발명의 또 다른 실시예에 있어서, 상기 이중막은 헥사메토시메틸멜라민(hexamethoxymethylmelamine)으로 코팅된 코팅층을 포함한다.
본 발명에 따른 이중막을 구비한 박막 트랜지스터의 제조방법은 기판에 게이트 전극과, 소스 및 드레인 전극이 적층되는 전극 형성단계; 상기 전극 형성단계 이후에 금속산화물과 고분자 화합물이 혼합되는 제1코팅제가 도포되어 제1코팅층을 형성하는 제1코팅단계; 및 상기 제1코팅단계 이후에 상기 제1코팅층이 경화되면, 제2코팅제가 도포되어 제2코팅층을 형성하는 제2코팅단계를 포함하고, 제1코팅제의 제조단계는 과산화제와 무기질전구체가 혼합되는 고분자 혼합물 혼합단계; 상기 고분자 혼합물 혼합단계의 고분자 혼합물에 촉매제를 첨가하는 촉매제 첨가단계; 상기 촉매제 첨가단계 이후에 촉매제가 혼합된 고분자 혼합물을 교반시키고, 실온에서 냉각시켜 고분자 화합물을 제조하는 교반 및 냉각단계; 상기 교반 및 냉각단계에서 제조된 고분자 화합물에 금속산화물을 혼합하는 금속산화물 혼합단계; 및 상기 금속산화물 혼합단계 이후에 설정된 온도에서 설정된 시간동안 반응시킨 뒤에 실온에서 냉각하는 반응단계를 포함한다.
삭제
본 발명의 또 다른 실시예에 있어서, 상기 과산화제는 TEOS(Tetraethylorthosilicate)이고, 상기 무기질 전구체는 GPTMS(3-Glycidoxypropytrimethoxy silane)인 것을 특징으로 한다.
본 발명의 또 다른 실시예에 있어서, 상기 금속산화물은 티타늄프로포시드(Titanumpropoxide)와 아세틸아세톤(acetylaceton)이 3.3:1의 비율로서 10~20분간 혼합된 혼합물에 2-프로판올(2-propanol)이 20중량부, 그라시알 세틱산(glacial acetic acid)이 8~10중량부가 혼합되는 티타니아(산화티타늄, Tio2) 인 것을 특징으로 한다.
본 발명은 박막트랜지스터의 외부에 고분자를 이용하여 이중막을 형성하였기때문에 외부로부터 이물질의 침투 및 외부 자연환경(공기, 빛, 수분)으로부터 보호할 수 있어 트랜지스터의 수명을 연장할 수 있고, 안정된 동작으로 구동될 수 있도록 안정성이 향상되는 효과가 있다.
도 1은 본 발명에 따른 이중막을 구비한 박막 트랜지스터를 도시한 단면도,
도 2와 도 3은 본 발명에 따른 이중막을 구비한 박막 트랜지스터의 이중막의 형성 전과 후를 비교하기 위한 그래프,
도 4와 도 5는 본 발명에 따른 이중막을 구비한 박막 트랜지스터에서 이중막의 형성 전과 후의 전류-전압 커브변화를 비교하기 위한 그래프,
도 6는 본 발명에 따른 이중막을 구비한 박막 트랜지스터의 제조방법을 도시한 순서도,
도 7은 본 발명에 따른 이중막을 구비한 박막 트랜지스터의 제조방법에서 제2코팅제의 제조과정을 도시한 순서도이다.
도 2와 도 3은 본 발명에 따른 이중막을 구비한 박막 트랜지스터의 이중막의 형성 전과 후를 비교하기 위한 그래프,
도 4와 도 5는 본 발명에 따른 이중막을 구비한 박막 트랜지스터에서 이중막의 형성 전과 후의 전류-전압 커브변화를 비교하기 위한 그래프,
도 6는 본 발명에 따른 이중막을 구비한 박막 트랜지스터의 제조방법을 도시한 순서도,
도 7은 본 발명에 따른 이중막을 구비한 박막 트랜지스터의 제조방법에서 제2코팅제의 제조과정을 도시한 순서도이다.
이하에서는 본 발명에 따른 고분자 이중막을 구비한 박막트랜지스터 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 이중막을 구비한 박막 트랜지스터를 도시한 단면도이다.
도 1을 참조하면, 본 발명에 따른 이중막을 구비한 박막트랜지스터는 기판(11)위에서 게이트전극(12)과 소스(14) 및 드레인 전극(15)이 형성되는 박막 트랜지스터(10)와, 상기 박막트랜지스터(10)의 외면에서 코팅되는 제1코팅층(21)과, 상기 제1코팅층(21)의 외면에 코팅되는 제2코팅층(22)을 포함한다.
상기 박막트랜지스터(10)는 절연기판(11)위에 형성되는 게이트 전극(12)과, 상기 게이트전극(12)의 상측으로 적층되는 유전체층(13)과, 상기 유전체층(13)에서 적층되는 카본이 함유된 에폭시로 이루어진 분산층(16)과, 상기 분산층(16)을 사이에 두고 상호 이격되도록 적층되는 소스(14) 및 드레인 전극(15)을 포함한다.
여기서 상기 게이트전극(12)과 소스(14)와 드레인전극(15)은 은나노잉크, 또는 카본잉크와 같이 전도성 금속으로 이루어진 전도성 잉크로 인쇄되고, 상기 유전체층은 유전체 잉크로서 인쇄된다.
즉, 본 발명에서 상기 박막 트랜지스터는 롤투롤 인쇄방식으로서 기판의 일면에서 전도성 잉크와 유전체잉크 및 에폭시와 같은 분산잉크를 이용하여 순차적으로 인쇄되어 각 전극 및 층이 적층된다.
상기 박막트랜지스터(10)는 상기와 같은 게이트전극(12)의 양측단과, 소스(14) 및 드레인 전극(15)을 밀폐시키도록 외측에서 보호층(Passivation Layer)이 형성된다. 여기서 상기 보호층은 금속산화물과 고분자화합물에 의하여 제조되는 제1코팅층(21)과 제2코팅층(22)으로서 이중막을 구성한다.
상기 제1코팅층(21)은 TEOS(Tetraethyl orthosilicate), GPTMS(3-Glycidoxypropyltrimethoxysilane), DPSD(Diphenylsilanediol), 타이타늄프로포시드(Titanumpropoxide), 아세틸아세톤(acetylaceton), 2-프로판올(2-propanol), 그라시알 아세틱산(glacial acetic acid), 타이타니아(Titania)가 혼합된 제1코팅제가 액상으로서 상기 박막트랜지스터의 보호층을 형성한다.
상기 제2코팅층(22)은 액상의 헥사메톡시메틸멜라민(hexamethoxymethylmelamine)으로 제조된 제2코팅제가 상기 제1코팅층(21)의 외측에 도포되어 코팅된다.
이와 같이 본 발명은 박막트랜지스터(10)의 외면에서 금속산화물과 고분자 화합물로서 제조된 제1코팅제와 제2코팅제로서 보호층을 구비하고, 상기 보호층은 제1코팅층(21)과 제2코팅층(22)으로 이중막을 구성한다.
따라서 본 발명은 이중막으로서 보호층을 형성함에 따라 내부의 게이트전극(12)과 소스(14) 및 드레인전극(15)이 수분이나 공기, 빛과 같은 외부 자연환경에 의한 영향을 받지 않기에 박막 트랜지스터(10)의 수명을 연장시키고, 보다 안정되게 구동할 수 있다.
출원인은 상기와 같은 이중막을 구비한 박막트랜지스터에 대한 효과를 확인하기 위하여 하기의 도 2 내지 도 5에 도시된 바와 같이 코팅 전후의 박막 트랜지스터의 특성을 측정하였다. 먼저 출원인은 박막 트랜지스터의 중심전류(Center Current)를 코팅전후로 각각 측정하여 그 결과를 비교하였다.
도 2와 도 3은 본 발명에 따른 이중막을 구비한 박막 트랜지스터의 이중막의 코팅전과 후에 측정된 중심전류(Center Current)를 도시한 그래프이다.
도 2와 도 3의 실험은 두 개의 박막 트랜지스터에서 코팅전과 코팅후를 각각 측정한 것으로서, 도 2는 제1 내지 제6박막트랜지스터로 이루어진 제1그룹의 코팅전과 후에 측정된 중심전류를 각각 표시하였고, 도 3은 제1그룹과 다른 박막 트랜지스터를 적용한 제2그룹의 코팅전과 후에 측정된 중심전류를 표시하였다.
도 2와 도 3을 참조하면, 제1그룹과 제2그룹은 중심전류가 코팅전과 코팅후의 오차가 50nA로서 거의 무시할 수 있는 수준임을 확인하였다. 따라서 본 발명에 의하여 이중 고분자로 코팅되었다 할지라도 중심전류가 코팅되지 않은 박막트랜지스터와 오차가 발생되지 않는 것으로 판단할 수 있었다.
또한 출원인은 본 발명의 전류-전압 특성이 코팅전과 코팅후를 비교하기 위하여 전류 및 전압의 특성을 나타낼 수 있는 전류-전압 커브변화를 확인하였다. 그 결과는 도 4와 도 5에 도시되었다.
도 4는 본 발명에 따른 이중막을 구비한 박막 트랜지스터에서 코팅전의 전류-전압 커브변화를 도시한 그래프, 도 5는 코팅 후의 전류-전압 커브변화를 도시한 그래프이다.
도 4와 도 5를 참조하면, 실험에 동원된 다 수개의 박막트랜지스터는 코팅전 전류-전압의 특성에서 상호간의 오차범위가 크기 때문에 커브곡선이 중복되지 못하고 다 수개로 분할되어 표시되었다.
하지만, 도 5에 도시된 바와 같이 본 발명에 의해 이중막으로 코팅된 박막트랜지스터는 실험에 동원된 하나 이상의 박막 트랜지스터간에 전류-전압의 특성이 상호 미세한 오차범위를 갖기에 하나의 곡선으로 중복되어 표시된다.
이와 같은 특성의 차이는 박막 트랜지스터의 각 전극이 제1코팅층(21)과 제2코팅층(22)에 의하여 이중으로 보호되기 때문에 외부의 환경요인(예를 들면, 빛, 수분, 공기)에 의한 영향을 받지 않기 때문이다.
결론적으로 본 발명에 의한 박막 트랜지스터는 이중막에 의하여 코팅되었기 때문에 코팅되지 않은 박막 트랜지스터에 비하여 보다 안정된 전기적 특성을 갖는다.
본 발명은 상기와 같은 구성을 포함하며, 이하에서는 상기와 같은 이중막을 구비한 박막 트랜지스터의 제조방법을 첨부된 순서도를 참조하여 상세히 설명한다.
도 6는 본 발명에 따른 이중막을 구비한 박막 트랜지스터의 제조방법을 도시한 순서도이다.
도 6을 참조하면, 본 발명에 따른 이중막을 구비한 박막 트랜지스터의 제조방법은 기판(11)위에 게이트 전극이 인쇄되는 게이트전극 형성단계(S11)와, 상기 게이트 전극형성단계에 이후에 유전체 층이 적층되고, 상기 유전체 층이 적층된 이후에 분산층(16)과, 소스(14)와 드레인 전극(15)이 각각 형성되는 소스 및 드레인전극 형성단계(S12)와, 상기 소스 및 드레인 전극 형성단계(S12) 이후에 액상 또는 젤리 형태의 제1코팅제에 의하여 제1코팅층(21)이 형성되는 제1코팅단계(S13)와, 상기 제1코팅층(21)의 외면에서 제2코팅층(22)이 형성되는 제2코팅단계(S14)와, 상기 제2코팅단계 이후에 경화시키는 경화단계(S15)를 포함한다.
상기 게이트 전극 형성단계(S11)와 상기 소스 및 드레인 전극형성단계(S12)는 박막 트랜지스터(10)의 제조업에 종사하는 종사자들에게 공지된 과정을 통하여 진행되는 것으로서 그 상세한 설명을 생략한다.
상기 제1코팅단계(S11)는 고분자 화합물과 금속산화물이 혼합된 제1코팅제가 도포된 이후에 설정된 시간 동안 설정된 온도에서 경화되어 제1코팅층을 형성하는 단계이다.
상기 제1코팅제는 첨부된 도 7을 참조하여 설명한다. 도 7은 본 발명에 따른 이중막을 구비한 박막 트랜지스터의 제조방법에서 제2코팅제의 제조과정을 도시한 순서도이다.
도 7을 참조하면, 과산화제와 무기질전구체가 혼합된 고분자 혼합물을 제조하는 고분자 혼합단계(S21)와, 상기 고분자 혼합단계(S21)에서 제조된 고분자 혼합물에 촉매제를 투입하는 촉매제 투입단계(S22)와, 상기 촉매제 투입단계(S22) 이후에 설정온도에서 설정 시간 동안 교반시킨 뒤에 냉각시켜 고분자 화합물을 제조하는 교반 및 냉각단계(S23)와, 금속산화물을 고분자 화합물에 혼합시키는 금속산화물 혼합단계(S24)와, 상기 금속산화물 혼합단계(S24)에서 생성된 고분자 화합물을 실온에서 설정된 시간동안 반응시키는 반응단계(S25)를 포함한다.
상기 고분자 혼합물 혼합단계(S21)는 과산화제와 무기질 전구체를 혼합하여 고분자 혼합물을 제조하는 단계이다. 상기 과산화제는 TEOS(Tetraethyl orthosilicate)이고, 무기질 전구체는 GPTMS(3-Glycidoxypropyltrimethoxysilane)가 적용됨이 바람직하다.
여기서 상기 TEOS(Tetraethyl orthosilicate)는 과산화그룹(-O-O-)을 제공하면서 반응물의 네트워크 형성을 촉진하는 역할을 수행한다.
상기 촉매제 투입단계(S22)는 상기 고분자 혼합물 혼합단계(S21)에서 혼합되는 고분자 혼합물의 축합반응을 유도하기 위한 촉매제가 투입된다. 상기 촉매제는 Ba(OH)2*H2O(0.75mol%)와 DPSD(Diphenylsilanediol)가 사용됨이 바람직하다.
상기 교반 및 냉각단계(S23)는 상기 촉매제 투입단계(S22) 이후에 촉매제가 투입된 고분자 혼합물을 설정된 시간 동안 설정된 온도(예를 들면, 90℃에서 2시간)에서 교반시킨 후 실온에서 냉각시켜 고분자 화합물을 수득하는 단계이다. 여기서 수득된 고분자 화합물은 액상이다.
상기 금속산화물혼합단계(S24)는 상기 고분자 혼합물에 금속산화물 10mol%을 첨가하여 혼합시키는 단계이다. 여기서 바람직하게로는 상기 금속산화물은 티타늄프로포시드(Titanumpropoxide)와 아세틸아세톤(acetylaceton)이 3.3:1의 비율로서 10~20분간 혼합된 혼합물에 2-프로판올(2-propanol)이 20중량부,그라시알 아세틱산(glacial acetic acid)이 8~10중량부가 각각 혼합되어 최종적으로 티타니아(Titania)(산화티타늄, Tio2)가 제조된다.
여기서 2-프로판올(2-propanol)과, 그라시알아세틱산(glacial acetic acid)는 혼합과정에서 상호 반응하여 이소필아세테이트(isopropyl acetate)가 생성된다. 아울러 상기 이소필아세테이트는 코팅과정에서의 점도를 올려주고, 티타늄프로포사이드(Titanumpropoxide)와 아세틸아세톤(acetylaceton)의 혼합 용매로 작용하여 고분자 화합물과 금속산화물의 혼합을 용이하게 한다.
아울러 상기 티타니아는 상기 고분자 혼합물에서 무기질응축과 에폭시 중합을 촉진시킨다. 상기 티타니아는 상기 고분자 혼합물에 10mol%가 혼합된다.
상기 반응단계(S25)는 상기 티타니아 10mol%와 고분자 혼합물을 혼합하여 1시간 반응시키고, 실온에서 설정된 시간동안 반응시켜 최종적으로 금속산화물이 포함된 고분자 코팅제를 제조하는 단계이다. 상기 반응단계는, 예를 들면, 25℃에서 2시간동안 반응되어 액상 형태의 제1코팅제를 완성시킨다.
상기와 같은 과정을 통하여 제조된 제1코팅제는 상기 박막 트랜지스터에 코팅된 이후에 설정된 온도에서 설정된 시간동안(예를 들면, 90℃에서 2시간) 보관되어 경화된다.
상기 제2코팅단계(S14)는 상기 제1코팅단계 이후에 상기 제1코팅층(21)의 외면에서 제2코팅제가 코팅되어 경화되는 단계이다. 여기서 상기 제2코팅제는 헥사메톡시메틸멜라민(hexamethoxymethylmelamine)을 적용함이 바람직하다.
상기 경화단계(S15)는 상기 제2코팅단계(S14) 이후에 실온(예를 들면, 25℃에서 2시간)에서 보관되어 제2코팅층을 경화시키는 단계이다.
이와 같이 제조된 박막트랜지스터는 금속산화물이 첨가된 고분자화합물로서 제조되는 이중막을 형성함에 따라서 외부환경요인에 의한 영향을 받지 않기에 박막트랜지스터의 전기적 특성을 안정적으로 구동시킬 수 있도록 하고, 수명을 연장시킬 수 있다.
이상에서 본 발명은 기재된 구체 예에 대해서 상세히 설명하였지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
10 : 박막트랜지스터 11 : 기판
12 : 게이트 전극 13 : 유전체층
14 : 소스 전극 15 : 드레인전극
16 : 분산층 21 : 제1코팅층
22 : 제2코팅층
12 : 게이트 전극 13 : 유전체층
14 : 소스 전극 15 : 드레인전극
16 : 분산층 21 : 제1코팅층
22 : 제2코팅층
Claims (8)
- 기판의 일면에서 전도성 잉크로 인쇄되는 게이트전극과 소스 및 드레인 전극이 형성되는 박막 트랜지스터를 보호하기 위하여 외측을 둘러쌓도록 형성되는 보호층을 포함하고,
상기 보호층은 금속산화물과 고분자 화합물에 의하여 코팅되는 이중막으로 이루어진 것을 특징으로 하는 이중막을 구비한 박막트랜지스터. - 제1항에 있어서, 상기 금속산화물은 티타니아인 것을 특징으로 하는 이중막을 구비한 박막트랜지스터.
- 제1항에 있어서, 상기 고분자 화합물은
TEOS(Tetraethylorthosilicate), GPTMS(3-Glycidoxypropytrimethoxy silane), DPSD (Diphenylsilanediol), Ba(OH)2*H2O 인 것을 특징으로 하는 이중막을 구비한 박막트랜지스터. - 제1항에 있어서, 상기 이중막은
헥사메토시메틸멜라민(hexamethoxymethylmelamine)으로 코팅되는 이중막을 구비한 박막트랜지스터. - 기판에 게이트 전극과, 소스 및 드레인 전극이 적층되는 전극 형성단계;
상기 전극 형성단계 이후에 금속산화물과 고분자 화합물이 혼합되는 제1코팅제가 도포되어 제1코팅층을 형성하는 제1코팅단계; 및
상기 제1코팅단계 이후에 상기 제1코팅층이 경화되면, 제2코팅제가 도포되어 제2코팅층을 형성하는 제2코팅단계를 포함하고,
제1코팅제의 제조단계는
과산화제와 무기질전구체가 혼합되는 고분자 혼합물 혼합단계;
상기 고분자 혼합물 혼합단계의 고분자 혼합물에 촉매제를 첨가하는 촉매제 첨가단계;
상기 촉매제 첨가단계 이후에 촉매제가 혼합된 고분자 혼합물을 교반시키고, 실온에서 냉각시켜 고분자 화합물을 제조하는 교반 및 냉각단계;
상기 교반 및 냉각단계에서 제조된 고분자 화합물에 금속산화물을 혼합하는 금속산화물 혼합단계; 및
상기 금속산화물 혼합단계 이후에 설정된 온도에서 설정된 시간동안 반응시킨 뒤에 실온에서 냉각하여 반응단계를 포함하는 이중막을 구비한 박막트랜지스터의 제조방법. - 삭제
- 제5항에 있어서, 상기 과산화제는 TEOS(Tetraethylorthosilicate)이고,
상기 무기질 전구체는 GPTMS(3-Glycidoxypropytrimethoxy silane)인 것을 특징으로 하는 이중막을 구비한 박막트랜지스터의 제조방법. - 제5항에 있어서, 상기 금속산화물은
티타늄프로포시드(Titanumpropoxide)와 아세틸아세톤(acetylaceton)이 3.3:1의 비율로서 10~20분간 혼합된 혼합물에 2-프로판올(2-propanol)이 20중량부, 그라시알 세틱산(glacial acetic acid)이 8~10중량부가 혼합되는 티타니아(산화티타늄, Tio2) 인 것을 특징으로 하는 이중막을 구비한 박막 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130092979A KR101499076B1 (ko) | 2013-08-06 | 2013-08-06 | 이중막을 구비한 박막 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130092979A KR101499076B1 (ko) | 2013-08-06 | 2013-08-06 | 이중막을 구비한 박막 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150017439A KR20150017439A (ko) | 2015-02-17 |
| KR101499076B1 true KR101499076B1 (ko) | 2015-03-06 |
Family
ID=53046280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130092979A KR101499076B1 (ko) | 2013-08-06 | 2013-08-06 | 이중막을 구비한 박막 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101499076B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008227368A (ja) * | 2007-03-15 | 2008-09-25 | Mitsubishi Electric Corp | 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法 |
| KR20090128998A (ko) * | 2008-06-12 | 2009-12-16 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| JP2012109560A (ja) * | 2010-10-27 | 2012-06-07 | Sumitomo Chemical Co Ltd | 有機薄膜トランジスタの製造方法及び該方法で製造された有機薄膜トランジスタ |
| KR101255315B1 (ko) * | 2006-06-30 | 2013-04-15 | 엘지디스플레이 주식회사 | Ｔｆｔ 어레이 기판의 제조방법 |
-
2013
- 2013-08-06 KR KR1020130092979A patent/KR101499076B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101255315B1 (ko) * | 2006-06-30 | 2013-04-15 | 엘지디스플레이 주식회사 | Ｔｆｔ 어레이 기판의 제조방법 |
| JP2008227368A (ja) * | 2007-03-15 | 2008-09-25 | Mitsubishi Electric Corp | 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法 |
| KR20090128998A (ko) * | 2008-06-12 | 2009-12-16 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| JP2012109560A (ja) * | 2010-10-27 | 2012-06-07 | Sumitomo Chemical Co Ltd | 有機薄膜トランジスタの製造方法及び該方法で製造された有機薄膜トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150017439A (ko) | 2015-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2020197734A (ja) | 表示装置 | |
| US8969128B2 (en) | Method of fabricating thin film transistor substrate and organic light emitting display device using the same | |
| JP5451967B2 (ja) | 誘電薄膜組成物、これを用いた金属酸化物誘電薄膜およびその製造方法 | |
| JP2007281486A (ja) | ＺｎＯ薄膜トランジスタ | |
| KR102394425B1 (ko) | 조성물, 전자 장치, 및 박막 트랜지스터 | |
| US20180059455A1 (en) | Array substrate and liquid crystal display device | |
| JP2011231357A (ja) | ガスバリア性薄膜、およびそれを用いた有機デバイス | |
| KR101364293B1 (ko) | 유전박막 조성물, 이를 이용한 금속산화물 유전박막 및그의 제조방법 | |
| US8748222B2 (en) | Method for forming oxide thin film transistor | |
| CN103325842B (zh) | 氧化物半导体薄膜及一种薄膜晶体管 | |
| KR102380151B1 (ko) | 박막 트랜지스터, 및 이를 포함하는 전자 장치 | |
| KR101499076B1 (ko) | 이중막을 구비한 박막 트랜지스터 및 그 제조방법 | |
| US7879951B2 (en) | Organic insulator composition, organic insulating layer including the composition, and organic thin film transistor including the same | |
| KR102407114B1 (ko) | 절연액, 절연체, 박막 트랜지스터 및 전자 소자 | |
| KR102153604B1 (ko) | 절연체용 조성물, 절연체 및 박막 트랜지스터 | |
| CN104049464A (zh) | 栅极绝缘膜、感放射线性组合物、硬化膜、半导体元件、半导体元件的制造方法及显示装置 | |
| US20220293886A1 (en) | Display device | |
| JP2005191437A (ja) | 半導体装置、その製造方法、および表示装置 | |
| TW201207953A (en) | Method for producing field-effect transistor, method for producing display device, method for producing X-ray imaging device, and method for producing optical sensor | |
| TW200815543A (en) | Coating liquid for gate insulating film, gate insulating film and organic transistor | |
| KR20170074212A (ko) | 박막 트랜지스터, 그 제조 방법, 그리고 상기 박막 트랜지스터를 포함하는 전자 장치 | |
| KR101540340B1 (ko) | 실록산막 및 이를 포함하는 산화물 박막 트랜지스터 | |
| JPWO2008090828A1 (ja) | 有機薄膜トランジスタ、その製造方法及び有機半導体デバイス | |
| KR101715083B1 (ko) | 폴리실라잔 화합물을 포함하는 박막 트랜지스터 게이트 절연막 및 이를 포함하는 박막 트랜지스터 | |
| KR101330260B1 (ko) | 유기절연체 조성물 및 이를 이용한 유기절연막을 함유하는 유기박막트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180201 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190327 Year of fee payment: 5 |