JP2002318555A

JP2002318555A - 発光装置及びその作製方法

Info

Publication number: JP2002318555A
Application number: JP2001382483A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Jun Koyama; 潤小山; Mai Osada; 麻衣長田
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-12-21
Filing date: 2001-12-17
Publication date: 2002-10-31
Anticipated expiration: 2021-12-17
Also published as: JP4067819B2

Abstract

(57)【要約】【課題】大画面化しても低消費電力を実現できる発光
装置を提供する。【解決手段】画素部のソース信号線または電源供給線
の表面をメッキ処理して配線の低抵抗化を図る。画素部
のソース信号線は、駆動回路部のソース信号線とは異な
る工程で作製する。画素部の電源供給線は、基板上に引
き回されている電源供給線とは異なる工程で作製する。
また、端子においても同様にメッキ処理して低抵抗化を
図る。メッキ処理する前の配線をゲート電極と同じ材料
で形成し、その配線の表面をメッキ処理してソース信号
線または電源供給線を形成することが望ましい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板上に形成され
た発光素子を、該基板とカバー材の間に封入した表示用
パネルに関する。また、該表示用パネルにＩＣを実装し
た表示用モジュールに関する。なお本明細書において、
表示用パネル及び表示用モジュールを発光装置と総称す
る。本発明はさらに、該発光装置を用いた電子機器に関
する。

【０００２】

【従来の技術】発光素子は自ら発光するため視認性が高
く、液晶表示装置（ＬＣＤ）で必要なバックライトが要
らず薄型化に最適であると共に、視野角にも制限が無
い。そのため、近年、発光素子を用いた発光装置はＣＲ
ＴやＬＣＤに代わる表示装置として注目されている。

【０００３】発光素子は、電場を加えることで発生する
ルミネッセンス（Electro Luminescence）が得られる有
機化合物を含む層（以下、有機化合物層と記す）と、陽
極層と、陰極層とを有する。有機化合物におけるルミネ
ッセンスには、一重項励起状態から基底状態に戻る際の
発光（蛍光）と三重項励起状態から基底状態に戻る際の
発光（リン光）とがあるが、本発明の発光装置では、ど
ちらの発光を用いていても良い。

【０００４】なお、本明細書では、陽極と陰極の間に設
けられた全ての層を有機化合物層と定義する。有機化合
物層には具体的に、発光層、正孔注入層、電子注入層、
正孔輸送層、電子輸送層等が含まれる。基本的に発光素
子は、陽極／発光層／陰極が順に積層された構造を有し
ており、この構造に加えて、陽極／正孔注入層／発光層
／陰極や、陽極／正孔注入層／発光層／電子輸送層／陰
極等の順に積層した構造を有していることもある。

【０００５】また本明細書において、発光素子が発光す
ることを、発光素子が駆動すると呼ぶ。また、本明細書
中では、陽極、有機化合物層及び陰極で形成される素子
を発光素子と呼ぶ。

【０００６】近年、アクティブマトリクス型の発光装置
の用途は広がっており、画面サイズの大面積化とともに
高精細化や高信頼性の要求が高まっている。また、同時
に生産性の向上や低コスト化の要求も高まっている。

【０００７】アクティブマトリクス型の発光装置では、
各画素に設けられたＴＦＴによって発光素子に流れる電
流が制御される。

【０００８】

【発明が解決しようとする課題】従来、上記ＴＦＴのゲ
ート信号線の材料としてアルミニウムを用いてＴＦＴを
作製した場合、熱処理によってヒロックやウィスカー等
の突起物の形成や、アルミニウム原子のチャネル形成領
域への拡散により、ＴＦＴの動作不良やＴＦＴ特性の低
下を引き起こしていた。そこで、熱処理に耐え得る金属
材料、代表的には高い融点を有している金属元素を用い
た場合、画面サイズが大面積化すると配線抵抗が高くな
り、消費電力の増大等の問題を引き起こしていた。発光
素子は消費電流が大きいので、特に３インチ以上のパネ
ルだと配線抵抗の影響により画面の両端の輝度が異なっ
たり、クロストークが現れたりした。

【０００９】そこで、本発明は、大画面化しても低消費
電力を実現した発光装置の構造およびその作製方法を提
供することを課題としている。

【００１０】

【課題を解決するための手段】本発明は、画素部のソー
ス信号線または電源供給線の表面をメッキ処理して配線
の低抵抗化を図るものである。なお、本発明において、
画素部のソース信号線は、駆動回路部のソース信号線と
は異なる工程で作製する。また、画素部の電源供給線
は、基板上に引き回されている電源供給線とは異なる工
程で作製する。また、端子においても同様にメッキ処理
して低抵抗化を図る。

【００１１】本発明においては、メッキ処理する前の配
線をゲート電極と同じ材料で形成し、その配線の表面を
メッキ処理してソース信号線または電源供給線を形成す
ることが望ましい。また、メッキ処理する材料膜は、ゲ
ート電極よりも電気抵抗が低いものを用いることが望ま
しい。従って、メッキ処理により画素部のソース信号線
または電源供給線は低抵抗な配線となる。

【００１２】本明細書で開示する発明は、ソース信号線
と、発光素子と、ＴＦＴとを有する発光装置であって、
前記ソース信号線は、導電体と、前記導電体よりも低い
抵抗値を有し、かつ前記導電体を覆っている被膜とから
なり、前記ソース信号線に入力される信号によって前記
ＴＦＴのスイッチングが制御されることで、前記発光素
子の発光が制御されることを特徴とする発光装置であ
る。

【００１３】本明細書で開示する発明は、電源供給線
と、発光素子と、ＴＦＴとを有する発光装置であって、
前記電源供給線は、導電体と、前記導電体よりも低い抵
抗値を有し、かつ前記導電体を覆っている被膜とからな
り、前記ＴＦＴのゲート電極に入力される信号によって
前記ＴＦＴのスイッチングが制御され、前記ＴＦＴがオ
ンになると前記電源供給線の電位が前記発光素子の画素
電極に与えられ、前記発光素子が発光することを特徴と
する発光装置である。

【００１４】本明細書で開示する発明は、ソース信号線
と、電源供給線と、発光素子と、ＴＦＴとを有する発光
装置であって、前記ソース信号線は、第１の導電体と、
前記第１の導電体よりも低い抵抗値を有し、かつ前記第
１の導電体を覆っている第１の被膜とからなり、前記電
源供給線は、第２の導電体と、前記第２の導電体よりも
低い抵抗値を有し、かつ前記第２の導電体を覆っている
第２の被膜とからなり、前記ソース信号線に入力される
信号によって前記ＴＦＴのスイッチングが制御され、前
記ＴＦＴがオンになると前記電源供給線の電位が前記発
光素子の画素電極に与えられ、前記発光素子が発光する
ことを特徴とする発光装置である。

【００１５】本発明は、前記第１の導電体と、前記第２
の導電体とが、同時に形成されていることを特徴として
いても良い。

【００１６】本明細書で開示する発明は、ソース信号線
と、発光素子と、ＴＦＴと、端子とを有する発光装置で
あって、前記ソース信号線は、第１の導電体と、前記第
１の導電体よりも低い抵抗値を有し、かつ前記導電体を
覆っている第１の被膜とからなり、前記端子は、第２の
導電体と、前記第２の導電体よりも低い抵抗値を有し、
かつ前記導電体を覆っている第２の被膜とからなり、前
記ソース信号線に入力される信号によって前記ＴＦＴの
スイッチングが制御されることで、前記発光素子の発光
が制御されることを特徴とする発光装置である。

【００１７】本発明は、前記第１の導電体と、前記第２
の導電体とが、同時に形成されていることを特徴として
いても良い。

【００１８】本明細書で開示する発明は、電源供給線
と、発光素子と、ＴＦＴと、端子とを有する発光装置で
あって、前記電源供給線は、第１の導電体と、前記第１
の導電体よりも低い抵抗値を有し、かつ前記第１の導電
体を覆っている第１の被膜とからなり、前記端子は、第
２の導電体と、前記第２の導電体よりも低い抵抗値を有
し、かつ前記導電体を覆っている第２の被膜とからな
り、前記ＴＦＴのゲート電極に入力される信号によって
前記ＴＦＴのスイッチングが制御され、前記ＴＦＴがオ
ンになると前記電源供給線の電位が前記発光素子の画素
電極に与えられ、前記発光素子が発光することを特徴と
する発光装置である。

【００１９】本発明は、前記第１の導電体と、前記第２
の導電体とが、同時に形成されていることを特徴として
いても良い。

【００２０】本明細書で開示する発明は、ソース信号
線、発光素子及び第１のＴＦＴを含む画素部と、第２の
ＴＦＴ及び第３のＴＦＴを含む駆動回路とを有する発光
装置であって、前記ソース信号線は、導電体と、前記導
電体よりも低い抵抗値を有し、かつ前記導電体を覆って
いる被膜とからなり、前記ソース信号線に入力される信
号によって前記第１のＴＦＴのスイッチングが制御され
ることで、前記発光素子の発光が制御されることを特徴
とする発光装置である。

【００２１】本明細書で開示する発明は、電源供給線、
発光素子及び第１のＴＦＴを含む画素部と、第２のＴＦ
Ｔ及び第３のＴＦＴを含む駆動回路とを有する発光装置
であって、前記電源供給線は、導電体と、前記導電体よ
りも低い抵抗値を有し、かつ前記導電体を覆っている被
膜とからなり、前記第１のＴＦＴのゲート電極に入力さ
れる信号によって前記第１のＴＦＴのスイッチングが制
御され、前記第１のＴＦＴがオンになると前記電源供給
線の電位が前記発光素子の画素電極に与えられ、前記発
光素子が発光することを特徴とする発光装置である。

【００２２】本明細書で開示する発明は、基板の絶縁表
面上に半導体層を形成する工程と、前記半導体層上にゲ
ート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲ
ート電極と、導電体とを形成する工程と、前記半導体層
にｎ型を付与する不純物元素を添加してｎ型の不純物領
域を形成する工程と、前記導電体の表面に電気メッキ法
により、前記導電体よりも抵抗の低い被膜を形成するこ
とでソース信号線を形成する工程と、前記ソース信号線
を覆う絶縁膜を形成する工程と、前記絶縁膜上にゲート
信号線を形成する工程と、を有する発光装置の作製方法
である。

【００２３】本明細書で開示する発明は、基板の絶縁表
面上に半導体層を形成する工程と、前記半導体層上にゲ
ート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲ
ート電極と、導電体とを形成する工程と、前記半導体層
にｎ型を付与する不純物元素を添加してｎ型の不純物領
域を形成する工程と、前記導電体の表面に電気メッキ法
により、前記導電体よりも抵抗の低い被膜を形成するこ
とで電源供給線を形成する工程と、前記電源供給線を覆
う絶縁膜を形成する工程と、前記絶縁膜上にゲート信号
線を形成する工程と、を有する発光装置の作製方法であ
る。

【００２４】本発明は、前記被膜が電気メッキ法によっ
て形成されていることを特徴としていても良い。

【００２５】本発明は、前記被膜が、Ｃｕ、Ａｌ、Ａ
ｕ、Ａｇ、またはこれらの合金を主成分とすることを特
徴としていても良い。

【００２６】本発明は、前記導電体が、前記ＴＦＴのゲ
ート電極と同じ材料で形成されることを特徴としていて
も良い。

【００２７】本発明は、前記被膜が印刷法により形成さ
れたことを特徴としていても良い。

【００２８】本発明は、前記第１のＴＦＴ、前記第２の
ＴＦＴ及び前記第３のＴＦＴがｎチャネル型ＴＦＴであ
ることを特徴としていても良い。

【００２９】本発明は、前記第１のＴＦＴ、前記第２の
ＴＦＴ及び前記第３のＴＦＴがｐチャネル型ＴＦＴであ
ることを特徴としていても良い。

【００３０】本発明は、前記第２のＴＦＴ及び前記第３
のＴＦＴでＥＥＭＯＳ回路またはＥＤＭＯＳ回路が形成
されていることを特徴としていても良い。

【００３１】本発明は、前記第２のＴＦＴがｎチャネル
型ＴＦＴであり、前記第３のＴＦＴがｐチャネル型ＴＦ
Ｔであることを特徴としていても良い。

【００３２】本発明は、前記第１のＴＦＴが、テーパー
部を有するゲート電極と、該ゲート電極と重なるチャネ
ル形成領域と、該ゲート電極と一部重なる不純物領域と
を有していることを特徴としていても良い。

【００３３】本発明は、前記第１のＴＦＴは、複数のチ
ャネル形成領域を有していることを特徴としていても良
い。

【００３４】本発明は、前記第１のＴＦＴが、３つのチ
ャネル形成領域を有していることを特徴としていても良
い。

【００３５】本発明は、前記第２及び第３のＴＦＴが、
テーパー部を有するゲート電極と、該ゲート電極と重な
るチャネル形成領域と、該ゲート電極と一部重なる不純
物領域とを有していることを特徴としていても良い。

【００３６】本発明は、前記第１、第２または第３のＴ
ＦＴの不純物領域における不純物濃度が、少なくとも１
×１０¹⁷〜１×１０¹⁸／ｃｍ³の範囲で濃度勾配を有す
る領域を含んでおり、チャネル形成領域からの距離が増
大するとともに不純物濃度が増加することを特徴として
いても良い。

【００３７】本発明は、前記発光装置とがエレクトロル
ミネッセンス表示装置、パーソナルコンピュータまたは
デジタルバーサタイルディスクであることを特徴として
いても良い。

【００３８】本発明は、前記電気メッキ法を施す工程に
おいて、前記導電体が同電位となるように配線でつなげ
られていることを特徴としていても良い。

【００３９】本発明は、前記同電位となるようにつなげ
られた配線が、前記被膜形成後にレーザー光で分断する
ことを特徴としていても良い。

【００４０】本発明は、前記同電位となるようにつなげ
られた配線がメッキ処理後に前記基板と同時に分断する
ことを特徴としていても良い。

【００４１】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。

【００４２】まず、基板上に下地絶縁膜を形成した後、
所望の形状の半導体層を形成する。次いで、半導体層を
覆う絶縁膜（ゲート絶縁膜を含む）を形成する。絶縁膜
上に導電膜を形成し、該導電膜をエッチングすること
で、ゲート電極と、画素部のソース信号線となる導電
体、画素部の電源供給線となる導電体と、端子の電極と
なる導電体とを形成する。なお、本発明においては、先
にゲート電極を形成した後、層間絶縁膜上にゲート信号
線を形成する。

【００４３】次いで、レジストマスクまたはゲート電極
を用いて、半導体層に導電性を付与する不純物元素を添
加して、半導体層中に不純物領域を形成する。なお不純
物元素の半導体層への添加は、ゲート電極を形成する前
に行っても良いし、ゲート電極を形成した後に行っても
良い。また半導体層に不純物を添加した後に、再びゲー
ト電極をエッチングしても良い。

【００４４】次いで本発明では、各半導体層に添加した
不純物元素の活性化を行った後、メッキ処理（電気メッ
キ法）を行い、画素部のソース信号線となる導電体の表
面と、画素部の電源供給線となる導電体の表面と、端子
となる導電体の電極の表面に金属膜（被膜）を形成す
る。

【００４５】なお本明細書において、ソース信号線と
は、メッキ処理前のソース信号線（導電体）とメッキ処
理後のソース信号線とを両方含む。またメッキ処理後の
ソース信号線において、表面に形成された金属膜（被
膜）をも含めてソース信号線と呼ぶ。電源供給線も同様
に、メッキ処理前の電源供給線（導電体）とメッキ処理
後の電源供給線とを両方含む。またメッキ処理後の電源
供給線において、表面に形成された金属膜（被膜）をも
含めて電源供給線と呼ぶ。端子についても同様に、メッ
キ処理前の端子（導電体）とメッキ処理後の端子とを両
方含む。またメッキ処理後の端子において、表面に形成
された金属膜（被膜）をも含めて端子と呼ぶ。

【００４６】図１に、電気メッキ法により、画素部のソ
ース信号線となる導電体の表面と、画素部の電源供給線
となる導電体の表面と、端子となる導電体の表面に金属
膜を形成する様子を示す。なお、図１において、画素部
のソース信号線１０４は３本、電源供給線１０５は３本
のみを示した。また、画素部のソース信号線１０４は互
いに平行な帯状になっている。また、画素部の電源供給
線１０５は互いに平行な帯状である。また端子１０７は
６つのみ示した。

【００４７】１０１は画素部であり、メッキ処理前のソ
ース信号線１０４と、メッキ処理前の電源供給線１０５
とが設けられている。ソース信号線１０４と電源供給線
１０５は、メッキ処理用電極１０８に接続されている。
なお、メッキ処理前のソース信号線１０４と電源供給線
１０５は、必ずしも同じメッキ処理用電極１０８に接続
されている必要はなく、別個に設けたメッキ処理用電極
に接続するようにしても良い。

【００４８】また端子部１０６には複数のメッキ処理前
の端子１０７が形成されており、複数のメッキ処理前の
端子１０７はメッキ処理用電極１０９に接続されてい
る。

【００４９】本実施例では、ソース側駆動回路１０２と
ゲート側駆動回路１０３とを画素部１０１と同じ基板上
に形成している。しかしソース側駆動回路１０２とゲー
ト側駆動回路１０３は、必ずしも画素部１０１と同じ基
板上に形成する必要はない。なお、図１においてソース
側駆動回路１０２とゲート側駆動回路１０３は、電気メ
ッキ法を行う前の状態にある。

【００５０】なお１１０は基板分断ラインであり、メッ
キ処理後に基板分断ラインで基板を切断したときに、ソ
ース信号線１０４と、電源供給線１０５と、端子１０７
とがメッキ処理用電極１０８、１０９と切り離される。

【００５１】電気メッキ法は、電気メッキ法により形成
しようとする金属イオンを含む水溶液中に直流電流を流
し、陰極面に金属膜を形成する方法である。メッキされ
る金属としては、前記ゲート電極より低抵抗な材料、例
えば銅、銀、金、クロム、鉄、ニッケル、白金、または
これらの合金などを用いることができる。銅は電気抵抗
が非常に低いため本発明のソース信号線の表面を覆う金
属膜に最適である。

【００５２】図１に示した表示用パネルを、めっきしよ
うとする金属イオンを含む電解液に浸す。そして陽極に
めっきしようとする金属または不溶性の金属を用い、メ
ッキ処理用電極１０８、１０９と陽極との間に適当な電
位差を与えることにより、ソース信号線１０４、電源供
給線１０５及び端子１０７の表面に、陽イオンから還元
されためっきしようとする金属が析出する。

【００５３】メッキ処理を施した後、層間絶縁膜を形成
し、半導体層の不純物領域に接続される接続用の電極１
２１と、ゲート信号線１１１を形成する。本発明におい
て、ゲート信号線１１１は層間絶縁膜に設けられたコン
タクトホールを通じてゲート電極と電気的に接続されて
いる。図２に、半導体層の不純物領域または電源供給線
と、端子とを接続する配線（引き回し配線）１２１と、
ゲート信号線１１１を形成した後の、表示用パネルの上
面図を示す。

【００５４】また画素部のソース信号線１０４と、ソー
ス側駆動回路１０２とが電気的に接続されている。また
電源供給線１０５と端子１０７とが電気的に接続されて
いる。また、ソース側駆動回路１０２と端子１０７とが
電気的に接続されている。

【００５５】メッキ処理後、基板分断ライン１１０で基
板を切断し、ソース信号線１０４と、電源供給線１０５
と、端子１０７とをメッキ処理用電極１０８、１０９か
ら切り離す。

【００５６】また、電気メッキ法において形成される金
属膜の膜厚は電流密度と時間とを制御することにより実
施者が適宜設定することができる。

【００５７】このように本発明では、画素部のソース信
号線、画素部の電源供給線、端子を低抵抗な金属材料で
覆ったため、画素部の面積が大面積化しても十分に高速
駆動させることができる。

【００５８】特に、電源供給線を低抵抗化することで、
配線抵抗による電源供給線の電位降下を防ぎ、クロスト
ークを防ぐことができる。

【００５９】また、ここではゲート電極と同時に画素部
のソース信号線、画素部の電源供給線、端子を作成した
例を示したが、別々に形成してもよい。例えば、各半導
体層に不純物元素を添加した後、ゲート電極を保護する
絶縁膜を形成し、各半導体層に添加した不純物元素の活
性化を行い、さらに絶縁膜上にフォトリソグラフィ工程
により低抵抗な金属材料（代表的にはアルミニウム、
銀、銅を主成分とする材料）からなる画素部のソース信
号線と、画素部の電源供給線と、端子とを同時に形成し
てもよい。こうして得られた画素部のソース信号線、画
素部の電源供給線、端子とをメッキ処理する。また、マ
スク数を低減するために、印刷法により画素部のソース
信号線、画素部の電源供給線を形成してもよい。

【００６０】また、本実施の形態では、画素部のソース
信号線と、画素部の電源供給線と、端子とをすべてメッ
キ法によって低抵抗な金属材料で覆ったが、画素部のソ
ース信号線または画素部の電源供給線のいずれか１つを
メッキ法によって低抵抗な金属材料で覆っていれば良
い。

【００６１】本発明によりアクティブマトリクス型の発
光装置において、画素部の面積が大きくなり大画面化し
ても良好な表示を実現することができる。

【００６２】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。

【００６３】

【実施例】（実施例１）本実施例では、同一基板上に画
素部と、画素部の周辺に設ける駆動回路を構成するＴＦ
Ｔ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴからな
るＣＭＯＳ回路）を同時に作製する方法について図３〜
図６を用いて説明する。

【００６４】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板２００を用いる。なお、基板
２００としては、透光性を有していれば特に限定され
ず、石英基板を用いても良い。また、本実施例の処理温
度に耐えうる耐熱性を有するプラスチック基板を用いて
もよい。

【００６５】次いで、基板２００上に酸化シリコン膜、
窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜
から成る下地膜２０１を形成する。本実施例では下地膜
２０１として２層構造を用いるが、前記絶縁膜の単層膜
または２層以上積層させた構造を用いても良い。下地膜
２０１の一層目としては、プラズマＣＶＤ法を用い、Ｓ
ｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガスとして成膜される
酸化窒化シリコン膜２０１ａを１０〜２００nm（好まし
くは５０〜１００nm）形成する。本実施例では、膜厚５
０ｎｍの酸化窒化シリコン膜２０１ａ（組成比Ｓｉ＝３
２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成し
た。次いで、下地膜２０１のニ層目としては、プラズマ
ＣＶＤ法を用い、ＳｉＨ₄及びＮ₂Ｏを反応ガスとして成
膜される酸化窒化シリコン膜２０１ｂを５０〜２００ｎ
ｍ（好ましくは１００〜１５０nm）の厚さに積層形成す
る。本実施例では、膜厚１００ｎｍの酸化窒化シリコン
膜２０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７
％、Ｈ＝２％）を形成した。

【００６６】次いで、下地膜上に半導体層２０２〜２０
５を形成する。半導体層２０２〜２０５は、非晶質構造
を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶ
Ｄ法、またはプラズマＣＶＤ法等）により成膜した後、
公知の結晶化処理（レーザー結晶化法、熱結晶化法、ま
たはニッケルなどの触媒を用いた熱結晶化法等）を行っ
て得られた結晶質半導体膜を所望の形状にパターニング
して形成する。この半導体層２０２〜２０５の厚さは２
５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形
成する。結晶質半導体膜の材料に限定はないが、好まし
くはシリコンまたはシリコンゲルマニウム合金などで形
成すると良い。本実施例では、プラズマＣＶＤ法を用
い、５５ｎｍの非晶質シリコン膜を成膜した後、ニッケ
ルを含む溶液を非晶質シリコン膜上に保持させた。この
非晶質シリコン膜に脱水素化（５００℃、１時間）を行
った後、熱結晶化（５５０℃、４時間）を行い、さらに
結晶化を改善するためのレーザーアニ―ル処理を行って
結晶質シリコン膜を形成した。そして、この結晶質シリ
コン膜をフォトリソグラフィ法を用いたパターニング処
理によって、半導体層２０２〜２０５を形成した。

【００６７】また、半導体層２０２〜２０５を形成した
後、エンハンスメント型とデプレッション型とを作り分
けるために微量な不純物元素（ボロンまたはリン）のド
ーピングを適宜行ってもよい。

【００６８】レーザー結晶化法で結晶質半導体膜を作製
する場合は、パルス発振型または連続発光型のエキシマ
レーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用い
る。これらのレーザーを用いる場合には、レーザー発振
器から放射されたレーザー光を光学系で線状に集光し、
半導体膜に照射する方法を用いると良い。結晶化の条件
は実施者が適宣選択するものであるが、エキシマレーザ
ーを用いる場合はパルス発振周波数３００[Hz]とし、レ
ーザーエネルギー密度を１００〜４００[mJ/cm²](代表
的には２００〜３００[mJ/cm²])とする。また、ＹＡＧ
レーザーを用いる場合にはその第２高調波を用いパルス
発振周波数３０〜３００[kHz]とし、レーザーエネルギ
ー密度を３００〜６００[mJ/cm²](代表的には３５０〜
５００[mJ/cm²])とすると良い。そして幅１００〜１０
００[μm]、例えば４００[μm]で線状に集光したレーザ
ー光を基板全面に渡って照射し、この時の線状レーザー
光の重ね合わせ率（オーバーラップ率）を５０〜９０
[％]として行う。

【００６９】なおレーザーは、連続発振またはパルス発
振の気体レーザもしくは固体レーザを用いることができ
る。気体レーザーとして、エキシマレーザ、Ａｒレー
ザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧ
レーザ、ＹＶＯ₄レーザ、ＹＬＦレーザ、ＹＡｌＯ₃レー
ザ、ガラスレーザ、ルビーレーザ、アレキサンドライド
レーザ、Ｔｉ：サファイアレーザなどが挙げられる。固
体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、
Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ
₄、ＹＬＦ、ＹＡｌＯ₃などの結晶を使ったレーザー等も
使用可能である。当該レーザーの基本波はドーピングす
る材料によって異なり、１μｍ前後の基本波を有するレ
ーザー光が得られる。基本波に対する高調波は、非線形
光学素子を用いることで得ることができる。

【００７０】またさらに、固体レーザーから発せられら
た赤外レーザー光を非線形光学素子でグリーンレーザー
光に変換後、さらに別の非線形光学素子によって得られ
る紫外レーザー光を用いることもできる。

【００７１】非晶質半導体膜の結晶化に際し、大粒径に
結晶を得るためには、連続発振が可能な固体レーザを用
い、基本波の第２高調波〜第４高調波を適用するのが好
ましい。代表的には、Ｎｄ:ＹＶＯ₄レーザー（基本波１
０６４nm）の第２高調波（５３２nm）や第３高調波（３
５５ｎｍ）を適用するのが望ましい。具体的には、出力
１０Ｗの連続発振のＹＶＯ₄レーザから射出されたレー
ザ光を非線形光学素子により高調波に変換する。また、
共振器の中にＹＶＯ₄結晶と非線形光学素子を入れて、
高調波を射出する方法もある。そして、好ましくは光学
系により照射面にて矩形状または楕円形状のレーザ光に
成形して、被処理体に照射する。このときのエネルギー
密度は０．０１〜１００ＭＷ／ｃｍ²程度（好ましくは
０．１〜１０ＭＷ／ｃｍ²）が必要である。そして、１
０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相
対的に半導体膜を移動させて照射する。

【００７２】次いで、半導体層２０２〜２０５を覆うゲ
ート絶縁膜２０６を形成する。ゲート絶縁膜２０６はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本
実施例では、プラズマＣＶＤ法により１１５ｎｍの厚さ
で酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９
％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶
縁膜は酸化窒化シリコン膜に限定されるものでなく、他
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。

【００７３】次いで、図３（Ａ）に示すように、ゲート
絶縁膜２０６上に膜厚２０〜１００ｎｍの第１の導電膜
２０７ａと、膜厚１００〜４００ｎｍの第２の導電膜２
０７ｂとを積層形成する。本実施例では、膜厚３０ｎｍ
のＴａＮ膜からなる第１の導電膜２０７ａと、膜厚３７
０ｎｍのＷ膜からなる第２の導電膜２０７ｂを積層形成
した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲッ
トを用い、窒素を含む雰囲気内でスパッタした。また、
Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成し
た。その他に６フッ化タングステン（ＷＦ₆）を用いる
熱ＣＶＤ法で形成することもできる。いずれにしてもゲ
ート電極として使用するためには低抵抗化を図る必要が
あり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望
ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を
図ることができるが、Ｗ膜中に酸素などの不純物元素が
多い場合には結晶化が阻害され高抵抗化する。従って、
本実施例では、高純度のＷ（純度９９．９９９９％また
は９９．９９％）のターゲットを用いたスパッタ法で、
さらに成膜時に気相中からの不純物の混入がないように
十分配慮してＷ膜を形成することにより、抵抗率９〜２
０μΩｃｍを実現することができた。

【００７４】なお、本実施例では、第１の導電膜２０７
ａをＴａＮ、第２の導電膜２０７ｂをＷとしたが、特に
限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃ
ｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主
成分とする合金材料若しくは化合物材料で形成してもよ
い。また、リン等の不純物元素をドーピングした多結晶
シリコン膜に代表される半導体膜を用いてもよい。ま
た、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２
の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化
チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とす
る組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）
膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、
第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第
２の導電膜をＣｕ膜とする組み合わせとしてもよい。

【００７５】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク２０８を形成し、電極及び配線を形
成するための第１のエッチング処理を行う。第１のエッ
チング処理では第１及び第２のエッチング条件で行う。
本実施例では第１のエッチング条件として、ＩＣＰ（In
ductively Coupled Plasma：誘導結合型プラズマ）エッ
チング法を用い、エッチング用ガスにＣＦ₄とＣｌ₂とＯ
₂とを用い、それぞれのガス流量比を２５／２５／１０
（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５０
０WのＲＦ（13.56MHz）電力を投入してプラズマを生成
してエッチングを行った。なお、エッチング用ガスとし
ては、Ｃｌ₂、ＢＣｌ₃、ＳｉＣｌ₄、ＣＣｌ₄などを代表
とする塩素系ガスまたはＣＦ₄、ＳＦ₆、ＮＦ₃などを代
表とするフッ素系ガス、またはＯ₂を適宜用いることが
できる。ここでは、松下電器産業（株）製のＩＣＰを用
いたドライエッチング装置（Model Ｅ６４５−□ＩＣ
Ｐ）を用いた。基板側（試料ステージ）にも１５０Wの
ＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイ
アス電圧を印加する。この第１のエッチング条件により
Ｗ膜をエッチングして第１の導電層の端部をテーパー形
状とする。第１のエッチング条件でのＷに対するエッチ
ング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対する
エッチング速度は８０．３２ｎｍ／ｍｉｎであり、Ｔａ
Ｎに対するＷの選択比は約２．５である。また、この第
１のエッチング条件によって、Ｗのテーパー角は、約２
６°となる。

【００７６】この後、レジストからなるマスク２０８を
除去せずに第２のエッチング条件に変え、エッチング用
ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス流量比を
３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の
電極に５００WのＲＦ（13.56MHz）電力を投入してプラ
ズマを生成して約３０秒程度のエッチングを行った。基
板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電
力を投入し、実質的に負の自己バイアス電圧を印加す
る。ＣＦ₄とＣｌ₂を混合した第２のエッチング条件では
Ｗ膜及びＴａＮ膜とも同程度にエッチングされる。第２
のエッチング条件でのＷに対するエッチング速度は５
８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度
は６６．４３ｎｍ／ｍｉｎである。なお、ゲート絶縁膜
上に残渣を残すことなくエッチングするためには、１０
〜２０％程度の割合でエッチング時間を増加させると良
い。

【００７７】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°とすればよい。

【００７８】こうして、第１のエッチング処理により第
１の導電層と第２の導電層から成る第１の形状の導電層
２１３〜２１８（第１の導電層２１３ａ〜２１８ａと第
２の導電層２１３ｂ〜２１８ｂ）を形成する（図３
（Ｂ））。図示しないが、ゲート絶縁膜となる絶縁膜２
０６のうち、第１の形状の導電層２１３〜２１８で覆わ
れない領域は１０〜２０nm程度エッチングされ薄くなっ
た領域が形成される。

【００７９】そして、レジストからなるマスクを除去せ
ずに第１のドーピング処理を行い、半導体層にｎ型を付
与する不純物元素を添加する。（図３（Ｃ））ドーピン
グ処理はイオンドープ法、若しくはイオン注入法で行え
ば良い。イオンドープ法の条件はドーズ量を１×１０¹³
〜５×１０¹⁵/cm²とし、加速電圧を６０〜１００ｋｅＶ
として行う。本実施例ではドーズ量を１．５×１０¹⁵/c
m²とし、加速電圧を８０ｋｅＶとして行った。ｎ型を付
与する不純物元素として１５族に属する元素、典型的に
はリン（Ｐ）または砒素（Ａｓ）を用いるが、ここでは
リン（Ｐ）を用いた。この場合、導電層２１３〜２１６
がｎ型を付与する不純物元素に対するマスクとなり、自
己整合的にｎ型の不純物領域（高濃度）２７０〜２７３
が形成される。不純物領域２７０〜２７３には１×１０
²⁰〜１×１０²¹/cm³の濃度範囲でｎ型を付与する不純物
元素を添加する。

【００８０】次いで、レジストからなるマスクを除去せ
ずに第２のエッチング処理を行う。ここでは、エッチン
グ用ガスにＳＦ₆とＣｌ₂とＯ₂とを用い、それぞれのガ
ス流量比を２４／１２／２４（ｓｃｃｍ）とし、１．３
Paの圧力でコイル型の電極に７００WのＲＦ（13.56MH
z）電力を投入してプラズマを生成してエッチングを２
５秒行った。基板側（試料ステージ）にも１０WのＲＦ
（13.56MHz）電力を投入し、実質的に負の自己バイアス
電圧を印加する。第２のエッチング処理でのＷに対する
エッチング速度は２２７．３ｎｍ／ｍｉｎ、ＴａＮに対
するエッチング速度は３２．１ｎｍ／ｍｉｎであり、Ｔ
ａＮに対するＷの選択比は７．１であり、絶縁膜２０６
であるＳｉＯＮに対するエッチング速度は３３．７ｎｍ
／ｍｉｎであり、ＴａＮに対するＷの選択比は６．８３
である。このようにエッチングガス用ガスにＳＦ₆を用
いた場合、絶縁膜２０６との選択比が高いので膜減りを
抑えることができる。

【００８１】この第２のエッチング処理により第２の導
電層（Ｗ）のテーパー角は７０°となった。この第２の
エッチング処理により第２の導電層２２２ｂ〜２２７ｂ
を形成する。一方、第１の導電層は、ほとんどエッチン
グされず、第１の導電層２２２ａ〜２２７ａを形成す
る。また、第２のエッチング処理によりレジストからな
るマスク２０８は、レジストからなるマスク２０９に形
状が変形する（図４（Ａ））。図示しないが、実際に
は、第１の導電層の幅は、第２のエッチング処理前に比
べて約０．１５μｍ程度、即ち線幅全体で０．３μｍ程
度後退する。また、ここでのチャネル長方向における第
２の導電層の幅が実施の形態に示した第２の幅に相当す
る。

【００８２】また、上記第２のエッチング処理におい
て、ＣＦ₄とＣｌ₂とＯ₂とをエッチングガスに用いるこ
とも可能である。その場合は、それぞれのガス流量比を
２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイ
ル型の電極に５００WのＲＦ（13.56MHz）電力を投入し
てプラズマを生成してエッチングを行えばよい。基板側
（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を
投入し、実質的に負の自己バイアス電圧を印加する。Ｃ
Ｆ₄とＣｌ₂とＯ₂とを用いる場合のＷに対するエッチン
グ速度は１２４．６２ｎｍ／ｍｉｎ、ＴａＮに対するエ
ッチング速度は２０．６７ｎｍ／ｍｉｎであり、ＴａＮ
に対するＷの選択比は６．０５である。従って、Ｗ膜が
選択的にエッチングされる。また、この場合、絶縁膜２
０６のうち、第１の形状の導電層２２２〜２２７で覆わ
れない領域は５０nm程度エッチングされ薄くなった領域
が形成される。

【００８３】次いで、レジストからなるマスクを除去し
た後、第２のドーピング処理を行って図４（Ｂ）の状態
を得る。ドーピングは第２の導電層２２２ｂ〜２２５ｂ
を不純物元素に対するマスクとして用い、第１の導電層
２２２ａ〜２２５ａにおけるテーパー部下方の半導体層
に不純物元素が添加されるようにドーピングする。本実
施例では、不純物元素としてＰ（リン）を用い、ドーピ
ング条件をドーズ量１．５×１０¹⁴/cm²、加速電圧９０
ｋｅＶ、イオン電流密度０．５μＡ／ｃｍ²、フォスフ
ィン（ＰＨ₃）５％水素希釈ガス、ガス流量３０ｓｃｃ
ｍにてプラズマドーピングを行った。こうして、第１の
導電層と重なる不純物領域（低濃度）２２８〜２３１を
自己整合的に形成する。この不純物領域２２８〜２３１
へ添加されたリン（Ｐ）の濃度は、１×１０¹⁷〜１×１
０¹⁹/cm³であり、且つ、第１の導電層におけるテーパー
部の膜厚に従って濃度勾配を有している。なお、第１の
導電層のテーパー部と重なる半導体層において、第１の
導電層におけるテーパー部の端部から内側に向かって不
純物濃度（Ｐ濃度）が次第に低くなっている。即ち、こ
の第２のドーピング処理により濃度分布が形成される。
また、不純物領域（高濃度）２７０〜２７３にも不純物
元素がさらに添加され、不純物領域（高濃度）２３２〜
２３５を形成する。

【００８４】なお、本実施例ではテーパ−部の幅（チャ
ネル長方向の幅）は少なくとも０．５μｍ以上であるこ
とが好ましく、１．５μｍ〜２μｍが限界である。従っ
て、膜厚にも左右されるが濃度勾配を有する不純物領域
（低濃度）のチャネル長方向の幅も１．５μｍ〜２μｍ
が限界となる。また、ここでは、不純物領域（高濃度）
と不純物領域（低濃度）とを別々なものとして図示して
いるが、実際は、明確な境界はなく、濃度勾配を有する
領域が形成されている。また、同様にチャネル形成領域
と不純物領域（低濃度）との明確な境界もない。

【００８５】次いで、後に画素部以外をマスク２４６で
覆ったまま、第３のエッチング処理を行う。マスク２４
６としては、金属板、ガラス板、セラミック板、セラミ
ックガラス板を用いればよい。この第３のエッチング処
理では、マスク２４６で重なっていない領域の第１の導
電層のテーパー部を選択的にドライエッチングして、半
導体層の不純物領域と重なる領域がなくなるようにす
る。第３のエッチング処理は、エッチングガスにＷとの
選択比が高いＣｌ₃を用い、ＩＣＰエッチング装置を用
いて行う。本実施例では、Ｃｌ₃のガス流量比を８０
（ｓｃｃｍ）とし、１．２Ｐａの圧力でコイル型の電極
に３５０WのＲＦ（13.56MHz）電力を投入してプラズマ
を生成してエッチングを３０秒行った。基板側（試料ス
テージ）にも５０WのＲＦ（13.56MHz）電力を投入し、
実質的に負の自己バイアス電圧を印加する。第３のエッ
チングにより、導電層２３６（第１の導電層２３６ａ、
第２の導電層２３６ｂ）、導電層２３７（第１の導電層
２３７ａ、第２の導電層２３７ｂ）、導電層２３８（第
１の導電層２３８ａ、第２の導電層２３８ｂ）、導電層
２３９（第１の導電層２３９ａ、第２の導電層２３９
ｂ）が形成される。なお、導電層２３８はソース信号線
となり、導電層２３９は電源供給線となる。（図４
（Ｃ））

【００８６】本実施例では第３のエッチング処理を行う
例を示したが、第３のエッチング処理を行う必要がなけ
れば、特に行う必要はない。

【００８７】次いで図５（Ａ）に示すように、レジスト
からなるマスクを除去した後、新たにレジストからなる
マスク２４５を形成して第３のドーピング処理を行う。
この第３のドーピング処理により、ｐチャネル型ＴＦＴ
の活性層となる半導体層に前記一導電型（ｎ型）とは逆
の導電型（ｐ型）を付与する不純物元素が添加された不
純物領域２４７〜２５０を形成する。導電層２２３およ
び２３７を不純物元素に対するマスクとして用い、ｐ型
を付与する不純物元素を添加して自己整合的に不純物領
域を形成する。

【００８８】本実施例では、不純物領域２４７〜２５０
はジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成す
る。ただし不純物領域２４７は不純物領域２４７ａと２
４７ｂとを含む。また、不純物領域２４９は不純物領域
２４９ａと２４９ｂとを含む。なお、この第３のドーピ
ング処理の際には、ｎチャネル型ＴＦＴを形成する半導
体層はレジストからなるマスク２４５で覆われている。
第１のドーピング処理及び第２のドーピング処理によっ
て、不純物領域２４７〜２５０にはそれぞれ異なる濃度
でリンが添加されているが、そのいずれの領域において
もｐ型を付与する不純物元素の濃度が２×１０²⁰〜２×
１０²¹atoms/cm³となるようにドーピング処理すること
により、ｐチャネル型ＴＦＴのソース領域およびドレイ
ン領域として機能するために何ら問題は生じない。

【００８９】次いで、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。この活性化工
程はファーネスアニール炉を用いる熱アニール法で行
う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜５５０℃で行えばよく、
本実施例では５５０℃、４時間の熱処理で活性化処理を
行った。なお、熱アニール法の他に、レーザーアニール
法、またはラピッドサーマルアニール法（ＲＴＡ法）を
適用することができる。

【００９０】また、図示しないが、この活性化処理によ
り不純物元素が拡散してｎ型の不純物領域（低濃度）と
不純物領域（高濃度）との境界がほとんどなくなる。

【００９１】なお、本実施例では、上記活性化処理と同
時に、結晶化の際に触媒として使用したニッケルが高濃
度のリンを含む不純物領域にゲッタリングされ、主にチ
ャネル形成領域となる半導体層中のニッケル濃度が低減
される。このようにして作製したチャネル形成領域を有
するＴＦＴはオフ電流値が下がり、結晶性が良いことか
ら高い電界効果移動度が得られ、良好な特性を達成する
ことができる。

【００９２】次いで、水素雰囲気中で熱処理を行って半
導体層を水素化する。水素化の他の手段として、プラズ
マ水素化（プラズマにより励起された水素を用いる）を
用いてもよい。

【００９３】また、本実施例では、レーザーアニール法
を用いる場合、結晶化の際に用いたレーザーを使用する
ことが可能である。活性化の場合は、移動速度は結晶化
と同じにし、０．０１〜１００ＭＷ／ｃｍ²程度（好ま
しくは０．０１〜１０ＭＷ／ｃｍ²）のエネルギー密度
が必要となる。

【００９４】次いで、画素部のソース信号線となる導電
層２３８の表面、画素部の電源供給線となる導電層２３
９及び端子部（図示せず）の電極表面にメッキ処理を施
す。図７（Ａ）にメッキ処理行った直後の端子部の上面
図を示し、図７（Ｂ）にその断面図を示す。図７中、４
００は端子部、４０１は端子を示している。また、図７
では代表的に駆動回路部のＴＦＴ３０３を一つ示し、画
素部においてはソース信号線２３８のみを示した。本実
施例では、銅メッキ液（ＥＥＪＡ製：ミクロファブＣ
ｕ２２００）を用いてメッキ処理を行った。また、この
メッキの際、実施の形態にその一例を示したように、メ
ッキしようとする導電体は、互いに同電位となるように
ダミーパターンで繋がれている。後の工程で基板の分断
時に互いの電極間を分断して分離する。また、ダミーパ
ターンでショートリングを形成してもよい。

【００９５】次いで、画素のソース信号線を覆う第１の
層間絶縁膜２５５を形成する。第１の層間絶縁膜２５５
としてはシリコンを主成分とする無機絶縁膜を用いれば
よい。

【００９６】次いで、第１の層間絶縁膜２５５上に有機
絶縁物材料から成る第２の層間絶縁膜２５６を形成す
る。本実施例では膜厚１．６μｍのアクリル樹脂膜を形
成した。

【００９７】次いで、第２の層間絶縁膜２５６上に透明
導電膜からなる画素電極２５７をフォトマスクを用いて
パターニングした。画素電極２５７とする透明導電膜
は、例えばＩＴＯ（酸化インジウム酸化スズ合金）、酸
化インジウム酸化亜鉛合金（Ｉｎ₂Ｏ₃―ＺｎＯ）、酸化
亜鉛（ＺｎＯ）等を用いればよい。

【００９８】次いで、フォトマスクを用いて第２の層間
絶縁膜２５６を選択的にエッチングして、各不純物領域
（２３２、２３４、２４７、２４９）に達するコンタク
トホールと、画素部のソース信号線２３８に達するコン
タクトホールと、電源供給線２３９に達するコンタクト
ホールを形成する。

【００９９】次いで、不純物領域（２３２、２３４、２
４７、２４９）と、ソース信号線２３８と、電源供給線
２３９それぞれ電気的に接続する電極２５７〜２６３
と、ゲート信号線２６４を形成する。

【０１００】また、画素電極２５７は、画素電極２５７
と接して重なる電極２６２によって、画素部の電流制御
用ＴＦＴ３０７の不純物領域２４９ａと電気的に接続さ
れる。

【０１０１】また、不純物領域２３４は電極２６０を介
してソース信号線２３８と電気的に接続される。また、
不純物領域２４９ｂは電極２６３を介して電源供給線２
３９と電気的に接続される。

【０１０２】また、本実施例では画素電極２５７を形成
した後に電極２６２を形成した例を示したが、コンタク
トホールを形成し、電極を形成した後、その電極と重な
るように透明導電膜からなる画素電極を形成してもよ
い。

【０１０３】以上の様にして、ｎチャネル型ＴＦＴ３０
３及びｐチャネル型ＴＦＴ３０４からなるＣＭＯＳ回路
３０２を含む駆動回路３０１と、ｎチャネルＴＦＴから
なるスイッチング用ＴＦＴ３０６及びｐチャネルＴＦＴ
からなる電流制御用ＴＦＴ３０７とを有する画素部３０
５とを同一基板上に形成することができる（図５
（Ｃ））。本明細書中ではこのような基板を便宜上アク
ティブマトリクス基板と呼ぶ。

【０１０４】次に、図６に示すように、珪素を含む絶縁
膜（本実施例では酸化珪素膜）を５００[nm]の厚さに形
成し、画素電極２５７に対応する位置に開口部を形成し
て、バンクとして機能する第３の層間絶縁膜２８０を形
成する。開口部を形成する際、ウエットエッチング法を
用いることで容易にテーパー形状の側壁とすることが出
来る。開口部の側壁が十分になだらかでないと段差に起
因する有機化合物層の劣化が顕著な問題となってしまう
ため、注意が必要である。

【０１０５】なお、本実施例においては、第３の層間絶
縁膜２８０として酸化珪素でなる膜を用いているが、場
合によっては、ポリイミド、ポリアミド、アクリル、Ｂ
ＣＢ（ベンゾシクロブテン）といった有機樹脂膜を用い
ることもできる。

【０１０６】次に、有機化合物層２６５を蒸着法により
形成し、更に蒸着法により陰極（ＭｇＡｇ電極）２６６
を形成する。このとき有機化合物層２６５及び陰極２６
６を形成するに先立って画素電極２５７に対して熱処理
を施し、水分を完全に除去しておくことが望ましい。な
お、本実施例では発光素子の陰極としてＭｇＡｇ電極を
用いるが、公知の他の材料であっても良い。

【０１０７】なお、有機化合物層２６５としては、電場
を加えることで発生するルミネッセンスが得られる公知
の材料を用いることができる。本実施例では正孔輸送層
（Hole transporting layer）及び発光層（Emitting la
yer）でなる２層構造を有機化合物層とするが、正孔注
入層、電子注入層若しくは電子輸送層のいずれかを設け
る場合もある。このように組み合わせは既に様々な例が
報告されており、そのいずれの構成を用いても構わな
い。

【０１０８】本実施例では正孔輸送層としてポリフェニ
レンビニレンを蒸着法により形成する。また、発光層と
しては、ポリビニルカルバゾールに１，３，４−オキサ
ジアゾール誘導体のＰＢＤを３０〜４０％分子分散させ
たものを蒸着法により形成し、緑色の発光中心としてク
マリン６を約１％添加している。

【０１０９】さらにパッシベーション膜２６７を設ける
と良い。本実施例ではパッシベーション膜２６７として
３００ｎｍ厚の窒化珪素膜を設ける。このパッシベーシ
ョン膜を大気解放しないで陰極２６６と連続的に形成し
ても構わない。パッシベーション膜２６７によって、有
機化合物層２６５を水分や酸素から保護することがより
可能になる

【０１１０】なお、有機化合物層２６５の膜厚は１０〜
４００[nm]（典型的には６０〜１５０[nm]）、陰極２６
６の厚さは８０〜２００[nm]（典型的には１００〜１５
０[nm]）とすれば良い。

【０１１１】こうして図６に示すような構造の発光装置
が完成する。なお、本実施例における発光装置の作成工
程においては、回路の構成及び工程の関係上、ゲート電
極を形成している材料であるＴａ、Ｗによってソース信
号線を形成し、ソース、ドレイン電極を形成している配
線材料であるＡｌによってゲート信号線を形成している
が、異なる材料を用いても良い。

【０１１２】本実施例で作製するアクティブマトリクス
基板の画素部の上面図を図８に示す。なお、図５、図６
に対応する部分には同じ符号を用いている。図６の鎖線
Ａ−Ａ’は図８の鎖線Ａ―Ａ’で切断した断面図に対応
している。また、図６の鎖線Ｂ−Ｂ’は図８の鎖線Ｂ―
Ｂ’で切断した断面図に対応している。

【０１１３】画素３３１はソース信号線２３８とゲート
信号線２６４とを有している。電流制御用ＴＦＴ３０７
のドレイン領域は、電極２６２を間に介して画素電極２
５７に接続されている。そして、開口部３３０において
画素電極２５７と有機化合物層とが重なっており、発光
素子３０８が発光する。ゲート配線３３３の一部は電流
制御用ＴＦＴ３０７のゲート電極２３７を含んでいる。
また３３４は半導体層からなる容量配線であり、容量配
線３３４とゲート配線３３３とがゲート絶縁膜を間に介
して重なっている部分３３２がコンデンサである。

【０１１４】なお、遮蔽膜を用いることなく、画素電極
間の隙間が遮光されるように、画素電極２５７の端部を
ソース信号線２３８と重なるように配置形成させても良
い。

【０１１５】また、本実施例で示す工程に従えば、アク
ティブマトリクス基板の作製に必要なフォトマスクの数
を５枚とすることができた。

【０１１６】なお、実際には図６まで完成したら、外気
に曝されないように気密性が高く、脱ガスの少ない保護
フィルム（ラミネートフィルム、紫外線硬化樹脂フィル
ム等）や透光性のシーリング材でパッケージング（封
入）することが好ましい。その際、シーリング材の内部
を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸
化バリウム）を配置したりすると発光素子の信頼性が向
上する。

【０１１７】そしてアクティブマトリクス基板とカバー
材とをシール材等で封止し、気密性を高める。そして基
板上に形成された素子又は回路から引き回された端子と
外部信号端子とを接続するためのコネクター（フレキシ
ブルプリントサーキット：ＦＰＣ）を取り付けて製品と
して完成する。

【０１１８】次に、アクティブマトリクス基板を所望の
形状に分断する。なおこの分断作業は、アクティブマト
リクス基板とカバー材とをシール材等で封止する前でも
後でも良い。この分断作業でメッキ処理のために設けら
れたダミーパターンを分断する。

【０１１９】図９（Ａ）に分断後の端子部の上面図を示
し、点線Ｄ−Ｄ’で切断した断面図を図９（Ｂ）に示
す。図９中、４００は端子部、４０１は外部端子と接続
される端子を示している。また、図９は、代表的に、駆
動回路部のＴＦＴを一つ示し、画素部においてはソース
信号線２３８のみを示した。また、端子４０１は、ソー
ス信号線２３８、電源供給線２３９と電気的に接続され
ている。端子部４００においては、メッキ処理された端
子４０１の一部が露呈し、ＩＴＯからなる透明導電膜４
０４が形成されている状態となっている。なおこの透明
導電膜４０４が、画素部の画素電極と同時に形成しても
良い。

【０１２０】そして、公知の技術を用いて端子の露呈し
ている部分にＦＰＣを貼りつけた。図９（Ｃ）にＦＰＣ
４０５の接着後の断面図を示した。

【０１２１】また、ここでは全ての駆動回路を基板上に
形成した例を示したが、駆動回路の一部に数個のＩＣを
用いてもよい。

【０１２２】以上のようにして作製される発光装置は各
種電子機器の表示部として用いることができる。

【０１２３】（実施例２）実施例１では駆動回路にＣＭ
ＯＳ回路を作成した例を示したが、全てｎチャネル型Ｔ
ＦＴを用いてＮＭＯＳ回路を形成しても良い。なお、ｎ
チャネル型ＴＦＴを組み合わせてＮＭＯＳ回路を形成す
る場合、図１１（Ａ）に示したようにエンハンスメント
型ＴＦＴ同士で形成する場合（以下、ＥＥＭＯＳ回路と
いう）と、図１１（Ｂ）に示したようにエンハンスメン
ト型とデプレッション型とを組み合わせて形成する場合
（以下、ＥＤＭＯＳ回路という）がある。また画素部に
設けられたＴＦＴを全てｎチャネル型ＴＦＴで形成して
も良い。ただしこの場合、画素電極は陰極であることが
好ましい。図１０に本実施例の発光装置の断面図を示
す。なお図１０では、画素電極５４７を形成した後、第
３層間絶縁膜を成膜する前の状態を示している。

【０１２４】５０１は駆動回路のＴＦＴを示しており、
５０５は画素部のＴＦＴを示している。画素部５０５
は、スイッチング用ＴＦＴ５０６と、電流制御用ＴＦＴ
５０７とを有しており、共にｎチャネル型ＴＦＴであ
る。

【０１２５】５２６はメッキ処理後のソース信号線であ
り、５２７はメッキ処理後の電源供給線である。ソース
信号線５２６は電極５６１を介してスイッチング用ＴＦ
Ｔ５０６の不純物領域５５１に電気的に接続されてい
る。また、電源供給線５２７は配線５６２を介して電流
制御用ＴＦＴ５０７の不純物領域５４５に電気的に接続
されている。

【０１２６】また駆動回路５０１は、ｎチャネル型５０
３と、ｎチャネル型５０４とを有するｎＭＯＳ回路５０
２を有している。

【０１２７】ｎチャネル型ＴＦＴ５０３、５０４は、チ
ャネル形成領域となる半導体に周期表の１５族に属する
元素（好ましくはリン）もしくは周期表の１３族に属す
る元素（好ましくはボロン）を添加することによりエン
ハンスメント型とデプレッション型とを作り分けること
ができる。

【０１２８】エンハンスメント型とデプレッション型と
を作り分けるには、チャネル形成領域となる半導体に周
期表の１５族に属する元素（好ましくはリン）もしくは
周期表の１３族に属する元素（好ましくはボロン）を適
宜、添加すればよい。

【０１２９】図１１（Ａ）において、３１、３２はどち
らもエンハンスメント型のｎチャネル型ＴＦＴ（以下、
Ｅ型ＮＴＦＴという）である。また、図１１（Ｂ）にお
いて、３３はＥ型ＮＴＦＴ、３４はデプレッション型の
ｎチャネル型ＴＦＴ（以下、Ｄ型ＮＴＦＴという）であ
る。

【０１３０】なお、図１１（Ａ）、（Ｂ）において、Ｖ
DHは正の電圧が印加される電源線（正電源線）であり、
ＶDLは負の電圧が印加される電源線（負電源線）であ
る。負電源線は接地電位の電源線（接地電源線）として
も良い。

【０１３１】さらに、図１１（Ａ）に示したＥＥＭＯＳ
回路もしくは図１１（Ｂ）に示したＥＤＭＯＳ回路を用
いてシフトレジスタを作製した例を図１２に示す。図１
２において、４０、４１はフリップフロップ回路であ
る。また、４２、４３はＥ型ＮＴＦＴであり、Ｅ型ＮＴ
ＦＴ４２のゲートにはクロック信号（ＣＬ）が入力さ
れ、Ｅ型ＮＴＦＴ４３のゲートには極性の反転したクロ
ック信号（ＣＬバー）が入力される。また、４４で示さ
れる記号はインバータ回路であり、図１２（Ｂ）に示す
ように、図１１（Ａ）に示したＥＥＭＯＳ回路もしくは
図１１（Ｂ）に示したＥＤＭＯＳ回路が用いられる。従
って、表示装置の駆動回路を全てｎチャネル型ＴＦＴで
構成することも可能である。

【０１３２】表示面積が小型である表示装置において、
ｎチャネル型ＴＦＴからなるＮＭＯＳ回路で駆動回路を
形成した場合、ＣＭＯＳ回路と比べて消費電力が大きく
なってしまう。しかし、本発明は、表示面積が大型であ
る場合に特に有効なものであり、表示面積が大型である
据え置き型のモニターまたはテレビにおいて消費電力は
問題にはならない。また、ゲート側の駆動回路を全てＮ
ＭＯＳ回路で形成する場合には問題ないが、ソース側の
駆動回路に関しては全てＮＭＯＳ回路で形成するより
も、一部を外付けのＩＣ等で形成するほうが高速駆動可
能となるため望ましい。

【０１３３】なお、本実施例は実施例１と自由に組み合
わせて実施することが可能である。

【０１３４】（実施例３）本実施例では、画素部が有す
るソース信号線と、画素部が有する電源供給線と、端子
とを、同じメッキ処理用電極に接続し、電気メッキ法を
行う場合のダミーパターンについて述べる。

【０１３５】図１３に本実施例の発光装置の上面図を示
す。なお、図１３において、代表的に画素部のソース信
号線６０４は３本、電源供給線６０５は３本のみ示し
た。また、画素部のソース信号線６０４は互いに平行な
帯状になっており、また、画素部の電源供給線６０５は
互いに平行な帯状である。また端子６０７は代表的に６
つのみ示した。

【０１３６】６０１は画素部であり、メッキ処理前のソ
ース信号線６０４と、メッキ処理前の電源供給線６０５
とが設けられている。また端子部６０６には複数のメッ
キ処理前の端子６０７が形成されている。

【０１３７】ソース信号線６０４と、電源供給線６０５
と、端子６０７は、全てメッキ処理用電極６０９に接続
されている。

【０１３８】本実施例では、ソース側駆動回路６０２と
ゲート側駆動回路６０３とを画素部６０１と同じ基板上
に形成している。しかしソース側駆動回路６０２とゲー
ト側駆動回路６０３は、必ずしも画素部６０１と同じ基
板上に形成する必要はない。なお、図１３においてソー
ス側駆動回路６０２とゲート側駆動回路６０３は、電気
メッキ法を行う前の状態にある。

【０１３９】なお６１０は基板分断ラインであり、メッ
キ処理後に基板分断ライン６１０で基板を切断したとき
に、ソース信号線６０４と、電源供給線６０５と、端子
６０７とがメッキ処理用電極６０９と切り離される。

【０１４０】メッキ処理を施した後、層間絶縁膜を形成
し、半導体層の不純物領域または電源供給線と、端子と
を接続する配線（引き回し配線）と、ゲート信号線とを
形成する。本発明において、ゲート信号線は層間絶縁膜
に設けられたコンタクトホールを通じてゲート電極と電
気的に接続されている。図１３において、６１２は引き
回し配線であり、６１１はゲート信号線である。

【０１４１】また画素部のソース信号線６０４と、ソー
ス側駆動回路６０２とが配線により電気的に接続されて
いる。また電源供給線６０５と端子６０７とが引き回し
配線６１２により電気的に接続されている。また、ソー
ス側駆動回路６０２と端子６０７とが引き回し配線６１
２により電気的に接続されている。

【０１４２】メッキ処理後、基板分断ライン６１０で基
板を切断し、ソース信号線６０４と、電源供給線６０５
と、端子６０７とをメッキ処理用電極６０９と切り離
す。

【０１４３】このように本発明では、画素部のソース信
号線、画素部の電源供給線、端子を低抵抗な金属材料で
覆ったため、画素部の面積が大面積化しても十分に高速
駆動させることができる。

【０１４４】特に、電源供給線を低抵抗化することで、
配線抵抗による電源供給線の電位降下を防ぎ、クロスト
ークを防ぐことができる。

【０１４５】本実施例は、実施例１または実施例２と組
み合わせて実施することが可能である。

【０１４６】（実施例４）本実施例では、ソース信号線
をゲート電極と同じ材料で形成し、電源供給線をゲート
信号線と同じ材料で形成する例について説明する。

【０１４７】図１４に本実施例の画素の上面図を示す。
本実施例において、ソース信号線７０３、ゲート信号線
７０４、電源供給線７０５を有している領域が画素７０
０に相当する。画素７００はスイッチング用ＴＦＴ７０
１と、電流制御用ＴＦＴ７０２とを有している。

【０１４８】ゲート配線７１１は電流制御用ＴＦＴ７０
２のゲート電極７１２を含んでいる。

【０１４９】ソース信号線７０３と、スイッチング用Ｔ
ＦＴ７０１のゲート電極７０８と、電流制御用ＴＦＴ７
０２のゲート電極７１２及びゲート配線７１１とは同じ
導電膜から形成されている。

【０１５０】また電流制御用ＴＦＴ７０２のドレイン領
域は、電極７０９を間に介して画素電極７０６に接続さ
れている。画素電極７０６上には第３の層間絶縁膜（図
示せず）が形成されており、第３の層間絶縁膜上には有
機化合物層（図示せず）が形成されている。画素電極７
０６と有機化合物層は、第３の層間絶縁膜に設けられた
開口部７０７を介して接している。

【０１５１】電極７０９と、電源供給線７０５と、ゲー
ト信号線７０４と、スイッチング用ＴＦＴ７０１のソー
ス領域とドレイン領域に直接接続された配線と、電流制
御用ＴＦＴ７０２のソース領域とドレイン領域に直接接
続された配線とが、同じ導電膜から形成されている。

【０１５２】ゲート配線７１１は電流制御用ＴＦＴ７０
２のゲート電極７１２を含んでいる。また７１０は半導
体層からなる容量配線であり、容量配線７１０とゲート
配線７１１とがゲート絶縁膜（図示せず）を間に介して
重なっている部分７１３がコンデンサである。

【０１５３】なお、遮蔽膜を用いることなく、画素電極
間の隙間が遮光されるように、画素電極７０６の端部を
ソース信号線７０３と重なるように配置形成させても良
い。

【０１５４】本実施例は、実施例３と自由に組み合わせ
て実施することが可能である。

【０１５５】（実施例５）本実施例では、実施例１とは
異なる工程でソース信号線または電源供給線を形成する
例を図１５に示す。

【０１５６】図１５（Ａ）は、画素部のソース信号線９
０３または電源供給線（図示せず）にメッキ処理を施し
た後、層間絶縁膜を形成し、層間絶縁膜にコンタクトホ
ールを形成した後、端子部９００のメッキを行う例であ
る。

【０１５７】まず、ＴＦＴのゲート電極９０２と同一工
程で端子９０１及びソース信号線９０３または電源供給
線を形成する。まず、画素部のソース信号線９０３また
は電源供給線だけを選択的にメッキ処理を行う。その
後、層間絶縁膜を形成し、コンタクトホールを形成す
る。このコンタクトホールを形成する際に端子部９００
の端子９０１の一部が露呈するようにする。次いで、端
子部の端子９０１の露呈した領域のみをメッキ処理して
被膜９０４を形成する。なお被膜９０４は端子９０１に
含まれる。

【０１５８】その後、引き出し配線や半導体層の不純物
領域に接続される電極を形成する。以降の工程は実施例
１に従って図１５（Ａ）に示す構造を形成すればよい。

【０１５９】ただし、半導体層に含まれる不純物元素の
活性化は被膜９０４の形成前に行うことが好ましい。

【０１６０】また、実施例１と同様に、メッキ処理の
際、メッキ処理を施そうとする配線または電極は、同電
位となるようにダミーパターンで繋がれている。後の工
程で基板の分断時に互いの電極間を分断して分離する。
また、これらのダミーパターンでショートリングを形成
してもよい。

【０１６１】図１５（Ｂ）は、図１５（Ａ）とは異なる
工程でメッキを行う一例を示す。本実施例では、ＴＦＴ
のゲート電極９１２を形成すると同時にソース信号線９
１３を形成しない例である。

【０１６２】ゲート電極９１２を保護する絶縁膜を形成
した後、各半導体層に添加した不純物元素の活性化を行
い、絶縁膜上にフォトリソグラフィ工程により低抵抗な
金属材料（代表的にはアルミニウム、銀、銅を主成分と
する材料）からなる画素部のソース信号線９１３と、端
子９１１とを同時に形成する。このように本発明では画
素部のソース信号線を低抵抗な金属材料で形成したた
め、画素部の面積が大面積化しても十分駆動させること
ができる。また、マスク数を低減するために、印刷法に
よりソース信号線を形成してもよい。

【０１６３】次いで、メッキ処理（電気メッキ法）を行
い、画素部のソース信号線９１３の表面と、端子９１１
の表面に金属膜を形成する。以降の工程は実施例１に従
って図１５（Ｂ）に示す構造を形成すればよい。

【０１６４】図１５（Ｃ）は、図１５（Ａ）とは異なる
工程でソース信号線の形成を行う一例を示す。

【０１６５】本実施例では、印刷法によりソース信号線
を形成する。画素のソース信号線の位置精度を向上させ
るために導電層を設けた。

【０１６６】本実施例では、ゲート電極と同じ工程で、
ソース信号線となる導電層９１５ａ、９１５ｂを形成し
た。次いで、ゲート電極を絶縁膜で覆うことなく不純物
元素の活性化を行った。活性化としては、例えば、不活
性雰囲気中、減圧下で熱アニールを行うことによって、
導電層の酸化による高抵抗化を抑えた。次いで、導電層
の間を埋めるように、印刷法を用いてソース信号線を形
成した。また、ソース信号線に沿って導電層を設けるこ
とによって印刷法（スクリーン印刷）で発生しやすい断
線を防ぐことができる。以降の工程は実施例１に従って
図１５（Ｃ）に示す構造を形成すればよい。

【０１６７】スクリーン印刷は、例えば金属粒子（Ａ
ｇ、Ａｌ等）を混ぜたペースト（希釈剤）またはインク
を所望のパターンの開口を有する版をマスクとして、上
記開口部からペーストを被印刷体である基板上に形成
し、その後、熱焼成を行うことで所望のパターンの配線
を形成するものである。このような印刷法は比較的安価
であり、大面積に対応することが可能であるため本発明
には適している。

【０１６８】また、スクリーン印刷法に代えて回転する
ドラムを用いる凸版印刷法、凹版印刷法、および各種オ
フセット印刷法を本発明に適用することは可能である。

【０１６９】以上のように様々な方法で画素部のソース
信号線を形成することができる。

【０１７０】なお、本実施例は実施例１〜実施例４のい
ずれか一と自由に組み合わせることができる。

【０１７１】（実施例６）本実施例では、実施例１に示
したのとは異なる構成を有する発光装置の構成につい
て、図１６を用いて説明する。

【０１７２】駆動回路９２１において、ｐチャネル型Ｔ
ＦＴ９２３と、ｎチャネル型ＴＦＴ９２４が形成されて
おり、ＣＭＯＳ回路を形成している。

【０１７３】画素部９２２はスイッチング用ＴＦＴ９２
５と、電流制御用ＴＦＴ９２６が形成されており、スイ
ッチング用ＴＦＴ９２５のソース領域とドレイン領域
は、一方はソース信号線９２７に、もう一方は図示して
はいないが電流制御用ＴＦＴ９２６のゲート電極に、電
気的に接続されている。

【０１７４】また電流制御用ＴＦＴ９２６のソース領域
とドレイン領域は、一方は電源供給線（図示せず）に、
もう一方は発光素子９２８が有する画素電極９２９に接
続されている。

【０１７５】発光素子９２８は画素電極９２９と、画素
電極９２９に接している有機化合物層９３０と、有機化
合物層９３０に接している対向電極９３１とを有してい
る。なお本実施例では、駆動回路９２１と画素部９２２
とを覆って、対向電極９３１上に保護膜９３２が設けら
れている。

【０１７６】本実施例では、図１６に示すように、画素
電極９２９に対応する位置に開口部を有する第３の層間
絶縁膜９３４を形成する。第３の層間絶縁膜９３４は絶
縁性を有していて、バンクとして機能し、隣接する画素
の有機化合物層を分離する役割を有している。本実施例
ではレジストを用いて第３の層間絶縁膜９３４を形成す
る。

【０１７７】本実施例では、第３の層間絶縁膜９３４の
厚さを１μｍ程度とし、開口部は画素電極９２９に近く
なればなるほど広くなる、所謂逆テーパー状になるよう
に形成する。これはレジストを成膜した後、開口部を形
成しようとする部分以外をマスクで覆い、ＵＶ光を照射
して露光し、露光された部分を現像液で除去することに
よって形成される。

【０１７８】本実施例のように、第３の層間絶縁膜９３
４を逆テーパー状にすることで、後の工程において有機
化合物層を成膜した時に、隣り合う画素同士で有機化合
物層が分断されるため、有機化合物層と、第３の層間絶
縁膜９３４の熱膨張係数が異なっていても、有機化合物
層がひび割れたり、剥離したりするのを抑えることがで
きる。

【０１７９】なお、本実施例においては、第３の層間絶
縁膜としてレジストでなる膜を用いているが、場合によ
っては、ポリイミド、ポリアミド、アクリル、ＢＣＢ
（ベンゾシクロブテン）、酸化珪素膜等を用いることも
できる。第３の層間絶縁膜９３４は絶縁性を有する物質
であれば、有機物と無機物のどちらでも良い。

【０１８０】なお図１６では示さなかったが、電源供給
線もゲート電極と同じ層に形成し、メッキ処理を施すこ
とによって、配線抵抗を低下させても良い。

【０１８１】本実施例は、実施例１〜５と組み合わせて
実施することが可能である。

【０１８２】（実施例７）本実施例では、逆スタガ型の
ＴＦＴを有する発光装置の構成について説明する。図１
７に本実施例の発光装置の断面図を示す。ただし図１７
では画素電極を形成した後に、第３の層間絶縁膜を形成
する前の状態にある。

【０１８３】本実施例の発光装置では、駆動回路９４０
はｎチャネル型ＴＦＴ９４２と、ｐチャネル型ＴＦＴ９
４３とを有しており、ＣＭＯＳ回路を形成している。

【０１８４】また、画素部９４１はスイッチング用ＴＦ
Ｔ９４４と、電流制御用ＴＦＴ９４５とを有している。
９４７はソース信号線、９４８は電源供給線、９４９は
ゲート信号線である。

【０１８５】スイッチング用ＴＦＴ９４４のソース領域
とドレイン領域は、一方はソース信号線９４７に、もう
一方は図示してはいないが電流制御用ＴＦＴ９４５のゲ
ート電極に接続されている。

【０１８６】電流制御用ＴＦＴ９４５のソース領域とド
レイン領域は、一方は電源供給線９４８に、もう一方は
画素電極９４６に電気的に接続されている。

【０１８７】ゲート信号線９４９は第２の層間絶縁膜９
５０上に形成されており、図示してはいないがスイッチ
ング用ＴＦＴ９４４のゲート電極と接続されている。

【０１８８】ソース信号線９４７と電源供給線９４８
は、ＴＦＴのゲート電極と同じ層に形成されており、メ
ッキ処理を施すことによって、配線抵抗を低下させてい
る。ただし本実施例ではメッキ処理（電気メッキ法）を
行う前にゲート絶縁膜９５１を一部エッチングして除去
することにより、画素部のソース信号線９４７の表面
と、画素部の電源供給線９４８の表面とを露出させ、そ
の後に電気メッキ法により表面に金属膜を形成する。

【０１８９】本実施例は、実施例１〜６と組み合わせて
実施することが可能である。

【０１９０】（実施例８）本実施例では、実施例１とは
異なる構成の発光装置について説明する。図１８に本実
施例の発光装置の画素部の断面図を示す。

【０１９１】図１８は、スイッチング用ＴＦＴ８４０、
コンデンサ８３３、電流制御用ＴＦＴ８３２が形成され
ている様子を示している。これらの素子を形成する土台
となる基板８０１は、ガラス基板または有機樹脂基板を
採用する。有機樹脂材料はガラス材料と比較して軽量で
あり、発光装置自体の軽量化に有効に作用する。発光装
置を作製する上で適用できるものとしてはポリイミド、
ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン
ナフタレート（ＰＥＮ）、ポリエーテルサルフォン（Ｐ
ＥＳ）、アラミドなどの有機樹脂材料を用いることがで
きる。ガラス基板は無アルカリガラスと呼ばれる、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスを用
いることが望ましい。ガラス基板の厚さは０．５〜１．
１ｍｍのものが採用されるが、軽量化を目的とすると厚
さは薄くする必要がある。また、さらに軽量化を図るに
は比重が２．３７ｇ／ｃｃと小さいものを採用すること
が望ましい。

【０１９２】基板８０１上には、基板からの不純物拡散
の防止と、応力制御を目的とした第１絶縁膜８０２を形
成する。これは珪素を成分とする絶縁膜で形成する。例
えば、プラズマＣＶＤ法を用い、ＳｉＨ₄、ＮＨ₃、Ｎ₂
Ｏから作製される窒化酸化珪素膜を２０〜１００ｎｍの
厚さで形成する。組成は窒素濃度２０〜３０原子％、酸
素濃度２０〜３０原子％とし、引張り応力を持たせる。
好ましくは、その上層に、ＳｉＨ₄、Ｎ₂Ｏから作製され
る窒化酸化珪素膜からなる絶縁膜をもう一層形成する。
この膜の組成は、窒素濃度１〜２０原子％、酸素濃度５
５〜６５原子％とし、窒素濃度を減らして内部応力を小
さくする。

【０１９３】半導体膜８０３、８０４は結晶構造を有す
る珪素膜で形成する。代表的な一例は、プラズマＣＶＤ
法で作製された非晶質珪素膜をレーザー光の照射によっ
て、或いは加熱処理によって形成された半導体膜であ
る。その厚さは２０〜６０nmとし、上層にはゲート絶縁
膜とする第２絶縁膜８０５、ゲート電極８０６、８０７
を形成する。ゲート電極８０７はコンデンサ８３３の一
方の電極と繋がっている。

【０１９４】ゲート電極の上層にはＳｉＨ₄、ＮＨ₃、Ｎ
₂から作製される窒化珪素または、ＳｉＨ₄、ＮＨ₃、Ｎ₂
Ｏから作製される酸化窒化珪素からなる第３絶縁層８０
８が形成され保護膜として用いている。さらに平坦化膜
として、ポリイミドまたはアクリルなど有機樹脂材料か
ら成る第４絶縁膜８０９を形成が形成されている。

【０１９５】有機樹脂材料で形成される第４絶縁膜上に
は、窒化珪素などの無機絶縁材料から成る第５絶縁膜８
１０を形成している。有機樹脂材料は吸湿性があり、水
分を吸蔵する性質を持っている。その水分が再放出され
ると有機化合物に酸素を供給し、発光素子を劣化させる
原因となるので、水分の吸蔵及び再放出を防ぐために、
第４絶縁膜８０９の上にＳｉＨ₄、ＮＨ₃、Ｎ₂から作製
される窒化珪素、またはＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから作
製される酸化窒化珪素からなる第５絶縁膜８１０を形成
している。或いは、第４絶縁膜８０９を省略して、第５
絶縁膜８１０の一層のみで代用することも可能である。

【０１９６】その後、それぞれの半導体膜のソースまた
はドレイン領域に達するコンタクトホールを形成し、Ｉ
ＴＯ（酸化インジウム・スズ）又は酸化亜鉛などの透明
導電膜を１１０nmの厚さにスパッタ法で形成した後、所
定の形状（図８で示すような形状）にエッチングして発
光素子８３３の一方の電極である陽極８１１を形成す
る。

【０１９７】電極８１２〜８１５はチタンとアルミニウ
ムの積層構造とし、合計３００〜５００nmの厚さで形成
し、半導体膜とコンタクトを形成する。また、電極８１
５は陽極８１１と一部が重なるように形成する。

【０１９８】８３０はソース信号線であり、電極８１２
を介して半導体層８０３の有する不純物領域８３１に接
続されている。そしてソース信号線８３０の表面は、メ
ッキ処理により低抵抗化されている。

【０１９９】これらの電極上に形成する絶縁膜８１６〜
８１９は窒化珪素などで形成する。そして、その端部は
電極の外側に位置するように形成する。このような構造
は、電極を形成する導電膜の層と、絶縁膜とを積層形成
し、レジスト８２０〜８２３のパターンに従ってその両
者をエッチングする。その後、そのレジストパターンを
そのまま残して、導電膜のみをエッチングすることによ
り、図１８に示すような庇を形成することができる。従
って、絶縁膜８１６〜８１９は絶縁膜に限定される必要
は必ずしもなく、配線を形成する導電膜とエッチングの
選択比がとれる材料であるならば、他の材料を適用する
ことも可能である。

【０２００】有機化合物層８２４、陰極８２５は蒸着法
で形成するので、ここで形成される庇がマスクとなっ
て、陽極８１１上に有機化合物層８２４、陰極８２５を
自己整合的に形成することができる。レジスト８２０〜
８２３は絶縁膜８１６〜８１９上にそのまま残しておい
ても良いし、或いは、除去しても良い。

【０２０１】有機化合物層８２４や陰極８２５はウエッ
ト処理（薬液によるエッチングや水洗などの処理）を行
うことができないので、陽極８１１に合わせて絶縁材料
から成る隔壁層を設けて隣接する素子の絶縁分離をする
必要があったが、本実施例の画素構造を用いれば、配線
とその上の絶縁膜をもって隔壁層の機能を代用すること
ができる。

【０２０２】このように、発光素子８３３は、ＩＴＯな
どの透明導電性材料で形成する陽極８１１、正孔注入
層、正孔輸送層、発光層などを有する有機化合物層８２
４、ＭｇＡｇやＬｉＦなどのアルカリ金属またはアルカ
リ土類金属などの材料を用いて形成する陰極８２５とか
ら成っている。

【０２０３】このように、発光素子は周辺に形成する部
材から応力を受けることがない。そのため、熱応力など
により発光素子が劣化することを防止できる。よって、
より信頼性の高い発光装置を作製することができる。

【０２０４】（実施例９）本実施例では、実施例８にお
いて、図１８を用いて説明した発光素子の他の構造を図
１９により説明する。陽極６２１を形成した後に第７絶
縁膜を形成する。この絶縁膜は酸化珪素や窒化珪素など
で形成する。その後、陽極６２１上の第７絶縁膜をエッ
チングにより除去するが、このとき図１９に示すように
陽極６２１の端部が第７絶縁膜と重なるようにする。こ
うしてパターン形成された第７絶縁膜６４０が形成され
る。

【０２０５】以降の工程は同様であり、接続電極６２
５、絶縁膜６２９などを形成する。有機化合物層６３
４、陰極６３５は図１９のように形成され、第７絶縁膜
６４０を設けることにより陰極６３５と陽極６２１とが
端部で接触して短絡することを防止できる。

【０２０６】本実施例で示す画素構造によって、熱応力
による発光素子の劣化を防ぐことが可能であり、より信
頼性の高い発光装置を作製することができる。

【０２０７】（実施例１０）本実施例では、基板上の引
き回し配線と、端子との接続の様子について説明する。

【０２０８】端子部においては、図２０（Ａ）に示すよ
うに、ゲート電極と同じ材料で端子６８１が形成されて
いる。端子６８１はメッキ処理により低抵抗化されてい
る。

【０２０９】その上層に形成される第３絶縁膜６５８、
第４絶縁膜６５９、第５絶縁膜６６０は、コンタクトホ
ールをエッチングするときに同時に除去され、その表面
を露出させることができる。端子６８１には透明導電膜
６８２を積層させておくと、ＦＰＣとの接続を形成でき
る。

【０２１０】発光素子の対向電極は共通電極となるの
で、画素部の外側で連結させる。そして、外部から電位
を制御できるように、基板上の引き回し配線を介して端
子に接続させる。図２０（Ｂ）は引き回し配線と対向電
極の接続構造の一例を示している。

【０２１１】引き回し配線６８４は第４絶縁膜６５９に
接しており、ゲート信号線と同じ層に形成されている。
その上層に形成される第５絶縁膜６６０は、コンタクト
ホールをエッチングするときに同時に除去され、その表
面を露出させている。

【０２１２】第５絶縁膜６６０上に画素電極６６１が形
成されており、画素電極６６１に接して有機化合物層６
７４が形成されている。そして有機化合物層６７４と引
き回し配線６８４とを覆って対抗電極６７５が形成され
ており、引き回し配線６８４と対抗電極６７５はコンタ
クトを取っている。ただし、対向電極６７５と画素電極
６６１は接していない。

【０２１３】引き回し配線６８４は、第３絶縁膜６５８
及び第４絶縁膜６５９に形成されたコンタクトホールを
介して端子６８１に接続されている。

【０２１４】有機化合物層６７４は蒸着法で形成する
が、そのままでは基板の全面に形成されてしまうため、
メタルマスクまたはセラミックマスクなどシャドーマス
クを用いて、画素部の領域に合わせて形成する。陰極６
７５も同様であるが、マスクのサイズを変更して、画素
部の外側の領域まで形成されるようにする。このような
処置により図２０（Ｂ）で示す構造を得ることができ
る。

【０２１５】（実施例１１）図２１は発光装置の外観を
示す図であり、基板７２１に画素部７２２、ゲート側駆
動回路７２４、ソース側駆動回路７２３、端子７２６が
形成された状態を示している。端子７２６と各駆動回路
は引き回し配線７２５で接続されている。画素部７２２
には、映像信号を入力する信号線が延びる方向に隔壁層
を兼ねた配線７２８が形成されている。これらの配線７
２８は、ソース信号線や電源供給線などが含まれるが、
ここではその詳細を省略している。配線７２８のうち、
電源供給線は引き回し配線７３３によって端子７２６に
接続されている。

【０２１６】また、引き回し配線７２７は対向電極と端
子とを接続するための配線であり、その接続方法につい
ては実施例１０において既に述べた通りである。

【０２１７】また、必要に応じてＣＰＵ、メモリーなど
を形成したＩＣチップがＣＯＧ（Chip on Glass）法な
どにより素子基板に実装されていても良い。

【０２１８】発光素子は配線７２８の間に形成され、そ
の構造は図２２に示されている。画素電極７３０は各画
素に対応する電極であり、配線７２８の間に形成されて
いる。その上層には有機化合物層７３１が配線７２８の
間に形成され、複数の画素電極７３０に渡ってストライ
プ状に連続的に形成されている。

【０２１９】対向電極７３２は、有機化合物層７３１の
上層に形成され、同様に配線７２８の間にストライプ状
に形成されている。さらに対向電極７３２は、配線７２
８で挟まれない領域、即ち画素部７２２の外側の領域に
おいて接続されている。接続部は、対向電極の一方の端
部または、その両端に形成されていても良い。

【０２２０】引き回し配線７２７はゲート信号線（図示
せず）と同じ層に形成されており、配線７２８とは直接
接触していない。そして引き回し配線７２７と対向電極
７３２は重なっている部分においてコンタクトを取って
いる。

【０２２１】発光素子は、画素電極７３０、有機化合物
層７３１、対向電極７３２が重なる領域によって定義さ
れる。画素電極７３０はアクティブマトリクス型の発光
装置において、個々に能動素子と接続されている。対向
電極に欠陥が有り、仮に画素部の内側で欠陥があると、
線欠陥として認識されてしまう可能性があるが、図２２
で示すように対向電極の両端を接続し、共通電極とする
構造は、そのような線欠陥が発生する確率を低減させる
ことを可能としている。

【０２２２】（実施例１２）本実施例では、実施例１に
おける熱処理として、ＰＰＴＡ（Plural Pulse Thermal
Annealing）を用いた例を示す。

【０２２３】ＰＰＴＡとは、光源（ハロゲンランプ、メ
タルハライドランプ、高圧水銀ランプ、高圧ナトリウム
ランプ、キセノンランプ等）による加熱と、処理室内へ
の冷媒（窒素、ヘリウム、アルゴン、クリプトン、キセ
ノン等）の循環による冷却のサイクルを複数回繰り返し
行う熱処理である。光源の一回あたりの発光時間は０．
１〜６０秒、好ましくは０．１〜２０秒であり、光を複
数回照射する。なお、光源はその電源と制御回路によ
り、半導体膜の保持期間が０．５〜５秒となるようにパ
ルス状に点灯させる。

【０２２４】ＰＰＴＡにより、実際の加熱時間を短縮し
て半導体膜に選択的に吸収される光を片面側または両面
側に設けられた光源から照射することにより、基板自体
はそれほど加熱されることなく、半導体膜のみを選択的
に加熱（昇温速度１００〜２００℃／秒）する。また、
基板の温度上昇を抑えるために冷媒で周囲から冷却（降
温速度５０〜１５０℃／秒）する。

【０２２５】実施例１における熱処理のうち、活性化に
用いた例を以下に示す。

【０２２６】図５（Ａ）に示す活性化工程において、Ｐ
ＰＴＡを行う。パルス光はタングステンハロゲンランプ
を光源として基板の片面側または両面側から照射する。
このとき、タングステンハロゲンランプの点滅に同期し
てＨｅの流量を増減させ、半導体膜を選択的に加熱す
る。

【０２２７】このＰＰＴＡにより不純物元素が活性化す
るとともに、半導体層に含まれる結晶化に用いた金属元
素をチャネル形成領域から不純物領域にゲッタリングす
ることができる。なお、不純物領域には、リンだけでな
く、ｐ型を付与する不純物元素が添加されているとより
効果的である。従って、第１のドーピングの後、ｐ型を
付与するボロンを添加する工程を追加することが好まし
い。また、ＰＰＴＡの処理室を１３．３Ｐａ以下の減圧
状態として、酸化や汚染を防止してもよい。

【０２２８】なお、本実施例は実施例１乃至１１のいず
れか一と自由に組み合わせることができる。

【０２２９】（実施例１３）本実施例では、本発明の発
光装置の駆動回路に含まれる、ソース側駆動回路、ゲー
ト側駆動回路の詳しい構成について説明する。

【０２３０】図２３に本実施例の発光装置の駆動回路の
ブロック図を示す。図２３（Ａ）はソース側駆動回路６
００１であり、シフトレジスタ６００２、ラッチ（Ａ）
６００３、ラッチ（Ｂ）６００４を有している。

【０２３１】ソース側駆動回路６００１において、シフ
トレジスタ６００２にクロック信号（ＣＬＫ）およびス
タートパルス（ＳＰ）が入力される。シフトレジスタ６
００２は、これらのクロック信号（ＣＬＫ）およびスタ
ートパルス（ＳＰ）に基づきタイミング信号を順に発生
させ、バッファ等（図示せず）を通して後段の回路へタ
イミング信号を順次入力する。

【０２３２】シフトレジスタ６００２からのタイミング
信号は、バッファ等によって緩衝増幅される。タイミン
グ信号が入力される配線には、多くの回路あるいは素子
が接続されているために負荷容量（寄生容量）が大き
い。この負荷容量が大きいために生ずるタイミング信号
の立ち上がりまたは立ち下がりの"鈍り"を防ぐために、
このバッファが設けられる。なおバッファは必ずしも設
ける必要はない。

【０２３３】バッファによって緩衝増幅されたタイミン
グ信号は、ラッチ（Ａ）６００３に入力される。ラッチ
（Ａ）６００３は、ｎビットデジタルビデオ信号を処理
する複数のステージのラッチを有している。ラッチ
（Ａ）６００３は、前記タイミング信号が入力される
と、ソース側駆動回路６００１の外部から入力されるｎ
ビットのデジタルビデオ信号を順次取り込み、保持す
る。

【０２３４】なお、ラッチ（Ａ）６００３にデジタルビ
デオ信号を取り込む際に、ラッチ（Ａ）６００３が有す
る複数のステージのラッチに、順にデジタルビデオ信号
を入力しても良い。しかし本発明はこの構成に限定され
ない。ラッチ（Ａ）６００３が有する複数のステージの
ラッチをいくつかのグループに分け、各グループごとに
並行して同時にデジタルビデオ信号を入力する、いわゆ
る分割駆動を行っても良い。なおこのときのグループの
数を分割数と呼ぶ。例えば４つのステージごとにラッチ
をグループに分けた場合、４分割で分割駆動すると言
う。

【０２３５】ラッチ（Ａ）６００３の全てのステージの
ラッチにデジタルビデオ信号の書き込みが一通り終了す
るまでの時間を、ライン期間と呼ぶ。実際には、上記ラ
イン期間に水平帰線期間が加えられた期間をライン期間
に含むことがある。

【０２３６】１ライン期間が終了すると、ラッチ（Ｂ）
６００４にラッチシグナル（LatchSignal）が入力され
る。この瞬間、ラッチ（Ａ）６００３に書き込まれ保持
されているデジタルビデオ信号は、ラッチ（Ｂ）６００
４に一斉に送出され、ラッチ（Ｂ）６００４の全ステー
ジのラッチに書き込まれ、保持される。

【０２３７】デジタルビデオ信号をラッチ（Ｂ）６００
４に送出し終えたラッチ（Ａ）６００３には、シフトレ
ジスタ６００２からのタイミング信号に基づき、デジタ
ルビデオ信号の書き込みが順次行われる。

【０２３８】この２順目の１ライン期間中には、ラッチ
（Ｂ）６００４に書き込まれ、保持されているデジタル
ビデオ信号がソース信号線に入力される。

【０２３９】図２３（Ｂ）はゲート側駆動回路の構成を
示すブロック図である。

【０２４０】ゲート側駆動回路６００５は、それぞれシ
フトレジスタ６００６、バッファ６００７を有してい
る。また場合によってはレベルシフトを有していても良
い。

【０２４１】ゲート側駆動回路６００５において、シフ
トレジスタ６００６からのタイミング信号がバッファ６
００７に入力され、対応するゲート信号線に入力され
る。ゲート信号線には、１ライン分の画素のスイッチン
グ用ＴＦＴのゲート電極が接続されている。そして、１
ライン分の画素のスイッチング用ＴＦＴを一斉にＯＮに
しなくてはならないので、バッファは大きな電流を流す
ことが可能なものが用いられる。

【０２４２】本実施例は実施例１〜１２と自由に組み合
わせて実施することが可能である。

【０２４３】（実施例１４）本発明において、三重項励
起子からの燐光を発光に利用できる有機化合物材料を用
いることで、外部発光量子効率を飛躍的に向上させるこ
とができる。これにより、発光素子の低消費電力化、長
寿命化、および軽量化が可能になる。

【０２４４】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。(T.Tsutsui, C.Adac
hi, S.Saito, Photochemical Processes in Organized
Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub.,
Tokyo,1991) p.437.)

【０２４５】上記の論文により報告された有機化合物材
料（クマリン色素）の分子式を以下に示す。

【０２４６】

【化１】

【０２４７】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson,S.R.Forrest, Nature
395 (1998) p.151.)

【０２４８】上記の論文により報告された有機化合物材
料（Ｐｔ錯体）の分子式を以下に示す。

【０２４９】

【化２】

【０２５０】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)

【０２５１】上記の論文により報告された有機化合物材
料（Ｉｒ錯体）の分子式を以下に示す。

【０２５２】

【化３】

【０２５３】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。

【０２５４】なお、本実施例の構成は、実施例１〜実施
例１３のいずれの構成とも自由に組み合わせて実施する
ことが可能である。

【０２５５】（実施例１５）本実施例では、ソース信号
線または電源供給線を低抵抗の材料を用い、かつ印刷法
により形成する例について説明する。

【０２５６】図２５に本実施例の発光装置の断面図を示
す。発光装置は駆動回路４５０と画素部４５１とを有
し、画素部４５１はスイッチング用ＴＦＴ４５２と、電
流制御用ＴＦＴ４５３とを有している。

【０２５７】本実施例においては、ソース信号線４５８
と電源供給線４６２のいずれか一方または両方を、印刷
法を用いて形成する。本実施例ではスクリーン印刷法を
用いて形成するが、回転するドラムを用いる凸版印刷
法、凹版印刷法、および各種オフセット印刷法を本発明
に適用することは可能である。このような印刷法は比較
的安価であり、大面積に対応することが可能であるため
本発明には適している。

【０２５８】本実施例ではソース信号線４５８と電源供
給線４６２を、Ｃｕを用いて形成した。なお印刷法で形
成する配線の材料は、パターニングにより形成する配線
または電極に比べて低抵抗であることが望ましい。

【０２５９】次に、第２の層間絶縁膜４７２上に透明導
電膜からなる画素電極４６１を形成した。

【０２６０】そして、ゲート絶縁膜４７０、第１の層間
絶縁膜４７１及び第２の層間絶縁膜４７２をエッチング
することで、スイッチング用ＴＦＴ４５２の不純物領域
４５４と、電流制御用ＴＦＴ４５３の不純物領域４５
６、４５７に達するコンタクトホールを形成する。

【０２６１】そして、第２の層間絶縁膜４７２上に導電
膜を形成し、パターニングすることで、電極４５９、４
６０および４７３を形成した。電極４５９はソース信号
線４５８の全面または一部を覆っており、コンタクトを
取っている。なお本実施例では電極４５９はソース信号
線４５８の全面を覆っており、この構成により、有機化
合物層４６３中にソース信号線４５８の材料が入り込む
のを防ぐことができ、印刷法（スクリーン印刷）で発生
しやすい断線を防ぐことができる。なお本実施例におい
て電極４５９、４６０および４７３は、印刷法により形
成されたソース信号線４５８と電源供給線４６２よりも
パターニングの精度が良い材料で形成されている。本実
施例ではＴｉ／Ａｌ／Ｔｉの積層膜で形成した。

【０２６２】さらに電極４５９はスイッチング用ＴＦＴ
４５２の不純物領域４５４に接続されている。また、電
極４６０は画素電極４６１と接続されており、電流制御
用ＴＦＴ４５３の不純物領域４５６と画素電極４６１と
を電気的に接続している。

【０２６３】また電極４７３は電源供給線４６２の全面
または一部を覆っており、コンタクトを取っている。な
お本実施例では電極４７３は電源供給線４６２の全面を
覆っており、この構成により、有機化合物層４６３中に
電源供給線４６２の材料が入り込むのを防ぐことができ
る。

【０２６４】そして、電極４５９、４６０および４７３
と、画素電極４６１とを覆って、第２の層間絶縁膜４７
２上に有機化合物層４６３を形成した。そしてその上
に、対向電極４６６をメタルマスクを用いて形成した。
なお画素電極４６１と、有機化合物層４６３と、対向電
極４６６とが重なる部分が発行素子４６７に相当する。

【０２６５】以上のように様々な方法で画素部のソース
信号線または電源供給線を形成することができる。ソー
ス信号線または電源供給線を低抵抗化することで、画面
サイズが大きく、なおかつ画質の良い発光装置が実現可
能になる。

【０２６６】なお、本実施例の構成は、実施例１〜実施
例１３のいずれの構成とも自由に組み合わせて実施する
ことが可能である。

【０２６７】（実施例１６）発光装置は自発光型である
ため、液晶表示装置に比べ、明るい場所での視認性に優
れ、視野角が広い。従って、様々な電子機器の表示部に
用いることができる。

【０２６８】本発明の発光装置を用いた電子機器とし
て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス
プレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、オーディ
オコンポ等）、ノート型パーソナルコンピュータ、ゲー
ム機器、携帯情報端末（モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等）、記録媒体を備
えた画像再生装置（具体的にはデジタルビデオディスク
（ＤＶＤ：Digital Versatile Disc）等の記録媒体を再
生し、その画像を表示しうるディスプレイを備えた装
置）などが挙げられる。特に、斜め方向から画面を見る
機会が多い携帯情報端末は、視野角の広さが重要視され
るため、発光装置を用いることが望ましい。それら電子
機器の具体例を図２４に示す。

【０２６９】図２４（Ａ）はエレクトロルミネッセンス
表示装置であり、筐体２００１、支持台２００２、表示
部２００３、スピーカー部２００４、ビデオ入力端子２
００５等を含む。本発明の発光装置は表示部２００３に
用いることができる。発光装置は自発光型であるためバ
ックライトが必要なく、液晶表示装置よりも薄い表示部
とすることができる。なお、エレクトロルミネッセンス
表示装置は、パソコン用、ＴＶ放送受信用、広告表示用
などの全ての情報表示用表示装置が含まれる。

【０２７０】図２４（Ｂ）はノート型パーソナルコンピ
ュータであり、本体２２０１、筐体２２０２、表示部２
２０３、キーボード２２０４、外部接続ポート２２０
５、ポインティングマウス２２０６等を含む。本発明の
発光装置は表示部２２０３に用いることができる。

【０２７１】図２４（Ｃ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体２４０１、筐体２４０２、表示部Ａ２４０３、表示部
Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０
５、操作キー２４０６、スピーカー部２４０７等を含
む。表示部Ａ２４０３は主として画像情報を表示し、表
示部Ｂ２４０４は主として文字情報を表示するが、本発
明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４
に用いることができる。なお、記録媒体を備えた画像再
生装置には家庭用ゲーム機器なども含まれる。

【０２７２】なお、将来的に有機化合物材料の発光輝度
が高くなれば、出力した画像情報を含む光をレンズ等で
拡大投影してフロント型若しくはリア型のプロジェクタ
ーに用いることも可能となる。

【０２７３】また、上記電子機器はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。有機化合物材料の
応答速度は非常に高いため、発光装置は動画表示に好ま
しい。

【０２７４】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。

【０２７５】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例１〜１５に示し
たいずれの構成の発光装置を用いても良い。

【０２７６】

【発明の効果】本発明によりアクティブマトリクス型の
発光装置に代表される発光装置において、画素部の面積
が大きくなり大画面化しても良好な表示を実現すること
ができる。画素部のソース信号線の抵抗を大幅に低下さ
せたため、例えば、対角４０インチや対角５０インチの
大画面にも本発明は対応しうる。

【図面の簡単な説明】

【図１】メッキ処理時における発光装置上面図。

【図２】メッキ処理後における発光装置上面図。

【図３】本発明の発光装置の作製工程を示す図。

【図４】本発明の発光装置の作製工程を示す図。

【図５】本発明の発光装置の作製工程を示す図。

【図６】本発明の発光装置の作製工程を示す図。

【図７】端子部を示す図。

【図８】画素上面図。

【図９】端子部を示す図。

【図１０】発光装置の断面図。

【図１１】ＮＭＯＳ回路の構成を示す図。

【図１２】シフトレジスタの構成を示す図。

【図１３】メッキ処理後における発光装置上面図。

【図１４】画素上面図。

【図１５】端子部を示す図。

【図１６】発光装置の断面図。

【図１７】発光装置の断面図。

【図１８】発光装置の断面図。

【図１９】発光素子断面図。

【図２０】端子及び対向電極と引き回し配線との接続
の断面図。

【図２１】発光装置の上面図。

【図２２】発光装置の画素部上面図。

【図２３】駆動回路ブロック図。

【図２４】電子機器の図。

【図２５】発光装置の断面図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０５Ｂ 33/10 Ｈ０５Ｂ 33/14 Ａ 33/14 Ｈ０１Ｌ 29/78 ６１２ＣＦターム(参考） 3K007 AB06 AB17 DB03 FA01 GA00 5C094 AA14 AA22 BA03 BA27 CA19 EA04 EA07 5F110 AA03 AA28 BB02 BB04 CC02 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE09 EE14 EE23 EE44 EE45 FF04 FF28 FF30 GG02 GG13 GG25 GG32 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HL11 HL21 HM03 HM15 NN03 NN22 NN23 NN24 NN27 NN72 PP03 PP05 PP06 PP10 PP34 PP35 QQ11 QQ19 QQ24 QQ25 QQ28 5G435 AA16 AA18 BB05 CC09

Claims

【特許請求の範囲】

【請求項１】ソース信号線と、発光素子と、ＴＦＴとを
有する発光装置であって、前記ソース信号線は、導電体と、前記導電体よりも低い
抵抗値を有し、かつ前記導電体を覆っている被膜とから
なり、前記ソース信号線に入力される信号によって前記ＴＦＴ
のスイッチングが制御されることで、前記発光素子の発
光が制御されることを特徴とする発光装置。
【請求項２】電源供給線と、発光素子と、ＴＦＴとを有
する発光装置であって、前記電源供給線は、導電体と、前記導電体よりも低い抵
抗値を有し、かつ前記導電体を覆っている被膜とからな
り、前記ＴＦＴのゲート電極に入力される信号によって前記
ＴＦＴのスイッチングが制御され、前記ＴＦＴがオンになると前記電源供給線の電位が前記
発光素子の画素電極に与えられ、前記発光素子が発光す
ることを特徴とする発光装置。
【請求項３】請求項１または請求項２において、前記被
膜は電気メッキ法によって形成されていることを特徴と
する発光装置。
【請求項４】請求項１乃至請求項３のいずれか１項にお
いて、前記被膜は、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、またはこ
れらの合金を主成分とすることを特徴とする発光装置。
【請求項５】請求項１乃至請求項４のいずれか１項にお
いて、前記導電体は、前記ＴＦＴのゲート電極と同じ材
料で形成されることを特徴とする発光装置。
【請求項６】ソース信号線と、電源供給線と、発光素子
と、ＴＦＴとを有する発光装置であって、前記ソース信号線は、第１の導電体と、前記第１の導電
体よりも低い抵抗値を有し、かつ前記第１の導電体を覆
っている第１の被膜とからなり、前記電源供給線は、第２の導電体と、前記第２の導電体
よりも低い抵抗値を有し、かつ前記第２の導電体を覆っ
ている第２の被膜とからなり、前記ソース信号線に入力される信号によって前記ＴＦＴ
のスイッチングが制御され、前記ＴＦＴがオンになると前記電源供給線の電位が前記
発光素子の画素電極に与えられ、前記発光素子が発光す
ることを特徴とする発光装置。
【請求項７】請求項６において、前記第１の被膜または
前記第２の被膜は、電気メッキ法によって形成されてい
ることを特徴とする発光装置。
【請求項８】請求項６または請求項７において、前記第
１の被膜または前記第２の被膜は、Ｃｕ、Ａｌ、Ａｕ、
Ａｇ、またはこれらの合金を主成分とすることを特徴と
する発光装置。
【請求項９】請求項６乃至請求項８のいずれか１項にお
いて、前記第１の導電体と、前記第２の導電体とは、同
時に形成されていることを特徴とする発光装置。
【請求項１０】請求項６乃至請求項９のいずれか１項に
おいて、前記第１の被膜または前記第２の被膜は、前記
ＴＦＴのゲート電極と同じ材料で形成されることを特徴
とする発光装置。
【請求項１１】請求項６乃至請求項１０のいずれか１項
において、前記第１の被膜または前記第２の被膜は、印
刷法により形成されたことを特徴とする発光装置。
【請求項１２】ソース信号線と、発光素子と、ＴＦＴ
と、端子とを有する発光装置であって、前記ソース信号線は、第１の導電体と、前記第１の導電
体よりも低い抵抗値を有し、かつ前記導電体を覆ってい
る第１の被膜とからなり、前記端子は、第２の導電体と、前記第２の導電体よりも
低い抵抗値を有し、かつ前記導電体を覆っている第２の
被膜とからなり、前記ソース信号線に入力される信号に
よって前記ＴＦＴのスイッチングが制御されることで、
前記発光素子の発光が制御されることを特徴とする発光
装置。
【請求項１３】請求項１２において、前記第１の被膜ま
たは前記第２の被膜は、電気メッキ法によって形成され
ていることを特徴とする発光装置。
【請求項１４】請求項１２または請求項１３において、
前記第１の被膜または前記第２の被膜は、Ｃｕ、Ａｌ、
Ａｕ、Ａｇ、またはこれらの合金を主成分とすることを
特徴とする発光装置。
【請求項１５】請求項１２乃至請求項１４のいずれか１
項において、前記第１の導電体と、前記第３の導電体と
は、同時に形成されていることを特徴とする発光装置。
【請求項１６】請求項１２乃至請求項１５のいずれか１
項において、前記第１の被膜または前記第３の被膜は、
前記ＴＦＴのゲート電極と同じ材料で形成されることを
特徴とする発光装置。
【請求項１７】請求項１２乃至請求項１６のいずれか１
項において、前記第１の被膜または前記第３の被膜は、
印刷法により形成されたことを特徴とする発光装置。
【請求項１８】電源供給線と、発光素子と、ＴＦＴと、
端子とを有する発光装置であって、前記電源供給線は、
第１の導電体と、前記第１の導電体よりも低い抵抗値を
有し、かつ前記第１の導電体を覆っている第１の被膜と
からなり、前記端子は、第２の導電体と、前記第２の導
電体よりも低い抵抗値を有し、かつ前記導電体を覆って
いる第２の被膜とからなり、前記ＴＦＴのゲート電極に
入力される信号によって前記ＴＦＴのスイッチングが制
御され、前記ＴＦＴがオンになると前記電源供給線の電
位が前記発光素子の画素電極に与えられ、前記発光素子
が発光することを特徴とする発光装置。
【請求項１９】請求項１８において、前記第１の被膜ま
たは前記第２の被膜は、電気メッキ法によって形成され
ていることを特徴とする発光装置。
【請求項２０】請求項１８または請求項１９において、
前記第１の被膜または前記第２の被膜は、Ｃｕ、Ａｌ、
Ａｕ、Ａｇ、またはこれらの合金を主成分とすることを
特徴とする発光装置。
【請求項２１】請求項１８乃至請求項２０のいずれか１
項において、前記第１の導電体と、前記第２の導電体と
は、同時に形成されていることを特徴とする発光装置。
【請求項２２】請求項１８乃至請求項２１のいずれか１
項において、前記第１の被膜または前記第２の被膜は、
前記ＴＦＴのゲート電極と同じ材料で形成されることを
特徴とする発光装置。
【請求項２３】請求項１８乃至請求項２２のいずれか１
項において、前記第１の被膜または前記第２の被膜は、
印刷法により形成されたことを特徴とする発光装置。
【請求項２４】ソース信号線、発光素子及び第１のＴＦ
Ｔを含む画素部と、第２のＴＦＴ及び第３のＴＦＴを含
む駆動回路とを有する発光装置であって、前記ソース信号線は、導電体と、前記導電体よりも低い
抵抗値を有し、かつ前記導電体を覆っている被膜とから
なり、前記ソース信号線に入力される信号によって前記第１の
ＴＦＴのスイッチングが制御されることで、前記発光素
子の発光が制御されることを特徴とする発光装置。
【請求項２５】電源供給線、発光素子及び第１のＴＦＴ
を含む画素部と、第２のＴＦＴ及び第３のＴＦＴを含む
駆動回路とを有する発光装置であって、前記電源供給線は、導電体と、前記導電体よりも低い抵
抗値を有し、かつ前記導電体を覆っている被膜とからな
り、前記第１のＴＦＴのゲート電極に入力される信号によっ
て前記第１のＴＦＴのスイッチングが制御され、前記第１のＴＦＴがオンになると前記電源供給線の電位
が前記発光素子の画素電極に与えられ、前記発光素子が
発光することを特徴とする発光装置。
【請求項２６】請求項２４または請求項２５において、
前記第１のＴＦＴ、前記第２のＴＦＴ及び前記第３のＴ
ＦＴは、ｎチャネル型ＴＦＴであることを特徴とする発
光装置。
【請求項２７】請求項２４または請求項２５において、
前記第１のＴＦＴ、前記第２のＴＦＴ及び前記第３のＴ
ＦＴは、ｐチャネル型ＴＦＴであることを特徴とする発
光装置。
【請求項２８】請求項２６または請求項２７において、
前記第２のＴＦＴ及び前記第３のＴＦＴでＥＥＭＯＳ回
路またはＥＤＭＯＳ回路が形成されたことを特徴とする
発光装置。
【請求項２９】請求項２４または請求項２５において、
前記第２のＴＦＴはｎチャネル型ＴＦＴであり、前記第
３のＴＦＴはｐチャネル型ＴＦＴであることを特徴とす
る発光装置。
【請求項３０】請求項２４乃至請求項２９のいずれか１
項において、前記被膜は、電気メッキ法によって形成さ
れていることを特徴とする発光装置。
【請求項３１】請求項２４乃至請求項２９のいずれか１
項において、前記被膜は、印刷法により形成されたこと
を特徴とする発光装置。
【請求項３２】請求項２４乃至請求項３１のいずれか１
項において、前記被膜は、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、ま
たはこれらの合金を主成分とすることを特徴とする発光
装置。
【請求項３３】請求項２４乃至請求項３２のいずれか１
項において、前記導電体は、前記第１のＴＦＴのゲート
電極と同じ材料で形成されることを特徴とする発光装
置。
【請求項３４】請求項２４乃至請求項３３のいずれか１
項において、前記第１のＴＦＴは、テーパー部を有する
ゲート電極と、該ゲート電極と重なるチャネル形成領域
と、該ゲート電極と一部重なる不純物領域とを有してい
ることを特徴とする発光装置。
【請求項３５】請求項２４乃至請求項３４のいずれか１
項において、前記第１のＴＦＴは、複数のチャネル形成
領域を有していることを特徴とする発光装置。
【請求項３６】請求項２４乃至請求項３５のいずれか１
項において、前記第１のＴＦＴは、３つのチャネル形成
領域を有していることを特徴とする発光装置。
【請求項３７】請求項２４乃至請求項３６のいずれか１
項において、前記第２及び第３のＴＦＴは、テーパー部
を有するゲート電極と、該ゲート電極と重なるチャネル
形成領域と、該ゲート電極と一部重なる不純物領域とを
有していることを特徴とする発光装置。
【請求項３８】請求項２４乃至請求項３７のいずれか１
項において、前記第１、第２または第３のＴＦＴの不純
物領域における不純物濃度は、少なくとも１×１０¹⁷〜
１×１０¹⁸／ｃｍ³の範囲で濃度勾配を有する領域を含
んでおり、チャネル形成領域からの距離が増大するとと
もに不純物濃度が増加することを特徴とする発光装置。
【請求項３９】請求項１乃至請求項３８のいずれか１項
において、前記発光装置とは、エレクトロルミネッセン
ス表示装置、パーソナルコンピュータまたはデジタルバ
ーサタイルディスクであることを特徴とする発光装置。
【請求項４０】基板の絶縁表面上に半導体層を形成する
工程と、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極と、導電体とを形成す
る工程と、前記半導体層にｎ型を付与する不純物元素を添加してｎ
型の不純物領域を形成する工程と、前記導電体の表面に電気メッキ法により、前記導電体よ
りも抵抗の低い被膜を形成することでソース信号線を形
成する工程と、前記ソース信号線を覆う絶縁膜を形成する工程と、前記絶縁膜上にゲート信号線を形成する工程と、を有する発光装置の作製方法。
【請求項４１】基板の絶縁表面上に半導体層を形成する
工程と、前記半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極と、導電体とを形成す
る工程と、前記半導体層にｎ型を付与する不純物元素を添加してｎ
型の不純物領域を形成する工程と、前記導電体の表面に電気メッキ法により、前記導電体よ
りも抵抗の低い被膜を形成することで電源供給線を形成
する工程と、前記電源供給線を覆う絶縁膜を形成する工程と、前記絶縁膜上にゲート信号線を形成する工程と、を有する発光装置の作製方法。
【請求項４２】請求項４０において、前記ソース信号線
は、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、またはこれらの合金を主
成分とする材料からなることを特徴とする発光装置の作
製方法。
【請求項４３】請求項４１において、前記電源供給線
は、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、またはこれらの合金を主
成分とする材料からなることを特徴とする発光装置の作
製方法。
【請求項４４】請求項４０乃至請求項４３のいずれか１
項に記載の前記電気メッキ法を施す工程において、前記
導電体は、同電位となるように配線でつなげられている
ことを特徴とする発光装置の作製方法。
【請求項４５】請求項４４において、前記同電位となる
ようにつなげられた配線は、前記被膜形成後にレーザー
光で分断することを特徴とする発光装置の作製方法。
【請求項４６】請求項４４において、前記同電位となる
ようにつなげられた配線は、メッキ処理後に前記基板と
同時に分断することを特徴とする発光装置の作製方法。