JPS62290147A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS62290147A JPS62290147A JP62017428A JP1742887A JPS62290147A JP S62290147 A JPS62290147 A JP S62290147A JP 62017428 A JP62017428 A JP 62017428A JP 1742887 A JP1742887 A JP 1742887A JP S62290147 A JPS62290147 A JP S62290147A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polyoxide
- polysilicon layer
- polysilicon
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 64
- 229920005591 polysilicon Polymers 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 230000005669 field effect Effects 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 108091006146 Channels Proteins 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000006641 stabilisation Effects 0.000 description 6
- 238000011105 stabilization Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000010420 art technique Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- MOKOTFSFGJIJQM-UHFFFAOYSA-N O=[Au]=O Chemical compound O=[Au]=O MOKOTFSFGJIJQM-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 208000000474 Poliomyelitis Diseases 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002902 bimodal effect Effects 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000035605 chemotaxis Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000002224 dissection Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000010902 straw Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は一般的には半導体装置に、そしてより特定的に
は電場効果エレメント例えば電場効果トランジスター（
ＦＥＴ）および、ランダムアクセスメモリー（ＲＡＭ）
（即時呼出し記憶）集積回路に使用するためのメモリ
ーセルに関する。
は電場効果エレメント例えば電場効果トランジスター（
ＦＥＴ）および、ランダムアクセスメモリー（ＲＡＭ）
（即時呼出し記憶）集積回路に使用するためのメモリ
ーセルに関する。
集積回路技術は、回路エレメントのサイズを縮小し且つ
装置の歩留りをよくするための工程技術の改善に努力し
ている。本発明は高密変調の製造に本来的に伴な、う関
連する多数の間順に関する。
装置の歩留りをよくするための工程技術の改善に努力し
ている。本発明は高密変調の製造に本来的に伴な、う関
連する多数の間順に関する。
特に、従来のアイソプレーナ技術を使用するサブストレ
ートの選ばれた部分中での厚いｔ場酸化物層の形成は電
場酸化物の生長を一定範囲とするために使用されている
窒化珪素層からサブストレート部分中への窒化珪素の望
ましくない移行を生せしめることが判っている。本発明
は、そのようなサブストレートの窒化珪素混入を軽減さ
せる段階を提供するものである。
ートの選ばれた部分中での厚いｔ場酸化物層の形成は電
場酸化物の生長を一定範囲とするために使用されている
窒化珪素層からサブストレート部分中への窒化珪素の望
ましくない移行を生せしめることが判っている。本発明
は、そのようなサブストレートの窒化珪素混入を軽減さ
せる段階を提供するものである。
半導体チップ上での単位面積当りのエレメント数を限定
する従来技術方法の一つは、下にある層のエツチングに
対するマスクとしての沈着酸化物の使用である。沈着酸
化物は塊状でそして厚さが不均一となる傾向があり、こ
のことは厳密なマスク形成を阻害し、それによって耐容
性に悪影響を与えそしてエレメントの密度を限定する。
する従来技術方法の一つは、下にある層のエツチングに
対するマスクとしての沈着酸化物の使用である。沈着酸
化物は塊状でそして厚さが不均一となる傾向があり、こ
のことは厳密なマスク形成を阻害し、それによって耐容
性に悪影響を与えそしてエレメントの密度を限定する。
本発明は沈着酸化物マ、スフの限界を克服するものであ
る。
る。
更に、本発明により解決される面倒な従来技術上の問題
は、装置サブストレートへの拡散窓をひらくことに付随
する多結晶シリコンゲート層の下の酸化物層の横方向エ
ツチングである。
は、装置サブストレートへの拡散窓をひらくことに付随
する多結晶シリコンゲート層の下の酸化物層の横方向エ
ツチングである。
そのようなゲート層の得られる酸化物アンダーカットは
、ゲート層とサブストレートとの間の短絡によって装置
の破壊を生ぜしめうる。アンダーカットを充填するため
に酸化物を沈着させる従来技術法は信預しがたいことが
証明されている。
、ゲート層とサブストレートとの間の短絡によって装置
の破壊を生ぜしめうる。アンダーカットを充填するため
に酸化物を沈着させる従来技術法は信預しがたいことが
証明されている。
また、本発明によシ解決される厄介な従来技術上の間厘
は安定化層を使用する装置中の接点での切り開きに付随
する安定化層酸化物の全体的な横方向エツチングである
。混入物例えばナトリウムがサブストレート中に移動す
るのを阻止するという既知の目的のために、本質的にド
ーピングされていない熱的に生長せしめられた酸化物の
比較的薄い層上にドーピングした酸化物の比較的厚い層
を沈着させることが従来技術における実施であった。次
いでホトレジストマスクを通してエツチングすることに
よって接点窓が開かれると、このドーピングされた酸化
物（すなわち安定化層）はドーピング（ドープ剤処理）
した沈着酸化物とドーピングされていない生長酸化物の
エツチング速度の不一致の故に、実質的な量で、マスク
の下で横方向にエツチングする。ドーピングされた沈着
酸化物（特に約４００℃で沈着された「低温」のもの）
は典型的にはドーピングされていない生長酸化物よりも
約１０倍程度大きい速度でエツチングする。エツチング
の持続は下にある生長酸化物層を通して浸透するに充分
なだけ長いものでなくてはならないのであるから、マス
クの下のドーピングした沈着酸化物の接方向エツチング
号は、典型的には、ドーピングされていない生長酸化物
の厚さの１０倍よりもいくらか犬である。このエツチン
グの持続の間に包含されるすべての計画された過剰エツ
チング量はこの問題を増大させることが理解される。明
らかに、チップ単位面積当シのエレメント密度は、その
ような多２の横方向エツチングによって悪影響をうける
。この問題を実質的に除去した方法段階が本発明におい
て提供される。
は安定化層を使用する装置中の接点での切り開きに付随
する安定化層酸化物の全体的な横方向エツチングである
。混入物例えばナトリウムがサブストレート中に移動す
るのを阻止するという既知の目的のために、本質的にド
ーピングされていない熱的に生長せしめられた酸化物の
比較的薄い層上にドーピングした酸化物の比較的厚い層
を沈着させることが従来技術における実施であった。次
いでホトレジストマスクを通してエツチングすることに
よって接点窓が開かれると、このドーピングされた酸化
物（すなわち安定化層）はドーピング（ドープ剤処理）
した沈着酸化物とドーピングされていない生長酸化物の
エツチング速度の不一致の故に、実質的な量で、マスク
の下で横方向にエツチングする。ドーピングされた沈着
酸化物（特に約４００℃で沈着された「低温」のもの）
は典型的にはドーピングされていない生長酸化物よりも
約１０倍程度大きい速度でエツチングする。エツチング
の持続は下にある生長酸化物層を通して浸透するに充分
なだけ長いものでなくてはならないのであるから、マス
クの下のドーピングした沈着酸化物の接方向エツチング
号は、典型的には、ドーピングされていない生長酸化物
の厚さの１０倍よりもいくらか犬である。このエツチン
グの持続の間に包含されるすべての計画された過剰エツ
チング量はこの問題を増大させることが理解される。明
らかに、チップ単位面積当シのエレメント密度は、その
ような多２の横方向エツチングによって悪影響をうける
。この問題を実質的に除去した方法段階が本発明におい
て提供される。
本発明によれば、高エレメント密度集積回路製造に有利
に適用することのできる一連の方法段階によって種々の
タイプの電場効果エレメントを同時に製造することがで
きる半導体装置の製造法が開示されている。
に適用することのできる一連の方法段階によって種々の
タイプの電場効果エレメントを同時に製造することがで
きる半導体装置の製造法が開示されている。
重要な態様によれば、二つの基本的電場効果エレメント
（メモリーセノしおよびτ場効果トランジスター）が、
本発明の集積回路装置の製造法における種々の一連の段
階において並置的に示されている。
（メモリーセノしおよびτ場効果トランジスター）が、
本発明の集積回路装置の製造法における種々の一連の段
階において並置的に示されている。
本発明の別の重要な態様によれば、サブストレート中に
活性部分を定義し、サブストレート表面損傷をなくする
に充分な厚さまでその活性部分中の薄い酸化物層を生長
させ、そしてこの薄い酸化物層を除去して活性部分中に
きれいなサブストレート表面を生成させることを包含す
る半導体装置のサブストレート表面の製造法が開示され
ている。
活性部分を定義し、サブストレート表面損傷をなくする
に充分な厚さまでその活性部分中の薄い酸化物層を生長
させ、そしてこの薄い酸化物層を除去して活性部分中に
きれいなサブストレート表面を生成させることを包含す
る半導体装置のサブストレート表面の製造法が開示され
ている。
本発明のその他の重要な特徴によれば、半導体サブスト
レート上に厳密なパターンおよび位ｔで多結晶ンリ＝ン
（本明細書中では「ポリシリコン」と指体する）の層を
生成させる方１去が開示されるものであシ、而してこの
方法はポリシリコン層を一部醇化させ、そして得られる
ポリオキサイド層の一部を除去してその下にあるポリシ
リコン層をエツチングするためのマスクを生成させるこ
とを包含している。本明細書では「ポリオキサイド」な
る表現は、ポリ７リコンの酸化により生成される物質を
記載すべく使用されている。
レート上に厳密なパターンおよび位ｔで多結晶ンリ＝ン
（本明細書中では「ポリシリコン」と指体する）の層を
生成させる方１去が開示されるものであシ、而してこの
方法はポリシリコン層を一部醇化させ、そして得られる
ポリオキサイド層の一部を除去してその下にあるポリシ
リコン層をエツチングするためのマスクを生成させるこ
とを包含している。本明細書では「ポリオキサイド」な
る表現は、ポリ７リコンの酸化により生成される物質を
記載すべく使用されている。
本発明のその他の重要な態様によれば、半導体装置の製
造法が開示されておシ、而してその方法は下にある酸化
物層のエツチングのためのマスクとしてポリシリコン層
を使用してサブストレート表面の一部を露出させ、ドー
プ剤をサブストレート中に拡散させ、そしてこの装置を
酸化雰囲気に露出させて、ポリシリコン層の周辺端縁部
の下のその頂方向エツチングＱてよシ付随的に生起せし
められた酸化物層のアンダーカット部分を充填させるこ
とを包含する。
造法が開示されておシ、而してその方法は下にある酸化
物層のエツチングのためのマスクとしてポリシリコン層
を使用してサブストレート表面の一部を露出させ、ドー
プ剤をサブストレート中に拡散させ、そしてこの装置を
酸化雰囲気に露出させて、ポリシリコン層の周辺端縁部
の下のその頂方向エツチングＱてよシ付随的に生起せし
められた酸化物層のアンダーカット部分を充填させるこ
とを包含する。
本発明のその他の重要な特徴によれば、集積回路装置中
に非常に小さい接点を形成する方法が開示されておシ、
而してその方法は装置表面の安定化の前に、ドーピング
されていない酸化物層中に接点窓を開きそれによって従
来技術の横方向エツチングの問題を最小化させることを
包含している。
に非常に小さい接点を形成する方法が開示されておシ、
而してその方法は装置表面の安定化の前に、ドーピング
されていない酸化物層中に接点窓を開きそれによって従
来技術の横方向エツチングの問題を最小化させることを
包含している。
本発明に特徴的と信じられるこれらの新規の態様は特許
請求の範囲中に要約されている。しかしながら本発明の
性質ならびにその本質的特徴および利点は、添付図面と
共に後記具体例を考慮すればより完全に理解することが
できよう。
請求の範囲中に要約されている。しかしながら本発明の
性質ならびにその本質的特徴および利点は、添付図面と
共に後記具体例を考慮すればより完全に理解することが
できよう。
第１図について述べるに、製造過程の初期段階における
本発明の集涜回路装置（参照数字１０により一般的に示
されている）の一部の模式的断面図が示されている。こ
の装置１０は、当技術分野では既知の通常の結晶配向の
典型的単結晶シリコンであるサブストレート１２を包含
している。当業者には理解されるように、本発明の多く
の特徴はシリコン以外の半導体物質を使用した装置に適
用可能である。サブストレート１２は、Ｐ−タイプまた
はＮ−タイプのものでありうる。しかしながら、例示の
目的のためにはＰ−タイプ導電体が使用されており、そ
してサブストレート１２中の好ましい抵抗藁は約５〜２
５０〜のである。サブストレート１２の上側表面１４の
上に約６００オングストロームの好適な厚さを有する二
酸化珪素層１６を熱的に生長せしめる。約６００オング
ストロームの好ましい厚さを有する窒化珪素層１８を、
既知の方法で、反応器中の熱酸化物層１６上に沈着させ
る。約１０００オングストロームの厚さを有するポリシ
リコンの上面層２０を既知の沈着技術を使用して窒化物
層１８上に沈着させる。
本発明の集涜回路装置（参照数字１０により一般的に示
されている）の一部の模式的断面図が示されている。こ
の装置１０は、当技術分野では既知の通常の結晶配向の
典型的単結晶シリコンであるサブストレート１２を包含
している。当業者には理解されるように、本発明の多く
の特徴はシリコン以外の半導体物質を使用した装置に適
用可能である。サブストレート１２は、Ｐ−タイプまた
はＮ−タイプのものでありうる。しかしながら、例示の
目的のためにはＰ−タイプ導電体が使用されており、そ
してサブストレート１２中の好ましい抵抗藁は約５〜２
５０〜のである。サブストレート１２の上側表面１４の
上に約６００オングストロームの好適な厚さを有する二
酸化珪素層１６を熱的に生長せしめる。約６００オング
ストロームの好ましい厚さを有する窒化珪素層１８を、
既知の方法で、反応器中の熱酸化物層１６上に沈着させ
る。約１０００オングストロームの厚さを有するポリシ
リコンの上面層２０を既知の沈着技術を使用して窒化物
層１８上に沈着させる。
次いで装置１０を、野ま°しくは約９００℃〜１０００
℃の蒸気中の【ル化性雰囲気に第１図のポリシリコン層
２０を完全に酸化させるに充分な時間曝してそれによっ
て第２図に示したポリオキサイド層２２を生成させる。
℃の蒸気中の【ル化性雰囲気に第１図のポリシリコン層
２０を完全に酸化させるに充分な時間曝してそれによっ
て第２図に示したポリオキサイド層２２を生成させる。
このポリオキサイド層２２は約２０００オングストロー
ムの厚すであり、これは酸化の間の生長の故に最初のポ
リシリコン層２０の厚さの約２倍となっている。
ムの厚すであり、これは酸化の間の生長の故に最初のポ
リシリコン層２０の厚さの約２倍となっている。
第３図について述べるに、中間の数段階を実施した後で
の装置１０の代表的部分が示されている。二つの異なる
成分セグメントまたはエレメント部位２４および２６が
第３図に明白に示されているが、以下の本発明の方法の
記載によって同様のエレメントが同時に生成される場合
にはそれらは非常に多数の同様の部位（図示さ゛れない
）の代表的なものであることを理解すべきである。両部
位２４および２６において（仁、ホトレジストパターン
２８および３０をＦ Ｑ的ホトマスク技術を使用してポ
リオキサイド層２２上に沈着させ、その後で選択的に酸
化物を攻撃するエツチング剤を使用して層２２のマスク
されていない部分をエツチングで取シ去ってそれによシ
図示されているポリオキサイド部分３２および３４を残
存させる。このエツチング段階の次にイオン注入を矢印
で示したように、既知の方法で好ましくは硼素を使用し
て実施してＰ＋域３６を生成させる。これはポリオキサ
イドによって被覆されていないサブストレート１２の部
分において約２０００オングストロームの深すまで浸透
する（これはまた装置１０の「Ｎ楊部域」とも呼ばｎる
）。これらイオンのエネルギーは、ホトレジストお：び
ポリオそブイドにより被覆されていない層１６および１
８の部分を通してのみ浸さするように迅ばれている。既
知の技術例えば米国特許第３．８’９８．１０５号明細
書に記載の技術によって（好ましくは約１．６Ｘ１０”
硼素イオン／ｃｒｎ３の強度が使用される。しかしいず
れの技術が使用されるにしても、Ｐ＋域３６は最終装置
中のその最高不純物濃度部分において、約１０−口の抵
抗率を有していることが好ましい。
の装置１０の代表的部分が示されている。二つの異なる
成分セグメントまたはエレメント部位２４および２６が
第３図に明白に示されているが、以下の本発明の方法の
記載によって同様のエレメントが同時に生成される場合
にはそれらは非常に多数の同様の部位（図示さ゛れない
）の代表的なものであることを理解すべきである。両部
位２４および２６において（仁、ホトレジストパターン
２８および３０をＦ Ｑ的ホトマスク技術を使用してポ
リオキサイド層２２上に沈着させ、その後で選択的に酸
化物を攻撃するエツチング剤を使用して層２２のマスク
されていない部分をエツチングで取シ去ってそれによシ
図示されているポリオキサイド部分３２および３４を残
存させる。このエツチング段階の次にイオン注入を矢印
で示したように、既知の方法で好ましくは硼素を使用し
て実施してＰ＋域３６を生成させる。これはポリオキサ
イドによって被覆されていないサブストレート１２の部
分において約２０００オングストロームの深すまで浸透
する（これはまた装置１０の「Ｎ楊部域」とも呼ばｎる
）。これらイオンのエネルギーは、ホトレジストお：び
ポリオそブイドにより被覆されていない層１６および１
８の部分を通してのみ浸さするように迅ばれている。既
知の技術例えば米国特許第３．８’９８．１０５号明細
書に記載の技術によって（好ましくは約１．６Ｘ１０”
硼素イオン／ｃｒｎ３の強度が使用される。しかしいず
れの技術が使用されるにしても、Ｐ＋域３６は最終装置
中のその最高不純物濃度部分において、約１０−口の抵
抗率を有していることが好ましい。
次にホトレジスト層２８および３０を除去し、そしてポ
リオキサイド層部分３２および３４によって被覆されて
いない窒化物層１８部分を既知の技術を使用して選択的
にエツチングによシ取り去って、それによって第４図に
示されているような窒化物部分３８および４０を残存せ
しめる。
リオキサイド層部分３２および３４によって被覆されて
いない窒化物層１８部分を既知の技術を使用して選択的
にエツチングによシ取り去って、それによって第４図に
示されているような窒化物部分３８および４０を残存せ
しめる。
第５図に関しては、酸化は約６〜８時間約１０００℃の
蒸気中で実施され、これは窒化珪素によって被覆されて
いないサブストレート１２部分中に比較的厚い（好まし
くは約１４，０００オングストローム厚さの）「アイソ
プレーナ」電場酸化物／層４２を生長させる結果となる
。電場酸化物４２はサブストレート１２中に約４０００
オングストロームの深さまで浸透し、そしてこの酸化工
程は硼素注入域３６をその下のよシ深いところまで押し
込める。Ｐ＋域３６はその下の抵抗率を低下させること
によって一層薄い電場酸化物４２の使用を可能ならしめ
る。
蒸気中で実施され、これは窒化珪素によって被覆されて
いないサブストレート１２部分中に比較的厚い（好まし
くは約１４，０００オングストローム厚さの）「アイソ
プレーナ」電場酸化物／層４２を生長させる結果となる
。電場酸化物４２はサブストレート１２中に約４０００
オングストロームの深さまで浸透し、そしてこの酸化工
程は硼素注入域３６をその下のよシ深いところまで押し
込める。Ｐ＋域３６はその下の抵抗率を低下させること
によって一層薄い電場酸化物４２の使用を可能ならしめ
る。
次に、ポリオキサイド層３２および３４を既知の方法で
の弗化水素酸によるエツチングによって除去するが、こ
れはまた電場酸化物４２の厚さをわずかだけ減少させる
。次いで窒化物層６８および４０および液化物層１６の
残存部分を通常の技術を使用して除去する。これは第６
図に示した構造物を生成させる。
の弗化水素酸によるエツチングによって除去するが、こ
れはまた電場酸化物４２の厚さをわずかだけ減少させる
。次いで窒化物層６８および４０および液化物層１６の
残存部分を通常の技術を使用して除去する。これは第６
図に示した構造物を生成させる。
装置の活性部分の表面損傷をなくするために、従来技術
においてはこの時点で種々の表面「清浄化」段階が通常
使用さ゛れている。「活性部分」とは電場酸化物を生長
させていない装置部分を童味している。しかしながら、
表面１４に沿ってサブストレート１２のいくらかをエツ
チングすることによる単なを清浄化は、電場酸化物４２
０近くのサブストレート１２の端縁４４に沿って存在す
る窒化珪素混入物を除去するには不充分であることが見
出された。層３８および４０からの少量の窒化珪素は電
場酸化物４２を生成させる化学過程に付随して電場酸化
物４２の端縁においてサブストレート表面１４に移送さ
れる。従って、好ましくは塩化水素と酸素との通常の雰
囲気中で酸化段階を実施して第７図に示したような熱醗
化物層４６および４８を生成させ、それによって端縁４
４における窒化物不純物をサブストレート１２から酸化
物中にそれの生長の間に集める。酸化物層４６および４
８に対しては、約３００オングストロームの厚さが充分
であり、そして好ましい厚さは３００〜１０００オング
ヌトロームの間である。
においてはこの時点で種々の表面「清浄化」段階が通常
使用さ゛れている。「活性部分」とは電場酸化物を生長
させていない装置部分を童味している。しかしながら、
表面１４に沿ってサブストレート１２のいくらかをエツ
チングすることによる単なを清浄化は、電場酸化物４２
０近くのサブストレート１２の端縁４４に沿って存在す
る窒化珪素混入物を除去するには不充分であることが見
出された。層３８および４０からの少量の窒化珪素は電
場酸化物４２を生成させる化学過程に付随して電場酸化
物４２の端縁においてサブストレート表面１４に移送さ
れる。従って、好ましくは塩化水素と酸素との通常の雰
囲気中で酸化段階を実施して第７図に示したような熱醗
化物層４６および４８を生成させ、それによって端縁４
４における窒化物不純物をサブストレート１２から酸化
物中にそれの生長の間に集める。酸化物層４６および４
８に対しては、約３００オングストロームの厚さが充分
であり、そして好ましい厚さは３００〜１０００オング
ヌトロームの間である。
次に酸化物層４６および４８をエツチングにより取り去
って第８図の構造物を生成させる。
って第８図の構造物を生成させる。
電場効果装置エレメントの操作に対してはそして特にエ
ンハンスメント型ＦＥＴのチャンネルにおいては良好な
表面条件が重要であるということは当業者により理解さ
れるであろう。大発明の重要な特性によれば、第７およ
び８図の酸化およびエツチング段階は、表面損傷（一般
にサブストレート１２の表面２０〜３０オングストロー
ム中に生ずる）ならびに窒化珪素混入物の除去に有効で
ありそれによって第８図に示した不純物のないき１いな
表面部分１４を生成する。
ンハンスメント型ＦＥＴのチャンネルにおいては良好な
表面条件が重要であるということは当業者により理解さ
れるであろう。大発明の重要な特性によれば、第７およ
び８図の酸化およびエツチング段階は、表面損傷（一般
にサブストレート１２の表面２０〜３０オングストロー
ム中に生ずる）ならびに窒化珪素混入物の除去に有効で
ありそれによって第８図に示した不純物のないき１いな
表面部分１４を生成する。
第５〜８図に示されているような段階での酸化物層１６
．３２．３４．４６および４８を除去するための連続的
エツチング段階の結果として、霊場酸化物４２はその厚
さかいべらか減少する。
．３２．３４．４６および４８を除去するための連続的
エツチング段階の結果として、霊場酸化物４２はその厚
さかいべらか減少する。
第８図に示されている過程段階においては、この霊場酸
化物は約１０，０００オングストロームの総体的厚さを
有していて、約７．０００オングストロームが表面１４
の水しにルよシ下のレベルに延びておりそして約３，０
００オングストロームが表面１４のレベルよシ上に延び
ている。
化物は約１０，０００オングストロームの総体的厚さを
有していて、約７．０００オングストロームが表面１４
の水しにルよシ下のレベルに延びておりそして約３，０
００オングストロームが表面１４のレベルよシ上に延び
ている。
次に、熱酸化物層５０および５２を、第９図に示したよ
うに約９００オングストロームの厚さまで生長させる。
うに約９００オングストロームの厚さまで生長させる。
その後で部位２４および２６中に形成され、る電場効果
エレメントの閾値電圧調整の目的で、矢印によシ示され
ているように、既知の技術を使用して小量の硼素イオン
注入を次いで実施する。
エレメントの閾値電圧調整の目的で、矢印によシ示され
ているように、既知の技術を使用して小量の硼素イオン
注入を次いで実施する。
第１０図に関しては、既知の技術を使用して、ｄ リシ
リコン層５４を約６，０００オングストロームの厚さま
で図示されているように装貨１０全体に沈着させる。；
５４を高度に導電性とするために、次いでそれを高度に
Ｎ−タイプにドーピングする。この場合第１１図のポリ
シリコン層５４の点画によシ示されているように燐拡散
を使用するのが好ましい。
リコン層５４を約６，０００オングストロームの厚さま
で図示されているように装貨１０全体に沈着させる。；
５４を高度に導電性とするために、次いでそれを高度に
Ｎ−タイプにドーピングする。この場合第１１図のポリ
シリコン層５４の点画によシ示されているように燐拡散
を使用するのが好ましい。
次いで層５４の表面部分５６を酸化して第１２図に示し
た構造物を生成させる。ポリオキサイド層５６は約２，
５００〜ｓ、ｏｏｏオングストロームの間の好ましい厚
さを有しているが、この形成はポリシリコン層５４の厚
さのそれに応じての約３．５００〜４，８００オングス
トロームの間までの減少を生せしめる。しかしながら、
層５４および５６の両者が約４，０００オングストロー
ムの厚さであることがここでは好ましい。
た構造物を生成させる。ポリオキサイド層５６は約２，
５００〜ｓ、ｏｏｏオングストロームの間の好ましい厚
さを有しているが、この形成はポリシリコン層５４の厚
さのそれに応じての約３．５００〜４，８００オングス
トロームの間までの減少を生せしめる。しかしながら、
層５４および５６の両者が約４，０００オングストロー
ムの厚さであることがここでは好ましい。
第１３図はマスキングおよびエツチング段階が実施され
た後での装置１０ｔ−示しており、そこではホトレジス
トパター゛７５８および６０が形成され、そしてホトレ
ジストによりＨＨされていないポリオキサイド屡５６部
分がエツチングで取シ去られてポリオキサイド部分６２
および６４を残している。場合によシ、別に小量の注入
物導入を部位２４中に形成されるべき電場効果エレメン
トの閾値の微調整のために、この段階において実施する
ことができる。
た後での装置１０ｔ−示しており、そこではホトレジス
トパター゛７５８および６０が形成され、そしてホトレ
ジストによりＨＨされていないポリオキサイド屡５６部
分がエツチングで取シ去られてポリオキサイド部分６２
および６４を残している。場合によシ、別に小量の注入
物導入を部位２４中に形成されるべき電場効果エレメン
トの閾値の微調整のために、この段階において実施する
ことができる。
第１４図に関しては、ホトレジストを除去して、ポリシ
リコン層５４の一部分のエツチング用のマスクとしてポ
リオキサイド層部分６２および６４を、残存させる。こ
の装置１０の同様の部位（部位２４および２６がその例
である）においてもまた、同様のポリオキサイドマスク
を存在させてその結果エツチングは装置１０中に別々の
複数のポリシリコン層（層６６および６８がその例であ
る）を生成する。ポリシリコン層６６は、熱酸化物層５
０の一部の上に重なっており、そしてエレメント部位２
４に示されるように、電場酸化物層４２の隣接部分上に
延びている。ポリシリコン層６８は、第１４図に示した
ように、エレメント部位２６中の熱酸化物層５２の中心
部分に重層している。
リコン層５４の一部分のエツチング用のマスクとしてポ
リオキサイド層部分６２および６４を、残存させる。こ
の装置１０の同様の部位（部位２４および２６がその例
である）においてもまた、同様のポリオキサイドマスク
を存在させてその結果エツチングは装置１０中に別々の
複数のポリシリコン層（層６６および６８がその例であ
る）を生成する。ポリシリコン層６６は、熱酸化物層５
０の一部の上に重なっており、そしてエレメント部位２
４に示されるように、電場酸化物層４２の隣接部分上に
延びている。ポリシリコン層６８は、第１４図に示した
ように、エレメント部位２６中の熱酸化物層５２の中心
部分に重層している。
その下にあるポリシリコンのエツチング用のマスクとし
てポリオキサイド部分６２および６４を使用することは
、ポリオキサイド生長が一層遅くそして一層制御可能な
エツチング速度を有する高度に均一な層を生成せしめる
という点で、従来技術沈着酸化物マスクに比して有利で
ある。
てポリオキサイド部分６２および６４を使用することは
、ポリオキサイド生長が一層遅くそして一層制御可能な
エツチング速度を有する高度に均一な層を生成せしめる
という点で、従来技術沈着酸化物マスクに比して有利で
ある。
ポリオキサイドのそのような性質は、ホトレジストマス
ク（第１３図の層５８および６０）からポリオキサイド
マスク（第１４図の層６２および６４）まで通しての高
度のマスク規制を可能ｉらしめる。この高度のマスク規
制は、更にポリシリコン層６６および６８の形成にも引
きつがれる。「高度の規制」とは、沈着酸化物マスクを
使用した従来技術に比して、「よシ高い厳密度をもって
位置づけされている」ことを意味している。このポリシ
リコン層６８は、過程中で、以後下にある酸化物層のエ
ツチング用のマスクとして更に作用しそれによって電場
効果トランジスターのチャンネル域の上にそれ自体を合
致させていることがわかる。自己整合ゲー） ＦＥＴを
生成させるためのマスクとしてポリシリコン層を使用す
る技術は既知である。この構造体はまた、当技術分野で
は「シリコンゲート」ＦＥＴとも参照されている。層６
６および６８の位置づけにおける正確さくまたは許容度
）は、集積回路装置１０中において形成しうるエレメン
ト密度の程度に直接関係している。
ク（第１３図の層５８および６０）からポリオキサイド
マスク（第１４図の層６２および６４）まで通しての高
度のマスク規制を可能ｉらしめる。この高度のマスク規
制は、更にポリシリコン層６６および６８の形成にも引
きつがれる。「高度の規制」とは、沈着酸化物マスクを
使用した従来技術に比して、「よシ高い厳密度をもって
位置づけされている」ことを意味している。このポリシ
リコン層６８は、過程中で、以後下にある酸化物層のエ
ツチング用のマスクとして更に作用しそれによって電場
効果トランジスターのチャンネル域の上にそれ自体を合
致させていることがわかる。自己整合ゲー） ＦＥＴを
生成させるためのマスクとしてポリシリコン層を使用す
る技術は既知である。この構造体はまた、当技術分野で
は「シリコンゲート」ＦＥＴとも参照されている。層６
６および６８の位置づけにおける正確さくまたは許容度
）は、集積回路装置１０中において形成しうるエレメン
ト密度の程度に直接関係している。
ここで第１４図の構造体に関して酸化段階を実施して、
第１５図に示されているように、ポリオキサイドによっ
てポリンリコンＭ６６お：び６８の露出された端縁部を
被覆させる。熱酸化物部分５０および５２は約９００オ
ングストロームの厚さに留まるが、しかし被覆されてい
ない熱酸化物部分７０および７２はその厚さを約１，５
００〜２，０００オングストロームまで増加する。ポリ
オキサイド層６２および６４は、２，５００オングスト
ロームの最小値から少くとも約３，０００オングストロ
ームの厚さまで生長する。こｈ ハまた層６６および６
８の厚さをわずかに減少させる。
第１５図に示されているように、ポリオキサイドによっ
てポリンリコンＭ６６お：び６８の露出された端縁部を
被覆させる。熱酸化物部分５０および５２は約９００オ
ングストロームの厚さに留まるが、しかし被覆されてい
ない熱酸化物部分７０および７２はその厚さを約１，５
００〜２，０００オングストロームまで増加する。ポリ
オキサイド層６２および６４は、２，５００オングスト
ロームの最小値から少くとも約３，０００オングストロ
ームの厚さまで生長する。こｈ ハまた層６６および６
８の厚さをわずかに減少させる。
ここで、第１０図の沈着段階と同様の様式で、既知の沈
着技術を使用して、第１６図に示したように装置１０上
に新しいポリシリコン層７４を沈着させる。この層７４
は約４．ＯＤＤオングストロームの好ましい厚さを有し
ている。
着技術を使用して、第１６図に示したように装置１０上
に新しいポリシリコン層７４を沈着させる。この層７４
は約４．ＯＤＤオングストロームの好ましい厚さを有し
ている。
次いでポリシリコン層７４の部分酸化を実施して、第１
７図に示したように、約１，０００オングストロームの
厚さを有するポリオキサイド層７６を生成させる。配化
はこのポリシリコン層７４を約３，５００オングストロ
ームの厚さまで減少させる。
７図に示したように、約１，０００オングストロームの
厚さを有するポリオキサイド層７６を生成させる。配化
はこのポリシリコン層７４を約３，５００オングストロ
ームの厚さまで減少させる。
第１８図に関しては、ホトレジストパターン７８を使用
してポリオキサイド層７６をマスクし、これを部位２６
では完全にそして部位２４では一部エッチングにより取
り去った後での装置１０が示されている。残存するポリ
オキサイド７６は、部位２４では、ポリシリコン層７４
の下側部分８０と上側部分８２の両方に重層している。
してポリオキサイド層７６をマスクし、これを部位２６
では完全にそして部位２４では一部エッチングにより取
り去った後での装置１０が示されている。残存するポリ
オキサイド７６は、部位２４では、ポリシリコン層７４
の下側部分８０と上側部分８２の両方に重層している。
第１９図に関しては、ホトレジストは除去されておりそ
して残存ホＩＪオキサイド７６はポリシリコン層７４の
エツチンダのためのマスクとして使用されており、それ
によって部位２６からは完全に、そして部位２４からは
一部分、倉７４が除去されて、図示されているような構
造体が生成されている。
して残存ホＩＪオキサイド７６はポリシリコン層７４の
エツチンダのためのマスクとして使用されており、それ
によって部位２６からは完全に、そして部位２４からは
一部分、倉７４が除去されて、図示されているような構
造体が生成されている。
第１６〜１９図に示されている第二ポリソリコン層７４
を生成させるための過程段階は、本質的には、第１０〜
１４図に説明されている第一ポリシリコン層６６を製造
するための辺程段階と（厚さの変化の他は）ローである
が、ただし層７４は、第１９図に示されている過程段階
では非ドーピング状態に留まっている。本明細書の目的
に対しては、「非ドーピング処理」の表現は、「本質的
に導電率に影響する不純物例えばＥ（Ｎ−タイプ）、硼
素（Ｐ−タイプ）および既知のそれ、らの機能的等価を
含有しない」ということを意味している。
を生成させるための過程段階は、本質的には、第１０〜
１４図に説明されている第一ポリシリコン層６６を製造
するための辺程段階と（厚さの変化の他は）ローである
が、ただし層７４は、第１９図に示されている過程段階
では非ドーピング状態に留まっている。本明細書の目的
に対しては、「非ドーピング処理」の表現は、「本質的
に導電率に影響する不純物例えばＥ（Ｎ−タイプ）、硼
素（Ｐ−タイプ）および既知のそれ、らの機能的等価を
含有しない」ということを意味している。
また、ポリシリコン層６６および７４を設けることは、
２４の部位に示されているタイプのエレメントを装置１
０中に密に配置させうることもまた理解されるであろう
。特に、電場酸化物４２を層６６と重層させ、そして同
様に層６６を屡７４に重層させることによって、隣接セ
ルとの間の相互接続（図示されていない）が容易となる
。そして以後の段階での接点の形成は、エレメント２４
に釧りあてられた活性表面部分１４の量を選択するにあ
たっての制限的な因子ではない。
２４の部位に示されているタイプのエレメントを装置１
０中に密に配置させうることもまた理解されるであろう
。特に、電場酸化物４２を層６６と重層させ、そして同
様に層６６を屡７４に重層させることによって、隣接セ
ルとの間の相互接続（図示されていない）が容易となる
。そして以後の段階での接点の形成は、エレメント２４
に釧りあてられた活性表面部分１４の量を選択するにあ
たっての制限的な因子ではない。
次に、エツチングを実施することによりポリオキサイド
層７０の一部分を退択的に除去してポリシリコンによシ
被覆されていない部位２４の部分において表面１４の一
部を扛出させ、且つポリオキサイド層７２を除去してポ
リシリコンによって被覆されていない部位２６の領域に
おいて表面１４の一部を露出させる。その後でＮ−タイ
プドープ剤好ましくは燐を既知の技術を使用して拡散さ
せる。その場合熱酸化物層５０．５２および７０は第２
０図の構造物によれば表面１４の下約１５，０００オン
グストロームの深さまでサブストレート１２中にＮ＋域
８６．８８および９０を生成させるための拡散マスクと
して作用する。燐はまた、表面ポリシリコン層７４（点
描により示されている）中にも拡散するが、これは層７
４を高度にドーピングされたＮ−タイプのものとし、そ
してすなわち高度に導電性とする。Ｎ−タイプサブスト
レー゛トを使用する別の具体例においては、典型的には
硼素を使用するＰ−タイプ拡散をこの段階で実於して、
ここに示されたものとは相補的な導電性のタイプの構造
物を生成させる。
層７０の一部分を退択的に除去してポリシリコンによシ
被覆されていない部位２４の部分において表面１４の一
部を扛出させ、且つポリオキサイド層７２を除去してポ
リシリコンによって被覆されていない部位２６の領域に
おいて表面１４の一部を露出させる。その後でＮ−タイ
プドープ剤好ましくは燐を既知の技術を使用して拡散さ
せる。その場合熱酸化物層５０．５２および７０は第２
０図の構造物によれば表面１４の下約１５，０００オン
グストロームの深さまでサブストレート１２中にＮ＋域
８６．８８および９０を生成させるための拡散マスクと
して作用する。燐はまた、表面ポリシリコン層７４（点
描により示されている）中にも拡散するが、これは層７
４を高度にドーピングされたＮ−タイプのものとし、そ
してすなわち高度に導電性とする。Ｎ−タイプサブスト
レー゛トを使用する別の具体例においては、典型的には
硼素を使用するＰ−タイプ拡散をこの段階で実於して、
ここに示されたものとは相補的な導電性のタイプの構造
物を生成させる。
拡散を実施すべき表面１４上には、熱酸化物が残存して
いないことを確認するために、数字８４により固定され
ている部分においていくらか過剰のエツチングを行って
、有Ｈｆのぜ方向エツチングまたはアンダーカッティン
グを生せしめることが一般に実施されているが、これは
開閉の原因となりうる。エツチング継綽の正確な制御が
アンダーカッティングの最を最小化するが、これは第２
０図に示されているように、少量のポリオキサイド層６
２および６４をポリシリコン層６６および６８上に残存
せしめる結果となる。いずれの場合にも、Ｎ−タイプド
ープ剤のその中への拡散を可能ならしめるためにはエツ
チングの継続はポリシリコン層７４および拡散域８６．
８８および９０の上の表面１４部分からすべての酢化物
を除去するに充分なだけ長いものでなくてはならない。
いないことを確認するために、数字８４により固定され
ている部分においていくらか過剰のエツチングを行って
、有Ｈｆのぜ方向エツチングまたはアンダーカッティン
グを生せしめることが一般に実施されているが、これは
開閉の原因となりうる。エツチング継綽の正確な制御が
アンダーカッティングの最を最小化するが、これは第２
０図に示されているように、少量のポリオキサイド層６
２および６４をポリシリコン層６６および６８上に残存
せしめる結果となる。いずれの場合にも、Ｎ−タイプド
ープ剤のその中への拡散を可能ならしめるためにはエツ
チングの継続はポリシリコン層７４および拡散域８６．
８８および９０の上の表面１４部分からすべての酢化物
を除去するに充分なだけ長いものでなくてはならない。
第２１図の拡大図１ハ、例えばポリシリコン層６８の下
の部分の典型的なアンダーカット部分８４を詳細に示し
ており、ここでは熱酸化物層５２はポリシリコン層６８
の周辺縁９２からある距離まで措方向にエツチングされ
ていてそしてこの距離は典型的には熱酸化物層５２の鷹
さよシもいくらかよシ犬である。
の部分の典型的なアンダーカット部分８４を詳細に示し
ており、ここでは熱酸化物層５２はポリシリコン層６８
の周辺縁９２からある距離まで措方向にエツチングされ
ていてそしてこの距離は典型的には熱酸化物層５２の鷹
さよシもいくらかよシ犬である。
第２２および２３図に関して述べるに、装置１０は約９
００℃〜１，０００℃における乾燥酸素または水蒸気を
伴なう炉中に！かれていてその結果数字９４に示されて
いるような種々のポリシリコン層上および数字９乙によ
シ示されているようにサブストレート１２中の（々のＮ
＋域上に、約２，０００オングストロームの酸化物層が
生長せしめられる。この酸化は第２３図の拡大において
より明白に説明されているように、アンダーカット部分
８４を元填するのに有効である。酸化の前のポリシリコ
ン層６８の周辺縁部分は破線９２′により示されてい６
゜ポリオキザイド層９４の生長は、第２３図においては
、ポリシリコン層６８の辺縁９２をわずかに左方に移動
させる効果を有している。更に、熱酸化物層９６の生長
は、その最初の位置１４′からサブストレート表面１４
を下方向に移動させる。
００℃〜１，０００℃における乾燥酸素または水蒸気を
伴なう炉中に！かれていてその結果数字９４に示されて
いるような種々のポリシリコン層上および数字９乙によ
シ示されているようにサブストレート１２中の（々のＮ
＋域上に、約２，０００オングストロームの酸化物層が
生長せしめられる。この酸化は第２３図の拡大において
より明白に説明されているように、アンダーカット部分
８４を元填するのに有効である。酸化の前のポリシリコ
ン層６８の周辺縁部分は破線９２′により示されてい６
゜ポリオキザイド層９４の生長は、第２３図においては
、ポリシリコン層６８の辺縁９２をわずかに左方に移動
させる効果を有している。更に、熱酸化物層９６の生長
は、その最初の位置１４′からサブストレート表面１４
を下方向に移動させる。
第２４図に関しては、「高温」非ドーピング処理酸化物
層９８を既知の方法で６００℃〜ｉ、 ｏ ｏ 。
層９８を既知の方法で６００℃〜ｉ、 ｏ ｏ 。
℃の間の温度で好ましくはＳ ｉＨ４およびＣＯ２を使
用して好ましくは約６，０００オングストロームの厚さ
まで沈着させる。相当する段階において、従来技術方法
は典型的には３５０℃〜４５０℃範囲の「低温」酸化物
を沈着させているが、これは比較的太なるエツチング速
度を有していて、前記したような高度のアンダーカッテ
ィングの問題を生せしめる。本発明は、下にある生長さ
せた酸化物層９４および９乙のエツチング速度ト匹敵し
うるエツチング速度を有する非ドーピング処理沈着酸化
物層９８を捉供する。Ｒも好ましくは、装置１０を通常
のＲＦ反応器中に入れ、そしてこの装置を約９００℃ま
たは９５０℃に加熱してＳｉＨ４十２ ＣＯ２→５ｉ０
２ ＋ ２ＣＯ＋ ２Ｈ２の反応を生せしめることによ
って酸化物層９８を沈着させ６０本発明の別の特性によ
れば、層９８は例えば下の酸化物層９４または９６中の
「ピンホール」のような欠陥を被覆する酸化物層である
ことが理解される。
用して好ましくは約６，０００オングストロームの厚さ
まで沈着させる。相当する段階において、従来技術方法
は典型的には３５０℃〜４５０℃範囲の「低温」酸化物
を沈着させているが、これは比較的太なるエツチング速
度を有していて、前記したような高度のアンダーカッテ
ィングの問題を生せしめる。本発明は、下にある生長さ
せた酸化物層９４および９乙のエツチング速度ト匹敵し
うるエツチング速度を有する非ドーピング処理沈着酸化
物層９８を捉供する。Ｒも好ましくは、装置１０を通常
のＲＦ反応器中に入れ、そしてこの装置を約９００℃ま
たは９５０℃に加熱してＳｉＨ４十２ ＣＯ２→５ｉ０
２ ＋ ２ＣＯ＋ ２Ｈ２の反応を生せしめることによ
って酸化物層９８を沈着させ６０本発明の別の特性によ
れば、層９８は例えば下の酸化物層９４または９６中の
「ピンホール」のような欠陥を被覆する酸化物層である
ことが理解される。
次いでホトレジストマスク１００をこの沈着酸化物層９
８の上に脇成させる。次いで酸化物層９８のホトレジス
トマスク１００によって被覆されていない部分を通して
エツチングし、そして第２５図に示したように下にある
酸化物層９４および９６を通して下方にエツチングをつ
づけることによって接点窓１０２を開く。ある量の横方
向エツチングが、第２６図のような典型的な様式でホト
レジスト層１００をアンダーカットするが、しかしこの
アンダーカットの量は「高温」非ドーピング処理酸化物
層９８と、その下の酸化物層９４および９６との密接に
合致したエツチング速度の故に最小化されている。
８の上に脇成させる。次いで酸化物層９８のホトレジス
トマスク１００によって被覆されていない部分を通して
エツチングし、そして第２５図に示したように下にある
酸化物層９４および９６を通して下方にエツチングをつ
づけることによって接点窓１０２を開く。ある量の横方
向エツチングが、第２６図のような典型的な様式でホト
レジスト層１００をアンダーカットするが、しかしこの
アンダーカットの量は「高温」非ドーピング処理酸化物
層９８と、その下の酸化物層９４および９６との密接に
合致したエツチング速度の故に最小化されている。
従って、以下の説明かられかるように本発明によって非
常に小さい接点を生成させることができる。
常に小さい接点を生成させることができる。
次に、ホトレジスト層１００を除去し、そして第２７図
および拡大した第２８図によシ示されている露出酸化物
表面に沿った点画により示されているように好ましくは
燐拡散を使用して安定化段階を実施する。この燐安走化
は約２０〜１００オングストローム厚さの露出シリコン
表面上に非常に薄い酸化物層１０４を生成させる効果を
有している（第２８図中に例として明白に示されている
）。
および拡大した第２８図によシ示されている露出酸化物
表面に沿った点画により示されているように好ましくは
燐拡散を使用して安定化段階を実施する。この燐安走化
は約２０〜１００オングストローム厚さの露出シリコン
表面上に非常に薄い酸化物層１０４を生成させる効果を
有している（第２８図中に例として明白に示されている
）。
安定化と同時に装置１０をゲッター化するのが便利であ
るが、これは窓１０２を開いた後でホトレジストによっ
て裏側以外の全部〔例えばその上に酸化物を有している
サブストレート１２の下側表面（図示されてはいない）
〕を被覆し、次いで裏側をきれいなシリコンのところま
でストリッピングすることによって達成することができ
る。次いで、ホトレジストを除去しそして装置１０を燐
拡散に付すことによって、前言ピした安定化法を要語す
る。これは金厚不紳物を裏側にゲッター化し、それ（で
よって好都合にも漏洩定流を低下させる。
るが、これは窓１０２を開いた後でホトレジストによっ
て裏側以外の全部〔例えばその上に酸化物を有している
サブストレート１２の下側表面（図示されてはいない）
〕を被覆し、次いで裏側をきれいなシリコンのところま
でストリッピングすることによって達成することができ
る。次いで、ホトレジストを除去しそして装置１０を燐
拡散に付すことによって、前言ピした安定化法を要語す
る。これは金厚不紳物を裏側にゲッター化し、それ（で
よって好都合にも漏洩定流を低下させる。
節安定化段階の後で、酸化物層１０４を通して接点窓１
０２を再び開くことが必要である。
０２を再び開くことが必要である。
ホトレジスト騒（図示されていない）を、す１００を生
成させる同一マスク表示を使用して再びｊを用する。次
いでゲ゛ｉ化物雫１０４を下のシリコンまでエツチング
して接点窓１０２を再び開き、そしてそのホトレジスト
を除去して典型的には第２９図によシ示されている窓１
０２を生成させる。第２９図に示されている表面１４の
窓開口部１０２は直径５ミクロン以下に制御することが
できる。これに対して既知の従来技術ではこれまでは約
８ミクロンに限定されていた。
成させる同一マスク表示を使用して再びｊを用する。次
いでゲ゛ｉ化物雫１０４を下のシリコンまでエツチング
して接点窓１０２を再び開き、そしてそのホトレジスト
を除去して典型的には第２９図によシ示されている窓１
０２を生成させる。第２９図に示されている表面１４の
窓開口部１０２は直径５ミクロン以下に制御することが
できる。これに対して既知の従来技術ではこれまでは約
８ミクロンに限定されていた。
従って、本発明は非常に小さい窓を製造する技術を提供
し、その結果接点をその中に厳密に位置づけることがで
きる。本発明のこのＭ要な特徴は、安定化の前に、非ド
ーピング処理酸化物層を通して窓をエツチングする前記
の一連の段階によって達成される。本明細書に記載され
ている方法は、接点に対して割シあてられている表面積
を既知の最良の従来技術に比べて約４０係だけ減少する
ことを可能ならしめる。
し、その結果接点をその中に厳密に位置づけることがで
きる。本発明のこのＭ要な特徴は、安定化の前に、非ド
ーピング処理酸化物層を通して窓をエツチングする前記
の一連の段階によって達成される。本明細書に記載され
ている方法は、接点に対して割シあてられている表面積
を既知の最良の従来技術に比べて約４０係だけ減少する
ことを可能ならしめる。
最後に、金２化（メタライゼーション）工程を使用して
、窓１０２中に接点１０６．１０８．１１０．１１２．
１１４および１１６を形成して、これによ 。
、窓１０２中に接点１０６．１０８．１１０．１１２．
１１４および１１６を形成して、これによ 。
シ第３０図に示した装置構造物１０を生成する。
これらの接点は、アルミニウムを真空蒸着させ、アルミ
ニウム部分をホトマスクし、そしてアルミニウムを選択
的に攻盤するがしかしその下の酸化物層９８は攻撃しな
いエツチング剤を使用してマスクされていない部分をエ
ツチングすることによって形成されるのが好ましい。
ニウム部分をホトマスクし、そしてアルミニウムを選択
的に攻盤するがしかしその下の酸化物層９８は攻撃しな
いエツチング剤を使用してマスクされていない部分をエ
ツチングすることによって形成されるのが好ましい。
当業者は、部位２４のエレメントカ°；電荷蓄積セルま
たはメモリーセルとして働きそして部位２６のエレメン
トが７楊効果トランジスターとして働くよう々第３０図
に示したエレメント構造物の有用性を認識するであろう
。
たはメモリーセルとして働きそして部位２６のエレメン
トが７楊効果トランジスターとして働くよう々第３０図
に示したエレメント構造物の有用性を認識するであろう
。
特に、エレメント２６は米国特許ｇ３．８９８，１０５
号明細書に記載と同様の自己整合シリコンゲートを有す
るＮ−チャンネ°ルエンハンスメントモードＦＥＴであ
って、ここに接点１１４はシリコンゲート６８へのゲー
ト接点として働き、そして接点１１２および１１６は域
８８および９０への源およびドレイン接点として働いて
いる。
号明細書に記載と同様の自己整合シリコンゲートを有す
るＮ−チャンネ°ルエンハンスメントモードＦＥＴであ
って、ここに接点１１４はシリコンゲート６８へのゲー
ト接点として働き、そして接点１１２および１１６は域
８８および９０への源およびドレイン接点として働いて
いる。
本発明はまた前記米国特許の教示に従って本明縄誉に具
体的に述べられている溝程段階を修正することによって
Ｎ−チャンネル空乏モードＦＥＴならびに両様式のＰ−
チャンネルＦＥＴの製造にも適用することができる。
体的に述べられている溝程段階を修正することによって
Ｎ−チャンネル空乏モードＦＥＴならびに両様式のＰ−
チャンネルＦＥＴの製造にも適用することができる。
エレメント２４は単一トランシスターおよび単一コンデ
ンサーを有する当技術分野では既知の破壊的読取りタイ
プの小面積メモリーセルである。当業者には理解される
ように、阿３０図の部位２４に特定的に示されているも
のと逆の導電性タイプを有する相補的なメモリーセルを
製造することができる。
ンサーを有する当技術分野では既知の破壊的読取りタイ
プの小面積メモリーセルである。当業者には理解される
ように、阿３０図の部位２４に特定的に示されているも
のと逆の導電性タイプを有する相補的なメモリーセルを
製造することができる。
例えば第３０図のセル２４のようなメモリーセルの操作
は当技術分野では既知である。簡単に云えば、接点１０
６は表面１４（導電性ポリシリコン層６６がそれに非常
に近接している）に沿った部域１１８中のサブストレー
ト１２中の小数キャリア電荷を蓄積するに充分な電圧で
バイアスをかけられている。同様の回路においては、ポ
リシリコン層６６とそのすぐ下の電荷蓄積部分１１８と
の間の誘電体として働く酸化物層５０によって、コンデ
ンサーが形成される。
は当技術分野では既知である。簡単に云えば、接点１０
６は表面１４（導電性ポリシリコン層６６がそれに非常
に近接している）に沿った部域１１８中のサブストレー
ト１２中の小数キャリア電荷を蓄積するに充分な電圧で
バイアスをかけられている。同様の回路においては、ポ
リシリコン層６６とそのすぐ下の電荷蓄積部分１１８と
の間の誘電体として働く酸化物層５０によって、コンデ
ンサーが形成される。
蓄積部分１１８に電荷が存在す８かまたは存在しないか
が二様式情報を表わす。この情報は単一信号が接点１０
８に与えられるたびに、部域８６および接点１１０を通
して検知され且つ変形される。尚技術分野で既知の充分
高い電圧を有する接点１０８に与えら几たゲート信号は
導電性ポリシリコン層７４（−二つて伝達され、それに
よって酸化物層７０の直下の表面１４に近い部分１２０
に沿ってサブストレート中にチャンネルを誘発させる。
が二様式情報を表わす。この情報は単一信号が接点１０
８に与えられるたびに、部域８６および接点１１０を通
して検知され且つ変形される。尚技術分野で既知の充分
高い電圧を有する接点１０８に与えら几たゲート信号は
導電性ポリシリコン層７４（−二つて伝達され、それに
よって酸化物層７０の直下の表面１４に近い部分１２０
に沿ってサブストレート中にチャンネルを誘発させる。
部分１２０中に誘発されたそのようなチャンネルは、デ
ータ伝達領域８６と電荷蓄積部分１１８との間に霊気的
接続を可能ならしめる。部分１２０はＦＥＴ中のチャン
ネル域に相当する回路であシ、これはこの具体例におい
てはＮ−チャンネルエンハンスメントモードＦＥＴであ
る。従って、メモリーセル２４はその構造体のすべての
付随する静電容量および抵抗を無視しうるものとして無
視して、基本的機能における凰−トランシスターおよび
単一コンデンサーを包含するものとみなすことができる
。
ータ伝達領域８６と電荷蓄積部分１１８との間に霊気的
接続を可能ならしめる。部分１２０はＦＥＴ中のチャン
ネル域に相当する回路であシ、これはこの具体例におい
てはＮ−チャンネルエンハンスメントモードＦＥＴであ
る。従って、メモリーセル２４はその構造体のすべての
付随する静電容量および抵抗を無視しうるものとして無
視して、基本的機能における凰−トランシスターおよび
単一コンデンサーを包含するものとみなすことができる
。
本発明の方法の利点は、適正な装置機能に対して重要な
種々の厚さを有する絶縁層５０．６２および７０を形成
することを包含する。前記に論じたように、本発明の方
法は約９００オングストロームの好ましい厚さを有する
比較的薄い酸化物層５０、約１．５００〜２．０００オ
ングストロームの好ましい厚さを有するわずかにより厚
い酸化物層７０、および３，０００オングストロ一ム以
上の厚さを有する実質的によシ厚い酸化物層６２を成功
裡に実現する。珂想的には、層６２を可及的厚くしてポ
リシリコン層６６および７４の間に存在するすべての寄
生キャパシタンスを無視しうるものとすべきである。層
６２は層６６を生成させる６、０００オングストローム
のポリシリコンから生長させたポリオキサイドなのであ
るから、層６２の厚”さけ実際問題としては約８．００
０オングストロームの最大値までに限定されている。こ
れはなお充分な１さのポリシリコンを層６６に対して残
す。この商業的態様においては、層６２は約４，０００
オングストロームであるが、３，０００〜６０００オン
グストロームの厚さは許容しダる。
種々の厚さを有する絶縁層５０．６２および７０を形成
することを包含する。前記に論じたように、本発明の方
法は約９００オングストロームの好ましい厚さを有する
比較的薄い酸化物層５０、約１．５００〜２．０００オ
ングストロームの好ましい厚さを有するわずかにより厚
い酸化物層７０、および３，０００オングストロ一ム以
上の厚さを有する実質的によシ厚い酸化物層６２を成功
裡に実現する。珂想的には、層６２を可及的厚くしてポ
リシリコン層６６および７４の間に存在するすべての寄
生キャパシタンスを無視しうるものとすべきである。層
６２は層６６を生成させる６、０００オングストローム
のポリシリコンから生長させたポリオキサイドなのであ
るから、層６２の厚”さけ実際問題としては約８．００
０オングストロームの最大値までに限定されている。こ
れはなお充分な１さのポリシリコンを層６６に対して残
す。この商業的態様においては、層６２は約４，０００
オングストロームであるが、３，０００〜６０００オン
グストロームの厚さは許容しダる。
前述の記載から、本発明は商業的半導体装置に対して広
い適用性を有していることが明白である。特に、ここに
記載した方法は、高密度ＲＡＭの製造に犬なる有用性゛
を有しておシ且つ「１６ＫＲＡＭ Ｊ （すなわち１６
，３８４個のメモリーセルを有するランダムアクセスメ
モリー装置）の製造を可能ならしめた。
い適用性を有していることが明白である。特に、ここに
記載した方法は、高密度ＲＡＭの製造に犬なる有用性゛
を有しておシ且つ「１６ＫＲＡＭ Ｊ （すなわち１６
，３８４個のメモリーセルを有するランダムアクセスメ
モリー装置）の製造を可能ならしめた。
本発明の好ましい態様が詳日に記載されているけれども
、特許請求の範囲から逸脱することなくわ々の変形また
は置換をなしうるということを理解されたい。
、特許請求の範囲から逸脱することなくわ々の変形また
は置換をなしうるということを理解されたい。
第１〜２０図は製造過程の租々の段階における本発明の
集積回路装置の部分を説明する模式的断面図である。 第２１図はり２０図の代表的部分の拡大図である。 第２２図は製造過程の連続段階を説明する模式的断面図
である。 第２３図は第２２図の代表的部分の拡大図である。 第２４および２５図は製造過程の連続段階を説明する模
式的断面図である。 ￥２６図は第２５図の代表的部分の拡大図である。 第２７図は製造過程の連続段階を説明する模式的断面図
である。 其２８図は算２７図の代表的部分の拡大図である。 某２９図は製造５過程の連続段階を説明する第２８図と
同様の拡大図である。 そして、第３０図は製造過程の最終段階（τおける重要
な装置特性を説明する模式的断面図である。 ａＳの浄書（内容に変更ない ＦＩＧ、２１ ＦＩＧ、 ２３ 図面のｊ？”＋’、：（内゛Ｇに変更なし）手続補正書 昭和６２年２月２７日 特許庁長官 黒 １）明 雄 殿 １、事件の表示 昭和６２年特許願第１７４２８号 ２、発明の名称 半導体装置の製Ｉ法 ３、補正をする者 事件とのｒｆｉｊ係 特許出願人 名 称 モスチック・コーポレイション４、代理人〒１
００ 住 所 東京都千代田区丸の内二丁目４番１号丸の内ビ
ルディング４階 ５、補正の対象 （１）明細書の特許請求の範囲の欄 、、＋、、ビ、。 特許請求の範囲 １）下記段階すなわち 仏）半導体サブストレート上にエレメント部位を位置づ
けること、 （ｂ） このサブストレート上に前以って定めた厚さ
のポリシリコン層を沈着させること、（Ｃ） ポリシ
リコン層を部分的に酸化させてその上にポリオキサイド
層を生成させるような前以って定めた時間このサブスト
レートを酸化性雰囲気に露出させること、 （ｄ） ポリオキサイド層の選ばれた部分をエツチン
グしてエレメント部位に関して高度に規制された位置づ
けを有するポリオキサイドマスクを生成させろこと、そ
して ｔｅｌ このポリオキサイドマスクをポリシリコン層
のエツチングに対して使用してそれによってポリオキサ
イドマスクの下に整合された複数個の高度に規制された
ポリシリコン層を生成させること を包含する集積回路装置中に高度に規制されたポリシリ
コン層を形成させるための半導体装置の製法。 いてポリシリコン層が真空蒸着せしめられる、前記特許
請求の範囲第１項記載の半導体装置の製法。 させる前記段階（ｄｌにおいてポリオキサイドの選択的
エツチングを達成させるためのホトレジストマスクを生
成させる段階を包含する、前記特許請求の範囲第１項記
載の半導体装置の製法。 リ ポリオキサイドマスクを使用してポリシリコン層を
生成させる前記段階（ｅ）の後で、このポリシリコン層
上に新規な酸化物層を生成させ、そして下にあるポリシ
リコン層の形成に使用されたと同様の方法技術を使用し
てこの新規な酸化物層上に追加のポリシリコン層を形成
させてそれによって複数個のメモリーセルをエレメント
部位に形成させる段階を包含する、前記特許請求の範囲
第１項記載の半導体装置の製法。 手続補正書（方式） ％式％ １、事件の表示 昭和６２年特許願第１７−４２８号 ２、発明の名称 半導体装置の製法 ３、補正をする昔 事件との関係 特許出願人 名 ８− モスチック・コーホレイシコン４、代理人〒
１００ 住 所 東京都千代田区丸の内二丁ロー１３１号丸の内
ビルディング４階 ５、補正命令の日付 昭和６２年５月２６日 ６、補正の対象 （１）願書の特許出願人の代表音の欄 ７、補正の内容 （１）別紙訂正願書の通り （２）別紙委任状謄本の通り
集積回路装置の部分を説明する模式的断面図である。 第２１図はり２０図の代表的部分の拡大図である。 第２２図は製造過程の連続段階を説明する模式的断面図
である。 第２３図は第２２図の代表的部分の拡大図である。 第２４および２５図は製造過程の連続段階を説明する模
式的断面図である。 ￥２６図は第２５図の代表的部分の拡大図である。 第２７図は製造過程の連続段階を説明する模式的断面図
である。 其２８図は算２７図の代表的部分の拡大図である。 某２９図は製造５過程の連続段階を説明する第２８図と
同様の拡大図である。 そして、第３０図は製造過程の最終段階（τおける重要
な装置特性を説明する模式的断面図である。 ａＳの浄書（内容に変更ない ＦＩＧ、２１ ＦＩＧ、 ２３ 図面のｊ？”＋’、：（内゛Ｇに変更なし）手続補正書 昭和６２年２月２７日 特許庁長官 黒 １）明 雄 殿 １、事件の表示 昭和６２年特許願第１７４２８号 ２、発明の名称 半導体装置の製Ｉ法 ３、補正をする者 事件とのｒｆｉｊ係 特許出願人 名 称 モスチック・コーポレイション４、代理人〒１
００ 住 所 東京都千代田区丸の内二丁目４番１号丸の内ビ
ルディング４階 ５、補正の対象 （１）明細書の特許請求の範囲の欄 、、＋、、ビ、。 特許請求の範囲 １）下記段階すなわち 仏）半導体サブストレート上にエレメント部位を位置づ
けること、 （ｂ） このサブストレート上に前以って定めた厚さ
のポリシリコン層を沈着させること、（Ｃ） ポリシ
リコン層を部分的に酸化させてその上にポリオキサイド
層を生成させるような前以って定めた時間このサブスト
レートを酸化性雰囲気に露出させること、 （ｄ） ポリオキサイド層の選ばれた部分をエツチン
グしてエレメント部位に関して高度に規制された位置づ
けを有するポリオキサイドマスクを生成させろこと、そ
して ｔｅｌ このポリオキサイドマスクをポリシリコン層
のエツチングに対して使用してそれによってポリオキサ
イドマスクの下に整合された複数個の高度に規制された
ポリシリコン層を生成させること を包含する集積回路装置中に高度に規制されたポリシリ
コン層を形成させるための半導体装置の製法。 いてポリシリコン層が真空蒸着せしめられる、前記特許
請求の範囲第１項記載の半導体装置の製法。 させる前記段階（ｄｌにおいてポリオキサイドの選択的
エツチングを達成させるためのホトレジストマスクを生
成させる段階を包含する、前記特許請求の範囲第１項記
載の半導体装置の製法。 リ ポリオキサイドマスクを使用してポリシリコン層を
生成させる前記段階（ｅ）の後で、このポリシリコン層
上に新規な酸化物層を生成させ、そして下にあるポリシ
リコン層の形成に使用されたと同様の方法技術を使用し
てこの新規な酸化物層上に追加のポリシリコン層を形成
させてそれによって複数個のメモリーセルをエレメント
部位に形成させる段階を包含する、前記特許請求の範囲
第１項記載の半導体装置の製法。 手続補正書（方式） ％式％ １、事件の表示 昭和６２年特許願第１７−４２８号 ２、発明の名称 半導体装置の製法 ３、補正をする昔 事件との関係 特許出願人 名 ８− モスチック・コーホレイシコン４、代理人〒
１００ 住 所 東京都千代田区丸の内二丁ロー１３１号丸の内
ビルディング４階 ５、補正命令の日付 昭和６２年５月２６日 ６、補正の対象 （１）願書の特許出願人の代表音の欄 ７、補正の内容 （１）別紙訂正願書の通り （２）別紙委任状謄本の通り
Claims (1)
- 【特許請求の範囲】 １）下記段階すなわち （ａ）半導体サブストレート上にエレメント部位を位置
づけること、 （ｂ）このサブストレート上に前以つて定めた厚さのポ
リシリコン層を沈着させること、 （ｃ）ポリシリコン層を部分的に酸化させてその上にポ
リオキサイド層を生成させるような前以つて定めた時間
このサブストレートを酸化性雰囲気に露出させること、 （ｄ）ポリオキサイド層の選ばれた部分をエッチングし
てエレメント部位に関して高度に規制された位置づけを
有するポリオキサイドマスクを生成させること、そして （ｅ）このポリオキサイドマスクをポリシリコン層のエ
ッチングに対して使用してそれによつてポリオキサイド
マスクの下に整合された複数個の高度に規制されたポリ
シリコン層を生成させること を包含する集積回路装置中に高度に規制されたポリシリ
コン層を形成させるための方法。 ２）段階（ｂ）においてポリシリコン層が真空蒸着せし
められる、前記特許請求の範囲第１項記載の方法。 ３）更に、段階（ｄ）においてポリオキサイドの選択的
エッチングを達成させるためのホトレジストマスクを生
成させる段階を包含する、前記特許請求の範囲第１項記
載の方法。 ４）段階（ｅ）の後で、このポリシリコン層上に新規な
酸化物層を生成させ、そして下にあるポリシリコン層の
形成に使用されたと同様の方法技術を使用してこの新規
な酸化物層上に追加のポリシリコン層を形成させてそれ
によつて複数個のメモリーセルをエレメント部位に形成
させる段階を包含する、前記特許請求の範囲第１項記載
の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US76239877A | 1977-01-26 | 1977-01-26 | |
| US762398 | 1977-01-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62290147A true JPS62290147A (ja) | 1987-12-17 |
Family
ID=25064929
Family Applications (10)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP679578A Pending JPS5394190A (en) | 1977-01-26 | 1978-01-26 | Method of producing semiconductor |
| JP56123141A Pending JPS5760852A (en) | 1977-01-26 | 1981-08-07 | Method of producing semiconductor device |
| JP62017430A Granted JPS62290152A (ja) | 1977-01-26 | 1987-01-29 | 半導体装置の製法 |
| JP62017428A Pending JPS62290147A (ja) | 1977-01-26 | 1987-01-29 | 半導体装置の製法 |
| JP62017429A Pending JPS62290180A (ja) | 1977-01-26 | 1987-01-29 | 半導体装置の製法 |
| JP62017431A Pending JPS62290181A (ja) | 1977-01-26 | 1987-01-29 | 半導体装置の製法 |
| JP1991065301U Pending JPH04107840U (ja) | 1977-01-26 | 1991-08-19 | 半導体装置 |
| JP7261375A Expired - Lifetime JP2720911B2 (ja) | 1977-01-26 | 1995-10-09 | 半導体装置用基板表面を用意する方法 |
| JP7261450A Pending JPH0918003A (ja) | 1977-01-26 | 1995-10-09 | 電界効果トランジスタの製造方法 |
| JP7261151A Pending JPH098299A (ja) | 1977-01-26 | 1995-10-09 | 半導体装置及びその製造方法 |
Family Applications Before (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP679578A Pending JPS5394190A (en) | 1977-01-26 | 1978-01-26 | Method of producing semiconductor |
| JP56123141A Pending JPS5760852A (en) | 1977-01-26 | 1981-08-07 | Method of producing semiconductor device |
| JP62017430A Granted JPS62290152A (ja) | 1977-01-26 | 1987-01-29 | 半導体装置の製法 |
Family Applications After (6)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62017429A Pending JPS62290180A (ja) | 1977-01-26 | 1987-01-29 | 半導体装置の製法 |
| JP62017431A Pending JPS62290181A (ja) | 1977-01-26 | 1987-01-29 | 半導体装置の製法 |
| JP1991065301U Pending JPH04107840U (ja) | 1977-01-26 | 1991-08-19 | 半導体装置 |
| JP7261375A Expired - Lifetime JP2720911B2 (ja) | 1977-01-26 | 1995-10-09 | 半導体装置用基板表面を用意する方法 |
| JP7261450A Pending JPH0918003A (ja) | 1977-01-26 | 1995-10-09 | 電界効果トランジスタの製造方法 |
| JP7261151A Pending JPH098299A (ja) | 1977-01-26 | 1995-10-09 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (10) | JPS5394190A (ja) |
| DE (1) | DE2802048A1 (ja) |
| FR (5) | FR2382768A1 (ja) |
| GB (5) | GB1595543A (ja) |
| IT (1) | IT1089299B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1089299B (it) * | 1977-01-26 | 1985-06-18 | Mostek Corp | Procedimento per fabbricare un dispositivo semiconduttore |
| JPS5713772A (en) * | 1980-06-30 | 1982-01-23 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| GB2290167B (en) | 1994-06-08 | 1999-01-20 | Hyundai Electronics Ind | Method for fabricating a semiconductor device |
| US9954176B1 (en) | 2016-10-06 | 2018-04-24 | International Business Machines Corporation | Dielectric treatments for carbon nanotube devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4914792A (ja) * | 1972-04-14 | 1974-02-08 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1053069A (ja) * | 1963-06-28 | |||
| GB1175392A (en) * | 1966-09-14 | 1969-12-23 | Hitachi Ltd | Method of Treating Protective Coatings for Semiconductor Devices |
| US3590477A (en) | 1968-12-19 | 1971-07-06 | Ibm | Method for fabricating insulated-gate field effect transistors having controlled operating characeristics |
| GB1292060A (en) * | 1969-04-15 | 1972-10-11 | Tokyo Shibaura Electric Co | A method of manufacturing a semiconductor device |
| US3825997A (en) * | 1969-10-02 | 1974-07-30 | Sony Corp | Method for making semiconductor device |
| DE2040180B2 (de) | 1970-01-22 | 1977-08-25 | Intel Corp, Mountain View, Calif. (V.St.A.) | Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht |
| NL7109327A (ja) * | 1970-07-10 | 1972-01-12 | ||
| US3811974A (en) * | 1971-07-19 | 1974-05-21 | North American Rockwell | Silicon nitride-silicon oxide etchant |
| JPS5112507B2 (ja) | 1971-10-22 | 1976-04-20 | ||
| JPS5139835B2 (ja) * | 1971-12-27 | 1976-10-29 | ||
| DE2320195A1 (de) | 1972-04-24 | 1973-12-13 | Standard Microsyst Smc | Durch ionenimplantation hergestellter speicherfeldeffekt-transistor mit siliciumbasis |
| US3810795A (en) * | 1972-06-30 | 1974-05-14 | Ibm | Method for making self-aligning structure for charge-coupled and bucket brigade devices |
| JPS5910073B2 (ja) * | 1972-10-27 | 1984-03-06 | 株式会社日立製作所 | シリコン・ゲ−トｍｏｓ型半導体装置の製造方法 |
| US3898105A (en) * | 1973-10-25 | 1975-08-05 | Mostek Corp | Method for making FET circuits |
| JPS50123274A (ja) * | 1974-03-15 | 1975-09-27 | ||
| JPS5912495B2 (ja) | 1974-10-01 | 1984-03-23 | カブシキガイシヤ ニツポンジドウシヤブヒンソウゴウケンキユウシヨ | 衝突検知装置 |
| US3984822A (en) * | 1974-12-30 | 1976-10-05 | Intel Corporation | Double polycrystalline silicon gate memory device |
| JPS51114079A (en) * | 1975-03-31 | 1976-10-07 | Fujitsu Ltd | Construction of semiconductor memory device |
| JPS51118393A (en) * | 1975-04-10 | 1976-10-18 | Matsushita Electric Ind Co Ltd | Semicondector unit |
| JPS51118392A (en) | 1975-04-10 | 1976-10-18 | Matsushita Electric Ind Co Ltd | Manuforcturing process for semiconductor unit |
| US4002511A (en) * | 1975-04-16 | 1977-01-11 | Ibm Corporation | Method for forming masks comprising silicon nitride and novel mask structures produced thereby |
| US4012757A (en) * | 1975-05-05 | 1977-03-15 | Intel Corporation | Contactless random-access memory cell and cell pair |
| JPS51142982A (en) * | 1975-05-05 | 1976-12-08 | Intel Corp | Method of producing single crystal silicon ic |
| JPS51139263A (en) * | 1975-05-28 | 1976-12-01 | Hitachi Ltd | Method of selective oxidation of silicon substrate |
| NL7506594A (nl) * | 1975-06-04 | 1976-12-07 | Philips Nv | Werkwijze voor het vervaardigen van een halfge- leiderinrichting en halfgeleiderinrichting ver- vaardigd met behulp van de werkwijze. |
| IT1061530B (it) * | 1975-06-12 | 1983-04-30 | Ncr Co | Metodo per la formazione di connessioni elettriche in regioni selezionate di una superficie di un dispositivo semiconduttore a circuito integrato |
| DE2532594B2 (de) * | 1975-07-21 | 1980-05-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Halbleiterspeicher |
| GB1540450A (en) | 1975-10-29 | 1979-02-14 | Intel Corp | Self-aligning double polycrystalline silicon etching process |
| US4240092A (en) | 1976-09-13 | 1980-12-16 | Texas Instruments Incorporated | Random access memory cell with different capacitor and transistor oxide thickness |
| JPS6034270B2 (ja) * | 1976-01-12 | 1985-08-07 | テキサス・インスツルメンツ・インコ−ポレイテツド | 半導体メモリ装置およびその製造方法 |
| US4112575A (en) * | 1976-12-20 | 1978-09-12 | Texas Instruments Incorporated | Fabrication methods for the high capacity ram cell |
| IT1089299B (it) * | 1977-01-26 | 1985-06-18 | Mostek Corp | Procedimento per fabbricare un dispositivo semiconduttore |
| FR2584786B1 (fr) * | 1985-07-15 | 1989-10-27 | Valeo | Montage de butee de debrayage et butee de debrayage propre a un tel montage |
-
1977
- 1977-12-30 IT IT31506/77A patent/IT1089299B/it active
-
1978
- 1978-01-18 DE DE19782802048 patent/DE2802048A1/de active Granted
- 1978-01-25 GB GB3022/78A patent/GB1595543A/en not_active Expired
- 1978-01-25 FR FR7802068A patent/FR2382768A1/fr active Granted
- 1978-01-25 GB GB32523/79A patent/GB1595545A/en not_active Expired
- 1978-01-25 GB GB32525/79A patent/GB1595547A/en not_active Expired
- 1978-01-25 GB GB19043/80A patent/GB1595548A/en not_active Expired
- 1978-01-25 GB GB32524/79A patent/GB1595546A/en not_active Expired
- 1978-01-26 JP JP679578A patent/JPS5394190A/ja active Pending
- 1978-06-08 FR FR7817175A patent/FR2382770A1/fr active Granted
- 1978-06-08 FR FR7817176A patent/FR2382745A1/fr active Granted
- 1978-06-08 FR FR7817173A patent/FR2382769A1/fr active Granted
- 1978-06-08 FR FR7817174A patent/FR2382767A1/fr active Granted
-
1981
- 1981-08-07 JP JP56123141A patent/JPS5760852A/ja active Pending
-
1987
- 1987-01-29 JP JP62017430A patent/JPS62290152A/ja active Granted
- 1987-01-29 JP JP62017428A patent/JPS62290147A/ja active Pending
- 1987-01-29 JP JP62017429A patent/JPS62290180A/ja active Pending
- 1987-01-29 JP JP62017431A patent/JPS62290181A/ja active Pending
-
1991
- 1991-08-19 JP JP1991065301U patent/JPH04107840U/ja active Pending
-
1995
- 1995-10-09 JP JP7261375A patent/JP2720911B2/ja not_active Expired - Lifetime
- 1995-10-09 JP JP7261450A patent/JPH0918003A/ja active Pending
- 1995-10-09 JP JP7261151A patent/JPH098299A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4914792A (ja) * | 1972-04-14 | 1974-02-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2382767B1 (ja) | 1983-06-03 |
| JPH0917799A (ja) | 1997-01-17 |
| FR2382770B1 (ja) | 1983-06-03 |
| JPH04107840U (ja) | 1992-09-17 |
| FR2382768A1 (fr) | 1978-09-29 |
| IT1089299B (it) | 1985-06-18 |
| JPS62290180A (ja) | 1987-12-17 |
| FR2382768B1 (ja) | 1983-06-10 |
| JPH098299A (ja) | 1997-01-10 |
| JPS62290181A (ja) | 1987-12-17 |
| GB1595547A (en) | 1981-08-12 |
| FR2382767A1 (fr) | 1978-09-29 |
| JPH0362300B2 (ja) | 1991-09-25 |
| GB1595546A (en) | 1981-08-12 |
| JPS5394190A (en) | 1978-08-17 |
| GB1595548A (en) | 1981-08-12 |
| FR2382745B1 (ja) | 1983-06-03 |
| DE2802048A1 (de) | 1978-07-27 |
| JPH0918003A (ja) | 1997-01-17 |
| GB1595545A (en) | 1981-08-12 |
| JPS5760852A (en) | 1982-04-13 |
| GB1595543A (en) | 1981-08-12 |
| FR2382745A1 (fr) | 1978-09-29 |
| FR2382770A1 (fr) | 1978-09-29 |
| JPS62290152A (ja) | 1987-12-17 |
| DE2802048C2 (ja) | 1993-02-11 |
| JP2720911B2 (ja) | 1998-03-04 |
| FR2382769B1 (ja) | 1983-06-03 |
| FR2382769A1 (fr) | 1978-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2857006B2 (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| US5488004A (en) | SOI by large angle oxygen implant | |
| JPH04211121A (ja) | 半導体装置及びその製造方法 | |
| JPH03173480A (ja) | 基板の上に横たわる多層導電ラインを有する半導体装置を製作するための方法 | |
| JPS61190984A (ja) | 高融点金属シリサイド層を形成する方法 | |
| US4816425A (en) | Polycide process for integrated circuits | |
| EP0685883B1 (en) | Method of forming an improved dielectric in an integrated circuit | |
| US4656729A (en) | Dual electron injection structure and process with self-limiting oxidation barrier | |
| JPS6046831B2 (ja) | 半導体装置の製造方法 | |
| US4553314A (en) | Method for making a semiconductor device | |
| US5254495A (en) | Salicide recessed local oxidation of silicon | |
| JPS62290147A (ja) | 半導体装置の製法 | |
| US6316804B1 (en) | Oxygen implant self-aligned, floating gate and isolation structure | |
| JP3436315B2 (ja) | Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法 | |
| JPH0243336B2 (ja) | ||
| JP2002026309A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JP3524213B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPS6161268B2 (ja) | ||
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04348532A (ja) | 半導体装置およびその製造方法 | |
| JPH10303418A (ja) | 半導体装置の製造方法 |