JPS62290181A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS62290181A JPS62290181A JP62017431A JP1743187A JPS62290181A JP S62290181 A JPS62290181 A JP S62290181A JP 62017431 A JP62017431 A JP 62017431A JP 1743187 A JP1743187 A JP 1743187A JP S62290181 A JPS62290181 A JP S62290181A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide layer
- polysilicon layer
- etching
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 50
- 229920005591 polysilicon Polymers 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000000087 stabilizing effect Effects 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 33
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 230000005669 field effect Effects 0.000 description 8
- 108091006146 Channels Proteins 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000006641 stabilisation Effects 0.000 description 5
- 238000011105 stabilization Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000010420 art technique Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 230000035605 chemotaxis Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- BVKZGUZCCUSVTD-UHFFFAOYSA-M Bicarbonate Chemical compound OC([O-])=O BVKZGUZCCUSVTD-UHFFFAOYSA-M 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 230000002902 bimodal effect Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003869 coulometry Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３発明の詳細な説明 一
本発明は一般的には半導体装置に、そしてよシ特定的に
は電場効果エレメント例えば電場効果トランジスター（
ＦＥＴ）および、ランダムアクセスメモリー（ＲＡＭ）
（即時呼出し記憶）集積回路に使用するためのメモリ
ーセルに関する。
は電場効果エレメント例えば電場効果トランジスター（
ＦＥＴ）および、ランダムアクセスメモリー（ＲＡＭ）
（即時呼出し記憶）集積回路に使用するためのメモリ
ーセルに関する。
集積回路技術は、回路エレメントのサイズを縮小し且つ
装置の歩留シをよくするための工程技術の改善に努力し
ている。本発明は高密変調の製造に本来的に伴なう関連
する多数の開国に関する。
装置の歩留シをよくするための工程技術の改善に努力し
ている。本発明は高密変調の製造に本来的に伴なう関連
する多数の開国に関する。
特に、従来のアイソプレーナ技術を使用するサブストレ
ートの選ばれた部分中での厚い１！電場酸化物の形成は
電場酸化物の生長を一定範囲とするために使用されてい
る窒化珪素層からサブストレート部分中への窒化珪素の
望ましくない移行を生ぜしめることが判っている。本発
明は、そのようなサブストレートの窒化珪素混入を軽減
させる段階を提供するものである。
ートの選ばれた部分中での厚い１！電場酸化物の形成は
電場酸化物の生長を一定範囲とするために使用されてい
る窒化珪素層からサブストレート部分中への窒化珪素の
望ましくない移行を生ぜしめることが判っている。本発
明は、そのようなサブストレートの窒化珪素混入を軽減
させる段階を提供するものである。
半導体チップ上での単位面積当りのエレメント数を限定
する従来技術方法の一つは、下にある層のエッチングに
対するマスクとしての沈着酸化物の使用である。沈着酸
化物は塊状でそして厚さが不均一となる傾向がちシ、こ
のことは厳密なマスク形成を阻害し、それによって耐容
性に悪影響を与えそしてエレメントの密度を限定する。
する従来技術方法の一つは、下にある層のエッチングに
対するマスクとしての沈着酸化物の使用である。沈着酸
化物は塊状でそして厚さが不均一となる傾向がちシ、こ
のことは厳密なマスク形成を阻害し、それによって耐容
性に悪影響を与えそしてエレメントの密度を限定する。
本発明は沈着酸化物マスクの限界を克服するものである
。
。
更に、本発明によシ解決される面倒な従来技術上の問題
は、装置サブストレートへの拡散窓をひらくことに付随
する多結晶シリコンケ゛−ト層の下の酸化物層の横方向
エッチングである。
は、装置サブストレートへの拡散窓をひらくことに付随
する多結晶シリコンケ゛−ト層の下の酸化物層の横方向
エッチングである。
そのようなゲート層の得られる酸化物アンダーカットは
、ケ゛−ト層とサブストレートとの間の短絡によって装
置の破壊を生ぜしめうる。アンダーカットを充填するた
めに酸化物を沈着させる従来技術法は信頼しがたいこと
が証明されている。
、ケ゛−ト層とサブストレートとの間の短絡によって装
置の破壊を生ぜしめうる。アンダーカットを充填するた
めに酸化物を沈着させる従来技術法は信頼しがたいこと
が証明されている。
また、本発明によシ解決される厄介な従来技術上の問題
は安定化層を使用する装置中の接点窓の切シ開きに付随
する安定化層酸化物の全体的な横方向エッチングである
。混入物例えばナトリウムがサブストレート中に移動す
るのを阻止するという既知の目的のために、本質的にド
ーピングされていない熱的に生長せしめられた酸化物の
比較的薄い層上にドーピングした酸化物の比較的厚い層
を沈着させることが従来技術における実施であった。次
いでホトレジストマスクを通してエッチングすることに
よって接点窓が開かれると、このドーピングされた酸化
物（すなわち安定化層）はドーピング（ドープ剤処理）
した沈着酸化物とドーピングされていない生長酸化物の
エッチング速度の不一致の故に、実質的な量で、マスク
の下で接方向にエッチングする。ドーピングされた沈着
酸化物（特に約４００℃で沈着された「低温」のもの）
は典型的にはドーピングされていない生長酸化物よりも
約１０倍程度大きい速度でエッチングする。エッチング
の持続は下にある生長酸化物層を通して浸透するに充分
なだけ長いものでなくてはならないのであるから、マス
クの下のドーピングした沈着酸化物の接方向エッチング
量は、典型的には、ドーピングされていない生長酸化物
の厚さの１０倍よシもいくらか大である。このエッチン
グの持続の間に包含されるすべての計画された過剰エッ
チング量はこの問題を増大させることが理解される。明
らかに、チップ単位面積当りのエレメント密度は、その
ような多量の横方向エッチングによって悪影響をうける
。この問題を実質的に除去した方法段階が本発明におい
て提供される。
は安定化層を使用する装置中の接点窓の切シ開きに付随
する安定化層酸化物の全体的な横方向エッチングである
。混入物例えばナトリウムがサブストレート中に移動す
るのを阻止するという既知の目的のために、本質的にド
ーピングされていない熱的に生長せしめられた酸化物の
比較的薄い層上にドーピングした酸化物の比較的厚い層
を沈着させることが従来技術における実施であった。次
いでホトレジストマスクを通してエッチングすることに
よって接点窓が開かれると、このドーピングされた酸化
物（すなわち安定化層）はドーピング（ドープ剤処理）
した沈着酸化物とドーピングされていない生長酸化物の
エッチング速度の不一致の故に、実質的な量で、マスク
の下で接方向にエッチングする。ドーピングされた沈着
酸化物（特に約４００℃で沈着された「低温」のもの）
は典型的にはドーピングされていない生長酸化物よりも
約１０倍程度大きい速度でエッチングする。エッチング
の持続は下にある生長酸化物層を通して浸透するに充分
なだけ長いものでなくてはならないのであるから、マス
クの下のドーピングした沈着酸化物の接方向エッチング
量は、典型的には、ドーピングされていない生長酸化物
の厚さの１０倍よシもいくらか大である。このエッチン
グの持続の間に包含されるすべての計画された過剰エッ
チング量はこの問題を増大させることが理解される。明
らかに、チップ単位面積当りのエレメント密度は、その
ような多量の横方向エッチングによって悪影響をうける
。この問題を実質的に除去した方法段階が本発明におい
て提供される。
本発明によれば、高エレメント密度集積回路製造に有利
に適用することのできる一連の方法段階によって種々の
タイプの電場効果エレメントを同時に製造することがで
きる半導体装置の製造法が開示されている。
に適用することのできる一連の方法段階によって種々の
タイプの電場効果エレメントを同時に製造することがで
きる半導体装置の製造法が開示されている。
重要な態様によれば、二つの基本的電場効果エレメント
（メモリーセルおよび電場効果トランジスター）が、本
発明の集積回路装置の製造法における種々の一連の段階
において並置的に示されている。
（メモリーセルおよび電場効果トランジスター）が、本
発明の集積回路装置の製造法における種々の一連の段階
において並置的に示されている。
本発明の別の重要な態様によれば、サブストレート中に
活性部分を定義し、サブストレート表面損傷をなくする
に充分な厚さまでその活性部分中の薄い酸化物層を生長
させ、そしてこの薄い酸化物層を除去して活性部分中に
きれいなサブストレート表面を生成させることを包含す
る半導体装置のサブストレート表面の製造法が開示され
ている。
活性部分を定義し、サブストレート表面損傷をなくする
に充分な厚さまでその活性部分中の薄い酸化物層を生長
させ、そしてこの薄い酸化物層を除去して活性部分中に
きれいなサブストレート表面を生成させることを包含す
る半導体装置のサブストレート表面の製造法が開示され
ている。
本発明のその他の重要な特徴によれば、半導体サブスト
レート上に厳密なパターンおよび位置で多結晶シリコン
（本明細書中では「ポリシリコン」と指称する）の層を
生成させる方法が開示されるものであシ、而してこの方
法はポリシリコン署を一部酸化させ、そして得られるポ
リオキサイド層の一部を除去してその下にあるポリシリ
コン層をエッチングするためのマスクを生成させること
を包含している。本明細書では「ポリオキサイド」なる
表現は、ポリシリコンの酸化によシ生成される物質を記
載すべく使用されている。
レート上に厳密なパターンおよび位置で多結晶シリコン
（本明細書中では「ポリシリコン」と指称する）の層を
生成させる方法が開示されるものであシ、而してこの方
法はポリシリコン署を一部酸化させ、そして得られるポ
リオキサイド層の一部を除去してその下にあるポリシリ
コン層をエッチングするためのマスクを生成させること
を包含している。本明細書では「ポリオキサイド」なる
表現は、ポリシリコンの酸化によシ生成される物質を記
載すべく使用されている。
本発明のその他の重要な態様によれば、半導体装置の製
造法が開示されておシ、而してその方法は下にある酸化
物層のエッチングのためのマスクとしてポリシリコン層
を使用してサブストレート表面の一部を露出させ、ドー
プ剤をサブストレート中に拡散させ、そしてこの装置を
２化雰囲気に露出させて、ポリシリコン層の周辺端縁部
の下のその横方向エッチングにょシ付随的に生起せしめ
られ念酸化物層のアンダーカット部分を充填させること
を包含する。
造法が開示されておシ、而してその方法は下にある酸化
物層のエッチングのためのマスクとしてポリシリコン層
を使用してサブストレート表面の一部を露出させ、ドー
プ剤をサブストレート中に拡散させ、そしてこの装置を
２化雰囲気に露出させて、ポリシリコン層の周辺端縁部
の下のその横方向エッチングにょシ付随的に生起せしめ
られ念酸化物層のアンダーカット部分を充填させること
を包含する。
本発明のその他の重要な特徴によれば、集積回路装置中
に非常に小さい接点を形成する方法が開示されておシ、
而してその方法は製蓋表面の安定化の前に、ドーピング
されていない酸化物層中に接点窓を開きそれによって従
来技術の横方向エッチングの問題を最小化させることを
包含している。
に非常に小さい接点を形成する方法が開示されておシ、
而してその方法は製蓋表面の安定化の前に、ドーピング
されていない酸化物層中に接点窓を開きそれによって従
来技術の横方向エッチングの問題を最小化させることを
包含している。
本発明に特徴的と信じられるこれらの新規の態様は特許
請求の範囲中に要約されている。しかしながら本発明の
性質ならびにその本質的特徴および利点は、添付図面と
共に後記具体例を考慮すればよシ完全に理解することが
できょう。
請求の範囲中に要約されている。しかしながら本発明の
性質ならびにその本質的特徴および利点は、添付図面と
共に後記具体例を考慮すればよシ完全に理解することが
できょう。
第１図について述べるに、製造過程の初期段階における
本発明の集積回路装置（参照数字１゜によシ一般的に示
されている）の一部の模式的断面図が示されている。こ
の装置１ｏは、当技術分野では既知の通常の結晶配向の
典型的単結晶シリコンであるサブストレート１２を包含
している。当業者には理解されるように、本発明の多く
の特徴はシリコン以外の半導体物質を使用した装置に適
用可能である。サブストレート１２は、Ｐ−タイプまた
はＮ−タイプのものでありうる。しかしながら、例示の
目的のためにはＰ−タイプ導電体が使用されておシ、そ
してサブストレート１２中の好ましい抵抗率は約５〜２
５Ω−ｍである。サブストレート１２の上側表面１４の
上に約６００オングストロームの好適な厚さを有するニ
レ化珪素呼１６を熱的に生長せしめる。約６００オング
ストロームの好ｔしい厚さを有する窒化珪素層１８を、
既知の方法で、反応器中の熱酸化物層１６上に沈着させ
る。約１０００オングストロームの厚さを有するポリシ
リコンの上面層２０を既知の沈着技術を使用して窒化物
層１８上に沈着させる。
本発明の集積回路装置（参照数字１゜によシ一般的に示
されている）の一部の模式的断面図が示されている。こ
の装置１ｏは、当技術分野では既知の通常の結晶配向の
典型的単結晶シリコンであるサブストレート１２を包含
している。当業者には理解されるように、本発明の多く
の特徴はシリコン以外の半導体物質を使用した装置に適
用可能である。サブストレート１２は、Ｐ−タイプまた
はＮ−タイプのものでありうる。しかしながら、例示の
目的のためにはＰ−タイプ導電体が使用されておシ、そ
してサブストレート１２中の好ましい抵抗率は約５〜２
５Ω−ｍである。サブストレート１２の上側表面１４の
上に約６００オングストロームの好適な厚さを有するニ
レ化珪素呼１６を熱的に生長せしめる。約６００オング
ストロームの好ｔしい厚さを有する窒化珪素層１８を、
既知の方法で、反応器中の熱酸化物層１６上に沈着させ
る。約１０００オングストロームの厚さを有するポリシ
リコンの上面層２０を既知の沈着技術を使用して窒化物
層１８上に沈着させる。
次いで装置１０を、ｇましくは約９００℃〜１０００℃
の草気中の酸化性雰囲気に第１図のポリシリコン層２０
を完全に酸化させるに充分な時間曝してそれによって第
２図に示したポリオキサイド層２２を生成させる。この
ポリオキサイド層２２は約２０００オングストロームの
厚さであシ、これは酸化の間の生長の故に最初のポリシ
リコン層２０の厚さの約２倍となっている。
の草気中の酸化性雰囲気に第１図のポリシリコン層２０
を完全に酸化させるに充分な時間曝してそれによって第
２図に示したポリオキサイド層２２を生成させる。この
ポリオキサイド層２２は約２０００オングストロームの
厚さであシ、これは酸化の間の生長の故に最初のポリシ
リコン層２０の厚さの約２倍となっている。
第３図について述べるに、中間の数段階を実施した後で
の装置１０の代表的部分が示されている。二つの異なる
成分セグメントマたはエレメント部位２４および２６が
第３図に明白に示されているが、以下の本発明の方法の
記載によって同様のエレメントが同時に生成される場合
にはそれらは非常に多数の同様の部位（図示されない）
の代表的なものであることを理解すべきである。両部位
２４および２６においては、ホトレジストノソターン２
８および３０を標漁的ホトマスク技術を使用してポリオ
キサイド署２２上に沈着させ、その後で選択的に酸化物
を攻撃するエッチング剤を使用して層２２のマスクされ
ていない部分をエッチングで取シ去ってそれにより図示
されているポリオキサイド部分３２および３４を残存さ
せる。このエッチング段階の次にイオン注入を矢印で示
したように、既知の方法で好ましくは硼素を使用して実
施してＰ＋域３６を生成させる。これはポリオキサイド
によって被覆されていないサブストレート１２の部分に
おいて約２０００オングストロームの深すまで浸透する
（これはまた装置１Ｇの「電場部域」とも呼ばれる）。
の装置１０の代表的部分が示されている。二つの異なる
成分セグメントマたはエレメント部位２４および２６が
第３図に明白に示されているが、以下の本発明の方法の
記載によって同様のエレメントが同時に生成される場合
にはそれらは非常に多数の同様の部位（図示されない）
の代表的なものであることを理解すべきである。両部位
２４および２６においては、ホトレジストノソターン２
８および３０を標漁的ホトマスク技術を使用してポリオ
キサイド署２２上に沈着させ、その後で選択的に酸化物
を攻撃するエッチング剤を使用して層２２のマスクされ
ていない部分をエッチングで取シ去ってそれにより図示
されているポリオキサイド部分３２および３４を残存さ
せる。このエッチング段階の次にイオン注入を矢印で示
したように、既知の方法で好ましくは硼素を使用して実
施してＰ＋域３６を生成させる。これはポリオキサイド
によって被覆されていないサブストレート１２の部分に
おいて約２０００オングストロームの深すまで浸透する
（これはまた装置１Ｇの「電場部域」とも呼ばれる）。
これらイオンのエネルギーは、ホトレジストおよびポリ
オキサイドによシ被覆されていない層１６および１８０
部分を通してのみ浸透するように選ばれている。既知の
技術例えば米国特許第３．８９８，１０５号明細書に記
載の技術によって、好ましくは約１．６×１０１３硼素
イオン／ｃ（ｎ３の強度が使用される。しかしいずれの
技術が使用されるにしても、部域３６は最終装置中のそ
の最高不純物濃度部分において、約１０−σの抵抗率を
有していることが好ましい。
オキサイドによシ被覆されていない層１６および１８０
部分を通してのみ浸透するように選ばれている。既知の
技術例えば米国特許第３．８９８，１０５号明細書に記
載の技術によって、好ましくは約１．６×１０１３硼素
イオン／ｃ（ｎ３の強度が使用される。しかしいずれの
技術が使用されるにしても、部域３６は最終装置中のそ
の最高不純物濃度部分において、約１０−σの抵抗率を
有していることが好ましい。
次にホトレジスト層２８および３０を除去し、そしてｈ
Ｇ ＋７才キサイド層部分３２および３４によって被覆
されていない窒化物層１８部分を既知の技術を使用して
選択的にエッチングによシ取シ去って、それによって第
４図に示されているような窒化物部分３８および４０を
残存せしめる。
Ｇ ＋７才キサイド層部分３２および３４によって被覆
されていない窒化物層１８部分を既知の技術を使用して
選択的にエッチングによシ取シ去って、それによって第
４図に示されているような窒化物部分３８および４０を
残存せしめる。
第５図に関しては、酸化は約６〜８時間約１０００℃の
蒸気中で実施され、これは窒化珪素によって被覆されて
いないサブストレート１２部分中に比較的厚い（好まし
くは約１４，０００オ／ゲストローム厚さの）「アイソ
プレーナ」電場酸化物、、７層４２を生長させる結果と
なる。電場酸化物４２はサブストレート１２中に約７．
０００オングストロームの深さまで浸透し、そしてこの
酸化工程は硼素注入域３６をその下のよシ深いところま
で押し込める。Ｐ＋域６６はその下の抵抗率を低下させ
ることによって一層薄い電場酸化物４２の使用を可能な
らしめる。
蒸気中で実施され、これは窒化珪素によって被覆されて
いないサブストレート１２部分中に比較的厚い（好まし
くは約１４，０００オ／ゲストローム厚さの）「アイソ
プレーナ」電場酸化物、、７層４２を生長させる結果と
なる。電場酸化物４２はサブストレート１２中に約７．
０００オングストロームの深さまで浸透し、そしてこの
酸化工程は硼素注入域３６をその下のよシ深いところま
で押し込める。Ｐ＋域６６はその下の抵抗率を低下させ
ることによって一層薄い電場酸化物４２の使用を可能な
らしめる。
次に、ポリオキサイド層３２および６４を既知の方法で
の弗化水素酸によるエッチングによって除去するが、こ
れはまた電場酸化物４２の厚さをわずかたけ減少させる
。次いで窒化物層３８および４０および酸化物層１６の
残存部分を通常の技術を使用して除去する。これは第６
図に示した壇造物を生成させる。
の弗化水素酸によるエッチングによって除去するが、こ
れはまた電場酸化物４２の厚さをわずかたけ減少させる
。次いで窒化物層３８および４０および酸化物層１６の
残存部分を通常の技術を使用して除去する。これは第６
図に示した壇造物を生成させる。
装置の活性部分の表面損傷をなくするために、従来技術
においてはこの時点で穏々の表面「清浄化」段階が通常
使用されている。「活性部分」とは電場酸化物を生長さ
せていない装置部分を意味している。しかしながら、表
面１４に沿ってサブストレート１２のいくらかをエッチ
ングすることによる単なを清浄化は、電場酸化物４２の
近くのサブストレート１２の端縁４４に沿って存在する
窒化珪素混入物を除去するには不充分であることが見出
された。層３８および４０からの少量の窒化珪素は電場
酸化物４２を生成させる化学過程に付随して電場酸化物
４２の端縁においてサブストレー）ｉ！１１１４に移送
される。従って、好ましくは塩化水素と酸素との通常の
雰囲気中で酸化段階を実施して第７図に示したような熱
酸化物屡４６および４８を生成させ、それによって端縁
４４に２ける窒化物不純物をサブストレート１２から酸
化物中にそれの生長の間に集める。酸化物層４６および
４８に対しては、約３００オングストロームの厚さが充
分であシ、そして好ましい厚さは３００〜１０００オン
グストロームの間である。
においてはこの時点で穏々の表面「清浄化」段階が通常
使用されている。「活性部分」とは電場酸化物を生長さ
せていない装置部分を意味している。しかしながら、表
面１４に沿ってサブストレート１２のいくらかをエッチ
ングすることによる単なを清浄化は、電場酸化物４２の
近くのサブストレート１２の端縁４４に沿って存在する
窒化珪素混入物を除去するには不充分であることが見出
された。層３８および４０からの少量の窒化珪素は電場
酸化物４２を生成させる化学過程に付随して電場酸化物
４２の端縁においてサブストレー）ｉ！１１１４に移送
される。従って、好ましくは塩化水素と酸素との通常の
雰囲気中で酸化段階を実施して第７図に示したような熱
酸化物屡４６および４８を生成させ、それによって端縁
４４に２ける窒化物不純物をサブストレート１２から酸
化物中にそれの生長の間に集める。酸化物層４６および
４８に対しては、約３００オングストロームの厚さが充
分であシ、そして好ましい厚さは３００〜１０００オン
グストロームの間である。
次に酸化物層４６および４８をエッチングによりｉｂ去
って第８図の構造物を生成させる。
って第８図の構造物を生成させる。
電場効果装置エレメントの操作に対してはそして％にエ
ンハンスメント型ＦＥＴのチャンネルにおいては良好な
表面条件が重要であるということは当業者によシ理解さ
れるであろう。本発明の重要な特性によれば、第７およ
び８図の酸化およびエッチング段階は、表面損傷（一般
にサブストレート１２の表面２０〜３０オングストロー
ム中に生ずる）ならびに窒化珪素混入物の除去に有効で
ありそれによって第８図に示した不純物のないきれいな
表面部分１４を生成する。
ンハンスメント型ＦＥＴのチャンネルにおいては良好な
表面条件が重要であるということは当業者によシ理解さ
れるであろう。本発明の重要な特性によれば、第７およ
び８図の酸化およびエッチング段階は、表面損傷（一般
にサブストレート１２の表面２０〜３０オングストロー
ム中に生ずる）ならびに窒化珪素混入物の除去に有効で
ありそれによって第８図に示した不純物のないきれいな
表面部分１４を生成する。
第５〜８図に示されているような段階での酸化物層１６
．３２．３４．４６および４８を除去するための連続的
エッチング段階の結果として、電場酸化物４２はその厚
さがいくらか減少する。
．３２．３４．４６および４８を除去するための連続的
エッチング段階の結果として、電場酸化物４２はその厚
さがいくらか減少する。
第８図に示されている過程段階においては、この電場酸
化物は約１０，０００オングストロームの総体的厚さを
有していて、約７．０００オングストロームが表面１４
の水レベルよυ下のレベルに延びておシそして約３，０
００オングストロームが表面１４のレベルより上に延び
ている。
化物は約１０，０００オングストロームの総体的厚さを
有していて、約７．０００オングストロームが表面１４
の水レベルよυ下のレベルに延びておシそして約３，０
００オングストロームが表面１４のレベルより上に延び
ている。
次に、熱酸化物層５０および５２を、第９図に示したよ
うに約９００オングストロームの厚さまで生長させる。
うに約９００オングストロームの厚さまで生長させる。
その後で部位２４および２６中に形成される電量効果エ
レメントの閾値電圧調整の目的で、矢印によシ示されて
いるように、既知の技術を使用して小量の硼素イオン注
入を次いで実施する。
レメントの閾値電圧調整の目的で、矢印によシ示されて
いるように、既知の技術を使用して小量の硼素イオン注
入を次いで実施する。
第１０図に間しては、既知の技術を使用してポリシリコ
ン層５４を約６，０００オングストロームの厚さまで図
示されているように装置１０全体に沈着させる。層５４
を高度に導電性とするために、次いでそれを高度にＮ−
タイプにドーピングする。この場合第１１図のポリシリ
コン層５４の点画によシ示されているように燐拡散を使
用するのが好ましい。
ン層５４を約６，０００オングストロームの厚さまで図
示されているように装置１０全体に沈着させる。層５４
を高度に導電性とするために、次いでそれを高度にＮ−
タイプにドーピングする。この場合第１１図のポリシリ
コン層５４の点画によシ示されているように燐拡散を使
用するのが好ましい。
次いで層５４の表面部分５６を酸化して第１２図に示し
た構造物を生成させる。ポリオキサイド層５６は約２，
５００〜５，０００オングストロームの間の好ましい厚
さを有しているが、この形成は、ｆｉ ＩＪシリコン層
５４の厚さのそれに応じての約３，５００〜４，８００
オングストロームの間までの減少を生ぜしめる。しかし
ながら、層５４および５６０両者が約４，０００オング
ストロームの厚さであることがここでは好ましい。
た構造物を生成させる。ポリオキサイド層５６は約２，
５００〜５，０００オングストロームの間の好ましい厚
さを有しているが、この形成は、ｆｉ ＩＪシリコン層
５４の厚さのそれに応じての約３，５００〜４，８００
オングストロームの間までの減少を生ぜしめる。しかし
ながら、層５４および５６０両者が約４，０００オング
ストロームの厚さであることがここでは好ましい。
第１３図はマスキングおよびエッチング段階が実施され
之後での装置１０を示しておシ、そこではホトレジスト
パターン５８および６０が形成され、そしてホトレジス
トにより被覆されていないポリオキサイド層５６部分が
エッチングで取シ去られてポリオキサイド部分６２およ
び６４を残している。場合によシ、別に小量の注入物導
入を部位２４中に形成されるべき電場効果エレメントの
閾値の微調整のために、この段階において実施すること
ができる。
之後での装置１０を示しておシ、そこではホトレジスト
パターン５８および６０が形成され、そしてホトレジス
トにより被覆されていないポリオキサイド層５６部分が
エッチングで取シ去られてポリオキサイド部分６２およ
び６４を残している。場合によシ、別に小量の注入物導
入を部位２４中に形成されるべき電場効果エレメントの
閾値の微調整のために、この段階において実施すること
ができる。
第１４図に関しては、ホトレジストを除去して、ポリシ
リコン層５４の一部分のエッチング用のマスクとしてポ
リオキサイド層部分６２および６４を、残存させる。こ
の装置１０の同様の部位（部位２４および２６がその例
である）においてもまた、同様のポリオキサイドマスク
を存在させてその行来エッチングは装置１０中に別々の
複数のポリシリコン層（層６６および６８がその例であ
る）を生成する。ボリシリコ重層６６は、熱酸化物層５
０の一部の上に重なっており、そしてエレメント部位２
４に示されるように、電場酸化物層４２の隣接部分上に
延びている。ポリシリコン層６８は、第１４図に示した
ように、エレメント部位２６中の熱酸化物層５２の中心
部分に重層している。
リコン層５４の一部分のエッチング用のマスクとしてポ
リオキサイド層部分６２および６４を、残存させる。こ
の装置１０の同様の部位（部位２４および２６がその例
である）においてもまた、同様のポリオキサイドマスク
を存在させてその行来エッチングは装置１０中に別々の
複数のポリシリコン層（層６６および６８がその例であ
る）を生成する。ボリシリコ重層６６は、熱酸化物層５
０の一部の上に重なっており、そしてエレメント部位２
４に示されるように、電場酸化物層４２の隣接部分上に
延びている。ポリシリコン層６８は、第１４図に示した
ように、エレメント部位２６中の熱酸化物層５２の中心
部分に重層している。
その下にあるポリシリコンのエッチング用のマスクとし
てポリオキサイド部分６２および６４を使用することは
、ポリオキサイド生長が一層遅くそして一層制御可能な
エッチング速度を有する高度に均一な層を生成せしめる
という点で、従来技術沈着酸化物マスクに比して有利で
ある。
てポリオキサイド部分６２および６４を使用することは
、ポリオキサイド生長が一層遅くそして一層制御可能な
エッチング速度を有する高度に均一な層を生成せしめる
という点で、従来技術沈着酸化物マスクに比して有利で
ある。
ポリオキサイドのそのような性質は、ホトレジストマス
ク（第１３図の層５８および６０）からポリオキサイド
マスク（第１４図の署６２および６４）まで通しての高
度のマスク規制を可能ならしめる。この高度のマスク規
制は、更にｐ ＋）シリコン屡６６および６８の形成に
も引きつがれる。「高度の規制」とは、沈着酸化物マス
クを使用した従来技術に比して、「よシ高い厳密度をも
って位置づけされている」ことを意味している。このポ
リシリコン層６８は、過程中で、以後下にある酸化物層
のエッチング用のマスクとして更に作用しそれによって
電場効果トランジスターのチャンネル域の上にそれ自体
を合致させていることがわかる。自己整合ゲートＦＥＴ
を生成させるためのマスクとしてポリシリコン層を使用
する技術は既知である。この構造体はまた、当技術分野
では「シリコンケ゛−ト」ＦＥＴとも参照されている。
ク（第１３図の層５８および６０）からポリオキサイド
マスク（第１４図の署６２および６４）まで通しての高
度のマスク規制を可能ならしめる。この高度のマスク規
制は、更にｐ ＋）シリコン屡６６および６８の形成に
も引きつがれる。「高度の規制」とは、沈着酸化物マス
クを使用した従来技術に比して、「よシ高い厳密度をも
って位置づけされている」ことを意味している。このポ
リシリコン層６８は、過程中で、以後下にある酸化物層
のエッチング用のマスクとして更に作用しそれによって
電場効果トランジスターのチャンネル域の上にそれ自体
を合致させていることがわかる。自己整合ゲートＦＥＴ
を生成させるためのマスクとしてポリシリコン層を使用
する技術は既知である。この構造体はまた、当技術分野
では「シリコンケ゛−ト」ＦＥＴとも参照されている。
層６６および６８の位置づけにおける正確さくｔたは許
容度）は、集積回路装置１０中において形成しうるエレ
メント密度の程度に直接関係している。
容度）は、集積回路装置１０中において形成しうるエレ
メント密度の程度に直接関係している。
ここで第１４図の構造体に関して酸化段階を実施して、
第１５図に示されているように、ポリオキサイドによっ
てポリシリコ重層６６および６８の露出された端縁部を
被覆させる。熱酸化物部分５０および５２は約９００オ
ングストロームの厚さに留まるが、しかし被覆されてい
ない熱酸化物部分７０および７２はその厚さを約１．５
００〜２．ＯＤＤオングストロームまで増加する。ポリ
オキサイド層６２および６４は、２．５００オングスト
ロームの最小値から少くとも約３．０００オングストロ
ームの厚さまで生長する。これはまた層６６お：び６８
の厚さをわずかに減少させる。
第１５図に示されているように、ポリオキサイドによっ
てポリシリコ重層６６および６８の露出された端縁部を
被覆させる。熱酸化物部分５０および５２は約９００オ
ングストロームの厚さに留まるが、しかし被覆されてい
ない熱酸化物部分７０および７２はその厚さを約１．５
００〜２．ＯＤＤオングストロームまで増加する。ポリ
オキサイド層６２および６４は、２．５００オングスト
ロームの最小値から少くとも約３．０００オングストロ
ームの厚さまで生長する。これはまた層６６お：び６８
の厚さをわずかに減少させる。
ここで、ｇｌ ０図の沈着段階と同様の様式で、既知の
沈着技術を使用して、第１６図に示したように装置１０
上に新しいポリシリコン層７４を沈着させる。この屡７
４は約４，０００７ングストロームの好ましい厚さを有
している。
沈着技術を使用して、第１６図に示したように装置１０
上に新しいポリシリコン層７４を沈着させる。この屡７
４は約４，０００７ングストロームの好ましい厚さを有
している。
次いでポリシリコンＰ７４の部分酸化を実施して、第１
７図に示したように、約１，０００オングストロームの
厚さを有するポリオキサイド層７６を生成させる。ｅ化
はこのポリシリコン層７４を約３，５００オングストロ
ームの厚さまテ減少させる。
７図に示したように、約１，０００オングストロームの
厚さを有するポリオキサイド層７６を生成させる。ｅ化
はこのポリシリコン層７４を約３，５００オングストロ
ームの厚さまテ減少させる。
第１８図に関しては、ホトレジストノぐターン７８を使
用してポリオキサイド層７６をマスクし、これを部位２
６では完全にそして部位２４では一部エッチングによシ
取り去った後での装置１０が示されている。残存するポ
リオキサイど７６は、部位２４では、ポリシリコン層７
４の下側部分８０と上側部分８２の両方に重層している
。
用してポリオキサイド層７６をマスクし、これを部位２
６では完全にそして部位２４では一部エッチングによシ
取り去った後での装置１０が示されている。残存するポ
リオキサイど７６は、部位２４では、ポリシリコン層７
４の下側部分８０と上側部分８２の両方に重層している
。
第１９図に関しては、ホトレジストは除去されてお９そ
して残存ポリオキサイド７６はポリシリコン９７４のエ
ッチングのためのマスクとして使用されておシ、それに
よって部位２６からは完全に、そして部位２４からは一
部分、層７４が除去されて、図示されているような構造
体が生成されている。
して残存ポリオキサイド７６はポリシリコン９７４のエ
ッチングのためのマスクとして使用されておシ、それに
よって部位２６からは完全に、そして部位２４からは一
部分、層７４が除去されて、図示されているような構造
体が生成されている。
第１６〜１９図に示されている第二ポリシリコン層７４
を生成させるための過程段階は、本質的には、第１０〜
１４図に説明されている第一ポリシリコン層６６を製造
するための過程段階と（厚さの変化の他は）同一である
が、ただし層７４は、第１９図に示されている過程段階
では非ドーピング状態に留まっている。本明細書の目的
に対しては、「非ドーピング処理」の表現は、「本質的
に導を率に影響する不純物例えば燐（Ｎ−タイプ）、硼
素（Ｐ−タイプ）および既知のそれらの機能的等価を含
有しない」ということを意味している。
を生成させるための過程段階は、本質的には、第１０〜
１４図に説明されている第一ポリシリコン層６６を製造
するための過程段階と（厚さの変化の他は）同一である
が、ただし層７４は、第１９図に示されている過程段階
では非ドーピング状態に留まっている。本明細書の目的
に対しては、「非ドーピング処理」の表現は、「本質的
に導を率に影響する不純物例えば燐（Ｎ−タイプ）、硼
素（Ｐ−タイプ）および既知のそれらの機能的等価を含
有しない」ということを意味している。
また、ポリシリコン層６６および７４を設けることは、
２４の部位に示されているタイプのエレメントを装置１
０中に密に配置させうることもまた理解されるであろう
。特に、電場酸化物４２を層６６と重層させ、そして同
様に層６６を層７４に重層させることによって、隣接セ
ルとの間の相互接！（図示されていない）が容易となる
。そして以後の段階での接点の形成は、エレメント２４
に割りあてられた活性表面部分１４の量を還択するにあ
たっての制限的な因子ではない。
２４の部位に示されているタイプのエレメントを装置１
０中に密に配置させうることもまた理解されるであろう
。特に、電場酸化物４２を層６６と重層させ、そして同
様に層６６を層７４に重層させることによって、隣接セ
ルとの間の相互接！（図示されていない）が容易となる
。そして以後の段階での接点の形成は、エレメント２４
に割りあてられた活性表面部分１４の量を還択するにあ
たっての制限的な因子ではない。
次に、エッチングを実施することによシポリオキサイド
層７０の一部分を選択的に除去してポリシリコンによｐ
ｆＪ覆されていない部位２４の部分において表面１４
の一部を露出させ、且つポリオキサイド層７２を除去し
てポリシリコンによって被覆されていない部位２６の領
域において表面１４の一部を露出させる。その後でＮ−
タイプドープ剤好ましくは燐を既知の技術を使用して拡
散させる。その場合熱酸化物層５０．５２および７０は
第２０図の構造物によれば表面１４の下約１５，０００
オングストロームの深さまでサブストレート１２中にＮ
＋域８６．８８および９０を生成させるための拡散マス
クとして作用する。燐はまた、表「ポリシリコン層７４
（点描によシ示されている）中にも拡散するが、これは
層７４を高度にドーピングされたＮ−タイプのものとし
、そしてすなわち高度に導電性とする。Ｎ−タイプサブ
ストレートを使用する別の具体例においては、典型的に
は１素を使用するＰ−タイプ拡散をこの段階で実施して
、ここに示されたものとは相補的な導電性のタイプの構
造物を生成させる。
層７０の一部分を選択的に除去してポリシリコンによｐ
ｆＪ覆されていない部位２４の部分において表面１４
の一部を露出させ、且つポリオキサイド層７２を除去し
てポリシリコンによって被覆されていない部位２６の領
域において表面１４の一部を露出させる。その後でＮ−
タイプドープ剤好ましくは燐を既知の技術を使用して拡
散させる。その場合熱酸化物層５０．５２および７０は
第２０図の構造物によれば表面１４の下約１５，０００
オングストロームの深さまでサブストレート１２中にＮ
＋域８６．８８および９０を生成させるための拡散マス
クとして作用する。燐はまた、表「ポリシリコン層７４
（点描によシ示されている）中にも拡散するが、これは
層７４を高度にドーピングされたＮ−タイプのものとし
、そしてすなわち高度に導電性とする。Ｎ−タイプサブ
ストレートを使用する別の具体例においては、典型的に
は１素を使用するＰ−タイプ拡散をこの段階で実施して
、ここに示されたものとは相補的な導電性のタイプの構
造物を生成させる。
拡散を実施すべき表面１４上には、熱酸化物が残存して
いないことを確認するために、数字８４により固定され
ている部分においていくらか過剰のエッチングを行って
、有意量の接方向エッチングまたはアンダーカッティン
グを生ぜしめることが一般に実施されているが、これは
開閉の原因となりうる。エッチング継続の正確な制御が
アンダーカッティングの量を最小化するが、これは第２
０図に示されているように、少奇のポリオキサイド層６
２および６４をポリシリコン層６６および６８上に残存
せしめる結果となる。いずれの場合にも、Ｎ−タイプド
ープ剤のその中への拡散を可能ならしめるためにはエッ
チングの継続はポリシリコン層７４および拡散域８６．
８８および９０の上の表面１４部分からすべての酸化物
を除去するに充分なだけ長いものでなくてはならない。
いないことを確認するために、数字８４により固定され
ている部分においていくらか過剰のエッチングを行って
、有意量の接方向エッチングまたはアンダーカッティン
グを生ぜしめることが一般に実施されているが、これは
開閉の原因となりうる。エッチング継続の正確な制御が
アンダーカッティングの量を最小化するが、これは第２
０図に示されているように、少奇のポリオキサイド層６
２および６４をポリシリコン層６６および６８上に残存
せしめる結果となる。いずれの場合にも、Ｎ−タイプド
ープ剤のその中への拡散を可能ならしめるためにはエッ
チングの継続はポリシリコン層７４および拡散域８６．
８８および９０の上の表面１４部分からすべての酸化物
を除去するに充分なだけ長いものでなくてはならない。
第２１図の拡大図は、例えばポリシリコン層６８の下の
部分の典型的なアンダーカット部分８４を詳細に示して
おシ、ここでは熱酸化物層５２は、＋０１７シリコン層
６８の周辺縁９２からある距離まで横方向にエッチング
されていてそしてこの距離は典型的には熱酸化物層５２
の厚さよシもいくらかよシ犬である。
部分の典型的なアンダーカット部分８４を詳細に示して
おシ、ここでは熱酸化物層５２は、＋０１７シリコン層
６８の周辺縁９２からある距離まで横方向にエッチング
されていてそしてこの距離は典型的には熱酸化物層５２
の厚さよシもいくらかよシ犬である。
第２２および２３図に関して述べるに、装置１０は約９
００℃〜ｉ、ｏｏｏ℃における乾燥酸素または水蒸気を
伴なう炉中に置かれていてその結果数字９４に示されて
いるような種々のポリシリコン層上および数字９乙によ
シ示されているようにサブストレート１２中の種々のＮ
＋域上に、約２，０００オングストロームの酸化物層が
生長せしめられる。この酸化は第２３図の拡大において
よシ明白に説明されているように、アンダーカット部分
８４を充填するのに有効である。酸化の前のポリシリコ
ン層６８の周辺縁部分は破線９２′によシ示されている
。ポリオキサイド層９４の生長は、筒２３図においては
、ポリシリコン層６８の辺縁９２をわずかに左方に移動
させる効果を有している。更に、熱酸化物層９乙の生長
は、その最初の位置１４′からサブストレート表面１４
を下方向に移動させる。
００℃〜ｉ、ｏｏｏ℃における乾燥酸素または水蒸気を
伴なう炉中に置かれていてその結果数字９４に示されて
いるような種々のポリシリコン層上および数字９乙によ
シ示されているようにサブストレート１２中の種々のＮ
＋域上に、約２，０００オングストロームの酸化物層が
生長せしめられる。この酸化は第２３図の拡大において
よシ明白に説明されているように、アンダーカット部分
８４を充填するのに有効である。酸化の前のポリシリコ
ン層６８の周辺縁部分は破線９２′によシ示されている
。ポリオキサイド層９４の生長は、筒２３図においては
、ポリシリコン層６８の辺縁９２をわずかに左方に移動
させる効果を有している。更に、熱酸化物層９乙の生長
は、その最初の位置１４′からサブストレート表面１４
を下方向に移動させる。
第２４図に関しては、「高温」非ドーピング処理酸化物
層９８を既知の方法で６００℃〜１．０００℃の間の温
度で好ましくばＳｉＨ４およびＣＯ２を使用して好まし
くは約６．０００オングストロームの厚さまで沈着させ
る。相当する段階において、従来技術方法は典型的には
３５０℃〜４５０℃範囲の「低温」酸化物を沈着させて
いるが、これは比較的大なるエッチング速度を有してい
て、前記したような高度のアンダーカッティングの間駆
を生せしめる。本発明は、下にある生長させた酸化物層
９４および９乙のエッチング速度と匹敵しうるエッチン
グ速度を有する非ドーピング処理沈着＆化物層９８を提
供する。最も好ましくは、装置１０を通常のＲ７反応器
中に入れ、そしてこの装置を約９００℃または９５０℃
に加熱してＳｉＨ４＋ ２ ｃｏ２→５ｉｏ２ ＋ ２
ＣＯ＋ ２Ｈ２の反応を生ぜしめることによって酸化物
層９８を沈着させる。
層９８を既知の方法で６００℃〜１．０００℃の間の温
度で好ましくばＳｉＨ４およびＣＯ２を使用して好まし
くは約６．０００オングストロームの厚さまで沈着させ
る。相当する段階において、従来技術方法は典型的には
３５０℃〜４５０℃範囲の「低温」酸化物を沈着させて
いるが、これは比較的大なるエッチング速度を有してい
て、前記したような高度のアンダーカッティングの間駆
を生せしめる。本発明は、下にある生長させた酸化物層
９４および９乙のエッチング速度と匹敵しうるエッチン
グ速度を有する非ドーピング処理沈着＆化物層９８を提
供する。最も好ましくは、装置１０を通常のＲ７反応器
中に入れ、そしてこの装置を約９００℃または９５０℃
に加熱してＳｉＨ４＋ ２ ｃｏ２→５ｉｏ２ ＋ ２
ＣＯ＋ ２Ｈ２の反応を生ぜしめることによって酸化物
層９８を沈着させる。
本発明の別の特性によれば、層９８は例えば下の酸化物
層９４または９６中の「ピンホール」のような欠陥を被
覆する酸化物層であることが理解される。
層９４または９６中の「ピンホール」のような欠陥を被
覆する酸化物層であることが理解される。
次いでホトレジストマスク１００をこの沈着醇化物層９
８の上に形成させる。次いで酸化物層９８のホトレジス
トマスク１００によって被覆されていない部分を通して
エッチングし、そして第２５図に示したように下におる
酸化物層９４お：び９６を通して下方にエッチングをつ
づけることによって接点窓１０２を開く。ある量の横方
向エッチングが、第２６図のような典型的な様式でホト
レジスト層１０Ｇをアンダーカットするが、しかしこの
アンダーカットの量は「高温」非ドーピング処理酸化物
層９８と、その下の酸化物層９４および９６との密接に
合ｉしたエッチング速度の故に最小化されている。
８の上に形成させる。次いで酸化物層９８のホトレジス
トマスク１００によって被覆されていない部分を通して
エッチングし、そして第２５図に示したように下におる
酸化物層９４お：び９６を通して下方にエッチングをつ
づけることによって接点窓１０２を開く。ある量の横方
向エッチングが、第２６図のような典型的な様式でホト
レジスト層１０Ｇをアンダーカットするが、しかしこの
アンダーカットの量は「高温」非ドーピング処理酸化物
層９８と、その下の酸化物層９４および９６との密接に
合ｉしたエッチング速度の故に最小化されている。
従って、以下の説明かられかるように本発明によって非
常に小さい接点を生成させることができる。
常に小さい接点を生成させることができる。
次に、ホトレジスト層１００を除去し、そして第２７図
および拡大した第２８図によシ示されている露出酸化物
表面に沿った点画により示されているように好ましくは
燐拡散を使用して安定化段階を実施する。この燐安走化
は約２０〜１００オングストローム厚さの露出シリコン
表面上に非常に薄い酸化物層１０４を生成させる効果を
有している（第２８図中に例として明白に示されている
）。
および拡大した第２８図によシ示されている露出酸化物
表面に沿った点画により示されているように好ましくは
燐拡散を使用して安定化段階を実施する。この燐安走化
は約２０〜１００オングストローム厚さの露出シリコン
表面上に非常に薄い酸化物層１０４を生成させる効果を
有している（第２８図中に例として明白に示されている
）。
安定化と同時に装置１０をケ゛ツター化するのが便利で
あるが、これは窓１０２を開いた後でホトレジストによ
って裏側以外の全部〔例えばその上に酸化物を有してい
るサブストレート１２の下側表面（図示されてはいない
）〕を被覆し、次いで裏側をきれいなシリコンのところ
までストリッピングすることによって達成することがで
きる。次いで、ホトレジストを除去しそして装置１０を
燐拡散に付すことによって、前記した安定化法を実施す
る。これは金属不紳物を裏側にゲッター化し、それによ
って好都合にも漏洩電流を低下させる。
あるが、これは窓１０２を開いた後でホトレジストによ
って裏側以外の全部〔例えばその上に酸化物を有してい
るサブストレート１２の下側表面（図示されてはいない
）〕を被覆し、次いで裏側をきれいなシリコンのところ
までストリッピングすることによって達成することがで
きる。次いで、ホトレジストを除去しそして装置１０を
燐拡散に付すことによって、前記した安定化法を実施す
る。これは金属不紳物を裏側にゲッター化し、それによ
って好都合にも漏洩電流を低下させる。
燐安走化段階の後で、酸化物層１０４を通して接点窓１
０２ｆ：再び開くことが必要である。
０２ｆ：再び開くことが必要である。
ホトレジスト層（図示されていない）を、層１００を生
成させる同一マスク表示を使用して再び適用する。次い
でＱ化物層１０４を下のシリコンまでエッチングして接
点窓１０２を再び開き、そしてそのホトレジストを除去
して典型的には第２９図により示されている窓１０２を
生成させる。第２９図に示されている表面１４の窓開口
部１０２は直径５ミクロン以下に制御することができる
。これに対して既知の従来技術ではこれまでは約８ミク
ロンに限定されて゛いた。
成させる同一マスク表示を使用して再び適用する。次い
でＱ化物層１０４を下のシリコンまでエッチングして接
点窓１０２を再び開き、そしてそのホトレジストを除去
して典型的には第２９図により示されている窓１０２を
生成させる。第２９図に示されている表面１４の窓開口
部１０２は直径５ミクロン以下に制御することができる
。これに対して既知の従来技術ではこれまでは約８ミク
ロンに限定されて゛いた。
従って、本発明は非常に小さい窓を製造する技術を提供
し、その結果接点をその中に厳密に位置づけることがで
きる。本発明のこの重要な特徴は、安定化の前に、非ド
ーピング処理酸化物層を通して活をエッチングする前記
の一連の段階によって達成される。本明細書に記載され
ている方法は、接点に対して割りあてられている表蘭積
を既知の最良の従来技術に比べて約４０チだけ減少する
ことを可能ならしめる。
し、その結果接点をその中に厳密に位置づけることがで
きる。本発明のこの重要な特徴は、安定化の前に、非ド
ーピング処理酸化物層を通して活をエッチングする前記
の一連の段階によって達成される。本明細書に記載され
ている方法は、接点に対して割りあてられている表蘭積
を既知の最良の従来技術に比べて約４０チだけ減少する
ことを可能ならしめる。
最後に、全厚化（メタライゼーション）工程を使用して
、窓１０２中に接点１０６．１０８．１１０．１１２．
１１４および１１６を形成して、これにより第３０図に
示した装置構造物１０を生成する。
、窓１０２中に接点１０６．１０８．１１０．１１２．
１１４および１１６を形成して、これにより第３０図に
示した装置構造物１０を生成する。
これらの接点は、アルミニウムを真空蒸着させ、アルミ
ニウム部分をホトマスクし、そしてアルミニウムを選択
的に攻撃するがしかしその下の酸化物層９８は攻３１６
Ｌないエッチング剤を使用してマスクされていない部
分をエッチングすることによって形成されるのが好まし
い。
ニウム部分をホトマスクし、そしてアルミニウムを選択
的に攻撃するがしかしその下の酸化物層９８は攻３１６
Ｌないエッチング剤を使用してマスクされていない部
分をエッチングすることによって形成されるのが好まし
い。
当業者は、部位２４のエレメントが電荷蓄積セルまたは
メモリーセルとして働きそして部位２６のエレメントが
π楊効果トランジスターとして働くような第３０図に示
したエレメント構造物の有用性を認識するであろう。
メモリーセルとして働きそして部位２６のエレメントが
π楊効果トランジスターとして働くような第３０図に示
したエレメント構造物の有用性を認識するであろう。
特に、エレメント２６は米国特許第３．８９８，１０５
号明細書に記載と同感の自己整合シリコンゲート） ヲ
有−７−ルＮ−チャンヌルエンハンスメントモードＦＥ
Ｔであって、ここに接点１１４はシリコンゲート６８へ
のゲート接点として働き、そして接点１１２および１１
６は域８８および９０への源およびドレイン接点として
働いている。
号明細書に記載と同感の自己整合シリコンゲート） ヲ
有−７−ルＮ−チャンヌルエンハンスメントモードＦＥ
Ｔであって、ここに接点１１４はシリコンゲート６８へ
のゲート接点として働き、そして接点１１２および１１
６は域８８および９０への源およびドレイン接点として
働いている。
本発明はまた前記米国特許の教示に従って本明糺誉に具
体的に述べられている過程段階を修正することによって
Ｎ−チャンネル空乏モードＦＥＴならびに両様式のＰ−
チャンネルＦＥＴの製造にも適用することができる。
体的に述べられている過程段階を修正することによって
Ｎ−チャンネル空乏モードＦＥＴならびに両様式のＰ−
チャンネルＦＥＴの製造にも適用することができる。
エレメント２４は単一トランシスターおよび単一コンデ
ンサーを有する当技術分野では既知の破壊的読取シタイ
ブの小面積メモリーセルである。当業者には理起される
ように、第３０図の部位２４に特定的に示されているも
のと逆の導電性タイプを有する相補的なメモリーセルを
製造することができる。
ンサーを有する当技術分野では既知の破壊的読取シタイ
ブの小面積メモリーセルである。当業者には理起される
ように、第３０図の部位２４に特定的に示されているも
のと逆の導電性タイプを有する相補的なメモリーセルを
製造することができる。
例えば第３０図のセル２４のようなメモリーセルの多作
は当技術分野では既知である。簡単に云えば、接、壱１
０６は表面１４（導電性ポリシリコン層６６がそれに非
常に近接している）に沿った部域１１８中のサブストレ
ート１２中の小数キャリア電荷を蓄積するに充分な電圧
でバイアスをかけられている。同様の回路においては、
ポリシリコン層６６とそのすぐ下の電荷蓄積部分１１８
との間の誘電体として働く酸化物層５０によって、コン
デンサーが形成される。
は当技術分野では既知である。簡単に云えば、接、壱１
０６は表面１４（導電性ポリシリコン層６６がそれに非
常に近接している）に沿った部域１１８中のサブストレ
ート１２中の小数キャリア電荷を蓄積するに充分な電圧
でバイアスをかけられている。同様の回路においては、
ポリシリコン層６６とそのすぐ下の電荷蓄積部分１１８
との間の誘電体として働く酸化物層５０によって、コン
デンサーが形成される。
蓄積部分１１８に電荷が存在するかまたは存在しないか
が二様式情報を表わす。この情報は単一信号が接点１０
８に与えられるたびに、領域８６および接点１１０を通
して検知され且つ変形される。当技術分野で既知の充分
高い電圧を有する擬声１０８に与えられたゲート信号は
導電性ポリシリコン層７４によって伝達され、それによ
って酸化物層７０の直下の表面１４に近い部分１２０に
沿ってサブストレート中にチャンネルを誘発させる。部
分１２０中に誘発されたそのようなチャンネルは、デー
タ伝達領域８６と電荷蓄積部分１１８との間に電気的接
続を可能ならしめる。部分１２０はＦＥＴ中のチャンネ
ル域に相当する回路であシ、これはこの具体例において
はＮ−チャンネルエンハンスメントモードＦＥＴである
。従って、メモリーセル２４はその構造体のすべての付
随する静電容量および抵抗を無視しうるものとして無視
して、基本的機能における革−トランシスターおよび単
一コンデンサーを包含するものとみなすことができる。
が二様式情報を表わす。この情報は単一信号が接点１０
８に与えられるたびに、領域８６および接点１１０を通
して検知され且つ変形される。当技術分野で既知の充分
高い電圧を有する擬声１０８に与えられたゲート信号は
導電性ポリシリコン層７４によって伝達され、それによ
って酸化物層７０の直下の表面１４に近い部分１２０に
沿ってサブストレート中にチャンネルを誘発させる。部
分１２０中に誘発されたそのようなチャンネルは、デー
タ伝達領域８６と電荷蓄積部分１１８との間に電気的接
続を可能ならしめる。部分１２０はＦＥＴ中のチャンネ
ル域に相当する回路であシ、これはこの具体例において
はＮ−チャンネルエンハンスメントモードＦＥＴである
。従って、メモリーセル２４はその構造体のすべての付
随する静電容量および抵抗を無視しうるものとして無視
して、基本的機能における革−トランシスターおよび単
一コンデンサーを包含するものとみなすことができる。
本発明の方法の利点は、適正な装置機能に対して重要な
種々の厚さを有する絶縁層５０，６２および７０を形成
することを包含する。前記に論じたように、本発明の方
法は約９００オングストロームの好ましい厚さを有する
比較的薄い酸化物層５０、約１，５００〜２．０００オ
ングストロームの好ましい厚さを有するわずかによシ厚
い酸化物層７０、および３，０００オングストロ一ム以
上の厚さを有する実質的によシ厚い酸化物層６２を尿功
裡に実現する。理想的には、層６２を可及的厚くしてポ
リシリコン層６６および７４の間に存在するすべての寄
生キャパシタンスを無視しうるものとすべきである。層
６２は層６６を生成させる６、０００オングストローム
のポリシリコンから生長させたポリオキサイドなのであ
るから、層６２の厚さは実際問題としては約ｓ、ｏｏｏ
オングストロームの最大値までに限定されている。これ
はなお充分な厚さのポリシリコンを層６６に対して残す
。この商業的態様において（＝、層６２は約４，０００
オンダストーームであるが、３，０００〜６，０００オ
ングストロームの厚さは許容しうる。
種々の厚さを有する絶縁層５０，６２および７０を形成
することを包含する。前記に論じたように、本発明の方
法は約９００オングストロームの好ましい厚さを有する
比較的薄い酸化物層５０、約１，５００〜２．０００オ
ングストロームの好ましい厚さを有するわずかによシ厚
い酸化物層７０、および３，０００オングストロ一ム以
上の厚さを有する実質的によシ厚い酸化物層６２を尿功
裡に実現する。理想的には、層６２を可及的厚くしてポ
リシリコン層６６および７４の間に存在するすべての寄
生キャパシタンスを無視しうるものとすべきである。層
６２は層６６を生成させる６、０００オングストローム
のポリシリコンから生長させたポリオキサイドなのであ
るから、層６２の厚さは実際問題としては約ｓ、ｏｏｏ
オングストロームの最大値までに限定されている。これ
はなお充分な厚さのポリシリコンを層６６に対して残す
。この商業的態様において（＝、層６２は約４，０００
オンダストーームであるが、３，０００〜６，０００オ
ングストロームの厚さは許容しうる。
前述の記載から、本発明は商業的半導体装置に対して広
い適用性を有していることが明白である。特に、ここに
記載した方法は、高密度ＲＡＭの製造に大なる有用性を
有しておシ且つ［１６ＫＲＡＭ Ｊ （すなわち１６，
３８４個のメモリーセルを有するランダムアクセスメモ
リー装置）の製造を可能ならしめた。
い適用性を有していることが明白である。特に、ここに
記載した方法は、高密度ＲＡＭの製造に大なる有用性を
有しておシ且つ［１６ＫＲＡＭ Ｊ （すなわち１６，
３８４個のメモリーセルを有するランダムアクセスメモ
リー装置）の製造を可能ならしめた。
本発明の好ましい態様が詳細に記載されているけれども
、特許請求の範囲から逸脱することなく種々の変形また
は置換をなしうるということを理解されたい。
、特許請求の範囲から逸脱することなく種々の変形また
は置換をなしうるということを理解されたい。
第１〜２０図は製造過程の種々の段階における本発明の
集積回路装置の部分を説明する模式的断面図である。 繁２１図はγ２０図の代表的部分の拡大図である。 第２２図は製造過程の連続段階を説明する模式的断面図
である。 第２３図は第２２図の代表的部分の拡大図である。 第２４および２５図は製造過程の連続段階を説明する模
式的断面図である。 第２６図は第２５図の代表的部分の拡大図である。 算２７図は製造過程の連続段階を説明する模式的断面図
である。 坑２８図は第２７図の代表的部分の拡大図である。 第２９図は製造過程の連続段階を説明する第２８図と同
様の拡大図である。 そして、第３０図は製造過程の最終段階における重要な
装置特性を説明する模式的断面図である。 図面の浄書で内容に変更なし） 図面の浄書・′内ｄに変更なし） ＦＩＧ、２１ ＦＩＧ、 ２３ 図面の浄書（内容に変更なし） 手続補正書く方式） 昭和６２年 ６月３０日
集積回路装置の部分を説明する模式的断面図である。 繁２１図はγ２０図の代表的部分の拡大図である。 第２２図は製造過程の連続段階を説明する模式的断面図
である。 第２３図は第２２図の代表的部分の拡大図である。 第２４および２５図は製造過程の連続段階を説明する模
式的断面図である。 第２６図は第２５図の代表的部分の拡大図である。 算２７図は製造過程の連続段階を説明する模式的断面図
である。 坑２８図は第２７図の代表的部分の拡大図である。 第２９図は製造過程の連続段階を説明する第２８図と同
様の拡大図である。 そして、第３０図は製造過程の最終段階における重要な
装置特性を説明する模式的断面図である。 図面の浄書で内容に変更なし） 図面の浄書・′内ｄに変更なし） ＦＩＧ、２１ ＦＩＧ、 ２３ 図面の浄書（内容に変更なし） 手続補正書く方式） 昭和６２年 ６月３０日
Claims (1)
- 【特許請求の範囲】 １）下記段階すなわち （ａ）半導体サブストレート中に活性部分を規制するこ
と、 （ｂ）活性部分中にサブストレート表面損傷を除去する
に充分な厚さまでの薄い酸化物層 を生長させること、 （ｃ）酸化物層を除去して活性部分中にきれいなサブス
トレート表面を生成させること、 （ｄ）活性部分中に熱酸化物を生長させること、（ｅ）
熱酸化物層上にポリシリコン層を沈着させること、 （ｆ）ポリシリコン層を部分酸化すること、（ｇ）得ら
れたポリオキサイド層の一部を除去してマスクを形成さ
せること、 （ｈ）ポリオキサイドマスクによつて被覆されていない
ポリシリコン層の一部をエッチン グしてそれによつて下にある熱酸化物層の 一部を露出させること、 （ｉ）下にある熱酸化物層の露光部分を通してエッチン
グしてサブストレート表面の一部 を露出させ、その際熱酸化物層の横方向の エッチングによりポリシリコン層の周辺縁 をアンダーカットすること、 （ｊ）サブストレート表面の露出部分を通してサブスト
レート中にドープ剤を拡散させる こと、 （ｋ）ポリシリコン層のアンダーカット部分を充填させ
るためにこの装置を酸化性雰囲気 に露出させてそれによつてサブストレート の拡散部分およびポリシリコン層上に新し い酸化物層を生長させること、 （ｌ）この新規な酸化物層上に高温非ドーピング処理二
酸化珪素層を沈着させること、 （ｍ）酸化物層を通してポリシリコン層およびサブスト
レートの選ばれた部分への接点窓 を開くこと、 （ｎ）装置の表面を安定化させること、 （ｏ）段階（ｎ）に付随してシリコン表面に形成された
酸化物層を通して接点窓をあけること、そして （ｐ）窓の中に接点を形成すること を包含する半導体装置を製造する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US76239877A | 1977-01-26 | 1977-01-26 | |
| US762398 | 1977-01-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62290181A true JPS62290181A (ja) | 1987-12-17 |
Family
ID=25064929
Family Applications (10)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP679578A Pending JPS5394190A (en) | 1977-01-26 | 1978-01-26 | Method of producing semiconductor |
| JP56123141A Pending JPS5760852A (en) | 1977-01-26 | 1981-08-07 | Method of producing semiconductor device |
| JP62017430A Granted JPS62290152A (ja) | 1977-01-26 | 1987-01-29 | 半導体装置の製法 |
| JP62017428A Pending JPS62290147A (ja) | 1977-01-26 | 1987-01-29 | 半導体装置の製法 |
| JP62017429A Pending JPS62290180A (ja) | 1977-01-26 | 1987-01-29 | 半導体装置の製法 |
| JP62017431A Pending JPS62290181A (ja) | 1977-01-26 | 1987-01-29 | 半導体装置の製法 |
| JP1991065301U Pending JPH04107840U (ja) | 1977-01-26 | 1991-08-19 | 半導体装置 |
| JP7261375A Expired - Lifetime JP2720911B2 (ja) | 1977-01-26 | 1995-10-09 | 半導体装置用基板表面を用意する方法 |
| JP7261450A Pending JPH0918003A (ja) | 1977-01-26 | 1995-10-09 | 電界効果トランジスタの製造方法 |
| JP7261151A Pending JPH098299A (ja) | 1977-01-26 | 1995-10-09 | 半導体装置及びその製造方法 |
Family Applications Before (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP679578A Pending JPS5394190A (en) | 1977-01-26 | 1978-01-26 | Method of producing semiconductor |
| JP56123141A Pending JPS5760852A (en) | 1977-01-26 | 1981-08-07 | Method of producing semiconductor device |
| JP62017430A Granted JPS62290152A (ja) | 1977-01-26 | 1987-01-29 | 半導体装置の製法 |
| JP62017428A Pending JPS62290147A (ja) | 1977-01-26 | 1987-01-29 | 半導体装置の製法 |
| JP62017429A Pending JPS62290180A (ja) | 1977-01-26 | 1987-01-29 | 半導体装置の製法 |
Family Applications After (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991065301U Pending JPH04107840U (ja) | 1977-01-26 | 1991-08-19 | 半導体装置 |
| JP7261375A Expired - Lifetime JP2720911B2 (ja) | 1977-01-26 | 1995-10-09 | 半導体装置用基板表面を用意する方法 |
| JP7261450A Pending JPH0918003A (ja) | 1977-01-26 | 1995-10-09 | 電界効果トランジスタの製造方法 |
| JP7261151A Pending JPH098299A (ja) | 1977-01-26 | 1995-10-09 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (10) | JPS5394190A (ja) |
| DE (1) | DE2802048A1 (ja) |
| FR (5) | FR2382768A1 (ja) |
| GB (5) | GB1595543A (ja) |
| IT (1) | IT1089299B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1089299B (it) * | 1977-01-26 | 1985-06-18 | Mostek Corp | Procedimento per fabbricare un dispositivo semiconduttore |
| JPS5713772A (en) * | 1980-06-30 | 1982-01-23 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| GB2290167B (en) | 1994-06-08 | 1999-01-20 | Hyundai Electronics Ind | Method for fabricating a semiconductor device |
| US9954176B1 (en) | 2016-10-06 | 2018-04-24 | International Business Machines Corporation | Dielectric treatments for carbon nanotube devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4966074A (ja) * | 1972-10-27 | 1974-06-26 | ||
| JPS51139263A (en) * | 1975-05-28 | 1976-12-01 | Hitachi Ltd | Method of selective oxidation of silicon substrate |
| JPS6217429A (ja) * | 1985-07-15 | 1987-01-26 | ヴアレオ | クラツチ・ベアリング組立体 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1053069A (ja) * | 1963-06-28 | |||
| GB1175392A (en) * | 1966-09-14 | 1969-12-23 | Hitachi Ltd | Method of Treating Protective Coatings for Semiconductor Devices |
| US3590477A (en) | 1968-12-19 | 1971-07-06 | Ibm | Method for fabricating insulated-gate field effect transistors having controlled operating characeristics |
| GB1292060A (en) * | 1969-04-15 | 1972-10-11 | Tokyo Shibaura Electric Co | A method of manufacturing a semiconductor device |
| US3825997A (en) * | 1969-10-02 | 1974-07-30 | Sony Corp | Method for making semiconductor device |
| DE2040180B2 (de) | 1970-01-22 | 1977-08-25 | Intel Corp, Mountain View, Calif. (V.St.A.) | Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht |
| NL7109327A (ja) * | 1970-07-10 | 1972-01-12 | ||
| US3811974A (en) * | 1971-07-19 | 1974-05-21 | North American Rockwell | Silicon nitride-silicon oxide etchant |
| JPS5112507B2 (ja) | 1971-10-22 | 1976-04-20 | ||
| JPS5139835B2 (ja) * | 1971-12-27 | 1976-10-29 | ||
| DE2218035A1 (de) * | 1972-04-14 | 1973-10-31 | Vepa Ag | Verfahren und vorrichtung zum kontinuierlichen fixieren und schrumpfen von synthese-fasern |
| DE2320195A1 (de) | 1972-04-24 | 1973-12-13 | Standard Microsyst Smc | Durch ionenimplantation hergestellter speicherfeldeffekt-transistor mit siliciumbasis |
| US3810795A (en) * | 1972-06-30 | 1974-05-14 | Ibm | Method for making self-aligning structure for charge-coupled and bucket brigade devices |
| US3898105A (en) * | 1973-10-25 | 1975-08-05 | Mostek Corp | Method for making FET circuits |
| JPS50123274A (ja) * | 1974-03-15 | 1975-09-27 | ||
| JPS5912495B2 (ja) | 1974-10-01 | 1984-03-23 | カブシキガイシヤ ニツポンジドウシヤブヒンソウゴウケンキユウシヨ | 衝突検知装置 |
| US3984822A (en) * | 1974-12-30 | 1976-10-05 | Intel Corporation | Double polycrystalline silicon gate memory device |
| JPS51114079A (en) * | 1975-03-31 | 1976-10-07 | Fujitsu Ltd | Construction of semiconductor memory device |
| JPS51118393A (en) * | 1975-04-10 | 1976-10-18 | Matsushita Electric Ind Co Ltd | Semicondector unit |
| JPS51118392A (en) | 1975-04-10 | 1976-10-18 | Matsushita Electric Ind Co Ltd | Manuforcturing process for semiconductor unit |
| US4002511A (en) * | 1975-04-16 | 1977-01-11 | Ibm Corporation | Method for forming masks comprising silicon nitride and novel mask structures produced thereby |
| US4012757A (en) * | 1975-05-05 | 1977-03-15 | Intel Corporation | Contactless random-access memory cell and cell pair |
| JPS51142982A (en) * | 1975-05-05 | 1976-12-08 | Intel Corp | Method of producing single crystal silicon ic |
| NL7506594A (nl) * | 1975-06-04 | 1976-12-07 | Philips Nv | Werkwijze voor het vervaardigen van een halfge- leiderinrichting en halfgeleiderinrichting ver- vaardigd met behulp van de werkwijze. |
| IT1061530B (it) * | 1975-06-12 | 1983-04-30 | Ncr Co | Metodo per la formazione di connessioni elettriche in regioni selezionate di una superficie di un dispositivo semiconduttore a circuito integrato |
| DE2532594B2 (de) * | 1975-07-21 | 1980-05-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Halbleiterspeicher |
| GB1540450A (en) | 1975-10-29 | 1979-02-14 | Intel Corp | Self-aligning double polycrystalline silicon etching process |
| US4240092A (en) | 1976-09-13 | 1980-12-16 | Texas Instruments Incorporated | Random access memory cell with different capacitor and transistor oxide thickness |
| JPS6034270B2 (ja) * | 1976-01-12 | 1985-08-07 | テキサス・インスツルメンツ・インコ−ポレイテツド | 半導体メモリ装置およびその製造方法 |
| US4112575A (en) * | 1976-12-20 | 1978-09-12 | Texas Instruments Incorporated | Fabrication methods for the high capacity ram cell |
| IT1089299B (it) * | 1977-01-26 | 1985-06-18 | Mostek Corp | Procedimento per fabbricare un dispositivo semiconduttore |
-
1977
- 1977-12-30 IT IT31506/77A patent/IT1089299B/it active
-
1978
- 1978-01-18 DE DE19782802048 patent/DE2802048A1/de active Granted
- 1978-01-25 GB GB3022/78A patent/GB1595543A/en not_active Expired
- 1978-01-25 FR FR7802068A patent/FR2382768A1/fr active Granted
- 1978-01-25 GB GB32523/79A patent/GB1595545A/en not_active Expired
- 1978-01-25 GB GB32525/79A patent/GB1595547A/en not_active Expired
- 1978-01-25 GB GB19043/80A patent/GB1595548A/en not_active Expired
- 1978-01-25 GB GB32524/79A patent/GB1595546A/en not_active Expired
- 1978-01-26 JP JP679578A patent/JPS5394190A/ja active Pending
- 1978-06-08 FR FR7817175A patent/FR2382770A1/fr active Granted
- 1978-06-08 FR FR7817176A patent/FR2382745A1/fr active Granted
- 1978-06-08 FR FR7817173A patent/FR2382769A1/fr active Granted
- 1978-06-08 FR FR7817174A patent/FR2382767A1/fr active Granted
-
1981
- 1981-08-07 JP JP56123141A patent/JPS5760852A/ja active Pending
-
1987
- 1987-01-29 JP JP62017430A patent/JPS62290152A/ja active Granted
- 1987-01-29 JP JP62017428A patent/JPS62290147A/ja active Pending
- 1987-01-29 JP JP62017429A patent/JPS62290180A/ja active Pending
- 1987-01-29 JP JP62017431A patent/JPS62290181A/ja active Pending
-
1991
- 1991-08-19 JP JP1991065301U patent/JPH04107840U/ja active Pending
-
1995
- 1995-10-09 JP JP7261375A patent/JP2720911B2/ja not_active Expired - Lifetime
- 1995-10-09 JP JP7261450A patent/JPH0918003A/ja active Pending
- 1995-10-09 JP JP7261151A patent/JPH098299A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4966074A (ja) * | 1972-10-27 | 1974-06-26 | ||
| JPS51139263A (en) * | 1975-05-28 | 1976-12-01 | Hitachi Ltd | Method of selective oxidation of silicon substrate |
| JPS6217429A (ja) * | 1985-07-15 | 1987-01-26 | ヴアレオ | クラツチ・ベアリング組立体 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2382767B1 (ja) | 1983-06-03 |
| JPH0917799A (ja) | 1997-01-17 |
| FR2382770B1 (ja) | 1983-06-03 |
| JPS62290147A (ja) | 1987-12-17 |
| JPH04107840U (ja) | 1992-09-17 |
| FR2382768A1 (fr) | 1978-09-29 |
| IT1089299B (it) | 1985-06-18 |
| JPS62290180A (ja) | 1987-12-17 |
| FR2382768B1 (ja) | 1983-06-10 |
| JPH098299A (ja) | 1997-01-10 |
| GB1595547A (en) | 1981-08-12 |
| FR2382767A1 (fr) | 1978-09-29 |
| JPH0362300B2 (ja) | 1991-09-25 |
| GB1595546A (en) | 1981-08-12 |
| JPS5394190A (en) | 1978-08-17 |
| GB1595548A (en) | 1981-08-12 |
| FR2382745B1 (ja) | 1983-06-03 |
| DE2802048A1 (de) | 1978-07-27 |
| JPH0918003A (ja) | 1997-01-17 |
| GB1595545A (en) | 1981-08-12 |
| JPS5760852A (en) | 1982-04-13 |
| GB1595543A (en) | 1981-08-12 |
| FR2382745A1 (fr) | 1978-09-29 |
| FR2382770A1 (fr) | 1978-09-29 |
| JPS62290152A (ja) | 1987-12-17 |
| DE2802048C2 (ja) | 1993-02-11 |
| JP2720911B2 (ja) | 1998-03-04 |
| FR2382769B1 (ja) | 1983-06-03 |
| FR2382769A1 (fr) | 1978-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012298B1 (ko) | 반도체장치의 제조방법 | |
| JP2857006B2 (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| US4199773A (en) | Insulated gate field effect silicon-on-sapphire transistor and method of making same | |
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| JPH03173480A (ja) | 基板の上に横たわる多層導電ラインを有する半導体装置を製作するための方法 | |
| JPS61190984A (ja) | 高融点金属シリサイド層を形成する方法 | |
| US4219379A (en) | Method for making a semiconductor device | |
| US4816425A (en) | Polycide process for integrated circuits | |
| US4043848A (en) | Method of fabrication of insulated gate field effect semiconductor devices | |
| US4700215A (en) | Polycide electrodes for integrated circuits | |
| US4553314A (en) | Method for making a semiconductor device | |
| GB2037073A (en) | Method of producing a metal-semiconductor fieldeffect transistor | |
| JPS62290181A (ja) | 半導体装置の製法 | |
| JPS6184868A (ja) | 不揮発性半導体記憶装置 | |
| US4271423A (en) | V-groove semiconductor device with buried channel stop | |
| KR960002083B1 (ko) | 모스 페트 제조 방법 | |
| KR100336566B1 (ko) | 반도체소자의제조방법 | |
| KR100357299B1 (ko) | 반도체소자의트랜지스터제조방법 | |
| JPS6161268B2 (ja) | ||
| JPH0645598A (ja) | 半導体装置及びその製造方法 | |
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| KR100201781B1 (ko) | 박막 트랜지스터 형성방법 | |
| KR100259068B1 (ko) | Soi 구조 모스패트 제조방법 | |
| KR940000988B1 (ko) | 반도체소자 이중 게이트 제조방법 | |
| KR100351441B1 (ko) | 반도체소자의트랜지스터형성방법 |