DE2320195A1 - Durch ionenimplantation hergestellter speicherfeldeffekt-transistor mit siliciumbasis - Google Patents

Durch ionenimplantation hergestellter speicherfeldeffekt-transistor mit siliciumbasis

Info

Publication number
DE2320195A1
DE2320195A1 DE2320195A DE2320195A DE2320195A1 DE 2320195 A1 DE2320195 A1 DE 2320195A1 DE 2320195 A DE2320195 A DE 2320195A DE 2320195 A DE2320195 A DE 2320195A DE 2320195 A1 DE2320195 A1 DE 2320195A1
Authority
DE
Germany
Prior art keywords
substrate
mos transistor
type
area
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2320195A
Other languages
English (en)
Inventor
James A Hayes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Standard Microsystems LLC
Original Assignee
Standard Microsystems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Microsystems LLC filed Critical Standard Microsystems LLC
Publication of DE2320195A1 publication Critical patent/DE2320195A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Durch Ionenimplantation hergestellter Speicherfedeffekt-Transistor mit Siliciumbasis Die Erfindung bezieht sich allgemein auf Halbleitervorrichtungen und im besonderen auf einen Metall<ixyd-Halbleitertransistor (MOS-Transistor) zur Verwendung bei einer Speicherzelle sowie ein Verfahren zur Herstellung eines solchen Transistors.
  • In den letzten Jahren werden bei Binärspeichern mit wahlfreiem Zugriff, Lese-Schreib-Speichern und Permanent-oder Fest speichern in zunehmendem Maß Halbleitervorrichtungen, und ganz besonders MOS-?ETen (Metalloxyd-Halbleiter-Feldeffeicttransistoren) verwendet. Vornehmlich wegen ihres geringeren Energieverbrauches und ihres verhältnismäßig geringen Platzbedarfes werden MOS-Speicher heute in Anwendungsfällen verwendet, in denen bisher Magnetkernspeiöher verwendet wurden.
  • Bei den alten MOS-Speichereinheiten wurden mehrere #MOS-Transistoren zur Bildung einer einzigen Speicherzelle, d.h. einer Einheit für die Speicherung eines einzigen Binärdatenbits, verwendet. In neuerer Zeit jedoch wurde eine Ein-MOS-Transistorspeicherzelle, d.h. eine Zelle, in der jede Datenspeichereinheit des Speichers nur einen einzigen Datenspeicher-MOS-Transistor enthält, entwickelt.
  • Bei der Eintransistor-Speicherzelle wird das Binärdatensignal in der Form einer Spannung des einen oder des anderen von zwei unterschiedlichen. Pegeln gespeichert, die einen gespeicherten Bit tl1't oder It0Jl entsprechen und auf die eine (elektrische) Kapazität aufgeladen wird. Diese Kapazität ist gewöhnlich die equivalente Kapazität entweder zwischen der Kathode oderder Anode des Transistors und dem Substrat oder Erde.
  • Für den optimalen Speicherbetrieb muß die Kapazität des Datenspeichere einen Kapazitätswert haben, der ausreichend hoch ist, um de Datensignalspeicherung bei verwendbaren Pegeln zu erreichen und die gespeicherten Datensignale während langer Gebrauchszeiträume auf diesen Pegeln zu halten. Um eine genügend hohe Kapazität für die Datenspeicherung zu .schaffen, mußte der MOS-Speicherkonstrukteur bisher verhältnismäßig große Flächen für den Kathoden-oder Anodenbreich der Gedächtnisspeicherbereiche für die Datenspeicherung verwenden. Da ein typischer MOS-Speicher 1024 oder 2048 Speicherzellen enthalten kann, ist der Flächenbedarf jeder Einzelzelle entscheident für die Bestimmung der Gesamtspeicherfläche.
  • Um eine gewünschte Steigerung der Datenspeicherdichte,d.h.
  • der Anzahl der je Flächeneinheit des Speichers speicherbaren Datenbits, zu erreichen, sind bereits verschiedene Versuche gemacht worden, dïe Datenspeicherkapazität zu erhöhen. Beispielsweise ist es bekannt, als zusätliche Komponente des MOS-Speichers einen Datenspecherkondensator vorzusehn, in dem ein dünnes Dielektrikum verwendet wird, das durch einen "oberseitigen" Wrdkontakt geerdet ist. Die Nettokapazität dieser Anordnung ist mit einem Wert in der Größenordnung von 0,3 pF/cm2 immer noch verhältnismäßig niedrig. Weitere Versuche, die Kapazität je Flächeneinheit zu erhöhen, sind bisher weitgehend erfolglos und haben nur geringfügige Verminderungen des Flächenbedarfes der Speichereinzelzellen gebracht.
  • Der Erfindung liegt daher die Aufgabe zugrunde, einen MOS-Speichertransistor und ein Verfahren zur Herstellung desselben zu schaffen, der sich durch verläßliche Speicherung von Binärdaten bei vermindertem Flächenbedarf auszeichnet.
  • Die Erfindung soll ferner zur Verwendung bei einem Speicher eine MOS-Vorrichtung, bei der eine größere Speicherdichte erzielbar ist, sowie ein Verfahren zu deren Herstellung schaffen.
  • Dabei ist ein MOS-Speichertransistor bzw. ein Verfahren zur Herstellung eines solchen Speichertransistors anzustreben, bei dem die Fläche einer einzigen MOS-Transistorspeicherzelle im Vergleich zu herkömmlichen MOS-Transistorspeicherzellen auf ein Fünftel vermindert werden kann.
  • Gemäß der Erfindung wird in dem Substrat des ;MOS-Transistors, unmittelbar unterhalb eines der eindiffundierten Bereiche entgegengesetzter Polarität ein schwer dotierter Bereich vom gleichen Verunreinigungstyp wie das Substrat, jedoch von höherer Verunreinigungskonzentration als der des Substrates, gebildet. Die effektive Kapazität, die an dem Übergang zwischen dem Bereich hoher Verunreinigungskonzentration und dem eindiffundierten Bereich festgelegt ist, ist bedeutend höher als die Kapazität an diesem Bereich in einem sonst vergleichbaren herkömmlichen MOS-Transistor.
  • Bei dem hier besprochenen Ausführungsbeispiel der Erfindung ist der Verunreinigungsbereich durch selektive Implantation von-Verunreinigungsionen (beispielsweise Bor-Ionen) gebildet. Der Transistor ist ein Feldeffekt-Transistor mit n-Strompfad und Siliciumbasis, einem Siliciumsubstrat vom p-Typ und eindiffundierten Kathoden- und Anodenbereichen vom n-Typ. Unter dem Xathodendiffusionsbereich ist ein Verunreinigungsbereich vom p-Typ gebildet. Die Übergangskapazität zwischen Kathode und Substrat, die bei diesem Transistor erzielbar ist, kann ohne weiteres bis auf 1,5 pF/cm2 angehoben werden, und dieser Wert ist ca. fünfmal so groß wie die bei einem sonst vergleichbaren MOS-Transistor bisher erzielbare Kapazität je Flächeneinheit.
  • In der Zeichnung ist anhand eines Ausführungsbeispieles das Verfahren gemäß der-Erfindung veranschaulicht.
  • Fig. 1 bis 8 zeigen den MOS-Transistor gemäß der Erfindung im Vertikalschnitt in aufeinanderfolgenden Stadien der Herstellung; und Fig. 9 ist ein Schema einer Eintransistor-Speicherzelle mit einem Datenspeicherkondensator, bei der der Transistor gemäß der Erfindung mit Vorteil verwendbar ist.
  • Der MOS- Transistor gemäß der Erfindung zeichnet sich durch eine bedeutend erhöhte Übergangskapazität je Flächeneinheit aus, da in dem Substrat ein versenkter Bereich einer Verunreinigung vom gleichen Polaritätstyp wie das Substrat, jedoch mit bedeutend höherer Verunreinigungskonzentration als der des Substrates, gebildet ist. Der versenkte- Bereich bildet mit einen der eindiffundierten Transistorbereiche einen Übergang, an dem der erhöhte Kapazitätspegel erwünscht ist.
  • Wie in Fig. 1 gezeigt, beginnt die Herstellung des MOS-Feldeffekttransisirs mit der Vorbereitung eines Substrates 10, das bei dem hier speziell beschriebenen Ausführungsbeispiel die Form eines (100)-orientierten Siliciumsubstrates vom p-Typ mit einem spezifischen Widerstand im Bereich von 1 bis 4 .-cm, je nach dem gewünschten Wert der Schwellenspannung hat. Auf der oberen Fläche des Substrates 10 wird eine dünne (700 2 dicke) Schicht aus Siliciumdioxyd 12 thermisch gezüchtet, und auf die Siliciumdioxydschicht 12 ist eine Schicht aus Siliciumnitrid 14 pyrolytisch aufgetragen, deren Dicke in der Größenordnung von 1600 2 liegen kann. Auf der oberen Fläche der Siliciumnitridschicht 14 ist eine Siliciumdioxydschicht 16 von 1000 i Dicke pyrolytisch gebildet. und in geeigneter Weise verdichtet, um eine gute Haft fähigkeit gegenüber Lichtabdeckmitteln sowie ein Maskieren durch Nitridätzung zu ermöglichen.
  • ~oxyd~ Die obere Siliciu#chicht 16 der Vorrichtung gemäß Fig, 1 wird mit einem Lichtabdeckmittel bedeckt,und in bekannter Weise wird ein erstes Maskenmuster erzeugt. Die Vorrichtung wird dann durch die nicht von dem Lichtabdeckmittel bedeckte obere Siliciumoxydschicht hindurch mit einer gepufferten Flußsäure geätzt, und inschließend wird das Lichtabdeckmittel beseitigt.
  • Nun wird urfsr Verwendung des unversehrt gebliebenen Restes der oberen Siliciumoxydschicht als Maske-der unverdeckte Teil der Siliciumnitridschicht 14 unter Verwendung einer heißen Phosphorsäure weggeätzt. Der Rest der oberen Siliciumoxydschicht sowie der unverdeckte Teil der unteren Siliciumoxydschicht 12 werden dann unter Verwendung einer gepufferten Flußsäurelösung weggeätzt, so daß die obere Fläche der Siliciumnitridschicht freigelegt wird.
  • Dann wird eine (nicht dargestellte) mit Bor do-tierte Pyrolytschicht auf die Vorrichtung aufgetragen und aus dieser das Bor in den unmaskierten Teil des Substrates getrieben, indem die Vorrichtung etwa 30 Isfinuten lang einer Wärmebehandlung in Stick~stoff bei einer Temperatur von ca.
  • 0 975- c unterzogen wird, wodurch in dem oberen Teil #des ui# maskierten Abschnittes des Substrates 10 (Fig. 2) eine Borschicht 18 gebildet wird. Die Boroxydschicht wird dann beseitigt.
  • Die Konstruktion gemäß Fig. 2 wird dann ca. 20 Stunden lang einem Oxydationsprozess in einer nassen Sauerstoffumgebung bei #einer Temperatur von ca. 975 0C unterzogen, wobei eine dicke Oxydfeldschicht anwächst, die sich sowohl überadas Substrat als auch in jenen unmaskierten Teilen des Substrates in das Substrat hinein erstreckt und die Borschicht 18 in das Substrat hinein nach unten Verdrängt (Fig. 2). Die Konstruktion wird dann nacheinander einer Oxydätzung, einer Nitridätzung und dann nochmals Oxydätzungen unterzogen, um nacheinander die dicke Oxydschioht und die Oxyd-Nitrid-Maske 12, 14 zu beseitigen und die dicke Feldorydschicht zur oberen Fläche des Siliciumsubstrates zu schwächen, das nun gemäß Fig. 3 die Form einer Mesa hat, deren geneigte Wände nun eine Schicht 20 mit eindiffundiertem Bor aufweisen, die ihrerseits mit einem Rest 22 der dicken Feldoxydschicht bedeckt ist.
  • Die Konstruktion gemäß Fig. 3 wird dann einer gründlichen chemischen Reinigung unterzogen, worauf anschließend über der oberen Fläche der Siliöiummesa und der Oxydschicht 22 eine Siliciumdioxydschicht 24 von 1000 i Dicke gezüchtet wird und die Konstruktion einer Stickstoffhärtung bzw, -annealbehandlung unterzogen wird. Dann wird über der Oxydschic-ht 24 eine polykrista#ine Schicht von 3000 i Dicke pyrolytisch aufgetragen, und der obere Teil der polykristallinen Schicht in einer Dicke von 500 ß wird thermisch in eine Siliciumdioxydschicht umgewandelt. Die letztere wird dann mit einem Lichtabdeckmuster bedeckt, worauf anschließend der unmaskierte Bereich , 4 der oberen Siliciumclioxydschicht und die polykristalline Schicht weggeätzt wird und der polykristalline Basisbereich 26 und eine Siliciumdioxyd-Deckschicht übrigbleiben (Fig. 5). Wie in Fig. 5 gezeigt ist die Konstruktion gemäß Fig. 4 mit einer Schicht eines Lichtabdecicmittels mit einer Dicke von bis zu ca. 1,5/um bedeckt und in dieser Lichtabdeckschicht in einem photographischen Verfahren ist ein Fenster 30 zur Schaffung der Ionenimplantationsmaske 32 gebildet.
  • Gemäß der Erfindung wird in der Mesa des Substrates ein versenkter Verunreinigungsbereich gebildet, indem die Konstruktion gemäß Fig. a einem Ionenimplantationsverfahren unterzogen wird. Anschließend werden die Kathoden- und Anodenbereiche eines MOS-Transistors durch Eindiffundieren von Verunr#einigungen in das Substrat an beiden Enden des polykristallinen Bereiches gebildet, und einer dieser Bereiche, der hier als Kathodenbereich dargestellt ist, liegt direkt über dem versenkten Verunreinigungsbereich, so daß an der Trennfläche oder am Übergang zwischen dem Kathodenbereich und dem versenkten Bereich eine erhöhte Kapazität geschaffen wird. Diese hohe Kapazität kann mit Vorteil als Datenspeichervorrichtung in einer mit dem MOS-Transistor ausgestattet#SpeicherzeIle verwendet werden. Wie beschrieben und in der Zeichnung dargestellt wird die Ionenimplantation bei Raumtemperatur durchgeführt, indem von einer Ionenquelle 36 ein Strahl Bor-Ionen 34 ausgestoßen wird. Die Boratome haben vorzugsweise einen Energiepegel im Bereich von 100 bis 150 keV, und einen 12 2 Dosisbereich von ca. 5 . 10 /cm. Dabei ist die Substratkristallachse gegenüber der Achse des Ionenstrahls um ca.
  • 70geneigt.
  • Infolge der Ionenimplantation wird innerhalb des Substrates, in Deckung mit dem Implantationsfenster 30, in einer vorherbestimmten Tiefe unterhalb der oberen Fläche der Substratmesa ein mit Bor hoch-p-dotierter versenkter oder implantiert er Bereich 38 (Fig. 6) gebildet. Die Tiefe in dem Substrat, in der der Bereich 38 auf diese Weise gebildet wird, ist proportional zur Energie des Bor-Ionenstrahles und läßt sich durch Variieren der Strahlenenergis in bekannter Weise genau steuern.
  • Die Implantationsmaske 32 aus Lichtabdeckmittel wird Çann zusammen mit der Siliciumdioxydschicht 28 und demjenigen Teil der Siliciumdioxydschicht 24, der nicht unter der polykristalluien Schicht 26 liegt, beseitigt, so daß unter der Schicht 26 nur ein dünner Siliciumdioxyd-Basisisolierfilm 40 zurückbleibt. Wie auch in Fig. 6 gezeigt, wird in das Substrat zur Bildung von Kathoden- und Anodenbereichen 42 bzw.
  • 44 eine Verunreinigung vom n-Typ, wie Phosphor, in hoher Konzentration eindiffundiert oder implantiert. Bei der Phosphordiffusion gelangt Phosphor auch in die polykristalline Siliciumbasisschicht 26, erhöht deren Leitfähigkeit und bildet eine stabilisierende Phosphorglasschicht 46 auf der Oberfläche des Feldoxydbereiches 20.
  • Die Konstruktion gemäß Fig. 6 wird dem mit einer Schicht aus pyrolytischem Siliciumoxyd 48 S(Fig. 7) überzogen, die verdichtet wird und durch die hindurch in bekannter Weise auf phototgraphischem Weg Kathoden-, Anoden- und Basiskontaktlöcher 50, 52 bzw. 54 gebildet werden.
  • Zur Fertigstellung des MOS-Transistors gemäß der Erfindung wird (Fig. 8) eine Aluminiumschicht von 15000 2 Dicke aufgedampft, und das verbindende Muster, das eine Kathode 56, eine Basis 58 und eine Anode 60 begrenzt, wird in bekannter Weise auf photographischem Weg gebildet. Die fertige Konstruktion wird dann bei einer Temperatur von 4800C in Wasserstoff gesintert, um zwischen den Metall-und Siliciumkontakten einen einwandfreien Ohmschen Kontakt + von o000 Dicke herzustellen und feste Oberflächenzustände von der TrennT fläche zwischen Silicium und Siliciumdioxyd zu beseitigen.
  • Die dem Transistor gemäß Fig. 8 equivalente elektrische Schaltung ist schematisch in Fig. 9 veranschaulicht, Es handelt sich um einen FET mit n-Strompfad und Siliciumbasis, unterscheidet sich jedoch von einem herkömmlichen FET dieses Typs durch einen wichtigen Gesichtspunkt. Infolge der Bildung des borionen-implantierten Bereiches 38 vom p-Typ direkt unterhalb des Kathodenbereiches 44 und in Berührung mit diesem wird an dem Übergang zwischen den Bereichen 38 und 44 und dem Substrat eine erheblich höhere Kapazität erzeugt. Diese Kapazität ist in Fig. 9 in Form eines Kondensators C angedeutet, der mit der Kathode des FET Q gekoppelt ist.
  • Bei einem typischen, gemäß der Erfindung hergestellten Transistor ist die Konzentration der Verunreinigungen vom p-Typ in dem implantierten Bereich 38 zwischen 1016 und 10t8/ cm3 und beträgt vorteilhafterweise 10 7/cm3, die Konzentration des Kathoden- und Änodenbereiches vom n-Typ liegt in der Größenordnung von 1020/cm3, und die Konzentration des Substrats vom p-Typ beträgt ca. 3 . 10 51cm3.
  • Die erhöhte Kapazität zwischen Kathode und Substrat ist in erster Linie eine Folge der verhältnismäßig höheren Konzentration der Verunreinigungen vom p-Typ im implantier ten Bereich 38 im Vergleich zu derjenigen des Substrates.
  • Eine typische Kapazität am Kathodenübergang, die bei dem Transistor gemäß der Erfindung erzielt wird, liegt in der Größenordnung von 1,5 pF/cm2 gegenüber einem maximalen Pegel von 0,3 pF/cm2 , der unter Verwendung einer dünnen dielektrischen Kapazität erzielt wird, wie sie bisher in Eintransistor-Speicherzellen verwendet wird, wobei außerdem ein zusätzlicher Erdungs kontakt verwendet werden muß.
  • Die erhöhte Übergangskapazität je Flächeneinheit, die bei dem Transistor gemäß der Erfindung erzielbar ist, macht diesen Transistor zur Verwendung als Speicherzellentransistor, bei dem die hohe Übergangskapazität als Datenspeicherelement dient, in hohem Maße geeignet, und es können Speicherdichten von bis zum Fünffachen des bei herkömmlichen MOS-Speichern möglichen Wertes erzielt werden. Die erhöhte Kapazität je Flcheneinheit sowie die Möglichekeit, auf den bisher erforderlichen Erdungskontakt zu verzichten, ermöglicht es, eine vollständige Eintransistor-Speicherzelle mit einem Flächenbedarf von nur ca. 390/um2 (O.6mil2) herzustellen.
  • Obwohl die Erfindung oben nur anhand eines speziellen Ausführungsbeispieles beschriebenwurde, bei dem zur Bildung eines versenkten Bereiches vom p-Typ in Berührung mit einem Kathodenbereich vom n-Typ Bor-Ionen implantiert werden, können zur Erzielung der gleichen oder der entgegengesetzten Polarität auch andere lonenverunreinigungen verwendet werden.
  • Außerdem ist zu erkennen,daß der implantierte Bereich in Berührung mit der Anode anstatt mit der Kathode erzeugt werden kann und daß er auch in einem geringfügigen Abstand von dem Kathoden- bzw. Anodenbereich anstatt mit dem betreffenden Bereich in direkter Berührung erzeugt werden kann, obwohl die Ansicht vertreten wird, daß dies für die Zwecke der Schaffung eines hohen Wertes der Übergangskapazität weniger wünschenswert ist.
  • Obwohl also nur ein Ausführungsbeispii der Erfindung speziell beschrieben wurde, ergibt sich für den Fachmann die Möglichkeit mannigfaltiger Abwandlungen ohn#e Abweichen vom Erfindungsgedanken.
  • Pat ent ans priiche

Claims (12)

  1. Patentansprüche Metalloxyd-Halbleiter-Transistor (MOS-Transistor) zur Verwendung in einer Speicherzelle, mit einem halbleitenden Substrat einer Polarität von einem ersten Typ und mit einem ersten und einem in einem Abstand von diesem befindlichen zweiten Bereich einer Polarität eines zweiten, entgegengesetzten Typs, die an einer Hauptfläche des Substrates gebildet sind, dadurch gekennzeichnet, daß in dem Substrat von der Polarität des ersten Typs ein Verunreinigungsbereich von höherer Verunreinigungskonzentration als das Substrat vorhanden ist und unter der genannten Hauptfläche des Substrats gebildet ist und mit der unteren Fläche des ersten oder des zweiten eindiffundierten Bereiches einen Übergang bildet.
  2. 2. MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß der erste Polaritätstyp der p-Typ ist und der Verunreinigungsbereich in dem Substrat durch Ionenimplantation von Verunreinigungen vom p-Typ gebildet ist.
  3. 3. MOS-Transistor nach Anspruch 2, dadurch gekennzeichnet, daß die Verunreinigungskon-zentration in dem genannten Verunreinigungsbereich in der Größenordnung von 1016 bis 1018/ cm3 liegt.
  4. 4. MOS-Transistor nach Anspruch 3, dadurch gekennzeichnet, daß einer der eindiffundierten Bereiche den Kathodenbereich des MOS-Transistors bildet und daß die am Übergang zwischen dem versenkten Bereich und dem Kathodenbereich bestehende Kapazität den Speicherkondensator der Speicherzelle bildet.
  5. + vom gleichen Typ, jedoch 5. MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Verunreinigungskonzentration in dem Verunreinigungsbereich in der Größenordnung von 1016 bis i018/cm3#beträgt.
  6. 6. MOS-Transistor nach Anspruch 5, dadurch gekennzeichnet, daß der eine der eindiffundierten Bereiche den Kathodenbereich des MOS-Transistors bildet und die an dem Übergang des versenkten Bereiches und des Eathodenbereichess festgelegte Kapazität den Gedächtnisspeicherkondensator der Speicherzelle bildet.
  7. 7. MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß der eine der eindiffundierten Bereiche den Kathodenbereich des MOS-Transistors bildet und die an dem Übergang des versenkten Bereiches und des Kathodenbereiches festgelegte Kapazität den Gedächtnisspeicherkondensator der Speicherzelle -bildet.
  8. 8. Verfahren zur Herstellung eines MOS-Transistors zur Verwendung bei einer Speicherzelle, dadurch gekennçzeichnet, daß ein Substrat einer Polarität von einem ersten Typ bereitgestellt wird, in einem vorherbestimmten Abstand unterhalb eines ausgewählten Teiles einer Hauptfläche des Substrat es ein versenkter Bereich einer Verunreinigung der Polarität vom ersten Typ, jedoch von höherer Verunreiflgungskonzentration als das Substrat, gebildet wird und dann ein aktiver Bereich einer Verunreinigung eines zweiten Typs in der Hauptfläche über demversenkten Bereich gebildet wird,der -mit jenem einen pn-Übergang bildet.
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß zum Bilden des versenkten Bereiches ein Ionenstrahl der Polarität des ersten Typs in den gewählten Bereich des Substrates gerichtet wird.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Energiepegel der Ionen im Bereich von 100 bis 150 keV liegt.
  11. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der 1012/cm2 Dosispegel der Ionen annähernd fünfmal beträgt.
  12. 12. Verfahren nach Anspruch 11,dadurch gekennzeichnet,daß die Achse des Ionenstrahls gegenüber der Kristallachse des Substrats um annähernd 70fehlgerichtet ist.
    L e e r s e i t e
DE2320195A 1972-04-24 1973-04-19 Durch ionenimplantation hergestellter speicherfeldeffekt-transistor mit siliciumbasis Pending DE2320195A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US24714872A 1972-04-24 1972-04-24

Publications (1)

Publication Number Publication Date
DE2320195A1 true DE2320195A1 (de) 1973-12-13

Family

ID=22933773

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2320195A Pending DE2320195A1 (de) 1972-04-24 1973-04-19 Durch ionenimplantation hergestellter speicherfeldeffekt-transistor mit siliciumbasis

Country Status (2)

Country Link
JP (1) JPS4942286A (de)
DE (1) DE2320195A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2527969A1 (de) * 1974-06-28 1976-01-08 Ibm Verfahren zur herstellung oxid- isolierter feldeffekt-transistoren
DE2802048A1 (de) 1977-01-26 1978-07-27 Mostek Corp Verfahren zur herstellung einer halbleitereinrichtung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115768A (ja) * 1986-06-13 1987-05-27 Nec Corp 集積回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2527969A1 (de) * 1974-06-28 1976-01-08 Ibm Verfahren zur herstellung oxid- isolierter feldeffekt-transistoren
DE2802048A1 (de) 1977-01-26 1978-07-27 Mostek Corp Verfahren zur herstellung einer halbleitereinrichtung

Also Published As

Publication number Publication date
JPS4942286A (de) 1974-04-20

Similar Documents

Publication Publication Date Title
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE2703957C2 (de) FET-Ein-Element-Speicherzelle und Verfahren zu ihrerHerstellung
DE3844388C2 (de)
DE2745857C2 (de)
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE4437068C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE2928923C2 (de)
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE19605633A1 (de) Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik
DE4447266C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE2916098A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
DE4409367A1 (de) Verfahren zum Herstellen eines Dünnfilmtransistors
DE2723374A1 (de) Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung
DE3927176C2 (de)
DE2932928A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE4409366C2 (de) Verfahren zum Herstellen eines Dünnfilmtransistors und Dünnfilmtransistor
DE3411960C2 (de)