JPS5910232A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5910232A JPS5910232A JP11931082A JP11931082A JPS5910232A JP S5910232 A JPS5910232 A JP S5910232A JP 11931082 A JP11931082 A JP 11931082A JP 11931082 A JP11931082 A JP 11931082A JP S5910232 A JPS5910232 A JP S5910232A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- scribe line
- region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明に、半導体装置の製造方法に係り、！侍に金属配
線形成に有力な効果を有する、スクライブ線の構造に関
するものである。
線形成に有力な効果を有する、スクライブ線の構造に関
するものである。
最近、集積回路の微細化が進み、従来にも増して、高信
頼性、高歩留りの金属配線を形成することが求められて
きている。
頼性、高歩留りの金属配線を形成することが求められて
きている。
第１図は一般的なスクライブ線の構造を持つ、半導体装
置及びその形成方法である。半導体基板ｌ上にｎ型エピ
タキシャル層２を形成し、その後フォトリソグラフィ技
術及び拡散技術をもちい、ｎｕエピタキシャル層層内内
、スクライプ線領域のｎ十型層６、ｐ型最低電位層７、
ｎ十型コレクタ＋＝８、ｐ型ベース領域３、ｎ十型エミ
ッタ領域９、ｐ十型高＃変ベース領域１０を形成する。
置及びその形成方法である。半導体基板ｌ上にｎ型エピ
タキシャル層２を形成し、その後フォトリソグラフィ技
術及び拡散技術をもちい、ｎｕエピタキシャル層層内内
、スクライプ線領域のｎ十型層６、ｐ型最低電位層７、
ｎ十型コレクタ＋＝８、ｐ型ベース領域３、ｎ十型エミ
ッタ領域９、ｐ十型高＃変ベース領域１０を形成する。
その後、絶縁膜４を形成し、所要の部分にのみ、７オト
リソグラフイ技術を用いて、電極引出し部（コンタクト
穴）を形成する。しかる後、真空蒸着法等により、金属
層５を形成する（第１図（ａ））。
リソグラフイ技術を用いて、電極引出し部（コンタクト
穴）を形成する。しかる後、真空蒸着法等により、金属
層５を形成する（第１図（ａ））。
その後、フォトリソグラフィ技術によす、所要のレジス
トパターン１１を形成する（、１１図（ｂ））。
トパターン１１を形成する（、１１図（ｂ））。
しかる後、リン酸等の溶液を用いた湿式エッチ法又は四
塩化炭素等のガスプラズマを用いた乾式エッチ法により
、不要な部分の金属層を除去する（第１図（Ｃ））。そ
の後、フォトレジストを除去し、金属配線の形成が完了
する（第１図（ｄ））。ここで従来のスクライブ線の構
造では、スクライプ線上の絶縁膜はとり除かれている為
、金属層のエツチング中にスクライブ線と、最低′醒立
層の間に起猷力が生じ、ループ電流が発生し、これによ
り、最低電位ＩＷＩ上の金属配線の腐蝕し、Ｊｔａｌた
はなはだしい場合に断線Ｉを生じていた。
塩化炭素等のガスプラズマを用いた乾式エッチ法により
、不要な部分の金属層を除去する（第１図（Ｃ））。そ
の後、フォトレジストを除去し、金属配線の形成が完了
する（第１図（ｄ））。ここで従来のスクライブ線の構
造では、スクライプ線上の絶縁膜はとり除かれている為
、金属層のエツチング中にスクライブ線と、最低′醒立
層の間に起猷力が生じ、ループ電流が発生し、これによ
り、最低電位ＩＷＩ上の金属配線の腐蝕し、Ｊｔａｌた
はなはだしい場合に断線Ｉを生じていた。
本発明は、上記の問題を解決したスクライブ線の構造を
提供することを目的とする。
提供することを目的とする。
すなわち本発明に、半導体基板上にスクライプ線領域及
びトランジスタ活性化領域を形成する工程と、しかる後
全面に絶縁膜を形成する工程と、スクライブ慄領識は絶
縁膜を残し活性化・０口域内の′−極引出１〜部のみの
絶縁膜を除去する工程と、金属層を被層する工程とを含
み、しかる後、湿式または乾式のエツチングにて、金属
配線を形成し、以後スクライブ線領域の絶縁膜を最終工
程まで残すことを特徴とする半導体装置に関する。
びトランジスタ活性化領域を形成する工程と、しかる後
全面に絶縁膜を形成する工程と、スクライブ慄領識は絶
縁膜を残し活性化・０口域内の′−極引出１〜部のみの
絶縁膜を除去する工程と、金属層を被層する工程とを含
み、しかる後、湿式または乾式のエツチングにて、金属
配線を形成し、以後スクライブ線領域の絶縁膜を最終工
程まで残すことを特徴とする半導体装置に関する。
以下、本発明の実施例を第２図を参照にして説明する。
まず半導体基板２１−ヒにｎ Ｊｆｉエピタキシャル１
−２２を形成し、その後フォトリングラフィ技術及び拡
散技術をもちい、ｎ型エピタキシ、ヤル層２２内にスク
ライプ線内のｎ型層２６＋ｐ型最低電位層２７＋ｎ
型コレクタＪ−２８＋ｐ型ベース領域２３・ｎ 型エミ
ッタ領域２９・ｐ＋型高濃度ベース領域３０．を形成す
る。その後絶縁１莫２４を形成し、所要の部分にのみ、
フォトリソグラフィ技術をもちいて、コンタクト穴を形
成する。
−２２を形成し、その後フォトリングラフィ技術及び拡
散技術をもちい、ｎ型エピタキシ、ヤル層２２内にスク
ライプ線内のｎ型層２６＋ｐ型最低電位層２７＋ｎ
型コレクタＪ−２８＋ｐ型ベース領域２３・ｎ 型エミ
ッタ領域２９・ｐ＋型高濃度ベース領域３０．を形成す
る。その後絶縁１莫２４を形成し、所要の部分にのみ、
フォトリソグラフィ技術をもちいて、コンタクト穴を形
成する。
この時、スクライブ線領域のｎ型Ｉｆｉ２６はエツチン
グせず、絶縁膜を残すことが本発明の特徴である。しか
る後、真空蒸着法等により、金属層２５を形成する（第
２図（ａ））。その後、フォトリソグラフィ技術により
、所要のレジストパター７３１を形成する（第２図（ｂ
））。しかる後、リン酸那の溶液を用いたウェットエッ
チ法、又は四塩化炭素等のガスプラズマを用いたドライ
エッチ法により不要な部分の金属層を除去する（第２図
（Ｃ））。この時、スクライプ線上には絶縁膜が形成さ
れていいる為、スクライブ線と、最低ポ位！−の間でル
ープ直流が流れることもなく、従って金属配線が腐蝕さ
れることもない。その後、フォトレジスト３１を除去し
、金属配、１星の形成が完成する（第２図（ｄ））。
グせず、絶縁膜を残すことが本発明の特徴である。しか
る後、真空蒸着法等により、金属層２５を形成する（第
２図（ａ））。その後、フォトリソグラフィ技術により
、所要のレジストパター７３１を形成する（第２図（ｂ
））。しかる後、リン酸那の溶液を用いたウェットエッ
チ法、又は四塩化炭素等のガスプラズマを用いたドライ
エッチ法により不要な部分の金属層を除去する（第２図
（Ｃ））。この時、スクライプ線上には絶縁膜が形成さ
れていいる為、スクライブ線と、最低ポ位！−の間でル
ープ直流が流れることもなく、従って金属配線が腐蝕さ
れることもない。その後、フォトレジスト３１を除去し
、金属配、１星の形成が完成する（第２図（ｄ））。
このようにして、腐蝕のない高信頼性の金属配線の形成
が可能となった。
が可能となった。
第１図は、従来のスクライプ線構造を有する半導体装置
の断面図である。第２図は、本発明の実施例の断面図で
ある。 なお図中の記号は、１．２１・・・・・・半導体基板、
２．１２・・・・・・１４エピタキシヤル＋１．３ ＋
１３・・・・・・ｐ型ベース領域、４＋１４・・・・
・・絶縁膜、５＋１５・・・・・・金属配線層、６＋１
６・・・・・・スクライプ線内のｎ 型層、７．１７・
・・・・・ｐ型最低亀位層、ト」８・・・・・・ｎ十型
コレクタ’ｍ、９＋１９・・・・・・ｎ十型エミ７タ層
、１０・３０・・・・・・ｐ十型高＃度ベース領域、１
１．３１・・・・・・フォトレジスト層、１２・・・・
・・金鴫配線腐触部である。 第 ｊ 図 第 １図 第７図 第７ 図 １４７−
の断面図である。第２図は、本発明の実施例の断面図で
ある。 なお図中の記号は、１．２１・・・・・・半導体基板、
２．１２・・・・・・１４エピタキシヤル＋１．３ ＋
１３・・・・・・ｐ型ベース領域、４＋１４・・・・
・・絶縁膜、５＋１５・・・・・・金属配線層、６＋１
６・・・・・・スクライプ線内のｎ 型層、７．１７・
・・・・・ｐ型最低亀位層、ト」８・・・・・・ｎ十型
コレクタ’ｍ、９＋１９・・・・・・ｎ十型エミ７タ層
、１０・３０・・・・・・ｐ十型高＃度ベース領域、１
１．３１・・・・・・フォトレジスト層、１２・・・・
・・金鴫配線腐触部である。 第 ｊ 図 第 １図 第７図 第７ 図 １４７−
Claims (1)
- 半導体基板上に、スクライプ線領域及び活性化領域を形
成する工程と、しかる後全凹に絶縁膜を形成する工程と
、前記スクライプ線領域は絶縁膜を残し、前記活性化領
域内の電極引出し部の絶縁膜を除去する工程と、金属層
を被着する工程とを含み、しかる後湿式または乾式のエ
ツチングにて、金属配線を形成し、スクライプ線領域の
絶縁膜を残すことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11931082A JPS5910232A (ja) | 1982-07-09 | 1982-07-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11931082A JPS5910232A (ja) | 1982-07-09 | 1982-07-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5910232A true JPS5910232A (ja) | 1984-01-19 |
| JPS6343893B2 JPS6343893B2 (ja) | 1988-09-01 |
Family
ID=14758263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11931082A Granted JPS5910232A (ja) | 1982-07-09 | 1982-07-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910232A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0286892U (ja) * | 1988-12-26 | 1990-07-10 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49114367A (ja) * | 1973-02-28 | 1974-10-31 |
-
1982
- 1982-07-09 JP JP11931082A patent/JPS5910232A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49114367A (ja) * | 1973-02-28 | 1974-10-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6343893B2 (ja) | 1988-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0322053B2 (ja) | ||
| US4168999A (en) | Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques | |
| JPS5857902B2 (ja) | 狭いマスク開孔の形成方法 | |
| US3423651A (en) | Microcircuit with complementary dielectrically isolated mesa-type active elements | |
| JPS60170257A (ja) | 半導体装置 | |
| US3849270A (en) | Process of manufacturing semiconductor devices | |
| JPH11186225A (ja) | テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ | |
| JPS60124967A (ja) | 集積回路構造体 | |
| JPS5910232A (ja) | 半導体装置の製造方法 | |
| JPS6148777B2 (ja) | ||
| JPS6364904B2 (ja) | ||
| JPS645463B2 (ja) | ||
| JPS5846846B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS59149030A (ja) | 半導体装置の製造法 | |
| JPS581542B2 (ja) | 半導体集積回路の製造方法 | |
| JP2511993B2 (ja) | 半導体装置の製造方法 | |
| JPS5815249A (ja) | コンタクトホ−ル形成法 | |
| JPS6120141B2 (ja) | ||
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPS6010642A (ja) | 半導体装置の製造方法 | |
| JPS6210027B2 (ja) | ||
| JPS59152643A (ja) | 配線形成方法 | |
| JPS6020904B2 (ja) | 半導体装置の製造方法 | |
| JPH0312768B2 (ja) |