JPS5821418B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5821418B2 JPS5821418B2 JP55021413A JP2141380A JPS5821418B2 JP S5821418 B2 JPS5821418 B2 JP S5821418B2 JP 55021413 A JP55021413 A JP 55021413A JP 2141380 A JP2141380 A JP 2141380A JP S5821418 B2 JPS5821418 B2 JP S5821418B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- implanted
- manufacturing
- semiconductor device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特に砒素（Ａｓ）イオ
ンを注入してＮ型不純物領域を形成する注入処理工程の
改善に関する。
ンを注入してＮ型不純物領域を形成する注入処理工程の
改善に関する。
最近、半導体基板へ不純物のドーピングを行う方法とし
て、従来の熱拡散法に代ってイオン注入法が広く使用さ
れるようになってきたが、これは注入量と注入の深さを
正確に制御できるため微細パターンに形成することが容
易で高集積化に適しているからである。
て、従来の熱拡散法に代ってイオン注入法が広く使用さ
れるようになってきたが、これは注入量と注入の深さを
正確に制御できるため微細パターンに形成することが容
易で高集積化に適しているからである。
その中で特に砒素（Ａｓ）はシリコンへの拡散係数が小
さくて浅い接合を形成するのに有利であるためＮ型不純
物領域の形成によく用いられるようになってきた。
さくて浅い接合を形成するのに有利であるためＮ型不純
物領域の形成によく用いられるようになってきた。
第１図ａ”−ｃはその一例としてＮチャネルＭＯ８形半
導体装置の製造方法を図示したもので、その概略を説明
すると先ず、第１図ａに示すように選択酸化方式によっ
てＰ型半導体基板１上にＰ＋型チャネルカット層２を介
してフィールド酸化膜３を形成する。
導体装置の製造方法を図示したもので、その概略を説明
すると先ず、第１図ａに示すように選択酸化方式によっ
てＰ型半導体基板１上にＰ＋型チャネルカット層２を介
してフィールド酸化膜３を形成する。
次いで第１図すに示すようにゲート酸化膜４及びゲート
電極５を形成した後、フィールド酸化膜３及びゲート電
極５を遮蔽マスクとして上面よりＡｓイオンＩを注入し
、次いで、約１０００〔℃〕の高温度で熱処理して第１
図Ｃに示すようにＮ型のソース領域６及びドレイン領域
７を形成する。
電極５を形成した後、フィールド酸化膜３及びゲート電
極５を遮蔽マスクとして上面よりＡｓイオンＩを注入し
、次いで、約１０００〔℃〕の高温度で熱処理して第１
図Ｃに示すようにＮ型のソース領域６及びドレイン領域
７を形成する。
ところで、該高温度熱処理は注入１処理工程の一環とし
てソース領域６及びドレイン領域７においてイオン注入
によって生じた結晶欠陥を回復せしめ、打ち込んだイオ
ンをキャリヤとして活性化する目的で行うものであるが
、一方、遮蔽マスクとして用いたフィールド酸化膜３及
び：ゲート電極５の表面にもイオン注入時にＡｓイオン
が打ち込まれているために、上記の熱処理によってＡｓ
の拡散が生ずる。
てソース領域６及びドレイン領域７においてイオン注入
によって生じた結晶欠陥を回復せしめ、打ち込んだイオ
ンをキャリヤとして活性化する目的で行うものであるが
、一方、遮蔽マスクとして用いたフィールド酸化膜３及
び：ゲート電極５の表面にもイオン注入時にＡｓイオン
が打ち込まれているために、上記の熱処理によってＡｓ
の拡散が生ずる。
ゲート電極５は通常多結晶シリコン又は金属材料で形成
されるので、熱処理によってソース領域６及びドレイン
領域７と同様に表面より精々２０００〔λ〕前後の注入
層となるのみで、しかも導電性を与えることになりむし
ろ好都合であるが、フィールド酸化膜３の場合には熱処
理によりＡｓが酸化膜（ＳｉＯ２）中を透過してチャネ
ルカット層２まで達する不具合が起こる。
されるので、熱処理によってソース領域６及びドレイン
領域７と同様に表面より精々２０００〔λ〕前後の注入
層となるのみで、しかも導電性を与えることになりむし
ろ好都合であるが、フィールド酸化膜３の場合には熱処
理によりＡｓが酸化膜（ＳｉＯ２）中を透過してチャネ
ルカット層２まで達する不具合が起こる。
一般に高温度熱処理は、表面酸化を防止するため不活性
雰囲気中で行われているが、特に窒素気流中での高温度
熱処理ではＡｓは酸化膜を突き抜けやすくて、界面に形
成したチャネルカット層２のＰ型不純物である硼素（Ｂ
）をも打ち消し、Ａｓイオンのドーズ量が１０１４／ｃ
ｆｒＬ２又はそれ以上ともなれば、距にＮ型に反転させ
ることにもなり、チャネルカット層が消滅するという厄
介な問題が起こる。
雰囲気中で行われているが、特に窒素気流中での高温度
熱処理ではＡｓは酸化膜を突き抜けやすくて、界面に形
成したチャネルカット層２のＰ型不純物である硼素（Ｂ
）をも打ち消し、Ａｓイオンのドーズ量が１０１４／ｃ
ｆｒＬ２又はそれ以上ともなれば、距にＮ型に反転させ
ることにもなり、チャネルカット層が消滅するという厄
介な問題が起こる。
このような例に限らず、酸化膜は遮蔽マスクとして広く
用いられ、かような製造方法は基本的技術となっている
が、♀素気流中などの高温度熱処理でＡｓが酸化膜中を
透過する現象はそのまま放置できないことである。
用いられ、かような製造方法は基本的技術となっている
が、♀素気流中などの高温度熱処理でＡｓが酸化膜中を
透過する現象はそのまま放置できないことである。
本発明はこのような問題を解決する目的で、上面よりＡ
ｓを注入した後、Ａｓイオンが注入された酸化膜等絶縁
膜の表面部分をエツチング除去して熱処理を行う工程を
含む半導体装置の製造方法を提案するものである。
ｓを注入した後、Ａｓイオンが注入された酸化膜等絶縁
膜の表面部分をエツチング除去して熱処理を行う工程を
含む半導体装置の製造方法を提案するものである。
以下、本発明を上記例と同じくＮチャネ列Ｏ８形半導体
装置の製造方法に適用した実施例により説明する。
装置の製造方法に適用した実施例により説明する。
先ず、第２図ａに示すように、Ｐ型ンリコン半導体基板
１上に選択的に窒化シリコン膜８を形成し、露出せしめ
た素子分離領域に硼素を拡散又はイオン注入し、次いで
酸素雰囲気中の高温度加湿熱処理によって、窒化シリコ
ン膜８によって覆われていない基板表面に膜厚１〔μｍ
）程度のフィールド酸化膜３を形成する。
１上に選択的に窒化シリコン膜８を形成し、露出せしめ
た素子分離領域に硼素を拡散又はイオン注入し、次いで
酸素雰囲気中の高温度加湿熱処理によって、窒化シリコ
ン膜８によって覆われていない基板表面に膜厚１〔μｍ
）程度のフィールド酸化膜３を形成する。
そうすると硼素は酸化膜中を拡散しにくいので、図示の
如くＰ十型チャネルカット層２が半導体基板１とフィー
ルド酸化膜３との境界面に形成される。
如くＰ十型チャネルカット層２が半導体基板１とフィー
ルド酸化膜３との境界面に形成される。
次に、第２図すに示すように窒化シリコン膜８゜を熱燐
酸溶液等でエツチング除去した後、再び高温度酸化処理
によって膜厚数１００〔人〕の酸化膜４を形成し、その
上面に化学気相成長（ＣＶＤ）法によって多結晶シリコ
ン膜を被着し、これらをフォトプロセスによりパターン
ニングしてゲート１酸化膜４及びゲート電極５とする。
酸溶液等でエツチング除去した後、再び高温度酸化処理
によって膜厚数１００〔人〕の酸化膜４を形成し、その
上面に化学気相成長（ＣＶＤ）法によって多結晶シリコ
ン膜を被着し、これらをフォトプロセスによりパターン
ニングしてゲート１酸化膜４及びゲート電極５とする。
次に、第２図Ｃに示すように、その上面よりドーズ量１
０１５／ＣｒＩＬ２程度のＡｓイオンＩを注入する１そ
の注入深さく平均深さ）は注入の加速電圧を加減して５
００〔λ〕位とする。
０１５／ＣｒＩＬ２程度のＡｓイオンＩを注入する１そ
の注入深さく平均深さ）は注入の加速電圧を加減して５
００〔λ〕位とする。
この場合、図示の１ように露出せしめた半導体基板１に
直接注入してもよいが、ゲート酸化膜４をパターンニン
グせずに残存させ、その上よりＡｓイオン■を注入して
もかまわない。
直接注入してもよいが、ゲート酸化膜４をパターンニン
グせずに残存させ、その上よりＡｓイオン■を注入して
もかまわない。
しかし、ゲート酸化膜４上から注入する場合は加速電圧
を高くしないと、同じ注入１深さにはならないので留意
する必要がある。
を高くしないと、同じ注入１深さにはならないので留意
する必要がある。
次に、このようにしてＡｓイオンを注入した半導体基板
を弗酸溶液に浸漬すると、フィールド酸化膜３は表面よ
りエツチングされ、特にＡｓの注入された表面部分はエ
ツチング速度が早く、通常の酸化膜の２倍の速度でエツ
チングされるから、数１００〔入〕の膜厚の注入表面は
１分間程度の浸漬で溶解除去される。
を弗酸溶液に浸漬すると、フィールド酸化膜３は表面よ
りエツチングされ、特にＡｓの注入された表面部分はエ
ツチング速度が早く、通常の酸化膜の２倍の速度でエツ
チングされるから、数１００〔入〕の膜厚の注入表面は
１分間程度の浸漬で溶解除去される。
そうして直ちにエツチングを中止すれば、第２図ｄに示
すようにＡｓの注入されていないフィールド酸化膜３の
み残る。
すようにＡｓの注入されていないフィールド酸化膜３の
み残る。
一方、ゲート電極５は多結晶シリコンであり、基板と同
じく弗酸のみではエツチングされないのでＡｓが注入さ
れたまま残存する。
じく弗酸のみではエツチングされないのでＡｓが注入さ
れたまま残存する。
しかる後に、第２図ｅに示すように、約１０００Ｃ’Ｃ
Ｉの高温度の窒素気流中で熱処理してＡｓイオンの注入
で損傷した結晶格子を回復させＡｓをＮ型不純物とした
ソース領域６及びドレイン領域Ｔを形成する。
Ｉの高温度の窒素気流中で熱処理してＡｓイオンの注入
で損傷した結晶格子を回復させＡｓをＮ型不純物とした
ソース領域６及びドレイン領域Ｔを形成する。
以降の工程は公知の方法によってＭＯ８形半導体装置に
形成するのであるが、上記の製造方法とすればフィール
ド酸化膜３中のＡｓは除去されてい・るので高温度熱処
理によりＰ十型チャネルカット層２を打ち消してＮ型に
反転させたシ、又、Ｐ型濃度を低ぐしたりすることはな
くなる。
形成するのであるが、上記の製造方法とすればフィール
ド酸化膜３中のＡｓは除去されてい・るので高温度熱処
理によりＰ十型チャネルカット層２を打ち消してＮ型に
反転させたシ、又、Ｐ型濃度を低ぐしたりすることはな
くなる。
以上が一実施例の説明であるが、本発明は酸化膜を遮蔽
マスクとしてＡｓイオンを注入する工程についてはすべ
て高温度熱処理前に酸化膜表面のＡｓ注入層をエツチン
グ除去することを推奨するもので、そうすればＰ型半導
体基板表面をＮ型反転させることがなくな武生導体装置
を安定化する利点がある。
マスクとしてＡｓイオンを注入する工程についてはすべ
て高温度熱処理前に酸化膜表面のＡｓ注入層をエツチン
グ除去することを推奨するもので、そうすればＰ型半導
体基板表面をＮ型反転させることがなくな武生導体装置
を安定化する利点がある。
又、エツチングに際してはＡｓ注入層はエツチング速度
が早く、エツチング終止点を見いだすことは容易で、エ
ツチング工程の追加も差程負担とはならない。
が早く、エツチング終止点を見いだすことは容易で、エ
ツチング工程の追加も差程負担とはならない。
その上、エツチング材料も弗酸のみならずフレオンなど
のドライエツチングによっても容易に行うことが可能で
ある。
のドライエツチングによっても容易に行うことが可能で
ある。
このように本発明は、半導体装置の特性を安定化する効
果があシ、その歩留や信頼度の向上に顕著に寄与するも
のである。
果があシ、その歩留や信頼度の向上に顕著に寄与するも
のである。
第１図ａ −ｃは従来の製造方法を示す工程順断面図で
、第２図ａ”’−ｅは本発明の製造方法の工程順断面図
であり、図中１はＰ型半導体基板、３゜３′はフィール
ド酸化膜、■は砒素（Ａｓ）イオンを示している。
、第２図ａ”’−ｅは本発明の製造方法の工程順断面図
であり、図中１はＰ型半導体基板、３゜３′はフィール
ド酸化膜、■は砒素（Ａｓ）イオンを示している。
Claims (1)
- １ Ｐ型半導体基板上に絶縁膜を形成し、該絶縁膜を遮
蔽マスクとして砒素イオンを注入し、選択的にＮ型領域
を形成する半導体装置の製造方法におハて、砒素イオン
を注入した後砒素イオンが注入された絶縁膜表面をエツ
チング除去し、しかる後熱処理を行う工程を含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55021413A JPS5821418B2 (ja) | 1980-02-22 | 1980-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55021413A JPS5821418B2 (ja) | 1980-02-22 | 1980-02-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56118333A JPS56118333A (en) | 1981-09-17 |
| JPS5821418B2 true JPS5821418B2 (ja) | 1983-04-30 |
Family
ID=12054327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55021413A Expired JPS5821418B2 (ja) | 1980-02-22 | 1980-02-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821418B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS524428A (en) * | 1975-06-16 | 1977-01-13 | Hitachi Ltd | Guide for cast in continuous casting |
-
1980
- 1980-02-22 JP JP55021413A patent/JPS5821418B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS524428A (en) * | 1975-06-16 | 1977-01-13 | Hitachi Ltd | Guide for cast in continuous casting |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56118333A (en) | 1981-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4002501A (en) | High speed, high yield CMOS/SOS process | |
| KR940005721B1 (ko) | Sos 및 soi 장치의 메사 구조를 위한 연부 도핑 프로세스 | |
| US5895252A (en) | Field oxidation by implanted oxygen (FIMOX) | |
| JPH07114199B2 (ja) | 半導体装置の製造方法 | |
| JPS5917243A (ja) | 半導体装置の製造方法 | |
| JPS6133253B2 (ja) | ||
| JPH032338B2 (ja) | ||
| JP3077760B2 (ja) | 固相拡散方法 | |
| JPH0763072B2 (ja) | 半導体デバイスの分離方法 | |
| JPS5821418B2 (ja) | 半導体装置の製造方法 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JPH0231468A (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| JPS63300563A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH02133929A (ja) | 半導体装置およびその製造方法 | |
| JPS63177561A (ja) | 半導体装置の製造方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPS5834939B2 (ja) | ハンドウタイソウチ | |
| KR0166812B1 (ko) | 반도체소자의 격리형성방법 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS6081863A (ja) | 半導体装置の製造方法 | |
| JPS60175416A (ja) | 半導体装置の製造方法 | |
| JPS60134469A (ja) | 半導体装置の製造方法 | |
| JPS63273317A (ja) | 半導体装置の製造方法 | |
| JPS6085561A (ja) | 半導体装置の製造方法 |