JPH04326786A - 半導体レーザ装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光通信用光源に適した半
導体レーザ素子及びその製造方法に関し、特に単一横モ
ードで発振し、低電流で安定に動作する埋め込み型（Ｂ
Ｈ）半導体レーザ素子及びその製造方法に関する。

【０００２】

【従来の技術】誘導放出によってコヒーレントに光を発
生させることが可能な半導体レーザ装置は、光情報処理
及び光計測等の分野、並びにプラスチックファイバーを
用いた光通信分野における光源として注目されている。 このような分野においては、高い信頼性と低い駆動電流
とが要求されるので、発振しきい値電流が低く安定な横
モード発振が得られる埋め込み型（ＢＨ）半導体レーザ
装置が主として用いられている。ＢＨ構造を適用した半
導体レーザ装置の一例を図５に示す。この半導体レーザ
装置は次のような構造を有する。

【０００３】半導体基板５０１上に、ｎ−ＩｎＰ第１ク
ラッド層５０２，ノンドープＧａＩｎＡｓＰ活性層５０
３，及びｐ−ＩｎＰ第２クラッド層５０４からなるスト
ライプ５１１が形成されている。このダブルヘテロ構造
を有するストライプ５１１を埋め込むように、半導体基
板５０１上に、ｐ−ＩｎＰ電流ブロック層５０５，及び
ｎ−ＩｎＰ電流ブロック層５０６が順次形成されており
、その接合面は上記活性層と同じ高さに合わされている
。ストライプ５１１及びｎ−ＩｎＰ電流ブロック層５０
６の上には、ｐ−ＩｎＰ層５０７及びｐ−ＧａＩｎＡｓ
Ｐコンタクト層５０８が順次形成されている。そして、
ｐ−ＧａＩｎＡｓＰコンタクト層５０８の表面にはｐ側
ＡｕＺｎ電極５０９が、半導体基板５０１の裏面にはｎ
側ＡｕＺｎ電極５１０が設けられている。このようなＢ
Ｈ半導体レーザ装置では、ストライプ５１１を構成する
各クラッド層は、それぞれ反対の導電型の電流ブロック
層と接している。このため、電圧を印加した場合に、電
流ブロック層にはダブルヘテロ構造のストライプ５１１
とは逆向きのバイアスが印加され、電流ブロック層を流
れる無効電流が減少して、半導体レーザ装置の電流効率
が高められる。その結果、発振しきい値電流は低減され
る。そして、電流ブロック層５０３はこの活性層５０３
よりも屈折率の小さい層で埋め込まれているので、単一
横モードで発振するレーザ光を得やすいという利点を有
する。

【０００４】ここで、この半導体レーザ装置を単一横モ
ードで発振させるためには、活性層５０３を幅約１．５
ｕｍ以下に精度良く形成する必要がある。しかしながら
、この従来例においては、活性層５０３を含むストライ
プ５１１は、それ以外の部分をエッチングで除去するこ
とにより形成される。したがって、活性層５０３の幅の
精度に依存するので、ウエハ面内に渡って均一に幅約１
．５ｕｍ以下に精度良く形成することは困難である。

【０００５】さらに、上記の半導体レーザ装置を製造す
る場合にはダブルヘテロ構造を形成する工程と、埋め込
む工程と、その上にコンタクト層を含む層を形成する工
程とにおいて、全体を通して３回の結晶成長が必要であ
り、製造工程が複雑である。また、電流ブロック層を形
成する際に電流ブロック層のヘテロ界面の位置を活性層
と同じ高さに合わせることが困難であるという問題点も
ある。

【０００６】上記の問題点を解決するために提案された
ＢＨ型半導体レーザ装置の第１例を図６に示す（特開平
１−２１８０８４号）。この半導体レーザ装置は以上の
ようにして製造される。

【０００７】まず、ｎ−ＩｎＰ基板６０１上に、ハイド
ライドＶＰＥ法を用いて、高抵抗ＦｅドープＩｎＰ層（
厚さ約２ｕｍ）６０６を成長させる。この上に［０１１
］方向に幅約２ｕｍのストライプ状の窓を有するエッチ
ングマスク６０９を形成する。これは、ＣＶＤ技術及び
フォトリソグラフィー技術を用いて形成される誘電体（
ＳｉＯ２　またはＳｉＮＸ）　エッチングマスクである
。 次いで、ＨＣ１及びＨ３ＰＯ４　の混合溶液を用いてエ
ッチングを行い、深さ２．５ｕｍのストライプ溝を形成
する。この溝は、ｎ−ＩｎＰ基板６０１に達しており、
ストライプの断面が台形になるように形成され、底面は
（１００）面、側面は（１１１）Ｂ面である。上記スト
ライプ溝の内部に、ｎ−ＩｎＰ第１クラッド層６０２，
ノンドープＧａＩｎＡｓＰ活性層（発光波長１．３ｕｍ
）６０３，及びｐ−ＩｎＰ第２クラッド層６０４をハイ
ドライドＶＰＥ法により順次成長させる。その上に、ｐ
−ＧａＩｎＡｓＰコンタクト層６０５を成長させた後、
ｐ−ＧａＩｎＡｓＰコンタクト層６０５表面にはｐ側Ａ
ｕＺｎ電極６０７を、ｎ−ＩｎＰ基板６０１の裏面には
ｎ側ＡｕＧｅ電極６０８を設ける。

【０００８】この例で用いられる成長条件においては、
｛１１１｝Ｂ面上には結晶成長が実質的に起こらない。 このため上記台形状の溝中に第１クラッド層６０２を成
長させる場合に、その成長が進行するに従って、第１ク
ラッド層６０２の（１００）面の幅は一定の割合で増大
する。したがって、第１クラッド層６０２の層厚を適当
な値に設定することにより、第１クラッド層６０２の（
１００）面の幅を精度良く決めることができる。活性層
６０３は第１クラッド層６０２の（１００）面上に形成
されるので、この従来例では、活性層の幅が精度良く形
成されたＢＨ半導体レーザ装置が得られる。

【０００９】また、第２の従来例として、提案されたＢ
Ｈ型半導体レーザ装置を図７に示す。この半導体レーザ
装置は以下のようにして製造される。

【００１０】まず、（１００）面を有するｎ−ＩｎＰ基
板７０１上の［０１１］方向にストライプ状凸部７０２
を形成する。次いで、ストライプ状凸部７０２が形成さ
れたｎ−ＩｎＰ基板上７０１に、ｎ−ＩｎＰ薄膜層７０
３，ＧａＩｎＡｓＰ薄膜７０４，及びｐ−ＩｎＰ薄膜７
０５を順次成長させる。このとき、ストライプ状凸部７
０２の上面には、共振器方向に対して垂直な断面形状が
三角形であり、（１１１）Ｂ面で囲まれたダブルヘテロ
構造の多層膜、すなわち、斜面がストライプ状凸部７０
２の両端から成長した（１１１）Ｂ面であるような多層
膜が形成される。なお、この多層膜は、ｎ−ＩｎＰ第１
クラッド層７０３，ＧａＩｎＡｓＰ活性層７０４，及び
ｐ−ＩｎＰ第２クラッド層７０５から構成されている。 このとき、ｐ−ＩｎＰ薄膜７０５は、ストライプ状凸部
７０２の上面に形成されたダブルヘテロ構造中のＧａＩ
ｎＡｓＰ活性層７０４を越えない厚さで成長するが、Ｉ
ｎＰ結晶は多層膜の（１１１）Ｂ面にも成長するので、
同図に示すように、ｐ−ＩｎＰ薄膜７０５はダブルヘテ
ロ構造の多層膜を被覆する。続いて、ｐ−ＩｎＰ薄膜７
０５で被覆されたストライプ状凸部７０２を埋め込むよ
うに、ｎ−ＩｎＰ埋め込み層７０６及びｐ−ＧａＩｎＡ
ｓＰコンタクト層７０７を順次成長させる。そして、ｐ
−ＩｎＰ第２クラッド層７０５に達するように、Ｚｎを
ストライプ状に拡散させて電流注入用のＺｎ拡散領域７
０８を形成する。最後に、ｎ−ＩｎＰ基板７０１の裏面
にはｎ側電極７０９を、ｐ−ＧａＩｎＡｓＰコンタクト
層７０７の表面にはｐ側電極７１０を形成することによ
り、半導体レーザ装置が得られる。

【００１１】このＢＨ型半導体レーザ装置は１回の結晶
成長で埋め込み型の構造が容易に形成できる。しかも、
ＧａＩｎＡｓＰ活性層７０４の幅をセルフアラインにで
きるため、発振しきい値電流が比較的小さく、横モード
も安定である。

【００１２】

【発明が解決しようとする課題】しかしながら、これら
半導体レーザ装置においては、ストライプ状の溝やメサ
（凸）部の形状・寸法によって適当な第１クラッド層厚
を設定し、セルフアラインに活性層幅を決定するので、
いずれもダブルヘテロ構造をするまえに１ｕｍ以上も深
くエッチングしなければならず、その加工精度も±０．
１ｕｍ以下にする必要がある。従って、基板全面に渡っ
て均一に、再現性良くストライプ状の溝やメサ（凸）の
形状・寸法を高精度に形成することが困難であった。そ
の結果、素子の特性バラツキが大きくなり、良品歩留ま
りを低下させていた。

【００１３】本発明は、上記従来の問題点を解決するも
のであり、その目的とするところは、高精度に基板をエ
ッチングして加工することなく、発振しきい値電流が小
さく安定な単一横モード発振が得られるなど、素子特性
が良好で信頼性に優れた埋め込み型半導体レーザ装置を
提供すること、及び、このような半導体レーザ装置を簡
便な手法で性能のばらつきを抑えて高い歩留まりで得る
ことができる製造方法を提供することにある。

【００１４】

【課題を解決するための手段】本発明は半導体基板と、
該基板上に設けられた活性層を含むストライプ状の積層
構造と、該積層構造の両側面に設けられた埋め込み層と
を備え、該基板の主たる面が（１００）面であり、該ス
トライプの積層構造が＜０１１＞方向に沿っており、該
積層構造の側面が｛１１１｝Ｂ面のフアセットであり、
該埋め込み層が該積層構造の抵抗よりも高い抵抗を有し
ているか、又は順方向の電流を阻止する積層構造を有し
ている半導体レーザ素子であり、そのことにより上記目
的が達成される。

【００１５】また、本発明は（１００）面を主たる面と
する半導体基板に誘電体膜を形成する工程と、＜０１１
＞方向に沿う溝を該基板に達するようにして誘電体スト
ライプを形成する工程と、活性層を含むメサストライプ
状の積層構造を該誘電体ストライプ溝内の該基板上にの
み選択的に成長させる工程と、その後該誘電体膜を除去
する工程と、該積層構造の側面部分を該積層構造よりも
高い抵抗を有する材料で埋め込む工程、または該積層構
造の側面部分を異なる導電型の半導体層で交互に埋め込
む工程を包含する半導体レーザ素子の製造方法であり、
そのことにより上記目的が達成される。

【００１６】上記のダブルヘテロ構造を誘電体ストライ
プ溝中の基板上のみに選択成長させる場合には（１００
）面上の成長速度（１１１）Ｂ面上の成長速度の２〜５
倍以上になるため、メサストライプ状の積層構造は共振
器方向に対して垂直な断面形状又は台形になる。すなわ
ち、（１１１）Ｂ面で囲まれたダブルヘテロ構造が誘電
体ストライプ溝中の基板上のみに形成される。

【００１７】更に、本発明は（１００）面を主たる面と
する半導体基板上に誘電体膜を形成する工程と、＜０１
１＞方向に沿う溝を該基板に達するようにして誘電体ス
トライプを形成する工程と、高抵抗を有する材料又は異
なる導電型の半導体交互層からなる電流ブロック層を該
誘電体ストライプ溝内の該基板上にのみ選択的に成長さ
せる工程と、その後該誘電体膜を除去する工程と、該誘
電体膜を除去した部分に活性層を含むダブルヘテロ層構
造を形成する工程とを包含する半導体レーザ素子の製造
方法であり、そのことにより上記目的が達成される。

【００１８】上記の電流ブロック層を誘電体ストライプ
溝中の基板上のみに選択成長させる場合には（１００）
面上の成長速度が（１１１）Ｂ面上の成長速度の２〜５
倍以上になるため、成長上面は（１００）面、成長側面
は（１１１）Ｂフアセットを形成する。次に、誘電体膜
を除去し、基板とその側面が（１１１）Ｂ面からなる溝
にダブルヘテロ構造を成長させる。すなわち、（１１１
）Ｂ面で囲まれたダブルヘテロ構造が電流ブロック層内
に埋め込まれた形になる。

【００１９】

【作用】（１００）面上の＜０１１＞方向に誘電体膜に
よってストライプ状に基板に達する溝部を設けた半導体
基板上に、活性層を含むダブルヘテロ構造の多層膜を順
次成長させると誘電体上には成長が起こらず、溝部の基
板上にのみ成長する。さらに、その多層膜は共振器方向
に対して垂直な断面形状が台形であり、（１１１）Ｂ面
で囲まれたダブルヘテロ構造の多層膜、すなわちその斜
面がストライプ状溝部の両端から半導体基板の（１００
）面と約４．７度の角度をなして成長した（１１１）面
であるような多層膜が形成される。また、従来例のよう
な高精度な基板の深いエッチングを必要とせず、ストラ
イプ状溝部よりも幅の小さい活性層を再現性良く形成す
ることができる。

【００２０】

【実施例】図１は本発明の半導体レーザ装置の第１実施
例を示す断面図である。この半導体レーザ装置は図２（
ａ）〜（ｅ）に示す工程で次のように製造される。

【００２１】まず、図２（ａ）に示すように、（１００
）面を有するＳｎドープｎ−ＩｎＰ基板１上に、プラズ
マＣＶＤ法を用いてＳｉ３Ｎ４膜からなる非晶質の誘電
体膜（膜厚０．１〜０．３μｍ）１０　を形成し、通常
のフォトエッチング工程により誘電体膜１０に、基板１
に達する幅５μｍの溝１０１を［０１１］方向（共振器
方向，図面に垂直）に沿うようにして形成する。次に、
ＭＯＣＶＤ法を用いた選択成長により、溝１０１内の基
板上に、Ｓｉドープｎ−Ｉｎｐクラッド層（層厚２μｍ
，キャリア濃度ｎ〜１ｘ１０１８ｃｍ３）２、ノンドー
プＧａＩｎＡｓＰ活性層（層厚０．１５μｍ、発振波長
１３００ｎｍ）３、Ｚｎドープｐ−ＩｎＰクラッド層（
層厚０．５μｍ、キャリア濃度ｐ〜５ｘ１０１７ｃｍ３
）４からなるダブルヘテロ構造及びＺｎドープｐ−Ｇａ
ＩｎＡｓＰコンタクト層５を順次選択的に積層する。こ
のとき、基板温度を約６５０℃に、雰囲気圧力を７６ｔ
ｏｒｒに保つ。この選択成長の際、（１１１）Ｂ面上の
結晶成長が極端に遅いという成長速度の面方位依存性が
あり、結晶成長後の多層膜の側面には（１１１）Ｂフア
セット１０２が形成される（図２（ｂ））。

【００２２】次に、誘電体膜１０をＨＦ水溶液でエッチ
ング除去した後、ＭＯＣＶＤ法によりＺｎドープｐ−Ｉ
ｎＰ層（キャリア濃度ｐ〜５ｘ１０１７ｃｍ３）６とＳ
ｉドープｎ−ＩｎＰ層（キャリア濃度ｎ−１ｘ１０１８
ｃｍ３）７からなる電流ブロック層をこの順番で形成す
る。 このとき、基板温度を約６５０℃に、雰囲気圧力を７６
ｔｏｒｒに保ち、ｐ−ＩｎＰ層６はストライプ状多層膜
のノンドープＧａＩｎＡｓＰ活性層３の位置よりも高く
、またｎ−ＩｎＰ層７はストライプ状多層膜のＺｎドー
プｐ−ＧａＩｎＡｓＰコンタクト層５の上面と同じ高さ
又は若干高く（０．５ｕｍ以下）になるように形成する
（図２（ｃ））。

【００２３】次いで、ダブルヘテロ構造を含むストライ
プ状多層膜上に成長したｐ−ＩｎＰ層６とｎ−ＩｎＰ層
７をレジストまたは誘電体膜をマスクとしてエッチング
除去する。エッチング溶液としてはＧａＩｎＡｓＰコン
タクト層５がエッチストップとなるようにＩｎＰとＧａ
ＩｎＡｓＰとの選択比が高いＨＣ１：Ｈ２Ｏ＝４：１溶
液を用いる（図２（ｄ））。最後にｐ−ＧａＩｎＡｓＰ
コンタクト層５側の表面にＡｕＧｅ／Ｎｉ電極８を、ｎ
−ＩｎＰ基板１の裏面にはＡｕＺｎ／Ａｕ電極９を形成
することにより図１に示すような埋め込み型半導体レー
ザ装置を得る（図２（ｅ））。

【００２４】このように、本実施例では、予め基板自体
に溝やメサなどの凹凸をつける事なく、活性層幅をセル
フアラインに精度良く、再現性良く制御することができ
た。また、基板の深いエッチングを必要としないため、
ウエハ面内にわたって均一性良く、埋め込み型の半導体
レーザを形成でき、特性の揃った素子が製造できるので
歩留まりも向上した。

【００２５】図３は本発明の半導体レーザ装置の第２の
実施例を示す断面図である。この半導体レーザ装置は図
４（ａ）〜（ｆ）に示す工程で次のように製造される。

【００２６】まず、図４（ａ）に示すように、（１００
）面を有するＳｎドープｎ−ＩｎＰ基板１１上に、プラ
ズマＣＶＤ法を用いてＳｉ３Ｎ４膜からなる非晶質の誘
電体膜（膜厚０．１〜０．３μｍ）　を形成する。次に
、通常のフォトエッチング工程によりライン／スペース
＝３μｍ　となるようにして誘電体膜のストライプ１７
を［０１１］方向（共振器方向、図面に垂直）に沿うよ
うにする。次に、ＭＯＣＶＤ法を用いた選択成長により
、誘電体ストライプ１７以外の基板上に、半絶縁性のＦ
ｅドープＩｎＰ電流ブロック層１２（層厚１．５〜３μ
ｍ、ρ≧１ｘ１０６Ω−ｃｍ）を成長させる。このとき
、基板温度を約６５０℃に、雰囲気圧力を７６ｔｏｒｒ
に保つ。この選択成長の際、（１１１）Ｂ面上の結晶成
長が極端に遅いという成長速度の面方位依存性があり、
結晶成長後の半絶縁性のＦｅドープＩｎＰ電流ブロック
層１２の側面には（１１１）Ｂフアセットが形成される
（図４（ｂ）。次に、誘電体膜１７をＨＦ水溶液でエッ
チング除去した後、ＭＯＣＶＤ法により、Ｓｉドープｎ
−ＩｎＰクラッド層１３（層厚２μｍ、キャリア濃度ｎ
〜１ｘ１０１８ｃｍ３）、ノンドープＧａＩｎＡｓＰ活
性層１４（層厚０．１５μｍ、発振波長１３００ｎｍ）
、Ｚｎドープｐ−ＩｎＰクラッド層１５（層厚０．５μ
ｍ、キャリア濃度ｐ〜５ｘ１０１７ｃｍ３）からなるダ
ブルヘテロ構造及びＺｎドープｐ−ＧａＩｎＡｓＰコン
タクト層１６を順次成長させる（図３（ｃ）〜（ｅ））
。最後にｐ−ＧａＩｎＡｓＰコンタクト層１６側の表面
にＡｕＺｎ／Ａｕ電極１８を、ｎ−ＩｎＰ基板１１の裏
面にはＡｕＧｅ／Ｎｉ電極１９を形成することにより図
３に示すような埋め込み型半導体レーザ装置を得る。

【００２７】このように、本実施例も、予め基板自体に
溝やメサなどの凹凸をつける事なく、活性層幅をセルフ
アラインに精度良く、再現性良く制御することができた
。また、基板の深いエッチングを必要としないため、ウ
エハ面内にわたって均一性良く、埋め込み型の半導体レ
ーザを形成でき、単一横モードで安定に発振すると共に
発振しきい値の小さい良好な特性の揃った素子が製造で
きるので歩留まりも向上した。なお、上記第１及び第２
の実施例では、ｎ型半導体基板を用いたが、ｐ型半導体
基板を用いてもよい。例えば、第１の実施例では、導電
型を単に逆に形成するだけでよく、第２の実施例では、
選択成長で電流ブロック層を形成する際、ダブルインジ
ェクションの効果をふせぐために誘電体ストライプ以外
の基板上だけに半絶縁性のＦｅドープＩｎＰ電流ブロッ
ク層を成長させるかわりに、ｎ−ＩｎＰ／Ｆｅ−ＩｎＰ
／ｎ−ＩｎＰの多層構造の電流ブロック層を形成しその
後のダブルヘテロ構造は導電型を逆にするだけで同様の
効果が得られる。

【００２８】

【発明の効果】このように、本発明によれば、予め基板
自体に溝やメサなどの凹凸を付ける事なく、幅の狭い活
性層幅をセルフアラインに精度良く、再現性良く制御す
ることができる。また、基板の深いエッチングを必要と
しないため、ウエハ面内にわたって均一性良く、埋め込
み型の半導体レーザを形成でき、単一横モードで安定に
発振すると共に発振しきい値の小さい良好な特性の揃っ
た素子が製造できるので歩留まりも向上する。

【図面の簡単な説明】

【図１】本発明の第１の実施例による半導体レーザ装置
の断面図である。

【図２】本発明の第１の実施例を示す図である。

【図３】本発明の第２の実施例による半導体レーザ装置
の断面図である。

【図４】本発明の第２の実施例を示す図である。

【図５】従来例を示す断面図である。

【図６】従来例を示す断面図である。

【図７】従来例を示す断面図である。

【符号の説明】

１　　ｎ型ＩｎＰ基板 ２　　ｎ型ＩｎＰクラッド層 ３　　ノンドープＧａＩｎＡｓＰ活性層４　　ｐ型Ｉｎ
Ｐクラッド層 ５　　ｐ型ＧａＩｎＡｓＰコンタクト層６　　ｎ−Ｉｎ
Ｐ電流ブロック層 ７　　ｐ−ＩｎＰ電流ブロック層 ８　　ＡｕＺｎ電極 ９　　ＡｕＧｅ／Ｎｉ電極 １０　　誘導体膜 １０１　　溝 １０２　　（１１１）Ｂフアセット １１　　ｎ型ＩｎＰ基板 １２　　ｐ−ＩｎＰ電流ブロック層 １３　　ｎ型ＩｎＰクラッド層 １４　　ノンドープＧａＩｎＡｓＰ活性層１５　　ｐ型
ＩｎＰクラッド層 １６　　ｐ型ＧａＩｎＡｓＰコンタクト層１７　　誘導
体膜ストライプ １８　　ＡｕＺｎ電極 １９　　ＡｕＧｅ／Ｎｉ電極

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　（１００）面を主たる面とする半導体
   基板上に誘電体膜を形成する第１の工程と、＜１００＞
   方向に沿い、前記半導体基板に達するストライプ状の溝
   を、前記誘電体膜に形成する第２の工程と、活性層を含
   む積層構造を、前記ストライプ状の溝上に選択的に形成
   させる第３の工程と、前記第２の工程で残された半導体
   基板上の誘電体膜を除去する第４の工程と、を包含して
   なることを特徴とする半導体レーザ装置の製造方法。
2. 【請求項２】　　（１００）面を主たる面とする半導体
   基板上に誘電体膜を形成する第１の工程と、＜１００＞
   方向に沿い、前記半導体基板に達するストライプ状の溝
   を、前記誘電体膜に形成する第２の工程と、高抵抗材料
   又は異なる導電型の半導体交互層からなる電流ブロック
   層を、前記ストライプ状の溝上に選択的に成長させる第
   ３の工程と、前記第２の工程で残された半導体基板上の
   誘電体膜を除去する第４の工程と、該第４の工程で露出
   された半導体基板上に、活性層を含む積層構造を形成す
   る第５の工程と、を包含してなるこことを特徴とする半
   導体レーザ装置の製造方法。