JP2001015864A - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法Info
- Publication number
- JP2001015864A JP2001015864A JP18250699A JP18250699A JP2001015864A JP 2001015864 A JP2001015864 A JP 2001015864A JP 18250699 A JP18250699 A JP 18250699A JP 18250699 A JP18250699 A JP 18250699A JP 2001015864 A JP2001015864 A JP 2001015864A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current blocking
- laser device
- semiconductor laser
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 動作電流が低く信頼性が高い高出力の端面窓
型半導体レーザ素子を得る。 【解決手段】 共振器端面およびその近傍の活性層無秩
序化領域１４上にｎ型端面電流阻止層７を形成する。ｎ
型下クラッド層２、ｐ型第１上クラッド層４、ｎ型端面
電流阻止層７、ｐ型第２上クラッド層６の順に極性が交
互に異なる複数の半導体層が配置されるので、窓領域に
流れる無効電流が抑制されて動作電流が低減し、さら
に、窓領域の無効電流による発熱が抑制されて結晶劣化
が生じ難くなり、高出力動作時の信頼性が向上する。端
面電流阻止層７から窓領域までの距離（層厚方向）は第
１上クラッド層４の層厚にほぼ等しくなり、その層厚が
比較的薄いので、電流阻止部から窓領域に流れる無効電
流が十分に抑制される。
型半導体レーザ素子を得る。 【解決手段】 共振器端面およびその近傍の活性層無秩
序化領域１４上にｎ型端面電流阻止層７を形成する。ｎ
型下クラッド層２、ｐ型第１上クラッド層４、ｎ型端面
電流阻止層７、ｐ型第２上クラッド層６の順に極性が交
互に異なる複数の半導体層が配置されるので、窓領域に
流れる無効電流が抑制されて動作電流が低減し、さら
に、窓領域の無効電流による発熱が抑制されて結晶劣化
が生じ難くなり、高出力動作時の信頼性が向上する。端
面電流阻止層７から窓領域までの距離（層厚方向）は第
１上クラッド層４の層厚にほぼ等しくなり、その層厚が
比較的薄いので、電流阻止部から窓領域に流れる無効電
流が十分に抑制される。
Description
【０００１】
【発明の属する技術分野】本発明は、光ディスク用に好
適に用いられる高出力動作が可能な半導体レーザ素子お
よびその製造方法に関し、特に、共振器端面およびその
近傍に窓領域を設けた端面窓型の半導体レーザ素子およ
びその製造方法に関する。
適に用いられる高出力動作が可能な半導体レーザ素子お
よびその製造方法に関し、特に、共振器端面およびその
近傍に窓領域を設けた端面窓型の半導体レーザ素子およ
びその製造方法に関する。
【０００２】
【従来の技術】光ディスク用の半導体レーザ素子におい
ては、光出射端面の劣化を抑制して高出力で高い信頼性
を達成することが重要である。このため、共振器端面お
よびその近傍に活性層からのレーザ光を吸収しない窓領
域を設けた、所謂、端面窓型の半導体レーザ素子の開発
が盛んに進められている。この素子構造は、例えば特開
平８−１１１５６０号公報や特開平９−２３０３７号公
報に開示されている。
ては、光出射端面の劣化を抑制して高出力で高い信頼性
を達成することが重要である。このため、共振器端面お
よびその近傍に活性層からのレーザ光を吸収しない窓領
域を設けた、所謂、端面窓型の半導体レーザ素子の開発
が盛んに進められている。この素子構造は、例えば特開
平８−１１１５６０号公報や特開平９−２３０３７号公
報に開示されている。
【０００３】図７は特開平８−１１１５６０号公報に開
示されている半導体レーザ素子の構造を示す斜視図であ
る。
示されている半導体レーザ素子の構造を示す斜視図であ
る。
【０００４】この半導体レーザ素子の製造においては、
基板１上に下クラッド層２、量子井戸活性層３、第１上
クラッド層４を成長後、光出射端面およびその近傍に相
当する量子井戸活性層３にＳｉイオンを打ち込んで、不
純物注入と拡散によって活性層無秩序化領域（窓領域）
１４を形成する。その上に第２上クラッド層９とキャッ
プ層１０をリッジストライプ６状に設け、リッジストラ
イプ６の側面を電流ブロック層３８で埋め込む。そし
て、リッジストライプ６上および電流ブロック層３８上
にわたってコンタクト層１２を設け、基板１側には電極
１５を、コンタクト層１２上には電極１６を設ける。
基板１上に下クラッド層２、量子井戸活性層３、第１上
クラッド層４を成長後、光出射端面およびその近傍に相
当する量子井戸活性層３にＳｉイオンを打ち込んで、不
純物注入と拡散によって活性層無秩序化領域（窓領域）
１４を形成する。その上に第２上クラッド層９とキャッ
プ層１０をリッジストライプ６状に設け、リッジストラ
イプ６の側面を電流ブロック層３８で埋め込む。そし
て、リッジストライプ６上および電流ブロック層３８上
にわたってコンタクト層１２を設け、基板１側には電極
１５を、コンタクト層１２上には電極１６を設ける。
【０００５】この従来技術では、光出射端面およびその
近傍における量子井戸活性層３の無秩序化領域１４での
バンドギャップが、共振器内部の量子井戸活性層３から
のレーザ光に対して透明領域、即ち窓領域となる。よっ
て、端面部における活性層の光吸収が抑制されて、高出
力動作時の端面劣化が抑制される。
近傍における量子井戸活性層３の無秩序化領域１４での
バンドギャップが、共振器内部の量子井戸活性層３から
のレーザ光に対して透明領域、即ち窓領域となる。よっ
て、端面部における活性層の光吸収が抑制されて、高出
力動作時の端面劣化が抑制される。
【０００６】図８は特開平９−２３０３７号公報に開示
されている半導体レーザ素子の構造を示す斜視図であ
る。
されている半導体レーザ素子の構造を示す斜視図であ
る。
【０００７】この半導体レーザ素子に製造においては、
基板１上に下クラッド層２、量子井戸活性層３、第１上
クラッド層４およびコンタクト層１２を成長後、コンタ
クト層１２上に内部ストライプ５２に相当する開口部を
設けたＳｉＯ2膜（図示せず）を形成する。そして、熱
処理によりＳｉＯ2膜で生成される結晶中の空孔を光出
射端面およびその近傍に相当する量子井戸活性層３に拡
散させて活性層無秩序化領域（窓領域）１４を形成す
る。そして、コンタクト層１２の上部から内部ストライ
プ５２に相当する領域以外の領域５１にプロトンを注入
して、電流狭窄と光閉じ込めを可能とする内部ストライ
プ５２を共振器内部に形成する。
基板１上に下クラッド層２、量子井戸活性層３、第１上
クラッド層４およびコンタクト層１２を成長後、コンタ
クト層１２上に内部ストライプ５２に相当する開口部を
設けたＳｉＯ2膜（図示せず）を形成する。そして、熱
処理によりＳｉＯ2膜で生成される結晶中の空孔を光出
射端面およびその近傍に相当する量子井戸活性層３に拡
散させて活性層無秩序化領域（窓領域）１４を形成す
る。そして、コンタクト層１２の上部から内部ストライ
プ５２に相当する領域以外の領域５１にプロトンを注入
して、電流狭窄と光閉じ込めを可能とする内部ストライ
プ５２を共振器内部に形成する。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体レーザ素子には、以下のような問題点があ
る。
来の半導体レーザ素子には、以下のような問題点があ
る。
【０００９】特開平８−１１１５６０号公報に開示され
ている半導体レーザ素子では、端面およびその近傍に電
流阻止機能を有する部分を設けていないので、窓領域と
なる活性層無秩序化領域１４に電流が流れる。この電流
により生成されたキャリヤはレーザ発振に寄与しない発
光または発熱になるので、動作電流が増大する。さら
に、その無効電流により生じる発熱によって窓領域での
結晶劣化が生じ、高出力時における半導体レーザ素子の
信頼性が低下するという問題がある。
ている半導体レーザ素子では、端面およびその近傍に電
流阻止機能を有する部分を設けていないので、窓領域と
なる活性層無秩序化領域１４に電流が流れる。この電流
により生成されたキャリヤはレーザ発振に寄与しない発
光または発熱になるので、動作電流が増大する。さら
に、その無効電流により生じる発熱によって窓領域での
結晶劣化が生じ、高出力時における半導体レーザ素子の
信頼性が低下するという問題がある。
【００１０】これに対して、特開平９−２３０３７号公
報に開示されている半導体レーザ素子では、窓領域とな
る活性層無秩序化領域１４に電流が流れるのを防ぐため
に、プロトン注入により高抵抗領域からなる端面電流阻
止部を設けている。しかしながら、この方法では、プロ
トン注入の際にプロトン打ち込み領域が活性層３にまで
及ぶと活性層３の結晶に欠陥が生じるので、レーザ光が
散乱されて損失を生じる。そこで、プロトン打ち込み領
域は活性層からかなり離れたところ、通常は１．０μｍ
以上離れたところに形成されるため、この端面電流阻止
構造では電流阻止機能が不十分となって活性層無秩序化
領域に電流が流れてしまう。その結果、特開平８−１１
１５６０号公報と同様に、動作電流の増大、および活性
層無秩序化領域での結晶劣化による高出力時の信頼性低
下の問題が生じる。
報に開示されている半導体レーザ素子では、窓領域とな
る活性層無秩序化領域１４に電流が流れるのを防ぐため
に、プロトン注入により高抵抗領域からなる端面電流阻
止部を設けている。しかしながら、この方法では、プロ
トン注入の際にプロトン打ち込み領域が活性層３にまで
及ぶと活性層３の結晶に欠陥が生じるので、レーザ光が
散乱されて損失を生じる。そこで、プロトン打ち込み領
域は活性層からかなり離れたところ、通常は１．０μｍ
以上離れたところに形成されるため、この端面電流阻止
構造では電流阻止機能が不十分となって活性層無秩序化
領域に電流が流れてしまう。その結果、特開平８−１１
１５６０号公報と同様に、動作電流の増大、および活性
層無秩序化領域での結晶劣化による高出力時の信頼性低
下の問題が生じる。
【００１１】本発明はこのような従来技術の課題を解決
すべくなされたものであり、窓領域となる活性層無秩序
化領域への電流注入を抑制して、無効電流による動作電
流の増大を防ぐと共に活性層無秩序化領域での結晶劣化
による信頼性低下を防いで、動作電流が低く信頼性が高
い高出力の端面窓型の半導体レーザ素子およびその製造
方法を提供することを目的とする。
すべくなされたものであり、窓領域となる活性層無秩序
化領域への電流注入を抑制して、無効電流による動作電
流の増大を防ぐと共に活性層無秩序化領域での結晶劣化
による信頼性低下を防いで、動作電流が低く信頼性が高
い高出力の端面窓型の半導体レーザ素子およびその製造
方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体レーザ素
子は、少なくとも第１導電型の下クラッド層と第２導電
型の第１上クラッド層と、両クラッド層で挟まれた量子
井戸活性層を有し、少なくとも光出射端面およびその近
傍に、該量子井戸活性層を無秩序化した窓領域を備えて
いる半導体レーザ素子において、該窓領域上方であって
該第１上クラッド層上部分に電流阻止部を有し、該電流
阻止部上および該電流阻止部が設けられていない第１上
クラッド層上部分にわたってリッジストライプ状に第２
導電型の第２上クラッド層を備えており、そのことによ
り上記目的が達成される。
子は、少なくとも第１導電型の下クラッド層と第２導電
型の第１上クラッド層と、両クラッド層で挟まれた量子
井戸活性層を有し、少なくとも光出射端面およびその近
傍に、該量子井戸活性層を無秩序化した窓領域を備えて
いる半導体レーザ素子において、該窓領域上方であって
該第１上クラッド層上部分に電流阻止部を有し、該電流
阻止部上および該電流阻止部が設けられていない第１上
クラッド層上部分にわたってリッジストライプ状に第２
導電型の第２上クラッド層を備えており、そのことによ
り上記目的が達成される。
【００１３】前記電流阻止部は、少なくとも第１導電型
の端面電流阻止層を有する構成とすることができる。
の端面電流阻止層を有する構成とすることができる。
【００１４】前記端面電流阻止層と前記第２上クラッド
層との間に保護層を有するのが好ましい。
層との間に保護層を有するのが好ましい。
【００１５】前記端面電流阻止層および前記第１上クラ
ッド層がＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または（Ａｌ
yＧａ1-y）zＩｎ1-zＰ（０≦ｙ≦１、０≦ｚ≦１）から
なり、該端面電流阻止層のＡｌ組成比が該第１上クラッ
ド層のＡｌ組成比よりも小さいのが好ましい。
ッド層がＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または（Ａｌ
yＧａ1-y）zＩｎ1-zＰ（０≦ｙ≦１、０≦ｚ≦１）から
なり、該端面電流阻止層のＡｌ組成比が該第１上クラッ
ド層のＡｌ組成比よりも小さいのが好ましい。
【００１６】前記保護層および前記端面電流阻止層がＡ
ｌxＧａ1-xＡｓ（０≦ｘ≦１）または（ＡｌyＧａ1-y）
zＩｎ1-zＰ（０≦ｙ≦１、０≦ｚ≦１）からなり、該保
護層のＡｌ組成比が該端面電流阻止層のＡｌ組成比より
も小さいのが好ましい。
ｌxＧａ1-xＡｓ（０≦ｘ≦１）または（ＡｌyＧａ1-y）
zＩｎ1-zＰ（０≦ｙ≦１、０≦ｚ≦１）からなり、該保
護層のＡｌ組成比が該端面電流阻止層のＡｌ組成比より
も小さいのが好ましい。
【００１７】前記端面電流阻止層の厚みが０．０１μｍ
以上０．３μｍ以下であるのが好ましい。
以上０．３μｍ以下であるのが好ましい。
【００１８】前記保護層の厚みが０．００１μｍ以上
０．０３μｍ以下であるのが好ましい。
０．０３μｍ以下であるのが好ましい。
【００１９】前記端面電流阻止層のキャリヤ濃度が５×
１０17ｃｍ-3以上５×１０18ｃｍ-3以下であるのが好ま
しい。
１０17ｃｍ-3以上５×１０18ｃｍ-3以下であるのが好ま
しい。
【００２０】前記電流阻止部と前記窓領域とは共振器方
向の長さが略等しいのが好ましい。
向の長さが略等しいのが好ましい。
【００２１】前記窓領域は共振器方向の長さが１０μｍ
以上６０μｍ以下であるのが好ましい。
以上６０μｍ以下であるのが好ましい。
【００２２】前記窓領域は、前記量子井戸活性層を構成
する結晶中に空孔を拡散させて無秩序化したものである
のが好ましい。
する結晶中に空孔を拡散させて無秩序化したものである
のが好ましい。
【００２３】前記端面電流阻止層および前記保護層のＡ
ｌ組成比が０．１以下であるのが好ましい。
ｌ組成比が０．１以下であるのが好ましい。
【００２４】前記量子井戸活性層から前記端面電流阻止
層まで、または前記量子井戸活性層から前記保護層まで
の層厚方向の距離が０．４μｍ以下であるのが好まし
い。
層まで、または前記量子井戸活性層から前記保護層まで
の層厚方向の距離が０．４μｍ以下であるのが好まし
い。
【００２５】本発明の半導体レーザ素子の製造方法は、
第１導電型の基板上に、少なくとも第１導電型の下クラ
ッド層、量子井戸活性層、第２導電型の第１上クラッド
層、第２導電型の保護層および第１導電型の端面電流阻
止層を順次成長させる工程と、成長表面にＳｉＯx膜を
形成し、該ＳｉＯx膜と該端面電流阻止層とを、少なく
とも光出射端面およびその近傍の上方を残して除去する
工程と、熱アニールにより該ＳｉＯx膜下方の該量子井
戸活性層部分を選択的に無秩序化する工程と、該ＳｉＯ
x膜を除去し、該端面電流阻止層上および該電流阻止層
が設けられていない保護層上部分にわたって第２導電型
の第２上クラッド層を成長させる工程とを含み、そのこ
とにより上記目的が達成される。
第１導電型の基板上に、少なくとも第１導電型の下クラ
ッド層、量子井戸活性層、第２導電型の第１上クラッド
層、第２導電型の保護層および第１導電型の端面電流阻
止層を順次成長させる工程と、成長表面にＳｉＯx膜を
形成し、該ＳｉＯx膜と該端面電流阻止層とを、少なく
とも光出射端面およびその近傍の上方を残して除去する
工程と、熱アニールにより該ＳｉＯx膜下方の該量子井
戸活性層部分を選択的に無秩序化する工程と、該ＳｉＯ
x膜を除去し、該端面電流阻止層上および該電流阻止層
が設けられていない保護層上部分にわたって第２導電型
の第２上クラッド層を成長させる工程とを含み、そのこ
とにより上記目的が達成される。
【００２６】本発明の半導体レーザ素子の製造方法は、
第１導電型の基板上に、少なくとも第１導電型の下クラ
ッド層、量子井戸活性層、第２導電型の第１上クラッド
層、第２導電型の保護層および第１導電型の端面電流阻
止層を順次成長させる工程と、該端面電流阻止層を、少
なくとも光出射端面およびその近傍の上方を残して除去
する工程と、不純物拡散により該端面電流阻止層下方の
該量子井戸活性層部分を選択的に無秩序化する工程と、
該端面電流阻止層上および該電流阻止層が設けられてい
ない保護層上部分にわたって第２導電型の第２上クラッ
ド層を成長させる工程とを含み、そのことにより上記目
的が達成される。
第１導電型の基板上に、少なくとも第１導電型の下クラ
ッド層、量子井戸活性層、第２導電型の第１上クラッド
層、第２導電型の保護層および第１導電型の端面電流阻
止層を順次成長させる工程と、該端面電流阻止層を、少
なくとも光出射端面およびその近傍の上方を残して除去
する工程と、不純物拡散により該端面電流阻止層下方の
該量子井戸活性層部分を選択的に無秩序化する工程と、
該端面電流阻止層上および該電流阻止層が設けられてい
ない保護層上部分にわたって第２導電型の第２上クラッ
ド層を成長させる工程とを含み、そのことにより上記目
的が達成される。
【００２７】以下、本発明の作用について説明する。
【００２８】本発明にあっては、共振器端面およびその
近傍の活性層無秩序化領域（窓領域）上に設けた電流阻
止部によって、窓領域に流れる無効電流を抑制して動作
電流を低減する。さらに、窓領域の無効電流による発熱
が抑制されるので結晶劣化が発生し難く、高出力動作時
の信頼性が向上する。電流阻止部から窓領域までの距離
（層厚方向）は第１上クラッド層厚にほぼ等しくなり、
その層厚は比較的薄いので、電流阻止部から窓領域に流
れる無効電流が十分に抑制される。
近傍の活性層無秩序化領域（窓領域）上に設けた電流阻
止部によって、窓領域に流れる無効電流を抑制して動作
電流を低減する。さらに、窓領域の無効電流による発熱
が抑制されるので結晶劣化が発生し難く、高出力動作時
の信頼性が向上する。電流阻止部から窓領域までの距離
（層厚方向）は第１上クラッド層厚にほぼ等しくなり、
その層厚は比較的薄いので、電流阻止部から窓領域に流
れる無効電流が十分に抑制される。
【００２９】電流阻止部に第１導電型の端面電流阻止層
を設ければ、第１導電型の下クラッド層、第２導電型の
第１上クラッド層、第１導電型の端面電流阻止層および
第２導電型の第２上クラッド層の順に極性が交互に異な
る複数の半導体層が配置されて電流が阻止される。よっ
て、各半導体層の層厚やキャリヤ濃度等のパラメータを
調整することにより、十分な電流阻止機能が得られる。
を設ければ、第１導電型の下クラッド層、第２導電型の
第１上クラッド層、第１導電型の端面電流阻止層および
第２導電型の第２上クラッド層の順に極性が交互に異な
る複数の半導体層が配置されて電流が阻止される。よっ
て、各半導体層の層厚やキャリヤ濃度等のパラメータを
調整することにより、十分な電流阻止機能が得られる。
【００３０】さらに、端面電流阻止層と第２上クラッド
層との間に第導電型の保護層を設ければ、端面電流阻止
層の組成比、層厚、キャリヤ濃度等のパラメータを独立
に制御して電流阻止機能を調整可能である。さらに、端
面電流阻止層と第１上クラッド層との間にエッチングス
トップ層として機能する他の保護層を設けてもよい。
層との間に第導電型の保護層を設ければ、端面電流阻止
層の組成比、層厚、キャリヤ濃度等のパラメータを独立
に制御して電流阻止機能を調整可能である。さらに、端
面電流阻止層と第１上クラッド層との間にエッチングス
トップ層として機能する他の保護層を設けてもよい。
【００３１】上記端面電流阻止層および第１上クラッド
層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または（ＡｌyＧ
ａ1-y）zＩｎ1-zＰ（０≦ｙ≦１、０≦ｚ≦１）で構成
し、端面電流阻止層のＡｌ組成比を第１上クラッド層の
Ａｌ組成比よりも小さくすれば、端面電流阻止層上に再
成長させた第２上クラッド層の結晶欠陥の発生が抑制さ
れる。
層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または（ＡｌyＧ
ａ1-y）zＩｎ1-zＰ（０≦ｙ≦１、０≦ｚ≦１）で構成
し、端面電流阻止層のＡｌ組成比を第１上クラッド層の
Ａｌ組成比よりも小さくすれば、端面電流阻止層上に再
成長させた第２上クラッド層の結晶欠陥の発生が抑制さ
れる。
【００３２】また、上記保護層および上記端面電流阻止
層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または（ＡｌyＧ
ａ1-y）zＩｎ1-zＰ（０≦ｙ≦１、０≦ｚ≦１）で構成
し、保護層のＡｌ組成比を端面電流阻止層のＡｌ組成比
よりも小さくすれば、端面電流阻止層の組成および層厚
の設計自由度が向上し、さらに、保護層上に再成長させ
た第２上クラッド層の結晶欠陥の発生が抑制される。
層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または（ＡｌyＧ
ａ1-y）zＩｎ1-zＰ（０≦ｙ≦１、０≦ｚ≦１）で構成
し、保護層のＡｌ組成比を端面電流阻止層のＡｌ組成比
よりも小さくすれば、端面電流阻止層の組成および層厚
の設計自由度が向上し、さらに、保護層上に再成長させ
た第２上クラッド層の結晶欠陥の発生が抑制される。
【００３３】上記端面電流阻止層の厚みが０．０１μｍ
未満では電流阻止機能が低下するので０．０１μｍ以上
であるのが好ましい。また、端面電流阻止層の厚みが
０．３μｍを超えると第２上クラッド層の表面高さが端
面部と内部とで大きく異なり、第２上クラッド層のリッ
ジストライプ幅が端面部と内部とで異なってレーザ発振
が不安定になるので０．３μｍ以下であるのが好まし
い。
未満では電流阻止機能が低下するので０．０１μｍ以上
であるのが好ましい。また、端面電流阻止層の厚みが
０．３μｍを超えると第２上クラッド層の表面高さが端
面部と内部とで大きく異なり、第２上クラッド層のリッ
ジストライプ幅が端面部と内部とで異なってレーザ発振
が不安定になるので０．３μｍ以下であるのが好まし
い。
【００３４】上記保護層の厚みが０．００１μｍ未満で
は表面保護機能が低下し、その上に再成長させた第２上
クラッド層の結晶欠陥が増大するので０．００１μｍ以
上であるのが好ましい。また、保護層の厚みが０．０３
μｍを超えると端面部と内部とで光閉じ込め状態が異な
り、光結合損失が生じてレーザ発振効率が低下するので
０．０３μｍ以下であるのが好ましい。
は表面保護機能が低下し、その上に再成長させた第２上
クラッド層の結晶欠陥が増大するので０．００１μｍ以
上であるのが好ましい。また、保護層の厚みが０．０３
μｍを超えると端面部と内部とで光閉じ込め状態が異な
り、光結合損失が生じてレーザ発振効率が低下するので
０．０３μｍ以下であるのが好ましい。
【００３５】上記端面電流阻止層のキャリヤ濃度が５×
１０17ｃｍ-3未満では電流阻止機能が不十分になるので
５×１０17ｃｍ-3以上であるのが好ましい。また、端面
電流阻止層のキャリヤ濃度が５×１０18ｃｍ-3を超える
と端面電流阻止層のドーパント不純物が隣接する半導体
層に拡散して極性変動を引き起こし、電流阻止機能が不
十分になるので５×１０18ｃｍ-3未満であるのが好まし
い。
１０17ｃｍ-3未満では電流阻止機能が不十分になるので
５×１０17ｃｍ-3以上であるのが好ましい。また、端面
電流阻止層のキャリヤ濃度が５×１０18ｃｍ-3を超える
と端面電流阻止層のドーパント不純物が隣接する半導体
層に拡散して極性変動を引き起こし、電流阻止機能が不
十分になるので５×１０18ｃｍ-3未満であるのが好まし
い。
【００３６】上記電流阻止部と窓領域とで共振器方向の
長さを略等しくすれば、窓領域に流れる無効電流を抑制
するのに効果的である。
長さを略等しくすれば、窓領域に流れる無効電流を抑制
するのに効果的である。
【００３７】上記窓領域は共振器方向の長さが１０μｍ
未満では共振器内部の活性層から窓領域に注入されたキ
ャリヤが共振器端面まで到達し、端面で非発光再結合に
よる発熱が生じて端面が劣化するので１０μｍ以上であ
るのが好ましい。また、窓領域の共振器方向の長さが６
０μｍを超えるとレーザ発振に必要な利得が低下し、発
振閾値電流が増大して動作電流が増大するので６０μｍ
以下であるのが好ましい。
未満では共振器内部の活性層から窓領域に注入されたキ
ャリヤが共振器端面まで到達し、端面で非発光再結合に
よる発熱が生じて端面が劣化するので１０μｍ以上であ
るのが好ましい。また、窓領域の共振器方向の長さが６
０μｍを超えるとレーザ発振に必要な利得が低下し、発
振閾値電流が増大して動作電流が増大するので６０μｍ
以下であるのが好ましい。
【００３８】窓領域を形成する際に、結晶中に空孔を拡
散させて量子井戸活性層を無秩序化すれば、各半導体層
の極性変動が生じず、極性が交互に異なる複数の半導体
層による電流阻止機能が低下しない。
散させて量子井戸活性層を無秩序化すれば、各半導体層
の極性変動が生じず、極性が交互に異なる複数の半導体
層による電流阻止機能が低下しない。
【００３９】上記端面電流阻止層または保護層のＡｌ組
成比が０．１以下であればＧａが吸収されやすく、結晶
中に空孔が生じ易いので、熱アニール温度を上昇させる
ことなく量子井戸活性層の無秩序が可能となり、各半導
体層の極性変動がさらに生じ難くなる。
成比が０．１以下であればＧａが吸収されやすく、結晶
中に空孔が生じ易いので、熱アニール温度を上昇させる
ことなく量子井戸活性層の無秩序が可能となり、各半導
体層の極性変動がさらに生じ難くなる。
【００４０】上記量子井戸活性層から端面電流阻止層ま
で、または量子井戸活性層から保護層までの層厚方向の
距離が０．４μｍを超えると、端面部での電流阻止機能
が不十分になり、窓領域に電流が流れてしまうので０．
４μｍ以下であるのが好ましい。
で、または量子井戸活性層から保護層までの層厚方向の
距離が０．４μｍを超えると、端面部での電流阻止機能
が不十分になり、窓領域に電流が流れてしまうので０．
４μｍ以下であるのが好ましい。
【００４１】本発明の製造方法にあっては、端面および
その近傍の活性層無秩序化領域と電流阻止部との位置合
わせをセルフアラインによって高精度で行うことができ
るので、プロセスが簡素化され、量産化に適している。
その近傍の活性層無秩序化領域と電流阻止部との位置合
わせをセルフアラインによって高精度で行うことができ
るので、プロセスが簡素化され、量産化に適している。
【００４２】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照しながら説明する。
いて、図面を参照しながら説明する。
【００４３】（実施形態１）図１は実施形態１の半導体
レーザ素子の構造を示す斜視図であり、図２はそのリッ
ジストライプ中央部分における共振器方向（図１のＡ−
Ａ’線部分）の断面図である。
レーザ素子の構造を示す斜視図であり、図２はそのリッ
ジストライプ中央部分における共振器方向（図１のＡ−
Ａ’線部分）の断面図である。
【００４４】この半導体レーザ素子は、ｎ−ＧａＡｓ基
板１上に、厚さ２μｍのｎ−Ａｌ0. 5Ｇａ0.5Ａｓ下クラ
ッド層２、３層の厚さ８ｎｍのＡｌ0.1Ｇａ0.9Ａｓウエ
ル層（図示せず）とその間に設けられた２層の厚さ８ｎ
ｍのＡｌ0.35Ｇａ0.65Ａｓバリヤ層（図示せず）とそれ
らを挟む一対の厚さ３０ｎｍのＡｌ0.35Ｇａ0.65Ａｓガ
イド層（図示せず）で構成されるノンドープ多重量子井
戸活性層３、厚さ０．２μｍのｐ−Ａｌ0.5Ｇａ0.5Ａｓ
第１上クラッド層４および厚さ３ｎｍのｐ−ＧａＡｓ第
１保護層５が設けられている。
板１上に、厚さ２μｍのｎ−Ａｌ0. 5Ｇａ0.5Ａｓ下クラ
ッド層２、３層の厚さ８ｎｍのＡｌ0.1Ｇａ0.9Ａｓウエ
ル層（図示せず）とその間に設けられた２層の厚さ８ｎ
ｍのＡｌ0.35Ｇａ0.65Ａｓバリヤ層（図示せず）とそれ
らを挟む一対の厚さ３０ｎｍのＡｌ0.35Ｇａ0.65Ａｓガ
イド層（図示せず）で構成されるノンドープ多重量子井
戸活性層３、厚さ０．２μｍのｐ−Ａｌ0.5Ｇａ0.5Ａｓ
第１上クラッド層４および厚さ３ｎｍのｐ−ＧａＡｓ第
１保護層５が設けられている。
【００４５】その上の幅２．５μｍのリッジストライプ
６は、共振器端面およびその近傍が厚さ１００ｎｍのｎ
−Ａｌ0.5Ｇａ0.5Ａｓ端面電流阻止層７、厚さ３ｎｍの
ｐ−ＧａＡｓ第２保護層８、厚さ１．２μｍのｐ−Ａｌ
0.5Ｇａ0.5Ａｓ第２上クラッド層９および厚さ０．７μ
ｍのｐ−ＧａＡｓキャップ層１０で構成され、共振器内
部には端面電流阻止層７および第２保護層８を有さない
構成となっている。リッジストライプ６の側面は厚さ
０．７μｍのｎ−Ａｌ0.7Ｇａ0.3Ａｓ電流ブロック層１
１および厚さ１．２μｍのｐ−ＧａＡｓ平坦化層１３で
埋め込まれている。リッジストライプ６上と平坦化層１
３上にわたって厚さ３μｍのｐ−ＧａＡｓコンタクト層
１２が設けられてその上にｐ型電極１６が設けられ、基
板１側にはｎ型電極１５が設けられている。
６は、共振器端面およびその近傍が厚さ１００ｎｍのｎ
−Ａｌ0.5Ｇａ0.5Ａｓ端面電流阻止層７、厚さ３ｎｍの
ｐ−ＧａＡｓ第２保護層８、厚さ１．２μｍのｐ−Ａｌ
0.5Ｇａ0.5Ａｓ第２上クラッド層９および厚さ０．７μ
ｍのｐ−ＧａＡｓキャップ層１０で構成され、共振器内
部には端面電流阻止層７および第２保護層８を有さない
構成となっている。リッジストライプ６の側面は厚さ
０．７μｍのｎ−Ａｌ0.7Ｇａ0.3Ａｓ電流ブロック層１
１および厚さ１．２μｍのｐ−ＧａＡｓ平坦化層１３で
埋め込まれている。リッジストライプ６上と平坦化層１
３上にわたって厚さ３μｍのｐ−ＧａＡｓコンタクト層
１２が設けられてその上にｐ型電極１６が設けられ、基
板１側にはｎ型電極１５が設けられている。
【００４６】さらに、共振器端面およびその近傍の量子
井戸活性層３は、共振器方向の長さが２５μｍの活性層
無秩序化領域１４を有している。なお、この半導体レー
ザ素子の共振器長さは６００μｍである。
井戸活性層３は、共振器方向の長さが２５μｍの活性層
無秩序化領域１４を有している。なお、この半導体レー
ザ素子の共振器長さは６００μｍである。
【００４７】この半導体レーザ素子は、例えば以下のよ
うにして作製することができる。
うにして作製することができる。
【００４８】図３（ａ）に示すように、ｎ−ＧａＡｓ基
板１上に有機金属気相成長法（ＭＯＣＶＤ法）によりｎ
−Ａｌ0.5Ｇａ0.5Ａｓ下クラッド層２、３層のＡｌ0.1
Ｇａ0 .9Ａｓウエル層と２層のＡｌ0.35Ｇａ0.65Ａｓバ
リヤ層と２層のＡｌ0.35Ｇａ0. 65Ａｓガイド層で構成さ
れる多重量子井戸活性層３、ｐ−Ａｌ0.5Ｇａ0.5Ａｓ第
１上クラッド層４、ｐ−ＧａＡｓ第１保護層５、ｎ−Ａ
ｌ0.5Ｇａ0.5Ａｓ端面電流阻止層７およびｐ−ＧａＡｓ
第２保護層８を成長する。
板１上に有機金属気相成長法（ＭＯＣＶＤ法）によりｎ
−Ａｌ0.5Ｇａ0.5Ａｓ下クラッド層２、３層のＡｌ0.1
Ｇａ0 .9Ａｓウエル層と２層のＡｌ0.35Ｇａ0.65Ａｓバ
リヤ層と２層のＡｌ0.35Ｇａ0. 65Ａｓガイド層で構成さ
れる多重量子井戸活性層３、ｐ−Ａｌ0.5Ｇａ0.5Ａｓ第
１上クラッド層４、ｐ−ＧａＡｓ第１保護層５、ｎ−Ａ
ｌ0.5Ｇａ0.5Ａｓ端面電流阻止層７およびｐ−ＧａＡｓ
第２保護層８を成長する。
【００４９】次に、スパッタリングにより厚み０．５μ
ｍのＳｉＯx膜を第２保護層８の全面に蒸着し、フォト
リソグラフィとリフトオフにより図３（ｂ）に示すよう
なＳｉＯxストライプ列２１を共振器方向の周期６００
μｍで幅５０μｍに形成する。このＳｉＯxストライプ
列２１をマスクとして、第２保護層８と端面電流阻止層
７をエッチングしてストライプ列状にする。
ｍのＳｉＯx膜を第２保護層８の全面に蒸着し、フォト
リソグラフィとリフトオフにより図３（ｂ）に示すよう
なＳｉＯxストライプ列２１を共振器方向の周期６００
μｍで幅５０μｍに形成する。このＳｉＯxストライプ
列２１をマスクとして、第２保護層８と端面電流阻止層
７をエッチングしてストライプ列状にする。
【００５０】続いて、８５０℃で６０秒の熱アニールを
行ってＳｉＯxストライプ列２１の直下の量子井戸活性
層３を無秩序化することにより、図３（ｃ）に示すよう
な活性層無秩序化領域１４を形成する。
行ってＳｉＯxストライプ列２１の直下の量子井戸活性
層３を無秩序化することにより、図３（ｃ）に示すよう
な活性層無秩序化領域１４を形成する。
【００５１】その後、ＳｉＯxストライプ列２１を除去
し、第１保護層５上および第２保護層８上にわたってｐ
−Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９およびｐ−Ｇ
ａＡｓキャップ層１０を第２回目のＭＯＣＶＤ法により
成長し、フォトリソグラフィとエッチングにより図３
（ｄ）に示すようなリッジストライプ６を形成する。
し、第１保護層５上および第２保護層８上にわたってｐ
−Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９およびｐ−Ｇ
ａＡｓキャップ層１０を第２回目のＭＯＣＶＤ法により
成長し、フォトリソグラフィとエッチングにより図３
（ｄ）に示すようなリッジストライプ６を形成する。
【００５２】次に、リッジストライプ６の側面に、ｎ−
Ａｌ0.7Ｇａ0.3Ａｓ電流ブロック層１１およびｐ−Ｇａ
Ａｓ平坦化層１３を第３回目のＭＯＣＶＤ法により埋め
込み成長する。続いて、リッジストライプ６上と平坦化
層１３上にわたって第４回目のＭＯＣＶＤ法によりｐ−
ＧａＡｓコンタクト層１２を成長する。
Ａｌ0.7Ｇａ0.3Ａｓ電流ブロック層１１およびｐ−Ｇａ
Ａｓ平坦化層１３を第３回目のＭＯＣＶＤ法により埋め
込み成長する。続いて、リッジストライプ６上と平坦化
層１３上にわたって第４回目のＭＯＣＶＤ法によりｐ−
ＧａＡｓコンタクト層１２を成長する。
【００５３】その後、基板１側とコンタクト層１２表面
に電極１５、１６を形成し、活性層無秩序化領域１４の
中央部が共振器端面になるようにへき開を行って光出射
端面に反射率１２％のコーティングを行い、反対側の端
面には反射率９５％のコーティングを行う。これによ
り、共振器長が６００μｍで活性層無秩序化領域（窓領
域）１４の共振器方向の長さが２５μｍの半導体レーザ
素子が得られる。
に電極１５、１６を形成し、活性層無秩序化領域１４の
中央部が共振器端面になるようにへき開を行って光出射
端面に反射率１２％のコーティングを行い、反対側の端
面には反射率９５％のコーティングを行う。これによ
り、共振器長が６００μｍで活性層無秩序化領域（窓領
域）１４の共振器方向の長さが２５μｍの半導体レーザ
素子が得られる。
【００５４】このようにして得られた本実施形態の半導
体レーザ素子に対して、電極１５、１６に電圧を印加し
てリッジストライプ内部とそれに相当する活性層に電流
を注入することにより、光出射端面からレーザ光が得ら
れる。本実施形態の半導体レーザ素子は、発振閾値電流
が２０ｍＡ、スロープ効率が１Ｗ／Ａ、最大光出力が４
００ｍＷであり、熱飽和で光出力が制限されて端面劣化
は生じなかった。本実施形態の半導体レーザ素子を温度
６０℃、光出力ＣＷ２００ｍＷでエージング試験に投入
したところ、５０００時間以上にわたって安定に走行し
た。
体レーザ素子に対して、電極１５、１６に電圧を印加し
てリッジストライプ内部とそれに相当する活性層に電流
を注入することにより、光出射端面からレーザ光が得ら
れる。本実施形態の半導体レーザ素子は、発振閾値電流
が２０ｍＡ、スロープ効率が１Ｗ／Ａ、最大光出力が４
００ｍＷであり、熱飽和で光出力が制限されて端面劣化
は生じなかった。本実施形態の半導体レーザ素子を温度
６０℃、光出力ＣＷ２００ｍＷでエージング試験に投入
したところ、５０００時間以上にわたって安定に走行し
た。
【００５５】比較のために、端面およびその近傍に電流
阻止部を設けずに、それ以外は本実施形態の半導体レー
ザ素子と同様に端面およびその近傍の活性層を無秩序化
した構造の半導体レーザ素子を作製した。この比較例の
半導体レーザ素子では、発振閾値電流が３０ｍＡに増大
し、スロープ効率が０．７Ｗ／Ａに低下し、最大光出力
は１５０ｍＷまで低下して端面劣化が見られた。この比
較例の半導体レーザ素子を温度６０℃、光出力ＣＷ２０
０ｍＷでエージング試験に投入したところ、１００時間
以内に全ての素子が劣化した。
阻止部を設けずに、それ以外は本実施形態の半導体レー
ザ素子と同様に端面およびその近傍の活性層を無秩序化
した構造の半導体レーザ素子を作製した。この比較例の
半導体レーザ素子では、発振閾値電流が３０ｍＡに増大
し、スロープ効率が０．７Ｗ／Ａに低下し、最大光出力
は１５０ｍＷまで低下して端面劣化が見られた。この比
較例の半導体レーザ素子を温度６０℃、光出力ＣＷ２０
０ｍＷでエージング試験に投入したところ、１００時間
以内に全ての素子が劣化した。
【００５６】このように本実施形態によれば、端面およ
びその近傍に電流阻止部を設けて活性層無秩序化領域
（窓領域）に流れる無効電流を抑制することにより、動
作電流の低減を図ることができると共に高出力動作時に
も高い信頼性が得られる。
びその近傍に電流阻止部を設けて活性層無秩序化領域
（窓領域）に流れる無効電流を抑制することにより、動
作電流の低減を図ることができると共に高出力動作時に
も高い信頼性が得られる。
【００５７】さらに、本実施形態の半導体レーザ素子で
は、端面電流阻止層７から活性層無秩序化領域１４まで
の距離（層厚方向）が第１上クラッド層４の厚さにほぼ
等しくなり、その層厚は０．２μｍと比較的薄いので、
端面電流阻止層７から活性層無秩序化領域１４に流れる
無効電流を十分に抑制して低動作電流で高い信頼性を有
する高出力の半導体レーザ素子が得られる。
は、端面電流阻止層７から活性層無秩序化領域１４まで
の距離（層厚方向）が第１上クラッド層４の厚さにほぼ
等しくなり、その層厚は０．２μｍと比較的薄いので、
端面電流阻止層７から活性層無秩序化領域１４に流れる
無効電流を十分に抑制して低動作電流で高い信頼性を有
する高出力の半導体レーザ素子が得られる。
【００５８】さらに、本実施形態の半導体レーザ素子で
は、ｎ型の下クラッド層２、ｐ型の第１上クラッド層
４、ｐ型の第１保護層５、ｎ型の端面電流阻止層７、お
よびｐ型の第２保護層８とｐ型の第２上クラッド層９の
順に、極性が交互に異なる複数の半導体層を配置して電
流阻止機能を実現している。よって、各半導体層の層厚
やキャリヤ濃度等のパラメータを調整することにより、
電流阻止機能を調整することができる。従って、活性層
無秩序化領域に注入される無効電流をさらに制御良く抑
制することができ、低動作電流で信頼性が高い高出力の
半導体レーザ素子が得られる。
は、ｎ型の下クラッド層２、ｐ型の第１上クラッド層
４、ｐ型の第１保護層５、ｎ型の端面電流阻止層７、お
よびｐ型の第２保護層８とｐ型の第２上クラッド層９の
順に、極性が交互に異なる複数の半導体層を配置して電
流阻止機能を実現している。よって、各半導体層の層厚
やキャリヤ濃度等のパラメータを調整することにより、
電流阻止機能を調整することができる。従って、活性層
無秩序化領域に注入される無効電流をさらに制御良く抑
制することができ、低動作電流で信頼性が高い高出力の
半導体レーザ素子が得られる。
【００５９】さらに、本実施形態の半導体レーザ素子で
は、端面電流阻止層７と第２上クラッド層９との間に第
２保護層８を設けているので、端面電流阻止層７の組成
比、層厚、キャリヤ濃度等のパラメータを独立に制御し
て電流阻止機能を調整することができる。
は、端面電流阻止層７と第２上クラッド層９との間に第
２保護層８を設けているので、端面電流阻止層７の組成
比、層厚、キャリヤ濃度等のパラメータを独立に制御し
て電流阻止機能を調整することができる。
【００６０】ところで、本実施形態の半導体レーザ素子
において、Ａｌ0.5Ｇａ0.5Ａｓ端面電流阻止層７はＡｌ
組成比が高いので、その上に直接ｐ−Ａｌ0.5Ｇａ0.5Ａ
ｓ第２上クラッド層９を再成長させると結晶欠陥が発生
し、結晶欠陥を介した無効電流が増大する。そこで、本
実施形態では、端面電流阻止層７と第２上クラッド層９
との間に端面電流阻止層７のＡｌ組成比よりも小さいＧ
ａＡｓからなる第２保護層８を設けており、その上に再
成長した第２上クラッド層９の結晶欠陥を抑制して無効
電流増大を防ぐことができる。
において、Ａｌ0.5Ｇａ0.5Ａｓ端面電流阻止層７はＡｌ
組成比が高いので、その上に直接ｐ−Ａｌ0.5Ｇａ0.5Ａ
ｓ第２上クラッド層９を再成長させると結晶欠陥が発生
し、結晶欠陥を介した無効電流が増大する。そこで、本
実施形態では、端面電流阻止層７と第２上クラッド層９
との間に端面電流阻止層７のＡｌ組成比よりも小さいＧ
ａＡｓからなる第２保護層８を設けており、その上に再
成長した第２上クラッド層９の結晶欠陥を抑制して無効
電流増大を防ぐことができる。
【００６１】さらに、端面電流阻止層７の厚みが０．０
１μｍ未満では電流阻止機能が低下し、０．３μｍを超
えると端面部と内部とで第２上クラッド層９の表面高さ
が大きく異なり、リッジストライプの幅が変化してレー
ザ発振が不安定になる。そこで、本実施形態の半導体レ
ーザ素子では端面電流阻止層７の厚みを０．１μｍにし
てある。これにより、電流阻止機能を維持すると共に安
定したレーザ発振を得ることができる。
１μｍ未満では電流阻止機能が低下し、０．３μｍを超
えると端面部と内部とで第２上クラッド層９の表面高さ
が大きく異なり、リッジストライプの幅が変化してレー
ザ発振が不安定になる。そこで、本実施形態の半導体レ
ーザ素子では端面電流阻止層７の厚みを０．１μｍにし
てある。これにより、電流阻止機能を維持すると共に安
定したレーザ発振を得ることができる。
【００６２】さらに、第２保護層８の厚みが０．００１
μｍ未満では表面保護機能が低下してその上に再成長さ
せた第２上クラッド層９の結晶欠陥が増大し、０．０３
μｍを超えると端面部と内部とで光閉じ込め状態が異な
り、光結合損失が生じてレーザ発振効率が低下する。そ
こで、本実施形態の半導体レーザ素子では第２保護層の
厚みを０．００３μｍにしてある。これにより、第２上
クラッド層９の結晶欠陥による特性劣化を防止すると共
に端面部と内部での光結合損失によるレーザ発振効率の
低下を防ぐことができる。
μｍ未満では表面保護機能が低下してその上に再成長さ
せた第２上クラッド層９の結晶欠陥が増大し、０．０３
μｍを超えると端面部と内部とで光閉じ込め状態が異な
り、光結合損失が生じてレーザ発振効率が低下する。そ
こで、本実施形態の半導体レーザ素子では第２保護層の
厚みを０．００３μｍにしてある。これにより、第２上
クラッド層９の結晶欠陥による特性劣化を防止すると共
に端面部と内部での光結合損失によるレーザ発振効率の
低下を防ぐことができる。
【００６３】さらに、端面電流阻止層７のキャリヤ濃度
が５×１０17ｃｍ-3未満では電流阻止機能が不十分にな
って活性層無秩序化領域１４に無効電流が流れ、５×１
０18ｃｍ-3を超えると端面電流阻止層７のドーパント不
純物が隣接する半導体層に拡散して極性変動を引き起こ
し、電流阻止機能が不十分になる。そこで、本実施形態
の半導体レーザ素子では端面電流阻止層７のキャリヤ濃
度を２×１０18ｃｍ-3にしてある。これにより、端面電
流阻止機能を維持して活性層無秩序化領域１４に流れる
無効電流を抑制することができる。なお、端面電流阻止
層７のドーパント不純物としては、ＳｅまたはＳｉを用
いることができる。
が５×１０17ｃｍ-3未満では電流阻止機能が不十分にな
って活性層無秩序化領域１４に無効電流が流れ、５×１
０18ｃｍ-3を超えると端面電流阻止層７のドーパント不
純物が隣接する半導体層に拡散して極性変動を引き起こ
し、電流阻止機能が不十分になる。そこで、本実施形態
の半導体レーザ素子では端面電流阻止層７のキャリヤ濃
度を２×１０18ｃｍ-3にしてある。これにより、端面電
流阻止機能を維持して活性層無秩序化領域１４に流れる
無効電流を抑制することができる。なお、端面電流阻止
層７のドーパント不純物としては、ＳｅまたはＳｉを用
いることができる。
【００６４】さらに、本実施形態の半導体レーザ素子で
は、端面電流阻止層７の長さと活性層無秩序化領域１４
とで共振器方向の長さを略等しくしてあるので、活性層
無秩序化領域１４に流れる無効電流を効果的に抑制する
ことができる。
は、端面電流阻止層７の長さと活性層無秩序化領域１４
とで共振器方向の長さを略等しくしてあるので、活性層
無秩序化領域１４に流れる無効電流を効果的に抑制する
ことができる。
【００６５】さらに、活性層無秩序化領域１４の共振器
方向の長さが１０μｍ未満では共振器内部の活性層から
窓領域に注入されたキャリヤが共振器端面まで到達し、
端面で非発光再結合による発熱が生じて端面が劣化す
る。一方、活性層無秩序化領域１４の共振器方向の長さ
が６０μｍを超えるとレーザ発振に必要な利得が低下
し、発振閾値電流が増大して動作電流が増大する。そこ
で、本実施形態の半導体レーザ素子では、活性層無秩序
化領域１４の共振器方向の長さを２５μｍにしてある。
これにより、端面劣化による信頼性低下を防ぐと共に低
動作電流でのレーザ発振を得ることができる。
方向の長さが１０μｍ未満では共振器内部の活性層から
窓領域に注入されたキャリヤが共振器端面まで到達し、
端面で非発光再結合による発熱が生じて端面が劣化す
る。一方、活性層無秩序化領域１４の共振器方向の長さ
が６０μｍを超えるとレーザ発振に必要な利得が低下
し、発振閾値電流が増大して動作電流が増大する。そこ
で、本実施形態の半導体レーザ素子では、活性層無秩序
化領域１４の共振器方向の長さを２５μｍにしてある。
これにより、端面劣化による信頼性低下を防ぐと共に低
動作電流でのレーザ発振を得ることができる。
【００６６】本実施形態の半導体レーザ素子の製造にお
いては、ＧａＡｓ第２保護層８の上にＳｉＯxストライ
プ列２１を形成し、これをマスクとして第２保護層８お
よび端面電流阻止層７をエッチングしている。さらに、
熱アニールによりＳｉＯx膜に第２保護層のＧａを吸収
させて結晶中に空孔を形成し、その空孔を多重量子井戸
活性層３まで拡散させることによりＳｉＯxストライプ
列２１の下方に活性層無秩序化領域１４を形成してい
る。これにより、端面およびその近傍の活性層無秩序化
領域１４と端面電流阻止層７との位置合わせをセルフア
ラインによって高精度に行うことができるので、プロセ
スが簡素化され、量産化に適している。
いては、ＧａＡｓ第２保護層８の上にＳｉＯxストライ
プ列２１を形成し、これをマスクとして第２保護層８お
よび端面電流阻止層７をエッチングしている。さらに、
熱アニールによりＳｉＯx膜に第２保護層のＧａを吸収
させて結晶中に空孔を形成し、その空孔を多重量子井戸
活性層３まで拡散させることによりＳｉＯxストライプ
列２１の下方に活性層無秩序化領域１４を形成してい
る。これにより、端面およびその近傍の活性層無秩序化
領域１４と端面電流阻止層７との位置合わせをセルフア
ラインによって高精度に行うことができるので、プロセ
スが簡素化され、量産化に適している。
【００６７】なお、結晶中の空孔発生量や空孔拡散距離
を制御するためには、アニール温度や時間を考慮する必
要がある。
を制御するためには、アニール温度や時間を考慮する必
要がある。
【００６８】また、本実施形態では活性層無秩序化領域
１４を端面幅方向全体に形成していますが、実施形態２
のようにリッジストライプ６の下方のみに形成すること
もできる。
１４を端面幅方向全体に形成していますが、実施形態２
のようにリッジストライプ６の下方のみに形成すること
もできる。
【００６９】また、本実施形態では、活性層無秩序化領
域１４を形成する際に、結晶中に空孔を拡散させて量子
井戸活性層３を無秩序化しているので、ｐ型第２保護層
８、ｎ型端面電流阻止層７、ｐ型第１上クラッド層４、
量子井戸活性層３、ｎ型クラッド層２等の各半導体層の
極性変動が生じない。よって、極性が交互に異なる複数
の半導体層による電流阻止機能を低下させることなく活
性層無秩序化領域１４に注入される無効電流を抑制する
ことができる。
域１４を形成する際に、結晶中に空孔を拡散させて量子
井戸活性層３を無秩序化しているので、ｐ型第２保護層
８、ｎ型端面電流阻止層７、ｐ型第１上クラッド層４、
量子井戸活性層３、ｎ型クラッド層２等の各半導体層の
極性変動が生じない。よって、極性が交互に異なる複数
の半導体層による電流阻止機能を低下させることなく活
性層無秩序化領域１４に注入される無効電流を抑制する
ことができる。
【００７０】さらに、本実施形態において、ＳｉＯx膜
下部の第２保護層８がＧａＡｓからなり、Ａｌ組成比が
０．１以下であるのでＧａが吸収されやすく、結晶中に
空孔が生じ易い。よって、熱アニール温度を上昇させる
ことなく量子井戸活性層の無秩序が可能となり、各半導
体層の極性変動をさらに生じ難くすることができる。
下部の第２保護層８がＧａＡｓからなり、Ａｌ組成比が
０．１以下であるのでＧａが吸収されやすく、結晶中に
空孔が生じ易い。よって、熱アニール温度を上昇させる
ことなく量子井戸活性層の無秩序が可能となり、各半導
体層の極性変動をさらに生じ難くすることができる。
【００７１】さらに、本実施形態において、量子井戸活
性層３から端面電流阻止層７までの層厚方向の距離が
０．４μｍを超えると、端面部での電流阻止機能が不十
分になり、活性層無秩序化領域１４に電流が流れてしま
う。そこで、本実施形態では、端面電流阻止層７から量
子井戸活性層３までの距離を約０．２μｍにしてある。
これにより、動作電流を低減すると共に活性層無秩序化
領域での結晶劣化を防いで高出力動作時の信頼性を向上
させることができる。
性層３から端面電流阻止層７までの層厚方向の距離が
０．４μｍを超えると、端面部での電流阻止機能が不十
分になり、活性層無秩序化領域１４に電流が流れてしま
う。そこで、本実施形態では、端面電流阻止層７から量
子井戸活性層３までの距離を約０．２μｍにしてある。
これにより、動作電流を低減すると共に活性層無秩序化
領域での結晶劣化を防いで高出力動作時の信頼性を向上
させることができる。
【００７２】（実施形態２）図４は実施形態２の半導体
レーザ素子の構造を示す斜視図であり、図５はそのリッ
ジストライプ中央部分における共振器方向（図４のＢ−
Ｂ’線部分）の断面図である。
レーザ素子の構造を示す斜視図であり、図５はそのリッ
ジストライプ中央部分における共振器方向（図４のＢ−
Ｂ’線部分）の断面図である。
【００７３】この半導体レーザ素子は、ｎ−ＧａＡｓ基
板１上に、厚さ２μｍのｎ−（Ａｌ 0.7Ｇａ0.3）0.5Ｉ
ｎ0.5Ｐ下クラッド層３１、２層の厚さ８ｎｍのＧａ0.5
Ｉｎ0 .5Ｐウエル層（図示せず）とその間に設けられた
１層の厚さ５ｎｍの（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐバ
リヤ層（図示せず）とそれらを挟む一対の厚さ３０ｎｍ
の（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐガイド層（図示せ
ず）で構成されるノンドープ多重量子井戸活性層３２、
厚さ０．２μｍのｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ
第１上クラッド層３３および厚さ５ｎｍのｐ−Ｇａ0.5
Ｉｎ0.5Ｐ第１保護層３４が設けられている。
板１上に、厚さ２μｍのｎ−（Ａｌ 0.7Ｇａ0.3）0.5Ｉ
ｎ0.5Ｐ下クラッド層３１、２層の厚さ８ｎｍのＧａ0.5
Ｉｎ0 .5Ｐウエル層（図示せず）とその間に設けられた
１層の厚さ５ｎｍの（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐバ
リヤ層（図示せず）とそれらを挟む一対の厚さ３０ｎｍ
の（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐガイド層（図示せ
ず）で構成されるノンドープ多重量子井戸活性層３２、
厚さ０．２μｍのｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ
第１上クラッド層３３および厚さ５ｎｍのｐ−Ｇａ0.5
Ｉｎ0.5Ｐ第１保護層３４が設けられている。
【００７４】その上の幅５．０μｍのリッジストライプ
６は、共振器端面およびその近傍が厚さ５００ｎｍのｎ
−（Ａｌ0.2Ｇａ0.8）0.5Ｉｎ0.5Ｐ端面電流阻止層３
５、厚さ１．２μｍのｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ
0.5Ｐ第２上クラッド層３６および厚さ０．７μｍのｐ
−ＧａＡｓキャップ層１０で構成され、共振器内部には
端面電流阻止層３５を有さない構成となっている。リッ
ジストライプ４６の側面は厚さ１．９μｍのｎ−ＧａＡ
ｓ電流ブロック層３７で埋め込まれている。リッジスト
ライプ４６上と電流ブロック層３７上にわたって厚さ３
μｍのｐ−ＧａＡｓコンタクト層１２が設けられてその
上にｐ型電極１６が設けられ、基板１側にはｎ型電極１
５が設けられている。
６は、共振器端面およびその近傍が厚さ５００ｎｍのｎ
−（Ａｌ0.2Ｇａ0.8）0.5Ｉｎ0.5Ｐ端面電流阻止層３
５、厚さ１．２μｍのｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ
0.5Ｐ第２上クラッド層３６および厚さ０．７μｍのｐ
−ＧａＡｓキャップ層１０で構成され、共振器内部には
端面電流阻止層３５を有さない構成となっている。リッ
ジストライプ４６の側面は厚さ１．９μｍのｎ−ＧａＡ
ｓ電流ブロック層３７で埋め込まれている。リッジスト
ライプ４６上と電流ブロック層３７上にわたって厚さ３
μｍのｐ−ＧａＡｓコンタクト層１２が設けられてその
上にｐ型電極１６が設けられ、基板１側にはｎ型電極１
５が設けられている。
【００７５】さらに、共振器端面およびその近傍の量子
井戸活性層３２は、共振器方向の長さが２０μｍの活性
層無秩序化領域１４を有している。なお、この半導体レ
ーザ素子の共振器長さは８００μｍである。
井戸活性層３２は、共振器方向の長さが２０μｍの活性
層無秩序化領域１４を有している。なお、この半導体レ
ーザ素子の共振器長さは８００μｍである。
【００７６】この半導体レーザ素子は、例えば以下のよ
うにして作製することができる。
うにして作製することができる。
【００７７】図６（ａ）に示すように、ｎ−ＧａＡｓ基
板１上に分子線エピタキシー法（ＭＢＥ法）によりｎ−
（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ下クラッド層３１、２
層のＧａ0.5Ｉｎ0.5Ｐウエル層と１層の（Ａｌ0.5Ｇａ
0.5）0.5Ｉｎ0.5Ｐバリヤ層と２層の（Ａｌ0.5Ｇ
ａ0.5）0.5Ｉｎ0.5Ｐガイド層で構成されるノンドープ
多重量子井戸活性層３２、ｐ−（Ａｌ0.7Ｇａ0.3）0.5
Ｉｎ0.5Ｐ第１上クラッド層３３、ｐ−Ｇａ0.5Ｉｎ0.5
Ｐ第１保護層３４およびｎ−（Ａｌ0.2Ｇａ0.8）0.5Ｉ
ｎ0 .5Ｐ端面電流阻止層３５を成長する。
板１上に分子線エピタキシー法（ＭＢＥ法）によりｎ−
（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ下クラッド層３１、２
層のＧａ0.5Ｉｎ0.5Ｐウエル層と１層の（Ａｌ0.5Ｇａ
0.5）0.5Ｉｎ0.5Ｐバリヤ層と２層の（Ａｌ0.5Ｇ
ａ0.5）0.5Ｉｎ0.5Ｐガイド層で構成されるノンドープ
多重量子井戸活性層３２、ｐ−（Ａｌ0.7Ｇａ0.3）0.5
Ｉｎ0.5Ｐ第１上クラッド層３３、ｐ−Ｇａ0.5Ｉｎ0.5
Ｐ第１保護層３４およびｎ−（Ａｌ0.2Ｇａ0.8）0.5Ｉ
ｎ0 .5Ｐ端面電流阻止層３５を成長する。
【００７８】次に、厚み０．３μｍのＺｎＯx膜を端面
電流阻止層３５の全面に蒸着し、フォトリソグラフィと
リフトオフにより図６（ｂ）に示すようなＺｎＯxドッ
ト列４１を共振器方向の周期８００μｍで長さ４０μ
ｍ、幅５μｍに形成する。このＺｎＯxドット列４１を
マスクとして、端面電流阻止層３５をエッチングしてド
ット列状にする。
電流阻止層３５の全面に蒸着し、フォトリソグラフィと
リフトオフにより図６（ｂ）に示すようなＺｎＯxドッ
ト列４１を共振器方向の周期８００μｍで長さ４０μ
ｍ、幅５μｍに形成する。このＺｎＯxドット列４１を
マスクとして、端面電流阻止層３５をエッチングしてド
ット列状にする。
【００７９】続いて、７００℃で３時間のアニールを行
ってＺｎＯxドット列４１の直下の量子井戸活性層３２
を無秩序化することにより、図６（ｃ）に示すような活
性層無秩序化領域１４を形成する。
ってＺｎＯxドット列４１の直下の量子井戸活性層３２
を無秩序化することにより、図６（ｃ）に示すような活
性層無秩序化領域１４を形成する。
【００８０】その後、ＺｎＯxドット列４１を除去し、
第１保護層３４上および端面電流阻止層３５上にわたっ
てｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２上クラッド
層３６およびｐ−ＧａＡｓキャップ層１０を第２回目の
ＭＢＥ法で成長し、フォトリソグラフィとエッチングに
より図６（ｄ）に示すようなリッジストライプ６を形成
する。
第１保護層３４上および端面電流阻止層３５上にわたっ
てｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２上クラッド
層３６およびｐ−ＧａＡｓキャップ層１０を第２回目の
ＭＢＥ法で成長し、フォトリソグラフィとエッチングに
より図６（ｄ）に示すようなリッジストライプ６を形成
する。
【００８１】次に、リッジストライプ６の側面に、ｎ−
ＧａＡｓ電流ブロック層３７を第３回目のＭＢＥ法によ
り埋め込み成長する。続いて、リッジストライプ６上と
電流ブロック層３７上にわたって第４回目のＭＢＥ法に
よりｐ−ＧａＡｓコンタクト層１２を成長する。
ＧａＡｓ電流ブロック層３７を第３回目のＭＢＥ法によ
り埋め込み成長する。続いて、リッジストライプ６上と
電流ブロック層３７上にわたって第４回目のＭＢＥ法に
よりｐ−ＧａＡｓコンタクト層１２を成長する。
【００８２】その後、基板１側とコンタクト層１２表面
に電極１５、１６を形成し、活性層無秩序化領域１４が
共振器端面になるようにへき開を行って光出射端面に反
射率８％のコーティングを行い、反対側の端面には反射
率９５％のコーティングを行う。これにより、共振器長
が８００μｍで活性層無秩序化領域（窓領域）１４の共
振器方向の長さが２０μｍの半導体レーザ素子が得られ
る。
に電極１５、１６を形成し、活性層無秩序化領域１４が
共振器端面になるようにへき開を行って光出射端面に反
射率８％のコーティングを行い、反対側の端面には反射
率９５％のコーティングを行う。これにより、共振器長
が８００μｍで活性層無秩序化領域（窓領域）１４の共
振器方向の長さが２０μｍの半導体レーザ素子が得られ
る。
【００８３】このようにして得られた本実施形態の半導
体レーザ素子に対して、電極１５、１６に電圧を印加し
てリッジストライプ内部とそれに相当する活性層に電流
を注入することにより、光出射端面からレーザ光が得ら
れる。本実施形態の半導体レーザ素子は、発振閾値電流
が５０ｍＡ、スロープ効率が０．７Ｗ／Ａ、最大光出力
が３００ｍＷであり、熱飽和で光出力が制限されて端面
劣化は生じなかった。本実施形態の半導体レーザ素子を
温度６０℃、光出力ＣＷ２００ｍＷでエージング試験に
投入したところ、５０００時間以上にわたって安定に走
行した。
体レーザ素子に対して、電極１５、１６に電圧を印加し
てリッジストライプ内部とそれに相当する活性層に電流
を注入することにより、光出射端面からレーザ光が得ら
れる。本実施形態の半導体レーザ素子は、発振閾値電流
が５０ｍＡ、スロープ効率が０．７Ｗ／Ａ、最大光出力
が３００ｍＷであり、熱飽和で光出力が制限されて端面
劣化は生じなかった。本実施形態の半導体レーザ素子を
温度６０℃、光出力ＣＷ２００ｍＷでエージング試験に
投入したところ、５０００時間以上にわたって安定に走
行した。
【００８４】このように本実施形態によれば、端面およ
びその近傍に電流阻止部を設けて活性層無秩序化領域
（窓領域）に流れる無効電流を抑制することにより、動
作電流の低減を図ることができると共に高出力動作時に
も高い信頼性が得られる。
びその近傍に電流阻止部を設けて活性層無秩序化領域
（窓領域）に流れる無効電流を抑制することにより、動
作電流の低減を図ることができると共に高出力動作時に
も高い信頼性が得られる。
【００８５】また、本実施形態の半導体レーザ素子で
も、端面電流阻止層３５から活性層無秩序化領域１４ま
での距離（層厚方向）が第１上クラッド層３３の厚さに
ほぼ等しくなり、その層厚は０．２μｍと比較的薄いの
で、端面電流阻止層３５から活性層無秩序化領域１４に
流れる無効電流を十分に抑制して低動作電流で高い信頼
性を有する高出力の半導体レーザ素子が得られる。
も、端面電流阻止層３５から活性層無秩序化領域１４ま
での距離（層厚方向）が第１上クラッド層３３の厚さに
ほぼ等しくなり、その層厚は０．２μｍと比較的薄いの
で、端面電流阻止層３５から活性層無秩序化領域１４に
流れる無効電流を十分に抑制して低動作電流で高い信頼
性を有する高出力の半導体レーザ素子が得られる。
【００８６】また、本実施形態の半導体レーザ素子で
も、ｎ型の下クラッド層３１、ｐ型の第１上クラッド層
３３、ｐ型の第１保護層３４、ｎ型の端面電流阻止層３
５、およびｐ型の第２上クラッド層３６の順に、極性が
交互に異なる複数の半導体層を配置して電流阻止機能を
実現している。よって、各半導体層の層厚やキャリヤ濃
度等のパラメータを調整することにより、電流阻止機能
を調整することができる。従って、活性層無秩序化領域
に注入される無効電流をさらに制御良く抑制することが
でき、低動作電流で信頼性が高い高出力の半導体レーザ
素子が得られる。
も、ｎ型の下クラッド層３１、ｐ型の第１上クラッド層
３３、ｐ型の第１保護層３４、ｎ型の端面電流阻止層３
５、およびｐ型の第２上クラッド層３６の順に、極性が
交互に異なる複数の半導体層を配置して電流阻止機能を
実現している。よって、各半導体層の層厚やキャリヤ濃
度等のパラメータを調整することにより、電流阻止機能
を調整することができる。従って、活性層無秩序化領域
に注入される無効電流をさらに制御良く抑制することが
でき、低動作電流で信頼性が高い高出力の半導体レーザ
素子が得られる。
【００８７】さらに、本実施形態の半導体レーザ素子で
は、ｎ−（Ａｌ0.2Ｇａ0.8）0.5Ｉｎ0.5Ｐ端面電流阻止
層３５のＡｌ組成比をｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ
0.5Ｐ第１上クラッド層３３のＡｌ組成比よりも小さく
してある。よって、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5
Ｐ第２上クラッド層３６を直接第１上クラッド層３３上
に再成長させた場合よりも結晶欠陥の発生を抑制するこ
とができ、第２上クラッド層３６の結晶欠陥を介した無
効電流の増大を防ぐことができる。
は、ｎ−（Ａｌ0.2Ｇａ0.8）0.5Ｉｎ0.5Ｐ端面電流阻止
層３５のＡｌ組成比をｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ
0.5Ｐ第１上クラッド層３３のＡｌ組成比よりも小さく
してある。よって、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5
Ｐ第２上クラッド層３６を直接第１上クラッド層３３上
に再成長させた場合よりも結晶欠陥の発生を抑制するこ
とができ、第２上クラッド層３６の結晶欠陥を介した無
効電流の増大を防ぐことができる。
【００８８】さらに、本実施形態の半導体レーザ素子で
も、端面電流阻止層３５の厚みを０．０１μｍ以上０．
３μｍ以下の範囲である０．０５μｍにしてあるので、
電流阻止機能を維持すると共に安定したレーザ発振を得
ることができる。
も、端面電流阻止層３５の厚みを０．０１μｍ以上０．
３μｍ以下の範囲である０．０５μｍにしてあるので、
電流阻止機能を維持すると共に安定したレーザ発振を得
ることができる。
【００８９】さらに、本実施形態の半導体レーザ素子で
も、端面電流阻止層３５のキャリヤ濃度を５×１０17ｃ
ｍ-3以上５×１０18ｃｍ-3以下の範囲である２××１０
18ｃｍ-3にしてあるので、端面電流阻止機能を維持して
活性層無秩序化領域１４に流れる無効電流を抑制するこ
とができる。なお、端面電流素子層３５のドーパント不
純物としてはＳｉ等を用いることができる。
も、端面電流阻止層３５のキャリヤ濃度を５×１０17ｃ
ｍ-3以上５×１０18ｃｍ-3以下の範囲である２××１０
18ｃｍ-3にしてあるので、端面電流阻止機能を維持して
活性層無秩序化領域１４に流れる無効電流を抑制するこ
とができる。なお、端面電流素子層３５のドーパント不
純物としてはＳｉ等を用いることができる。
【００９０】さらに、本実施形態の半導体レーザ素子で
も、端面電流阻止層３５の長さと活性層無秩序化領域１
４とで共振器方向の長さを略等しくしてあるので、活性
層無秩序化領域１４に流れる無効電流を効果的に抑制す
ることができる。
も、端面電流阻止層３５の長さと活性層無秩序化領域１
４とで共振器方向の長さを略等しくしてあるので、活性
層無秩序化領域１４に流れる無効電流を効果的に抑制す
ることができる。
【００９１】さらに、本実施形態の半導体レーザ素子で
も、活性層無秩序化領域１４の共振器方向の長さを１０
μｍ以上６０μｍ以下の範囲である２０μｍにしてある
ので、端面劣化による信頼性低下を防ぐと共に低動作電
流でのレーザ発振を得ることができる。
も、活性層無秩序化領域１４の共振器方向の長さを１０
μｍ以上６０μｍ以下の範囲である２０μｍにしてある
ので、端面劣化による信頼性低下を防ぐと共に低動作電
流でのレーザ発振を得ることができる。
【００９２】本実施形態の半導体レーザ素子の製造にお
いては、端面電流阻止層３５の上にＺｎＯxドット列４
１を形成し、これをマスクとして端面電流阻止層３５を
エッチングしている。さらに、アニールにより不純物を
多重量子井戸活性層３２まで拡散させることによりＺｎ
Ｏxドット列４１の下方に活性層無秩序化領域１４を形
成している。これにより、端面およびその近傍の活性層
無秩序化領域１４と端面電流阻止層３５との位置合わせ
をセルフアラインによって高精度に行うことができるの
で、プロセスが簡素化され、量産化に適している。
いては、端面電流阻止層３５の上にＺｎＯxドット列４
１を形成し、これをマスクとして端面電流阻止層３５を
エッチングしている。さらに、アニールにより不純物を
多重量子井戸活性層３２まで拡散させることによりＺｎ
Ｏxドット列４１の下方に活性層無秩序化領域１４を形
成している。これにより、端面およびその近傍の活性層
無秩序化領域１４と端面電流阻止層３５との位置合わせ
をセルフアラインによって高精度に行うことができるの
で、プロセスが簡素化され、量産化に適している。
【００９３】なお、結晶中の空孔発生量や空孔拡散距離
を制御するためには、アニール温度や時間を考慮する必
要がある。また、本実施形態では空孔ではなく不純物を
拡散させているので、空孔拡散に比べて極性変動が生じ
易い。従って、拡散温度と時間を厳密に制御してなるべ
く変動を起こさない条件でプロセスを行う必要がある。
を制御するためには、アニール温度や時間を考慮する必
要がある。また、本実施形態では空孔ではなく不純物を
拡散させているので、空孔拡散に比べて極性変動が生じ
易い。従って、拡散温度と時間を厳密に制御してなるべ
く変動を起こさない条件でプロセスを行う必要がある。
【００９４】また、本実施形態では活性層無秩序化領域
１４をリッジストライプ６の下方のみに形成しています
が、実施形態１のように端面幅方向全体に形成すること
もできる。
１４をリッジストライプ６の下方のみに形成しています
が、実施形態１のように端面幅方向全体に形成すること
もできる。
【００９５】また、本実施形態において、不純物として
はＭｇ等を用いることもできる。
はＭｇ等を用いることもできる。
【００９６】さらに、本実施形態においても、量子井戸
活性層３２から端面電流阻止層３５までの層厚方向の距
離を０．４μｍ以下の範囲である約０．２μｍにしてあ
るので、動作電流を低減すると共に活性層無秩序化領域
での結晶劣化を防いで高出力動作時の信頼性を向上させ
ることができる。
活性層３２から端面電流阻止層３５までの層厚方向の距
離を０．４μｍ以下の範囲である約０．２μｍにしてあ
るので、動作電流を低減すると共に活性層無秩序化領域
での結晶劣化を防いで高出力動作時の信頼性を向上させ
ることができる。
【００９７】なお、上記実施形態１および実施形態２で
は、光出射端面とその反対側の両端面に活性層無秩序化
領域を設けたが、光出射端面のみに活性層無秩序化領域
を設けても同様の効果が得られる。
は、光出射端面とその反対側の両端面に活性層無秩序化
領域を設けたが、光出射端面のみに活性層無秩序化領域
を設けても同様の効果が得られる。
【００９８】さらに、上記実施形態では多重量子井戸活
性層の例について説明したが、単一量子井戸活性層に対
しても同様に本発明は適用可能である。基板としては、
ＧａＡｓ基板以外にＩｎＰ等の基板を使用することがで
き、第１導電型としてｎ型、第２導電型として半導体層
を成長させた半導体レーザ素子、および第１導電型とし
てｐ型、第２導電型としてｎ型の半導体層を成長させた
半導体レーザ素子のいずれについても本発明は適用可能
である。さらに、半導体レーザ素子の製造工程におい
て、ＭＯＣＶＤ法やＭＢＥ法以外にＣＢＥ（化学ビーム
エピタキシー）法、ＡＬＥ（原子層エピタキシー）法等
の成長方法を用いることも可能である。
性層の例について説明したが、単一量子井戸活性層に対
しても同様に本発明は適用可能である。基板としては、
ＧａＡｓ基板以外にＩｎＰ等の基板を使用することがで
き、第１導電型としてｎ型、第２導電型として半導体層
を成長させた半導体レーザ素子、および第１導電型とし
てｐ型、第２導電型としてｎ型の半導体層を成長させた
半導体レーザ素子のいずれについても本発明は適用可能
である。さらに、半導体レーザ素子の製造工程におい
て、ＭＯＣＶＤ法やＭＢＥ法以外にＣＢＥ（化学ビーム
エピタキシー）法、ＡＬＥ（原子層エピタキシー）法等
の成長方法を用いることも可能である。
【００９９】
【発明の効果】以上詳述したように、本発明の半導体レ
ーザ素子によれば、共振器端面およびその近傍の活性層
無秩序化領域（窓領域）上に電流阻止部を設けて活性層
無秩序化領域に流れる無効電流を抑制することにより、
動作電流の低減を図ると共に高出力動作時に高い信頼性
が得られる。また、電流阻止部から活性層無秩序化領域
までの距離（層厚方向）が十分小さいので、電流阻止部
から活性層無秩序化領域に流れる無効電流を十分に抑制
して、低動作電流で高い信頼性を有する高出力の半導体
レーザ素子を得ることができる。
ーザ素子によれば、共振器端面およびその近傍の活性層
無秩序化領域（窓領域）上に電流阻止部を設けて活性層
無秩序化領域に流れる無効電流を抑制することにより、
動作電流の低減を図ると共に高出力動作時に高い信頼性
が得られる。また、電流阻止部から活性層無秩序化領域
までの距離（層厚方向）が十分小さいので、電流阻止部
から活性層無秩序化領域に流れる無効電流を十分に抑制
して、低動作電流で高い信頼性を有する高出力の半導体
レーザ素子を得ることができる。
【０１００】さらに、本発明の半導体レーザ素子によれ
ば、電流阻止機能が少なくとも第１導電型の下クラッド
層、第２導電型の第１上クラッド層、第１導電型の端面
電流阻止層および第２導電型の第２上クラッド層のよう
に、極性が交互に異なる複数の半導体層で実現されるの
で、各半導体層の層厚やキャリヤ濃度等のパラメータを
調整することにより、十分な電流阻止機能を得ることが
できる。従って、活性層無秩序化領域に注入される無効
電流をさらに制御性良く抑制して低動作電流で高信頼性
の高出力な半導体レーザ素子を得ることができる。
ば、電流阻止機能が少なくとも第１導電型の下クラッド
層、第２導電型の第１上クラッド層、第１導電型の端面
電流阻止層および第２導電型の第２上クラッド層のよう
に、極性が交互に異なる複数の半導体層で実現されるの
で、各半導体層の層厚やキャリヤ濃度等のパラメータを
調整することにより、十分な電流阻止機能を得ることが
できる。従って、活性層無秩序化領域に注入される無効
電流をさらに制御性良く抑制して低動作電流で高信頼性
の高出力な半導体レーザ素子を得ることができる。
【０１０１】さらに、本発明の半導体レーザ素子によれ
ば、端面電流阻止層と第２上クラッド層との間に保護層
を設けることにより、端面電流阻止層の組成比、層厚、
キャリヤ濃度等のパラメータを独立に制御して電流阻止
機能を調整することができる。
ば、端面電流阻止層と第２上クラッド層との間に保護層
を設けることにより、端面電流阻止層の組成比、層厚、
キャリヤ濃度等のパラメータを独立に制御して電流阻止
機能を調整することができる。
【０１０２】さらに、本発明の半導体レーザ素子によれ
ば、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または（ＡｌyＧ
ａ1-y）zＩｎ1-zＰ（０≦ｙ≦１、０≦ｚ≦１）で構成
した端面電流阻止層のＡｌ組成比を第１上クラッド層の
Ａｌ組成比よりも小さくすれば、端面電流阻止層上に再
成長させた第２上クラッド層の結晶欠陥発生を抑制して
無効電流の増大を防ぐことができる。
ば、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または（ＡｌyＧ
ａ1-y）zＩｎ1-zＰ（０≦ｙ≦１、０≦ｚ≦１）で構成
した端面電流阻止層のＡｌ組成比を第１上クラッド層の
Ａｌ組成比よりも小さくすれば、端面電流阻止層上に再
成長させた第２上クラッド層の結晶欠陥発生を抑制して
無効電流の増大を防ぐことができる。
【０１０３】さらに、本発明の半導体レーザ素子によれ
ば、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または（ＡｌyＧ
ａ1-y）zＩｎ1-zＰ（０≦ｙ≦１、０≦ｚ≦１）で構成
した保護層のＡｌ組成比を端面電流阻止層のＡｌ組成比
よりも小さくすれば、端面電流阻止層の組成および層厚
の設計自由度が向上し、さらに、保護層上に再成長させ
た第２上クラッド層の結晶欠陥の発生を抑制して無効電
流の増大を防ぐことができる。
ば、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または（ＡｌyＧ
ａ1-y）zＩｎ1-zＰ（０≦ｙ≦１、０≦ｚ≦１）で構成
した保護層のＡｌ組成比を端面電流阻止層のＡｌ組成比
よりも小さくすれば、端面電流阻止層の組成および層厚
の設計自由度が向上し、さらに、保護層上に再成長させ
た第２上クラッド層の結晶欠陥の発生を抑制して無効電
流の増大を防ぐことができる。
【０１０４】さらに、本発明の半導体レーザ素子によれ
ば、端面電流阻止層の厚みを０．０１μｍ以上０．３μ
ｍ以下にすることにより、電流阻止機能を維持すると共
に安定したレーザ発振を得ることができる。
ば、端面電流阻止層の厚みを０．０１μｍ以上０．３μ
ｍ以下にすることにより、電流阻止機能を維持すると共
に安定したレーザ発振を得ることができる。
【０１０５】さらに、本発明の半導体レーザ素子によれ
ば、保護層の厚みを０．００１μｍ以上０．０３μｍ以
下にすることにより、保護層上に再成長させた第２上ク
ラッド層の結晶欠陥の発生を抑制して特性劣化を防止す
ることができ、それと共に端面部と内部で光結合損失に
よるレーザ発振効率の低下を防ぐことができる。
ば、保護層の厚みを０．００１μｍ以上０．０３μｍ以
下にすることにより、保護層上に再成長させた第２上ク
ラッド層の結晶欠陥の発生を抑制して特性劣化を防止す
ることができ、それと共に端面部と内部で光結合損失に
よるレーザ発振効率の低下を防ぐことができる。
【０１０６】さらに、本発明の半導体レーザ素子によれ
ば、端面電流阻止層のキャリヤ濃度を５×１０17ｃｍ-3
以上５×１０18ｃｍ-3以下にすることにより、電流阻止
機能を維持して活性層無秩序化領域に流れる無効電流を
抑制し、動作電流を低減することができる。
ば、端面電流阻止層のキャリヤ濃度を５×１０17ｃｍ-3
以上５×１０18ｃｍ-3以下にすることにより、電流阻止
機能を維持して活性層無秩序化領域に流れる無効電流を
抑制し、動作電流を低減することができる。
【０１０７】さらに、本発明の半導体レーザ素子によれ
ば、電流阻止部と活性層無秩序化領域とで共振器方向の
長さを略等しくすることにより、活性層無秩序化領域に
流れる無効電流を効果的に抑制することができる。
ば、電流阻止部と活性層無秩序化領域とで共振器方向の
長さを略等しくすることにより、活性層無秩序化領域に
流れる無効電流を効果的に抑制することができる。
【０１０８】さらに、本発明の半導体レーザ素子によれ
ば、活性層無秩序化領域の共振器方向の長さを１０μｍ
以上６０μｍ以下にすることにより、端面劣化を防ぐと
共に動作電流の増大を抑制することができる。
ば、活性層無秩序化領域の共振器方向の長さを１０μｍ
以上６０μｍ以下にすることにより、端面劣化を防ぐと
共に動作電流の増大を抑制することができる。
【０１０９】さらに、本発明の半導体レーザ素子によれ
ば、活性層無秩序化領域を形成する際に、結晶中に空孔
を拡散させて量子井戸活性層を無秩序化することによ
り、各半導体層の極性変動が生じない。よって、極性が
交互に異なる複数の半導体層により得られる電流阻止機
能を低下させることなく、活性層無秩序化領域に注入さ
れる無効電流を抑制することができる。
ば、活性層無秩序化領域を形成する際に、結晶中に空孔
を拡散させて量子井戸活性層を無秩序化することによ
り、各半導体層の極性変動が生じない。よって、極性が
交互に異なる複数の半導体層により得られる電流阻止機
能を低下させることなく、活性層無秩序化領域に注入さ
れる無効電流を抑制することができる。
【０１１０】さらに、本発明の半導体レーザ素子によれ
ば、端面電流阻止層または保護層のＡｌ組成比を０．１
以下にすることにより、熱アニール温度を上昇させるこ
となく量子井戸活性層を無秩序化させることができ、各
半導体層の極性変動をさらに生じ難くすることができ
る。
ば、端面電流阻止層または保護層のＡｌ組成比を０．１
以下にすることにより、熱アニール温度を上昇させるこ
となく量子井戸活性層を無秩序化させることができ、各
半導体層の極性変動をさらに生じ難くすることができ
る。
【０１１１】さらに、本発明の半導体レーザ素子によれ
ば、量子井戸活性層から端面電流阻止層まで、または量
子井戸活性層から保護層までの層厚方向の距離を０．４
μｍにすることにより、端面部での電流阻止機能を十分
にして活性層無秩序化領域に流れる無効電流の発生を抑
制することができる。
ば、量子井戸活性層から端面電流阻止層まで、または量
子井戸活性層から保護層までの層厚方向の距離を０．４
μｍにすることにより、端面部での電流阻止機能を十分
にして活性層無秩序化領域に流れる無効電流の発生を抑
制することができる。
【０１１２】本発明の半導体レーザ素子の製造方法によ
れば、端面およびその近傍の活性層無秩序化領域と電流
阻止部との位置合わせをセルフアラインによって高精度
で行うことができる。よって、半導体レーザ素子の製造
プロセスを簡素化して、量産化に対応することができ
る。
れば、端面およびその近傍の活性層無秩序化領域と電流
阻止部との位置合わせをセルフアラインによって高精度
で行うことができる。よって、半導体レーザ素子の製造
プロセスを簡素化して、量産化に対応することができ
る。
【図１】実施形態１の半導体レーザ素子の構造を示す斜
視図である。
視図である。
【図２】図１のＡ−Ａ’線部分の断面図である。
【図３】実施形態１の半導体レーザ素子の製造工程を説
明するための斜視図である。
明するための斜視図である。
【図４】実施形態２の半導体レーザ素子の構造を示す斜
視図である。
視図である。
【図５】図４のＢ−Ｂ’線部分の断面図である。
【図６】実施形態２の半導体レーザ素子の製造工程を説
明するための斜視図である。
明するための斜視図である。
【図７】従来の半導体レーザ素子の構造を示す斜視図で
ある。
ある。
【図８】従来の半導体レーザ素子の構造を示す斜視図で
ある。
ある。
１ 基板 ２、３１ 下クラッド層 ３、３２ 量子井戸活性層 ４、３３ 第１上クラッド層 ５、３４ 第１保護層 ６ リッジストライプ ７、３５ 端面電流阻止層 ８ 第２保護層 ９、３６ 第２上クラッド層 １０ キャップ層 １１、３７ 電流ブロック層 １２ コンタクト層 １３ 平坦化層 １４ 活性層無秩序化領域 １５、１６ 電極 ２１ ＳｉＯxストライプ列 ４１ ＺｎＯxドット列
Claims (15)
- 【請求項１】 少なくとも第１導電型の下クラッド層と
第２導電型の第１上クラッド層と、両クラッド層で挟ま
れた量子井戸活性層を有し、少なくとも光出射端面およ
びその近傍に、該量子井戸活性層を無秩序化した窓領域
を備えている半導体レーザ素子において、 該窓領域上方であって該第１上クラッド層上部分に電流
阻止部を有し、該電流阻止部上および該電流阻止部が設
けられていない第１上クラッド層上部分にわたってリッ
ジストライプ状に第２導電型の第２上クラッド層を備え
ている半導体レーザ素子。 - 【請求項２】 前記電流阻止部が、少なくとも第１導電
型の端面電流阻止層を有する請求項１に記載の半導体レ
ーザ素子。 - 【請求項３】 前記端面電流阻止層と前記第２上クラッ
ド層との間に保護層を有する請求項２に記載の半導体レ
ーザ素子。 - 【請求項４】 前記端面電流阻止層および前記第１上ク
ラッド層がＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または（Ａ
ｌyＧａ1-y）zＩｎ1-zＰ（０≦ｙ≦１、０≦ｚ≦１）か
らなり、該端面電流阻止層のＡｌ組成比が該第１上クラ
ッド層のＡｌ組成比よりも小さい請求項２または請求項
３のいずれかに記載の半導体レーザ素子。 - 【請求項５】 前記保護層および前記端面電流阻止層が
ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または（ＡｌyＧ
ａ1-y）zＩｎ1-zＰ（０≦ｙ≦１、０≦ｚ≦１）からな
り、該保護層のＡｌ組成比が該端面電流阻止層のＡｌ組
成比よりも小さい請求項３または請求項４に記載の半導
体レーザ素子。 - 【請求項６】 前記端面電流阻止層の厚みが０．０１μ
ｍ以上０．３μｍ以下である請求項２乃至請求項５のい
ずれかに記載の半導体レーザ素子。 - 【請求項７】 前記保護層の厚みが０．００１μｍ以上
０．０３μｍ以下である請求項３乃至請求項６のいずれ
かに記載の半導体レーザ素子。 - 【請求項８】 前記端面電流阻止層のキャリヤ濃度が５
×１０17ｃｍ-3以上５×１０18ｃｍ-3以下である請求項
２乃至請求項７のいずれかに記載の半導体レーザ素子。 - 【請求項９】 前記電流阻止部と前記窓領域とは共振器
方向の長さが略等しい請求項１乃至請求項８のいずれか
に記載の半導体レーザ素子。 - 【請求項１０】 前記窓領域は共振器方向の長さが１０
μｍ以上６０μｍ以下である請求項１乃至請求項９のい
ずれかに記載の半導体レーザ素子。 - 【請求項１１】 前記窓領域は、前記量子井戸活性層を
構成する結晶中に空孔を拡散させて無秩序化したもので
ある請求項１乃至請求項１０のいずれかに記載の半導体
レーザ素子。 - 【請求項１２】 前記端面電流阻止層および前記保護層
のＡｌ組成比が０．１以下である請求項１１に記載の半
導体レーザ素子。 - 【請求項１３】 前記量子井戸活性層から前記端面電流
阻止層まで、または前記量子井戸活性層から前記保護層
までの層厚方向の距離が０．４μｍ以下である請求項２
乃至請求項１２のいずれかに記載の半導体レーザ素子。 - 【請求項１４】 第１導電型の基板上に、少なくとも第
１導電型の下クラッド層、量子井戸活性層、第２導電型
の第１上クラッド層、第２導電型の保護層および第１導
電型の端面電流阻止層を順次成長させる工程と、 成長表面にＳｉＯx膜を形成し、該ＳｉＯx膜と該端面電
流阻止層とを、少なくとも光出射端面およびその近傍の
上方を残して除去する工程と、 熱アニールにより該ＳｉＯx膜下方の該量子井戸活性層
部分を選択的に無秩序化する工程と、 該ＳｉＯx膜を除去し、該端面電流阻止層上および該電
流阻止層が設けられていない保護層上部分にわたって第
２導電型の第２上クラッド層を成長させる工程とを含む
半導体レーザ素子の製造方法。 - 【請求項１５】 第１導電型の基板上に、少なくとも第
１導電型の下クラッド層、量子井戸活性層、第２導電型
の第１上クラッド層、第２導電型の保護層および第１導
電型の端面電流阻止層を順次成長させる工程と、 該端面電流阻止層を、少なくとも光出射端面およびその
近傍の上方を残して除去する工程と、 不純物拡散により該端面電流阻止層下方の該量子井戸活
性層部分を選択的に無秩序化する工程と、 該端面電流阻止層上および該電流阻止層が設けられてい
ない保護層上部分にわたって第２導電型の第２上クラッ
ド層を成長させる工程とを含む半導体レーザ素子の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18250699A JP3630395B2 (ja) | 1999-06-28 | 1999-06-28 | 半導体レーザ素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18250699A JP3630395B2 (ja) | 1999-06-28 | 1999-06-28 | 半導体レーザ素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001015864A true JP2001015864A (ja) | 2001-01-19 |
| JP3630395B2 JP3630395B2 (ja) | 2005-03-16 |
Family
ID=16119499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18250699A Expired - Fee Related JP3630395B2 (ja) | 1999-06-28 | 1999-06-28 | 半導体レーザ素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3630395B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101139A (ja) * | 2001-09-21 | 2003-04-04 | Nec Corp | 端面発光型半導体レーザおよび半導体レーザ・モジュール |
| US6862311B2 (en) | 2003-01-30 | 2005-03-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser device |
| US7068695B2 (en) | 2002-08-27 | 2006-06-27 | Kabushiki Kaisha Toshiba | Semiconductor laser element |
| JP2006294879A (ja) * | 2005-04-12 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置および半導体レーザ装置の製造方法 |
| GB2427751A (en) * | 2005-06-28 | 2007-01-03 | Bookham Technology Plc | High power semiconductor opto-electronic device |
| CN1301578C (zh) * | 2003-09-26 | 2007-02-21 | 夏普株式会社 | 半导体激光器及其制造方法 |
| CN100394653C (zh) * | 2004-05-24 | 2008-06-11 | 夏普株式会社 | 半导体激光装置 |
| JP2010080867A (ja) * | 2008-09-29 | 2010-04-08 | Sharp Corp | 半導体レーザ装置 |
-
1999
- 1999-06-28 JP JP18250699A patent/JP3630395B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101139A (ja) * | 2001-09-21 | 2003-04-04 | Nec Corp | 端面発光型半導体レーザおよび半導体レーザ・モジュール |
| US7068695B2 (en) | 2002-08-27 | 2006-06-27 | Kabushiki Kaisha Toshiba | Semiconductor laser element |
| US6862311B2 (en) | 2003-01-30 | 2005-03-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser device |
| CN1301578C (zh) * | 2003-09-26 | 2007-02-21 | 夏普株式会社 | 半导体激光器及其制造方法 |
| CN100394653C (zh) * | 2004-05-24 | 2008-06-11 | 夏普株式会社 | 半导体激光装置 |
| US7558306B2 (en) | 2004-05-24 | 2009-07-07 | Sharp Kabushiki Kaisha | Semiconductor laser device |
| JP2006294879A (ja) * | 2005-04-12 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置および半導体レーザ装置の製造方法 |
| JP4502867B2 (ja) * | 2005-04-12 | 2010-07-14 | パナソニック株式会社 | 半導体レーザ装置および半導体レーザ装置の製造方法 |
| GB2427751A (en) * | 2005-06-28 | 2007-01-03 | Bookham Technology Plc | High power semiconductor opto-electronic device |
| US8111727B2 (en) | 2005-06-28 | 2012-02-07 | Oclaro Technology Limited | High power semiconductor opto-electronic device |
| JP2010080867A (ja) * | 2008-09-29 | 2010-04-08 | Sharp Corp | 半導体レーザ装置 |
| JP4657337B2 (ja) * | 2008-09-29 | 2011-03-23 | シャープ株式会社 | 半導体レーザ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3630395B2 (ja) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757833A (en) | Semiconductor laser having a transparent light emitting section, and a process of producing the same | |
| JP3387076B2 (ja) | 半導体レーザ及びその製造方法 | |
| US5956361A (en) | Semiconductor laser and a method for producing the same | |
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| US20110261854A1 (en) | Semiconductor laser and manufacturing method thereof | |
| US20090168827A1 (en) | Nitride semiconductor laser chip and method of fabricating same | |
| JP3429446B2 (ja) | 半導体発光素子 | |
| JP3630395B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3710329B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2003142774A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH10261835A (ja) | 半導体レーザ装置、及びその製造方法 | |
| US6842471B2 (en) | Semiconductor laser device having a current non-injection area | |
| JP2001057459A (ja) | 半導体レーザ | |
| US6959026B2 (en) | Semiconductor laser element and process for producing the same | |
| US7173273B2 (en) | Semiconductor laser device | |
| US6671301B1 (en) | Semiconductor device and method for producing the same | |
| JP2679974B2 (ja) | 半導体レーザ装置 | |
| US5490159A (en) | Visible light semiconductor laser | |
| JP3801410B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| US6647043B2 (en) | Semiconductor laser device capable of preventing degradation of characteristics | |
| EP0867949B1 (en) | Semiconductor light-emitting device | |
| JP3387976B2 (ja) | 半導体レーザ | |
| JPH11145553A (ja) | 半導体レーザ素子及びその作製法 | |
| JP3206573B2 (ja) | 半導体レーザおよびその作製方法 | |
| US20060083279A1 (en) | Semiconductor laser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |