JP3206573B2 - 半導体レーザおよびその作製方法 - Google Patents
半導体レーザおよびその作製方法Info
- Publication number
- JP3206573B2 JP3206573B2 JP32902498A JP32902498A JP3206573B2 JP 3206573 B2 JP3206573 B2 JP 3206573B2 JP 32902498 A JP32902498 A JP 32902498A JP 32902498 A JP32902498 A JP 32902498A JP 3206573 B2 JP3206573 B2 JP 3206573B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- type cladding
- forming
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、モードの安定性が
高く、信頼性に優れた半導体レーザに関するものであ
る。
高く、信頼性に優れた半導体レーザに関するものであ
る。
【０００２】
【従来の技術】可視光領域でレーザ発振を生じて発光す
る半導体レーザは、光情報処理用光源や光計測用光源な
どの用途があり、最近その重要性を増している。中で
も、（ＡｌxＧａ1-x）0.5Ｉｎ0.5Ｐ系の材料は、良質の
基板であるＧａＡｓに格子整合し、組成ｘを変化させる
ことで波長０．６８μｍから０．５６μｍの範囲でレー
ザ発振を得ることができるため、注目されている。半導
体レーザにはダブルヘテロ構造が用いられる。
る半導体レーザは、光情報処理用光源や光計測用光源な
どの用途があり、最近その重要性を増している。中で
も、（ＡｌxＧａ1-x）0.5Ｉｎ0.5Ｐ系の材料は、良質の
基板であるＧａＡｓに格子整合し、組成ｘを変化させる
ことで波長０．６８μｍから０．５６μｍの範囲でレー
ザ発振を得ることができるため、注目されている。半導
体レーザにはダブルヘテロ構造が用いられる。
【０００３】以下、従来例を用いてダブルヘテロ構造の
横モード制御型の赤色発光の半導体レーザについて説明
する。この半導体レーザは、図８に示すように、ｎ−Ｇ
ａＡｓ基板１上にｎ−ＧａＡｓバッファ層２、ｎ−（Ａ
ｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１３、Ｇａ0.5
Ｉｎ0.5Ｐ活性層４、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ
0.5Ｐクラッド層１４、ｐ−Ｇａ0.5Ｉｎ0.5Ｐ層７、ｎ
−ＧａＡｓ電流ブロック層８、ｐ−ＧａＡｓコンタクト
層９が順次形成され、その後ｐ電極１０およびｎ電極１
１が形成される。ｐ型の不純物には亜鉛（Ｚｎ）を、ｎ
型の不純物にはセレン（Ｓｅ）やシリコン（Ｓｉ）を用
いる。
横モード制御型の赤色発光の半導体レーザについて説明
する。この半導体レーザは、図８に示すように、ｎ−Ｇ
ａＡｓ基板１上にｎ−ＧａＡｓバッファ層２、ｎ−（Ａ
ｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１３、Ｇａ0.5
Ｉｎ0.5Ｐ活性層４、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ
0.5Ｐクラッド層１４、ｐ−Ｇａ0.5Ｉｎ0.5Ｐ層７、ｎ
−ＧａＡｓ電流ブロック層８、ｐ−ＧａＡｓコンタクト
層９が順次形成され、その後ｐ電極１０およびｎ電極１
１が形成される。ｐ型の不純物には亜鉛（Ｚｎ）を、ｎ
型の不純物にはセレン（Ｓｅ）やシリコン（Ｓｉ）を用
いる。
【０００４】この半導体レーザでは、有機金属気相成長
法（ＭＯＶＰＥ法）や分子線エピタキシー法（ＭＢＥ
法）などの結晶成長技術が用いられる。これらの結晶成
長技術を用いて、ｎ−ＧａＡｓ基板１上にｎ−ＧａＡｓ
バッファ層２、ｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐク
ラッド層１３、Ｇａ0.5Ｉｎ0.5Ｐ活性層４、ｐ−（Ａｌ
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１４およびｐ−Ｇ
ａ0.5Ｉｎ0.5Ｐ層７を順次堆積し、次にホトリソグラフ
ィー技術とエッチング技術により、ｐ−Ｇａ0.5Ｉｎ0.5
Ｐ層７とｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド
層１４とを台形状にエッチングしてメサストライプを形
成し、その後ＭＯＶＰＥ法などを用いてｎ−ＧａＡｓ電
流ブロック層８を選択的に堆積し、さらにｐ−ＧａＡｓ
コンタクト層９を堆積する。
法（ＭＯＶＰＥ法）や分子線エピタキシー法（ＭＢＥ
法）などの結晶成長技術が用いられる。これらの結晶成
長技術を用いて、ｎ−ＧａＡｓ基板１上にｎ−ＧａＡｓ
バッファ層２、ｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐク
ラッド層１３、Ｇａ0.5Ｉｎ0.5Ｐ活性層４、ｐ−（Ａｌ
0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層１４およびｐ−Ｇ
ａ0.5Ｉｎ0.5Ｐ層７を順次堆積し、次にホトリソグラフ
ィー技術とエッチング技術により、ｐ−Ｇａ0.5Ｉｎ0.5
Ｐ層７とｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド
層１４とを台形状にエッチングしてメサストライプを形
成し、その後ＭＯＶＰＥ法などを用いてｎ−ＧａＡｓ電
流ブロック層８を選択的に堆積し、さらにｐ−ＧａＡｓ
コンタクト層９を堆積する。
【０００５】このような半導体レーザの構造では、ｎ−
ＧａＡｓ電流ブロック層８により電流の狭窄を行うこと
ができ、またｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラ
ッド層１４を台形上にエッチングする際に、台形の高さ
及び幅を最適化することにより、単一の横モードの条件
を満足する実効的な屈折率差をつけることができ、光を
効果的に台形下部の活性層付近に閉じこめることができ
た。
ＧａＡｓ電流ブロック層８により電流の狭窄を行うこと
ができ、またｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラ
ッド層１４を台形上にエッチングする際に、台形の高さ
及び幅を最適化することにより、単一の横モードの条件
を満足する実効的な屈折率差をつけることができ、光を
効果的に台形下部の活性層付近に閉じこめることができ
た。
【０００６】
【発明が解決しようとする課題】ところが、この半導体
レーザの主な構成材料である（Ａｌ0.7Ｇａ0.3）0.5Ｉ
ｎ0.5Ｐは、材料の性質上、不純物であるＺｎやＳｅが
拡散しやすいという問題点がある。例えば、発振波長が
８３０ｎｍ帯である半導体レーザの主な構成材料である
ＡｌＧａＡｓの拡散速度と比較すると、（Ａｌ0.7Ｇａ
0.3）0.5Ｉｎ0.5Ｐのそれは１桁大きく、したがって容
易に拡散が起こる。図８に示すような構造では、３回の
結晶成長（ｎ−ＧａＡｓバッファ層２からｐ−Ｇａ0.5
Ｉｎ0.5Ｐ層７までを成長させる第１の結晶成長工程
と、ｎ−ＧａＡｓ電流ブロック層８を形成させる第２の
結晶成長工程と、ｐ−ＧａＡｓコンタクト層９を形成さ
せる第３の結晶成長工程）が必要であり、第２および第
３の結晶成長工程の昇温時にＧａ0.5Ｉｎ0.5Ｐ活性層４
への不純物であるＺｎやＳｅの異常拡散が生じ易い。そ
れを図９に示す。図９はＳＩＭＳによる図８の半導体レ
ーザの深さ方向の元素分布である。同図からクラッド層
１４のｐ不純物であるＺｎが拡散によって活性層を通っ
てｎクラッド層１３にまで拡散していることがわかる。
その結果、図１０のとおりＧａ0.5Ｉｎ0.5Ｐ活性層に抵
抗の低い部分３０と抵抗の高い部分３１が偏在し、電流
の注入にムラが生じてレーザ光のモードの不安定の原因
と成り易い。また、不純物であるＺｎやＳｅの拡散と同
時にＧａ0.5Ｉｎ0.5Ｐ活性層４への空孔等の固有欠陥の
拡散が誘起される。固有欠陥はＧａＩｎＰ活性層４中で
深い準位を形成する。深い準位は非発光中心をなり、発
光効率を低下させる。そのために所望の光出力を得るた
めに必要な半導体レーザの駆動電流が大きくなり、半導
体レーザの寿命が短くなる恐れが生じる。
レーザの主な構成材料である（Ａｌ0.7Ｇａ0.3）0.5Ｉ
ｎ0.5Ｐは、材料の性質上、不純物であるＺｎやＳｅが
拡散しやすいという問題点がある。例えば、発振波長が
８３０ｎｍ帯である半導体レーザの主な構成材料である
ＡｌＧａＡｓの拡散速度と比較すると、（Ａｌ0.7Ｇａ
0.3）0.5Ｉｎ0.5Ｐのそれは１桁大きく、したがって容
易に拡散が起こる。図８に示すような構造では、３回の
結晶成長（ｎ−ＧａＡｓバッファ層２からｐ−Ｇａ0.5
Ｉｎ0.5Ｐ層７までを成長させる第１の結晶成長工程
と、ｎ−ＧａＡｓ電流ブロック層８を形成させる第２の
結晶成長工程と、ｐ−ＧａＡｓコンタクト層９を形成さ
せる第３の結晶成長工程）が必要であり、第２および第
３の結晶成長工程の昇温時にＧａ0.5Ｉｎ0.5Ｐ活性層４
への不純物であるＺｎやＳｅの異常拡散が生じ易い。そ
れを図９に示す。図９はＳＩＭＳによる図８の半導体レ
ーザの深さ方向の元素分布である。同図からクラッド層
１４のｐ不純物であるＺｎが拡散によって活性層を通っ
てｎクラッド層１３にまで拡散していることがわかる。
その結果、図１０のとおりＧａ0.5Ｉｎ0.5Ｐ活性層に抵
抗の低い部分３０と抵抗の高い部分３１が偏在し、電流
の注入にムラが生じてレーザ光のモードの不安定の原因
と成り易い。また、不純物であるＺｎやＳｅの拡散と同
時にＧａ0.5Ｉｎ0.5Ｐ活性層４への空孔等の固有欠陥の
拡散が誘起される。固有欠陥はＧａＩｎＰ活性層４中で
深い準位を形成する。深い準位は非発光中心をなり、発
光効率を低下させる。そのために所望の光出力を得るた
めに必要な半導体レーザの駆動電流が大きくなり、半導
体レーザの寿命が短くなる恐れが生じる。
【０００７】この発明の目的は、レーザ光のモードの安
定性が高く、長寿命の半導体レーザを提供することであ
る。
定性が高く、長寿命の半導体レーザを提供することであ
る。
【０００８】
【課題を解決するための手段】上記課題を解決するため
の手段は以下に示すとおりである。 （１）ｎ型クラッド層を基板の上に形成する第１の工程
と、活性層を前記ｎ型クラッド層の上に形成する第２の
工程と、不純物を有する第１の半導体層と前記不純物を
有さない第２の半導体層とを備えた多層構造のｐ型クラ
ッド層を前記活性 層の上に形成する第３の工程とを有す
る半導体レ−ザの作製方法であって、前記第１の半導体
層の禁制帯幅が前記第２の半導体層の禁制帯幅より大き
いことを特徴とする半導体レ−ザの作製方法。 （２）ｎ型クラッド層を基板の上に形成する第１の工程
と、活性層を前記ｎ型クラッド層の上に形成する第２の
工程と、不純物を有する第１の半導体層と前記不純物を
有さない第２の半導体層とを備えた多層構造のｐ型クラ
ッド層を前記活性層の上に形成する第３の工程とを有す
る半導体レ−ザの作製方法であって、前記ｐ型クラッド
層の形成温度が、前記第１の半導体層から前記第２の半
導体層へ前記不純物の拡散が生じる温度であるととも
に、前記第１の半導体層の禁制帯幅が前記第２の半導体
層の禁制帯幅より大きいことを特徴とする半導体レ−ザ
の作製方法。 （３）ｎ型クラッド層を基板の上に形成する第１の工程
と、活性層を前記ｎ型クラッド層の上に形成する第２の
工程と、不純物を有する第１の半導体層と前記不純物を
有さない第２の半導体層とを備えた多層構造のｐ型クラ
ッド層を前記活性層の上に形成する第３の工程と、前記
第３の工程の後に、前記第１の半導体層から前記第２の
半導体層へ前記不純物の拡散が生じる温度となる第４の
工程とを有する半導体レ−ザの作製方法であって、前記
第１の半導体層の禁制帯幅が前記第２の半導体層の禁制
帯幅より大きいことを特徴とする半導体レ−ザの作製方
法。 （４）ｎ型クラッド層を基板の上に形成する第１の工程
と、活性層を前記ｎ型クラッド層の上に形成する第２の
工程と、不純物を有する第１の半導体層と前記不純物を
有さない第２の半導体層とを備えた多層構造のｐ型クラ
ッド層を前記活性層の上に形成する第３の工程と、前記
第３の工程の後に、前記第１の半導体層から前記第２の
半導体層へ前記不純物の拡散が生じる温度で任意の層を
前記ｐ型クラッド層の上に形成する第４の工程とを有す
る半導体レ−ザの作製方法であって、前記第１の半導体
層の禁制帯幅が前記第２の半導体層の禁制帯幅より大き
いことを特徴とする半導体レ−ザの作製方法。 （５）任意の層がコンタクト層であることを特徴とする
（４）に記載の半導体レ−ザの作製方法。 （６）任意の層が電流ブロック層であることを特徴とす
る（４）に記載の半導体 レ−ザの作製方法。 （７）ｎ型クラッド層を基板の上に形成する第１の工程
と、活性層を前記ｎ型クラッド層の上に形成する第２の
工程と、不純物を有する第１の半導体層と前記不純物を
有さない第２の半導体層とを備えた多層構造体を前記活
性層の上に形成する第３の工程と、ｐ型クラッド層を前
記多層構造体の上に形成する第４の工程とを有する半導
体レ−ザの作製方法であって、前記第１の半導体層の禁
制帯幅が前記第２の半導体層の禁制帯幅より大きいこと
を特徴とする半導体レ−ザの作製方法。 （８）ｎ型クラッド層を基板の上に形成する第１の工程
と、活性層を前記ｎ型クラッド層の上に形成する第２の
工程と、不純物を有する第１の半導体層と前記不純物を
有さない第２の半導体層とを備えた多層構造体を前記活
性層の上に形成する第３の工程と、ｐ型クラッド層を前
記多層構造体の上に形成する第４の工程とを有する半導
体レ−ザの作製方法であって、前記ｐ型クラッド層の形
成温度が、前記第１の半導体層から前記第２の半導体層
へ前記不純物の拡散が生じる温度であるとともに、前記
第１の半導体層の禁制帯幅が前記第２の半導体層の禁制
帯幅より大きいことを特徴とする半導体レ−ザの作製方
法。 （９）ｎ型クラッド層を基板の上に形成する第１の工程
と、活性層を前記ｎ型クラッド層の上に形成する第２の
工程と、不純物を有する第１の半導体層と前記不純物を
有さない第２の半導体層とを備えた多層構造体を前記活
性層の上に形成する第３の工程と、ｐ型クラッド層を前
記多層構造体の上に形成する第４の工程と、前記第４の
工程の後に、前記第１の半導体層から前記第２の半導体
層へ前記不純物の拡散が生じる温度となる第５の工程と
を有する半導体レ−ザの作製方法であって、前記第１の
半導体層の禁制帯幅が前記第２の半導体層の禁制帯幅よ
り大きいことを特徴とする半導体レ−ザの作製方法。 （１０）ｎ型クラッド層を基板の上に形成する第１の工
程と、活性層を前記ｎ型クラッド層の上に形成する第２
の工程と、不純物を有する第１の半導体層と前記不純物
を有さない第２の半導体層とを備えた多層構造体を前記
活性層の上に形成する第３の工程と、ｐ型クラッド層を
前記多層構造体の上に形成する第４の工程と、前記第４
の工程の後に、前記第１の半導体層から前記第２の半導
体層へ前記 不純物の拡散が生じる温度で任意の層を形成
する第５の工程とを有する半導体レ−ザの作製方法であ
って、前記第１の半導体層の禁制帯幅が前記第２の半導
体層の禁制帯幅より大きいことを特徴とする半導体レ−
ザの作製方法。 （１１）任意の層がコンタクト層であることを特徴とす
る（１０）に記載の半導体レ−ザの作製方法。 （１２）任意の層が電流ブロック層であることを特徴と
する（１０）に記載の半導体レ−ザの作製方法。 （１３）ｎ型クラッド層を基板の上に形成する第１の工
程と、活性層を前記ｎ型クラッド層の上に形成する第２
の工程と、不純物を有する第１の半導体層と前記不純物
を有さない第２の半導体層とを備えた多層構造体を前記
活性層の上に形成する第３の工程と、ｐ型クラッド層を
前記多層構造体の上に形成する第４の工程と、前記第４
の工程の後に、前記第１の半導体層から前記第２の半導
体層へ前記不純物の拡散が生じる温度となる第５の工程
とを有する半導体レ−ザの作製方法。 （１４）ｎ型クラッド層を基板の上に形成する第１の工
程と、活性層を前記ｎ型クラッド層の上に形成する第２
の工程と、不純物を有する第１の半導体層と前記不純物
を有さない第２の半導体層とを備えた多層構造体を前記
活性層の上に形成する第３の工程と、ｐ型クラッド層を
前記多層構造体の上に形成する第４の工程と、前記第４
の工程の後に、前記第１の半導体層から前記第２の半導
体層へ前記不純物の拡散が生じる温度で任意の層を形成
する第５の工程とを有する半導体レ−ザの作製方法。 （１５）任意の層がコンタクト層であることを特徴とす
る（１４）に記載の半導体レ−ザの作製方法。 （１６）任意の層が電流ブロック層であることを特徴と
する（１４）に記載の半導体レ−ザの作製方法。 （１７）基板の上に形成されたｎ型クラッド層と、前記
ｎ型クラッド層の上に形成された活性層と、前記活性層
の上に形成された、不純物を有する第１の半導体層と前
記不純物を有さない第２の半導体層を備えた多層構造の
ｐ型クラッド層とを有する半導体レ−ザであって、前記
第１の半導体層の禁制帯幅が前記第２の半 導体層の禁制
帯幅より大きいことを特徴とする半導体レ−ザ。 （１８）基板の上に形成されたｎ型クラッド層と、前記
ｎ型クラッド層の上に形成された活性層と、前記活性層
の上に形成された、不純物を有する第１の半導体層と前
記不純物を有さない第２の半導体層を備えた多層構造の
ｐ型クラッド層と、前記ｐ型クラッド層の上に前記第１
の半導体層から前記第２の半導体層へ前記不純物の拡散
が生じる温度で形成された任意の層とを有する半導体レ
−ザであって、前記第１の半導体層の禁制帯幅が前記第
２の半導体層の禁制帯幅より大きいことを特徴とする半
導体レ−ザ。 （１９）任意の層がコンタクト層であることを特徴とす
る（１８）に記載の半導体レ−ザ。 （２０）任意の層が電流ブロック層であることを特徴と
する（１８）に記載の半導体レ−ザ。 （２１）基板の上に形成されたｎ型クラッド層と、前記
ｎ型クラッド層の上に形成された活性層と、前記活性層
の上に形成された、不純物を有する第１の半導体層と前
記不純物を有さない第２の半導体層を備えた多層構造体
と、前記多層構造体の上に形成されたｐ型クラッド層と
を有する半導体レ−ザであって、前記第１の半導体層の
禁制帯幅が前記第２の半導体層の禁制帯幅より大きいこ
とを特徴とする半導体レ−ザ。 （２２）基板の上に形成されたｎ型クラッド層と、前記
ｎ型クラッド層の上に形成された活性層と、前記活性層
の上に形成された、不純物を有する第１の半導体層と前
記不純物を有さない第２の半導体層を備えた多層構造体
と、前記多層構造体の上に形成されたｐ型クラッド層
と、前記ｐ型クラッド層の上に前記第１の半導体層から
前記第２の半導体層へ前記不純物の拡散が生じる温度で
形成された任意の層とを有する半導体レ−ザであって、
前記第１の半導体層の禁制帯幅が前記第２の半導体層の
禁制帯幅より大きいことを特徴とする半導体レ−ザ。 （２３）任意の層がコンタクト層であることを特徴とす
る（２２）に記載の半導体レ−ザ。 （２４）任意の層が電流ブロック層であることを特徴と
する（２２）に記載の半導体レ−ザ。 （２５）基板の上に形成されたｎ型クラッド層と、前記
ｎ型クラッド層の上に形成された活性層と、前記活性層
の上に形成された、不純物を有する第１の半導体層と前
記不純物を有さない第２の半導体層を備えた多層構造体
と、前記多層構造体の上に形成されたｐ型クラッド層
と、前記ｐ型クラッド層の上に前記第１の半導体層から
前記第２の半導体層へ前記不純物の拡散が生じる温度で
形成された任意の層とを有する半導体レ−ザ。 （２６）任意の層がコンタクト層であることを特徴とす
る（２５）に記載の半導体レ−ザ。 （２７）任意の層が電流ブロック層であることを特徴と
する（２５）に記載の半導体レ−ザ。
の手段は以下に示すとおりである。 （１）ｎ型クラッド層を基板の上に形成する第１の工程
と、活性層を前記ｎ型クラッド層の上に形成する第２の
工程と、不純物を有する第１の半導体層と前記不純物を
有さない第２の半導体層とを備えた多層構造のｐ型クラ
ッド層を前記活性 層の上に形成する第３の工程とを有す
る半導体レ−ザの作製方法であって、前記第１の半導体
層の禁制帯幅が前記第２の半導体層の禁制帯幅より大き
いことを特徴とする半導体レ−ザの作製方法。 （２）ｎ型クラッド層を基板の上に形成する第１の工程
と、活性層を前記ｎ型クラッド層の上に形成する第２の
工程と、不純物を有する第１の半導体層と前記不純物を
有さない第２の半導体層とを備えた多層構造のｐ型クラ
ッド層を前記活性層の上に形成する第３の工程とを有す
る半導体レ−ザの作製方法であって、前記ｐ型クラッド
層の形成温度が、前記第１の半導体層から前記第２の半
導体層へ前記不純物の拡散が生じる温度であるととも
に、前記第１の半導体層の禁制帯幅が前記第２の半導体
層の禁制帯幅より大きいことを特徴とする半導体レ−ザ
の作製方法。 （３）ｎ型クラッド層を基板の上に形成する第１の工程
と、活性層を前記ｎ型クラッド層の上に形成する第２の
工程と、不純物を有する第１の半導体層と前記不純物を
有さない第２の半導体層とを備えた多層構造のｐ型クラ
ッド層を前記活性層の上に形成する第３の工程と、前記
第３の工程の後に、前記第１の半導体層から前記第２の
半導体層へ前記不純物の拡散が生じる温度となる第４の
工程とを有する半導体レ−ザの作製方法であって、前記
第１の半導体層の禁制帯幅が前記第２の半導体層の禁制
帯幅より大きいことを特徴とする半導体レ−ザの作製方
法。 （４）ｎ型クラッド層を基板の上に形成する第１の工程
と、活性層を前記ｎ型クラッド層の上に形成する第２の
工程と、不純物を有する第１の半導体層と前記不純物を
有さない第２の半導体層とを備えた多層構造のｐ型クラ
ッド層を前記活性層の上に形成する第３の工程と、前記
第３の工程の後に、前記第１の半導体層から前記第２の
半導体層へ前記不純物の拡散が生じる温度で任意の層を
前記ｐ型クラッド層の上に形成する第４の工程とを有す
る半導体レ−ザの作製方法であって、前記第１の半導体
層の禁制帯幅が前記第２の半導体層の禁制帯幅より大き
いことを特徴とする半導体レ−ザの作製方法。 （５）任意の層がコンタクト層であることを特徴とする
（４）に記載の半導体レ−ザの作製方法。 （６）任意の層が電流ブロック層であることを特徴とす
る（４）に記載の半導体 レ−ザの作製方法。 （７）ｎ型クラッド層を基板の上に形成する第１の工程
と、活性層を前記ｎ型クラッド層の上に形成する第２の
工程と、不純物を有する第１の半導体層と前記不純物を
有さない第２の半導体層とを備えた多層構造体を前記活
性層の上に形成する第３の工程と、ｐ型クラッド層を前
記多層構造体の上に形成する第４の工程とを有する半導
体レ−ザの作製方法であって、前記第１の半導体層の禁
制帯幅が前記第２の半導体層の禁制帯幅より大きいこと
を特徴とする半導体レ−ザの作製方法。 （８）ｎ型クラッド層を基板の上に形成する第１の工程
と、活性層を前記ｎ型クラッド層の上に形成する第２の
工程と、不純物を有する第１の半導体層と前記不純物を
有さない第２の半導体層とを備えた多層構造体を前記活
性層の上に形成する第３の工程と、ｐ型クラッド層を前
記多層構造体の上に形成する第４の工程とを有する半導
体レ−ザの作製方法であって、前記ｐ型クラッド層の形
成温度が、前記第１の半導体層から前記第２の半導体層
へ前記不純物の拡散が生じる温度であるとともに、前記
第１の半導体層の禁制帯幅が前記第２の半導体層の禁制
帯幅より大きいことを特徴とする半導体レ−ザの作製方
法。 （９）ｎ型クラッド層を基板の上に形成する第１の工程
と、活性層を前記ｎ型クラッド層の上に形成する第２の
工程と、不純物を有する第１の半導体層と前記不純物を
有さない第２の半導体層とを備えた多層構造体を前記活
性層の上に形成する第３の工程と、ｐ型クラッド層を前
記多層構造体の上に形成する第４の工程と、前記第４の
工程の後に、前記第１の半導体層から前記第２の半導体
層へ前記不純物の拡散が生じる温度となる第５の工程と
を有する半導体レ−ザの作製方法であって、前記第１の
半導体層の禁制帯幅が前記第２の半導体層の禁制帯幅よ
り大きいことを特徴とする半導体レ−ザの作製方法。 （１０）ｎ型クラッド層を基板の上に形成する第１の工
程と、活性層を前記ｎ型クラッド層の上に形成する第２
の工程と、不純物を有する第１の半導体層と前記不純物
を有さない第２の半導体層とを備えた多層構造体を前記
活性層の上に形成する第３の工程と、ｐ型クラッド層を
前記多層構造体の上に形成する第４の工程と、前記第４
の工程の後に、前記第１の半導体層から前記第２の半導
体層へ前記 不純物の拡散が生じる温度で任意の層を形成
する第５の工程とを有する半導体レ−ザの作製方法であ
って、前記第１の半導体層の禁制帯幅が前記第２の半導
体層の禁制帯幅より大きいことを特徴とする半導体レ−
ザの作製方法。 （１１）任意の層がコンタクト層であることを特徴とす
る（１０）に記載の半導体レ−ザの作製方法。 （１２）任意の層が電流ブロック層であることを特徴と
する（１０）に記載の半導体レ−ザの作製方法。 （１３）ｎ型クラッド層を基板の上に形成する第１の工
程と、活性層を前記ｎ型クラッド層の上に形成する第２
の工程と、不純物を有する第１の半導体層と前記不純物
を有さない第２の半導体層とを備えた多層構造体を前記
活性層の上に形成する第３の工程と、ｐ型クラッド層を
前記多層構造体の上に形成する第４の工程と、前記第４
の工程の後に、前記第１の半導体層から前記第２の半導
体層へ前記不純物の拡散が生じる温度となる第５の工程
とを有する半導体レ−ザの作製方法。 （１４）ｎ型クラッド層を基板の上に形成する第１の工
程と、活性層を前記ｎ型クラッド層の上に形成する第２
の工程と、不純物を有する第１の半導体層と前記不純物
を有さない第２の半導体層とを備えた多層構造体を前記
活性層の上に形成する第３の工程と、ｐ型クラッド層を
前記多層構造体の上に形成する第４の工程と、前記第４
の工程の後に、前記第１の半導体層から前記第２の半導
体層へ前記不純物の拡散が生じる温度で任意の層を形成
する第５の工程とを有する半導体レ−ザの作製方法。 （１５）任意の層がコンタクト層であることを特徴とす
る（１４）に記載の半導体レ−ザの作製方法。 （１６）任意の層が電流ブロック層であることを特徴と
する（１４）に記載の半導体レ−ザの作製方法。 （１７）基板の上に形成されたｎ型クラッド層と、前記
ｎ型クラッド層の上に形成された活性層と、前記活性層
の上に形成された、不純物を有する第１の半導体層と前
記不純物を有さない第２の半導体層を備えた多層構造の
ｐ型クラッド層とを有する半導体レ−ザであって、前記
第１の半導体層の禁制帯幅が前記第２の半 導体層の禁制
帯幅より大きいことを特徴とする半導体レ−ザ。 （１８）基板の上に形成されたｎ型クラッド層と、前記
ｎ型クラッド層の上に形成された活性層と、前記活性層
の上に形成された、不純物を有する第１の半導体層と前
記不純物を有さない第２の半導体層を備えた多層構造の
ｐ型クラッド層と、前記ｐ型クラッド層の上に前記第１
の半導体層から前記第２の半導体層へ前記不純物の拡散
が生じる温度で形成された任意の層とを有する半導体レ
−ザであって、前記第１の半導体層の禁制帯幅が前記第
２の半導体層の禁制帯幅より大きいことを特徴とする半
導体レ−ザ。 （１９）任意の層がコンタクト層であることを特徴とす
る（１８）に記載の半導体レ−ザ。 （２０）任意の層が電流ブロック層であることを特徴と
する（１８）に記載の半導体レ−ザ。 （２１）基板の上に形成されたｎ型クラッド層と、前記
ｎ型クラッド層の上に形成された活性層と、前記活性層
の上に形成された、不純物を有する第１の半導体層と前
記不純物を有さない第２の半導体層を備えた多層構造体
と、前記多層構造体の上に形成されたｐ型クラッド層と
を有する半導体レ−ザであって、前記第１の半導体層の
禁制帯幅が前記第２の半導体層の禁制帯幅より大きいこ
とを特徴とする半導体レ−ザ。 （２２）基板の上に形成されたｎ型クラッド層と、前記
ｎ型クラッド層の上に形成された活性層と、前記活性層
の上に形成された、不純物を有する第１の半導体層と前
記不純物を有さない第２の半導体層を備えた多層構造体
と、前記多層構造体の上に形成されたｐ型クラッド層
と、前記ｐ型クラッド層の上に前記第１の半導体層から
前記第２の半導体層へ前記不純物の拡散が生じる温度で
形成された任意の層とを有する半導体レ−ザであって、
前記第１の半導体層の禁制帯幅が前記第２の半導体層の
禁制帯幅より大きいことを特徴とする半導体レ−ザ。 （２３）任意の層がコンタクト層であることを特徴とす
る（２２）に記載の半導体レ−ザ。 （２４）任意の層が電流ブロック層であることを特徴と
する（２２）に記載の半導体レ−ザ。 （２５）基板の上に形成されたｎ型クラッド層と、前記
ｎ型クラッド層の上に形成された活性層と、前記活性層
の上に形成された、不純物を有する第１の半導体層と前
記不純物を有さない第２の半導体層を備えた多層構造体
と、前記多層構造体の上に形成されたｐ型クラッド層
と、前記ｐ型クラッド層の上に前記第１の半導体層から
前記第２の半導体層へ前記不純物の拡散が生じる温度で
形成された任意の層とを有する半導体レ−ザ。 （２６）任意の層がコンタクト層であることを特徴とす
る（２５）に記載の半導体レ−ザ。 （２７）任意の層が電流ブロック層であることを特徴と
する（２５）に記載の半導体レ−ザ。
【０００９】上記本発明の半導体レーザによれば、クラ
ッド層と活性層との間に不純物添加の半導体層と不純物
無添加の半導体層から成る薄膜多層構造を有するため、
該クラッド層及び不純物添加の半導体層に添加してある
不純物の拡散は薄膜多層構造中の不純物無添加の半導体
層で止まることから、活性層への不純物や欠陥の拡散を
防ぐことができ、不純物や欠陥の拡散による半導体レー
ザの特性の劣化を防ぐことができ、信頼性の高いレーザ
を得ることができる。薄膜多層構造中の不純物無添加の
半導体層の膜厚が多数キャリアの拡散長より薄くしてい
るため、該クラッド層の多数キャリアの活性層への注入
を妨げること無く、良好な特性を得ることができる。
ッド層と活性層との間に不純物添加の半導体層と不純物
無添加の半導体層から成る薄膜多層構造を有するため、
該クラッド層及び不純物添加の半導体層に添加してある
不純物の拡散は薄膜多層構造中の不純物無添加の半導体
層で止まることから、活性層への不純物や欠陥の拡散を
防ぐことができ、不純物や欠陥の拡散による半導体レー
ザの特性の劣化を防ぐことができ、信頼性の高いレーザ
を得ることができる。薄膜多層構造中の不純物無添加の
半導体層の膜厚が多数キャリアの拡散長より薄くしてい
るため、該クラッド層の多数キャリアの活性層への注入
を妨げること無く、良好な特性を得ることができる。
【００１０】本発明の半導体レーザの作製方法によれ
ば、複数回の結晶成長工程を有する半導体レーザの作製
で、第１の結晶成長工程にクラッド層と活性層との間に
不純物添加の半導体層と不純物無添加の半導体層から成
る薄膜多層構造を作製し、しかる後に２回目以降の結晶
成長を行うことにより、不純物や欠陥の結晶成長中の活
性層への拡散を防止できる。不純物無添加の半導体層の
膜厚を該クラッド層の多数キャリアの拡散長より薄くし
ておけば、不純物添加の半導体層から不純物無添加の半
導体層への該不純物の拡散が少なくても半導体レーザの
特性に問題はない。
ば、複数回の結晶成長工程を有する半導体レーザの作製
で、第１の結晶成長工程にクラッド層と活性層との間に
不純物添加の半導体層と不純物無添加の半導体層から成
る薄膜多層構造を作製し、しかる後に２回目以降の結晶
成長を行うことにより、不純物や欠陥の結晶成長中の活
性層への拡散を防止できる。不純物無添加の半導体層の
膜厚を該クラッド層の多数キャリアの拡散長より薄くし
ておけば、不純物添加の半導体層から不純物無添加の半
導体層への該不純物の拡散が少なくても半導体レーザの
特性に問題はない。
【００１１】また、２回目以降の結晶成長を行う間に、
不純物の拡散が起こり、薄膜多層構造内の自然超格子の
一部が無秩序化した状態に変化し、薄膜多層構造中の半
導体結晶のバンドギャップが大きくなる。この結果、活
性層と薄膜多層構造のバンドギャップ差を大きくするこ
とができ、半導体レーザのしきい値電流の低減、温度安
定性の向上などの特性を向上させることができる。
不純物の拡散が起こり、薄膜多層構造内の自然超格子の
一部が無秩序化した状態に変化し、薄膜多層構造中の半
導体結晶のバンドギャップが大きくなる。この結果、活
性層と薄膜多層構造のバンドギャップ差を大きくするこ
とができ、半導体レーザのしきい値電流の低減、温度安
定性の向上などの特性を向上させることができる。
【００１２】
【発明の実施の形態】以下、この発明の実施例を図面を
参照しながら説明する。
参照しながら説明する。
【００１３】図１にこの発明の一実施例の横モード制御
型の赤色半導体レーザの断面図を示し、図２に図１の半
導体レーザの製造工程を表す工程順断面図を示す。
型の赤色半導体レーザの断面図を示し、図２に図１の半
導体レーザの製造工程を表す工程順断面図を示す。
【００１４】この半導体レーザは、図１（ａ）に示すよ
うに、例えばｎ−ＧａＡｓ基板１上にｎ−ＧａＡｓバッ
ファ層２を介してＧａ0.5Ｉｎ0.5Ｐ活性層４をｎ−（Ａ
ｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層３およびｐ−
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層５で挟むダ
ブルヘテロ構造を有している。ｐ−（Ａｌ0.6Ｇａ0.4）
0.5Ｉｎ0.5Ｐクラッド層５とＧａ0.5Ｉｎ0.5Ｐ活性層４
との間には、薄膜多層構造６を有している。薄膜多層構
造６の詳細な構造を図１（ｂ）に示す。薄膜多層構造６
は、５ｎｍのｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１
５と５ｎｍの不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉ
ｎ0.5Ｐ層１６を交互にそれぞれ１０回積層した構造に
なっている。薄膜多層構造６の活性層に近い第１層目は
５ｎｍの不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5
Ｐ層１６である。これにより、活性層に近接したクラッ
ド層中の欠陥を軽減でき、活性層とクラッド層の界面や
活性層近傍のクラッド層の結晶性を良くすることができ
る。ｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層５
および薄膜多層構造６のｐ型不純物にはＺｎ等を、ｎ−
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層３のｎ型不
純物にはＳｅ等を用いる。ｐ−（Ａｌ0.6Ｇａ0.4）0.5
Ｉｎ0.5Ｐクラッド層５の多数キャリアである正孔の拡
散長は数μｍであり、上記不純物無添加の（Ａｌ0.6Ｇ
ａ0.4）0.5Ｉｎ0.5Ｐ層１６はこの拡散長より充分薄く
しなければならない。もし不純物無添加の（Ａｌ0.6Ｇ
ａ0.4）0.5Ｉｎ0.5Ｐ層１６が厚く、正孔の拡散長に近
ければ、Ｇａ0.5Ｉｎ0.5Ｐ活性層４への正孔の注入が円
滑に行われず、直列抵抗が高くなるなど半導体レーザの
特性の低下につながる。不純物無添加の（Ａｌ0.6Ｇａ
0.4）0.5Ｉｎ0.5Ｐ層１６は約５ｎｍ程度が良い。ｐ−
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層５の上部に
はｐ−Ｇａ0.5Ｉｎ0.5Ｐ層７を有し、ｐ−Ｇａ0.5Ｉｎ
0.5Ｐ層７およびｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ
クラッド層５の一部は、台形状のメサストライプに加工
されている。台形の両脇はｎ−ＧａＡｓ電流ブロック層
８を堆積してある。さらにｐ−Ｇａ0.5Ｉｎ0.5Ｐ層７と
ｎ−ＧａＡｓ電流ブロック層８の上部にはｐ−ＧａＡｓ
コンタクト層９を有している。上記台形は、Ｇａ0.5Ｉ
ｎ0.5Ｐ活性層４内に基本横モードが成立するような幅
５μｍにする。ｎ−ＧａＡｓコンタクト層９にはＣｒ／
Ｐｔ／Ａｕなどのｐ電極１０を、ｎ−ＧａＡｓ基板１に
はＡｕ／Ｇｅ／Ｎｉなどのｎ電極１１を堆積してある。
うに、例えばｎ−ＧａＡｓ基板１上にｎ−ＧａＡｓバッ
ファ層２を介してＧａ0.5Ｉｎ0.5Ｐ活性層４をｎ−（Ａ
ｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層３およびｐ−
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層５で挟むダ
ブルヘテロ構造を有している。ｐ−（Ａｌ0.6Ｇａ0.4）
0.5Ｉｎ0.5Ｐクラッド層５とＧａ0.5Ｉｎ0.5Ｐ活性層４
との間には、薄膜多層構造６を有している。薄膜多層構
造６の詳細な構造を図１（ｂ）に示す。薄膜多層構造６
は、５ｎｍのｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１
５と５ｎｍの不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉ
ｎ0.5Ｐ層１６を交互にそれぞれ１０回積層した構造に
なっている。薄膜多層構造６の活性層に近い第１層目は
５ｎｍの不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5
Ｐ層１６である。これにより、活性層に近接したクラッ
ド層中の欠陥を軽減でき、活性層とクラッド層の界面や
活性層近傍のクラッド層の結晶性を良くすることができ
る。ｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層５
および薄膜多層構造６のｐ型不純物にはＺｎ等を、ｎ−
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層３のｎ型不
純物にはＳｅ等を用いる。ｐ−（Ａｌ0.6Ｇａ0.4）0.5
Ｉｎ0.5Ｐクラッド層５の多数キャリアである正孔の拡
散長は数μｍであり、上記不純物無添加の（Ａｌ0.6Ｇ
ａ0.4）0.5Ｉｎ0.5Ｐ層１６はこの拡散長より充分薄く
しなければならない。もし不純物無添加の（Ａｌ0.6Ｇ
ａ0.4）0.5Ｉｎ0.5Ｐ層１６が厚く、正孔の拡散長に近
ければ、Ｇａ0.5Ｉｎ0.5Ｐ活性層４への正孔の注入が円
滑に行われず、直列抵抗が高くなるなど半導体レーザの
特性の低下につながる。不純物無添加の（Ａｌ0.6Ｇａ
0.4）0.5Ｉｎ0.5Ｐ層１６は約５ｎｍ程度が良い。ｐ−
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層５の上部に
はｐ−Ｇａ0.5Ｉｎ0.5Ｐ層７を有し、ｐ−Ｇａ0.5Ｉｎ
0.5Ｐ層７およびｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ
クラッド層５の一部は、台形状のメサストライプに加工
されている。台形の両脇はｎ−ＧａＡｓ電流ブロック層
８を堆積してある。さらにｐ−Ｇａ0.5Ｉｎ0.5Ｐ層７と
ｎ−ＧａＡｓ電流ブロック層８の上部にはｐ−ＧａＡｓ
コンタクト層９を有している。上記台形は、Ｇａ0.5Ｉ
ｎ0.5Ｐ活性層４内に基本横モードが成立するような幅
５μｍにする。ｎ−ＧａＡｓコンタクト層９にはＣｒ／
Ｐｔ／Ａｕなどのｐ電極１０を、ｎ−ＧａＡｓ基板１に
はＡｕ／Ｇｅ／Ｎｉなどのｎ電極１１を堆積してある。
【００１５】ｎ−ＧａＡｓ電流ブロック層８やｐ−Ｇａ
Ａｓコンタクト層９を作製する時に、高温になるため
に、ｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層５
及びｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１５から不
純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６へ
ｐ型不純物であるＺｎが一部拡散することがあるが、Ｚ
ｎの拡散が生じた場合でも、拡散は不純物無添加の（Ａ
ｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６で止まるために、Ｇ
ａ0.5Ｉｎ0.5Ｐ活性層４へＺｎが拡散することはほとん
どないので、半導体レーザの特性には影響がない。なぜ
ならば、不純物であるＺｎ等はｐ−（Ａｌ0.6Ｇａ0.4）
0.5Ｉｎ0.5Ｐ層中では、空孔等の固有欠陥と対を成して
安定化する。一方、不純物無添加の（Ａｌ0.6Ｇａ0.4）
0.5Ｉｎ0.5Ｐ層１６には固有欠陥は少なく、不純物や欠
陥の拡散は不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ
0.5Ｐ層１６へ多少起こるものの、拡散をＧａ0.5Ｉｎ
0.5Ｐ活性層４まで及ぶことを防ぐことができる。もし
不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６
が無ければ、不純物の拡散を防止する物が無いため、Ｇ
ａ0.5Ｉｎ0.5Ｐ活性層４へ不純物のみならず、空孔等の
固有欠陥までも導入される。上記不純物無添加の（Ａｌ
0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６は、空孔等の固有欠陥
が少なければ、多少不純物を添加してあっても構わず、
例えばｐ-−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層でも構
わない。
Ａｓコンタクト層９を作製する時に、高温になるため
に、ｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層５
及びｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１５から不
純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６へ
ｐ型不純物であるＺｎが一部拡散することがあるが、Ｚ
ｎの拡散が生じた場合でも、拡散は不純物無添加の（Ａ
ｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６で止まるために、Ｇ
ａ0.5Ｉｎ0.5Ｐ活性層４へＺｎが拡散することはほとん
どないので、半導体レーザの特性には影響がない。なぜ
ならば、不純物であるＺｎ等はｐ−（Ａｌ0.6Ｇａ0.4）
0.5Ｉｎ0.5Ｐ層中では、空孔等の固有欠陥と対を成して
安定化する。一方、不純物無添加の（Ａｌ0.6Ｇａ0.4）
0.5Ｉｎ0.5Ｐ層１６には固有欠陥は少なく、不純物や欠
陥の拡散は不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ
0.5Ｐ層１６へ多少起こるものの、拡散をＧａ0.5Ｉｎ
0.5Ｐ活性層４まで及ぶことを防ぐことができる。もし
不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６
が無ければ、不純物の拡散を防止する物が無いため、Ｇ
ａ0.5Ｉｎ0.5Ｐ活性層４へ不純物のみならず、空孔等の
固有欠陥までも導入される。上記不純物無添加の（Ａｌ
0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６は、空孔等の固有欠陥
が少なければ、多少不純物を添加してあっても構わず、
例えばｐ-−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層でも構
わない。
【００１６】Ｚｎなどの不純物がＧａ0.5Ｉｎ0.5Ｐ活性
層４に拡散すると以下の２つの問題点が生じる。すなわ
ち、（１）不純物がＧａ0.5Ｉｎ0.5Ｐ活性層４に部分的
に拡散するために、図１０に示すように高抵抗の部分３
１と低抵抗の部分３０が生じて活性層へのキャリアの注
入に分布ができ、半導体レーザのモードの不安定化の原
因となる。また、Ｚｎの拡散により不純物のＺｎだけで
なく空孔等の欠陥もＧａ0.5Ｉｎ0.5Ｐ活性層４に導入さ
れるため、空孔等の固有欠陥の拡散が誘起される。固有
欠陥はＧａＩｎＰ活性層４中で深い準位を形成する。深
い準位は非発光中心をなり、発光効率を低下させる。そ
のために所望の光出力を得るために必要な半導体レーザ
の駆動電流が大きくなり、半導体レーザの寿命が短くな
り、信頼性に支障を来す。本発明によると、Ｇａ0.5Ｉ
ｎ0.5Ｐ活性層４へのＺｎの拡散がほとんどないため、
モードが安定で、かつ長寿命の半導体レーザを得ること
ができる。
層４に拡散すると以下の２つの問題点が生じる。すなわ
ち、（１）不純物がＧａ0.5Ｉｎ0.5Ｐ活性層４に部分的
に拡散するために、図１０に示すように高抵抗の部分３
１と低抵抗の部分３０が生じて活性層へのキャリアの注
入に分布ができ、半導体レーザのモードの不安定化の原
因となる。また、Ｚｎの拡散により不純物のＺｎだけで
なく空孔等の欠陥もＧａ0.5Ｉｎ0.5Ｐ活性層４に導入さ
れるため、空孔等の固有欠陥の拡散が誘起される。固有
欠陥はＧａＩｎＰ活性層４中で深い準位を形成する。深
い準位は非発光中心をなり、発光効率を低下させる。そ
のために所望の光出力を得るために必要な半導体レーザ
の駆動電流が大きくなり、半導体レーザの寿命が短くな
り、信頼性に支障を来す。本発明によると、Ｇａ0.5Ｉ
ｎ0.5Ｐ活性層４へのＺｎの拡散がほとんどないため、
モードが安定で、かつ長寿命の半導体レーザを得ること
ができる。
【００１７】上記の構造の半導体レーザに電圧を印加す
ると、ｐ電極１０側から正孔が、ｎ電極１１側から電子
が注入され、Ｇａ0.5Ｉｎ0.5Ｐ活性層４内で正孔と電子
の再結合が起こり発光する。発光した光は端面で共振
し、レーザ発振する。ｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ
0.5Ｐクラッド層５の下部には、ｐ−（Ａｌ0.6Ｇ
ａ0.4）0.5Ｉｎ0.5Ｐ層１５と不純物無添加の（Ａｌ0.6
Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６から成る薄膜多層構造６
を有するが、不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉ
ｎ0.5Ｐ層１６は充分薄いため、正孔のＧａ0.5Ｉｎ0.5
Ｐ活性層４への注入を妨げることはない。ｐ−Ｇａ0.5
Ｉｎ0.5Ｐ層７およびｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ
0.5Ｐクラッド層５に形成された台形状のストライプ
は、Ｇａ0.5Ｉｎ0.5Ｐ活性層４内に基本横モードが成立
するような幅（５μｍ）にしてあるため、安定な単一横
モードの半導体レーザを得ることができる。
ると、ｐ電極１０側から正孔が、ｎ電極１１側から電子
が注入され、Ｇａ0.5Ｉｎ0.5Ｐ活性層４内で正孔と電子
の再結合が起こり発光する。発光した光は端面で共振
し、レーザ発振する。ｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ
0.5Ｐクラッド層５の下部には、ｐ−（Ａｌ0.6Ｇ
ａ0.4）0.5Ｉｎ0.5Ｐ層１５と不純物無添加の（Ａｌ0.6
Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６から成る薄膜多層構造６
を有するが、不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉ
ｎ0.5Ｐ層１６は充分薄いため、正孔のＧａ0.5Ｉｎ0.5
Ｐ活性層４への注入を妨げることはない。ｐ−Ｇａ0.5
Ｉｎ0.5Ｐ層７およびｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ
0.5Ｐクラッド層５に形成された台形状のストライプ
は、Ｇａ0.5Ｉｎ0.5Ｐ活性層４内に基本横モードが成立
するような幅（５μｍ）にしてあるため、安定な単一横
モードの半導体レーザを得ることができる。
【００１８】つぎに、この半導体レーザの作製方法を図
２を参照しながら説明する。まず、ＭＯＶＰＥ法などの
結晶成長方法を用いて、ｎ−ＧａＡｓ基板１の上にｎ−
ＧａＡｓバッファ層２、ｎ−（Ａｌ0.6Ｇａ0.4）0.5Ｉ
ｎ0.5Ｐクラッド層３、Ｇａ0.5Ｉｎ0.5Ｐ活性層４、５
ｎｍのｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１５と５
ｎｍの不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ
層１６を１周期とする薄膜多層構造６、ｐ−（Ａｌ0.6
Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層５、ｐ−Ｇａ0.5Ｉｎ
0.5Ｐ層７をエピタキシャル成長する（（ａ）図）。薄
膜多層構造６の活性層に近い第１層目は不純物無添加の
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６である。この薄
膜多層構造６は１０周期から成る。ホトリソグラフィー
技術とエッチング技術を用いて、ＳｉＯ2１２とｐ−Ｇ
ａ0.5Ｉｎ0.5Ｐ層７とｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ
0.5Ｐクラッド層５の一部を台形状のストライプに加工
する（（ｂ）図）。台形状に加工した後、ＭＯＶＰＥ法
の選択成長技術を用いて、ｎ−ＧａＡｓ電流ブロック層
８をＳｉＯ2１２上に堆積させることなく、台形の両脇
に結晶成長させる（（ｃ）図）。その後、ＳｉＯ2１２
を除去し、ｐ−ＧａＡｓコンタクト層９を結晶成長させ
る（（ｄ）図）。ｎ−ＧａＡｓ電流ブロック層８若しく
はｐ−ＧａＡｓコンタクト層９を結晶成長する時に高温
状態になるために、ｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5
Ｐクラッド層５及びｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5
Ｐ層１５から不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉ
ｎ0.5Ｐ層１６へｐ型不純物であるＺｎが一部拡散する
ことがあるが、拡散は不純物無添加の（Ａｌ0.6Ｇ
ａ0.4）0.5Ｉｎ0.5Ｐ層１６で止まるため、Ｇａ0.5Ｉｎ
0.5Ｐ活性層４へＺｎが拡散することはほとんどない。
不純物であるＺｎはｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5
Ｐ層中では、空孔等の固有欠陥と対を成して安定化す
る。一方、不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ
0.5Ｐ層１６には固有欠陥は少なく、不純物の拡散は不
純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６へ
多少起こるものの、拡散をＧａ0.5Ｉｎ0.5Ｐ活性層４ま
で及ぶことを防ぐことができる。もし不純物無添加の
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６が無ければ、不
純物の拡散を防止する層が無いため、Ｇａ0.5Ｉｎ0.5Ｐ
活性層４へ不純物のみならず、空孔等の固有欠陥までも
導入される。ｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１
５と不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層
１６から成る薄膜多層構造６を設けることで、Ｇａ0.5
Ｉｎ0.5Ｐ活性層４へ欠陥の導入を防ぐことができる。
２を参照しながら説明する。まず、ＭＯＶＰＥ法などの
結晶成長方法を用いて、ｎ−ＧａＡｓ基板１の上にｎ−
ＧａＡｓバッファ層２、ｎ−（Ａｌ0.6Ｇａ0.4）0.5Ｉ
ｎ0.5Ｐクラッド層３、Ｇａ0.5Ｉｎ0.5Ｐ活性層４、５
ｎｍのｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１５と５
ｎｍの不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ
層１６を１周期とする薄膜多層構造６、ｐ−（Ａｌ0.6
Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層５、ｐ−Ｇａ0.5Ｉｎ
0.5Ｐ層７をエピタキシャル成長する（（ａ）図）。薄
膜多層構造６の活性層に近い第１層目は不純物無添加の
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６である。この薄
膜多層構造６は１０周期から成る。ホトリソグラフィー
技術とエッチング技術を用いて、ＳｉＯ2１２とｐ−Ｇ
ａ0.5Ｉｎ0.5Ｐ層７とｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ
0.5Ｐクラッド層５の一部を台形状のストライプに加工
する（（ｂ）図）。台形状に加工した後、ＭＯＶＰＥ法
の選択成長技術を用いて、ｎ−ＧａＡｓ電流ブロック層
８をＳｉＯ2１２上に堆積させることなく、台形の両脇
に結晶成長させる（（ｃ）図）。その後、ＳｉＯ2１２
を除去し、ｐ−ＧａＡｓコンタクト層９を結晶成長させ
る（（ｄ）図）。ｎ−ＧａＡｓ電流ブロック層８若しく
はｐ−ＧａＡｓコンタクト層９を結晶成長する時に高温
状態になるために、ｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5
Ｐクラッド層５及びｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5
Ｐ層１５から不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉ
ｎ0.5Ｐ層１６へｐ型不純物であるＺｎが一部拡散する
ことがあるが、拡散は不純物無添加の（Ａｌ0.6Ｇ
ａ0.4）0.5Ｉｎ0.5Ｐ層１６で止まるため、Ｇａ0.5Ｉｎ
0.5Ｐ活性層４へＺｎが拡散することはほとんどない。
不純物であるＺｎはｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5
Ｐ層中では、空孔等の固有欠陥と対を成して安定化す
る。一方、不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ
0.5Ｐ層１６には固有欠陥は少なく、不純物の拡散は不
純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６へ
多少起こるものの、拡散をＧａ0.5Ｉｎ0.5Ｐ活性層４ま
で及ぶことを防ぐことができる。もし不純物無添加の
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６が無ければ、不
純物の拡散を防止する層が無いため、Ｇａ0.5Ｉｎ0.5Ｐ
活性層４へ不純物のみならず、空孔等の固有欠陥までも
導入される。ｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１
５と不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層
１６から成る薄膜多層構造６を設けることで、Ｇａ0.5
Ｉｎ0.5Ｐ活性層４へ欠陥の導入を防ぐことができる。
【００１９】上記不純物無添加の（Ａｌ0.6Ｇａ0.4）
0.5Ｉｎ0.5Ｐ層１６は、空孔等の固有欠陥が少なけれ
ば、多少不純物を添加してあっても構わず、例えばｐ−
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層でも構わない。
0.5Ｉｎ0.5Ｐ層１６は、空孔等の固有欠陥が少なけれ
ば、多少不純物を添加してあっても構わず、例えばｐ−
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層でも構わない。
【００２０】最後にｐ−ＧａＡｓコンタクト層９上にＣ
ｒ／Ｐｔ／Ａｕを堆積してｐ電極１０とし、ｎ−ＧａＡ
ｓ基板１上にＡｕ／Ｇｅ／Ｎｉを堆積してｎ電極１１と
する（（ｅ）図）。
ｒ／Ｐｔ／Ａｕを堆積してｐ電極１０とし、ｎ−ＧａＡ
ｓ基板１上にＡｕ／Ｇｅ／Ｎｉを堆積してｎ電極１１と
する（（ｅ）図）。
【００２１】このような製造方法により、図１に示すよ
うな横モード制御型の赤色半導体レーザを作製すること
ができる。
うな横モード制御型の赤色半導体レーザを作製すること
ができる。
【００２２】（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5ＰはＭＯＶ
ＰＥ法等で結晶成長すると、III族元素であるＡｌとＧ
ａとＩｎが規則正しく並ぶ自然超格子を形成しやすい。
この自然超格子を形成すると、（Ａｌ0.6Ｇａ0.4）0.5
Ｉｎ0.5Ｐ結晶のバンドギャップが小さくなる。自然超
格子を形成した状態と形成しない状態では、バンドギャ
ップが約７０ｍｅＶ異なる。１回目の結晶成長で、ｎ−
ＧａＡｓ基板１の上にｎ−ＧａＡｓバッファ層２、ｎ−
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層３、Ｇａ
0.5Ｉｎ0.5Ｐ活性層４、５ｎｍのｐ−（Ａｌ0.6Ｇ
ａ0.4）0.5Ｉｎ0.5Ｐ層１５と５ｎｍの不純物無添加の
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６から成る薄膜多
層構造６、ｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッ
ド層５、ｐ−Ｇａ0.5Ｉｎ0.5Ｐ層７をエピタキシャル成
長する。２回目以降の結晶成長で、ｐ−（Ａｌ0.6Ｇａ
0.4）0.5Ｉｎ0.5Ｐクラッド層５及びｐ−（Ａｌ0.6Ｇａ
0.4）0.5Ｉｎ0.5Ｐ層１５から不純物無添加の（Ａｌ0.6
Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６へｐ型不純物であるＺｎ
等の拡散が起こる。この時の不純物の拡散により薄膜多
層構造６内の自然超格子の一部が無秩序化した状態に変
化し、薄膜多層構造６中の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ
0.5Ｐ結晶のバンドギャップが大きくなる。それを図７
に示す。この結果、Ｇａ0.5Ｉｎ0.5Ｐ活性層４と薄膜多
層構造６のバンドギャップ差を大きくすることができ、
活性層４内にキャリアが閉じこめられやすくなり、半導
体レーザのしきい値電流の低減、温度安定性の向上など
の特性を向上させることができる。
ＰＥ法等で結晶成長すると、III族元素であるＡｌとＧ
ａとＩｎが規則正しく並ぶ自然超格子を形成しやすい。
この自然超格子を形成すると、（Ａｌ0.6Ｇａ0.4）0.5
Ｉｎ0.5Ｐ結晶のバンドギャップが小さくなる。自然超
格子を形成した状態と形成しない状態では、バンドギャ
ップが約７０ｍｅＶ異なる。１回目の結晶成長で、ｎ−
ＧａＡｓ基板１の上にｎ−ＧａＡｓバッファ層２、ｎ−
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層３、Ｇａ
0.5Ｉｎ0.5Ｐ活性層４、５ｎｍのｐ−（Ａｌ0.6Ｇ
ａ0.4）0.5Ｉｎ0.5Ｐ層１５と５ｎｍの不純物無添加の
（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６から成る薄膜多
層構造６、ｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッ
ド層５、ｐ−Ｇａ0.5Ｉｎ0.5Ｐ層７をエピタキシャル成
長する。２回目以降の結晶成長で、ｐ−（Ａｌ0.6Ｇａ
0.4）0.5Ｉｎ0.5Ｐクラッド層５及びｐ−（Ａｌ0.6Ｇａ
0.4）0.5Ｉｎ0.5Ｐ層１５から不純物無添加の（Ａｌ0.6
Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１６へｐ型不純物であるＺｎ
等の拡散が起こる。この時の不純物の拡散により薄膜多
層構造６内の自然超格子の一部が無秩序化した状態に変
化し、薄膜多層構造６中の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ
0.5Ｐ結晶のバンドギャップが大きくなる。それを図７
に示す。この結果、Ｇａ0.5Ｉｎ0.5Ｐ活性層４と薄膜多
層構造６のバンドギャップ差を大きくすることができ、
活性層４内にキャリアが閉じこめられやすくなり、半導
体レーザのしきい値電流の低減、温度安定性の向上など
の特性を向上させることができる。
【００２３】本実施例では、（ＡｌxＧａ1-x）0.5Ｉｎ
0.5Ｐ（０≦ｘ≦１）中で拡散しやすい不純物としてＺ
ｎを用いて説明した。しかし、その他の不純物、例えば
Ｓｅ等の場合でも不純物添加の半導体層と不純物無添加
の半導体層から成る薄膜多層構造をクラッド層と活性層
の間に形成することにより、モードが安定で、信頼性の
高い、良好な特性の半導体レーザを作製するこができ
る。
0.5Ｐ（０≦ｘ≦１）中で拡散しやすい不純物としてＺ
ｎを用いて説明した。しかし、その他の不純物、例えば
Ｓｅ等の場合でも不純物添加の半導体層と不純物無添加
の半導体層から成る薄膜多層構造をクラッド層と活性層
の間に形成することにより、モードが安定で、信頼性の
高い、良好な特性の半導体レーザを作製するこができ
る。
【００２４】なお、本実施例では、薄膜多層構造６をＧ
ａ0.5Ｉｎ0.5Ｐ活性層４とｐ−（Ａｌ0.6Ｇａ0.4）0.5
Ｉｎ0.5Ｐクラッド層５の間に配置したが、ｐ−（Ａｌ
0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層５全体を薄膜多層
構造６と同様の構造にすれば、ｐ型不純物の拡散をより
防止できる。また、実施例中では薄膜多層構造６を５ｎ
ｍのｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１５と５ｎ
ｍの不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層
１６を１周期とする周期的な構造としているが、薄膜多
層構造６内の不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉ
ｎ0.5Ｐ層が多数キャリアの拡散長よりも薄ければ、周
期的な構造にする必要はなく、この発明の効果は大き
い。
ａ0.5Ｉｎ0.5Ｐ活性層４とｐ−（Ａｌ0.6Ｇａ0.4）0.5
Ｉｎ0.5Ｐクラッド層５の間に配置したが、ｐ−（Ａｌ
0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層５全体を薄膜多層
構造６と同様の構造にすれば、ｐ型不純物の拡散をより
防止できる。また、実施例中では薄膜多層構造６を５ｎ
ｍのｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層１５と５ｎ
ｍの不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層
１６を１周期とする周期的な構造としているが、薄膜多
層構造６内の不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉ
ｎ0.5Ｐ層が多数キャリアの拡散長よりも薄ければ、周
期的な構造にする必要はなく、この発明の効果は大き
い。
【００２５】上記実施例では、ダブルヘテロ構造を構成
する材料を指定したが、クラッド層が（ＡｌyＧａ1-y）
0.5Ｉｎ0.5Ｐ、活性層が（ＡｌzＧａ1-z）0.5Ｉｎ0.5Ｐ
（ここで、０≦ｚ≦ｙ≦１）の場合でも、モードが安定
で、信頼性の高い、良好な特性の半導体レーザを作製す
ることができる。また、薄膜多層構造６を構成する不純
物添加の半導体層と不純物無添加の半導体層の材料を同
一にしたが、この２つの半導体層の材料が異なってもよ
い。不純物添加の半導体層と不純物無添加の半導体層の
Ａｌの割合（組成）を変えても良く、例えば、不純物添
加の半導体層にｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層
を、不純物無添加の半導体層に不純物無添加の（Ａｌ
0.15Ｇａ0.85）0.5Ｉｎ0.5Ｐ層を用いても、この発明の
効果は大きい。
する材料を指定したが、クラッド層が（ＡｌyＧａ1-y）
0.5Ｉｎ0.5Ｐ、活性層が（ＡｌzＧａ1-z）0.5Ｉｎ0.5Ｐ
（ここで、０≦ｚ≦ｙ≦１）の場合でも、モードが安定
で、信頼性の高い、良好な特性の半導体レーザを作製す
ることができる。また、薄膜多層構造６を構成する不純
物添加の半導体層と不純物無添加の半導体層の材料を同
一にしたが、この２つの半導体層の材料が異なってもよ
い。不純物添加の半導体層と不純物無添加の半導体層の
Ａｌの割合（組成）を変えても良く、例えば、不純物添
加の半導体層にｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層
を、不純物無添加の半導体層に不純物無添加の（Ａｌ
0.15Ｇａ0.85）0.5Ｉｎ0.5Ｐ層を用いても、この発明の
効果は大きい。
【００２６】
【発明の効果】本発明の半導体レーザによれば、 （１）ダブルヘテロ構造を有する半導体レーザにおい
て、クラッド層と活性層との間に不純物添加の半導体層
と不純物無添加の半導体層から成る薄膜多層構造を有
し、不純物無添加の半導体層が多数キャリアの拡散長よ
り充分薄いので、キャリアの活性層への注入を妨げるこ
となく、活性層への不純物や欠陥の拡散を防止でき、モ
ードが安定で、かつ長寿命の半導体レーザを得ることが
できる。 （２）薄膜多層構造の活性層に近い第１層目が不純物無
添加の半導体層とすることで、活性層に近接したクラッ
ド層中の欠陥を少なくでき、活性層とクラッド層の界面
や活性層近傍のクラッド層の結晶性を良くするこがで
き、また不純物と欠陥の活性層への導入を軽減できる。
て、クラッド層と活性層との間に不純物添加の半導体層
と不純物無添加の半導体層から成る薄膜多層構造を有
し、不純物無添加の半導体層が多数キャリアの拡散長よ
り充分薄いので、キャリアの活性層への注入を妨げるこ
となく、活性層への不純物や欠陥の拡散を防止でき、モ
ードが安定で、かつ長寿命の半導体レーザを得ることが
できる。 （２）薄膜多層構造の活性層に近い第１層目が不純物無
添加の半導体層とすることで、活性層に近接したクラッ
ド層中の欠陥を少なくでき、活性層とクラッド層の界面
や活性層近傍のクラッド層の結晶性を良くするこがで
き、また不純物と欠陥の活性層への導入を軽減できる。
【００２７】本発明の半導体レーザの作製方法によれ
ば、 （３）クラッド層と活性層の間に不純物添加の半導体層
と不純物無添加の半導体層から成る薄膜多層構造を有す
る半導体レーザが複数回の結晶成長を有し、かつ上記薄
膜多層構造を１回目の結晶成長で作製することにより、
不純物や欠陥の結晶成長中の活性層への拡散を防止で
き、モードが安定で、信頼性に優れた半導体レーザを作
製することができる。 （４）複数回の結晶成長を有する半導体レーザの作製方
法において、１回目の結晶成長でクラッド層と活性層と
の間に不純物添加の半導体層と不純物無添加の半導体層
からなる薄膜多層構造を作製し、２回目以降の結晶成長
で不純物添加の半導体層から不純物無添加の半導体層へ
不純物が拡散するが、不純物無添加の半導体層で拡散を
停止させることで、活性層への不純物や欠陥の拡散を防
ぐことができる。
ば、 （３）クラッド層と活性層の間に不純物添加の半導体層
と不純物無添加の半導体層から成る薄膜多層構造を有す
る半導体レーザが複数回の結晶成長を有し、かつ上記薄
膜多層構造を１回目の結晶成長で作製することにより、
不純物や欠陥の結晶成長中の活性層への拡散を防止で
き、モードが安定で、信頼性に優れた半導体レーザを作
製することができる。 （４）複数回の結晶成長を有する半導体レーザの作製方
法において、１回目の結晶成長でクラッド層と活性層と
の間に不純物添加の半導体層と不純物無添加の半導体層
からなる薄膜多層構造を作製し、２回目以降の結晶成長
で不純物添加の半導体層から不純物無添加の半導体層へ
不純物が拡散するが、不純物無添加の半導体層で拡散を
停止させることで、活性層への不純物や欠陥の拡散を防
ぐことができる。
【００２８】また本発明の他の半導体レーザの作製方法
によれば、 （５）クラッド層と活性層との間に不純物添加の半導体
層と不純物無添加の半導体層から成る薄膜多層構造を作
製した後、不純物添加の半導体層から不純物無添加の半
導体層へ不純物を拡散させることにより、上記薄膜多層
構造の自然超格子の一部が無秩序化した状態に変化する
ことで、活性層と薄膜多層構造のバンドギャップ差を大
きくすることができ、半導体レーザのしきい値電流の低
減、温度安定性の向上などの特性を向上させることがで
きる。
によれば、 （５）クラッド層と活性層との間に不純物添加の半導体
層と不純物無添加の半導体層から成る薄膜多層構造を作
製した後、不純物添加の半導体層から不純物無添加の半
導体層へ不純物を拡散させることにより、上記薄膜多層
構造の自然超格子の一部が無秩序化した状態に変化する
ことで、活性層と薄膜多層構造のバンドギャップ差を大
きくすることができ、半導体レーザのしきい値電流の低
減、温度安定性の向上などの特性を向上させることがで
きる。
【図１】本発明の実施例の横モード制御型の赤色半導体
レーザの断面図
レーザの断面図
【図２】本発明の半導体レーザの製造工程を表す第１の
工程順断面図
工程順断面図
【図３】本発明の半導体レーザの製造工程を表す第２の
工程順断面図
工程順断面図
【図４】本発明の半導体レーザの製造工程を表す第３の
工程順断面図
工程順断面図
【図５】本発明の半導体レーザの製造工程を表す第４の
工程順断面図
工程順断面図
【図６】本発明の半導体レーザの製造工程を表す第５の
工程順断面図
工程順断面図
【図７】薄膜多層構造を無秩序化する前後でのエネルギ
ーバンド図
ーバンド図
【図８】赤色半導体レーザの構成断面図
【図９】ＳＩＭＳによるＰ型不純物Ｚｎの拡散を説明す
るための図
るための図
【図１０】Ｐ型不純物Ｚｎの拡散により活性層にできた
抵抗の分布を示す図
抵抗の分布を示す図
【符号の説明】 １ ｎ−ＧａＡｓ基板 ２ ｎ−ＧａＡｓバッファ層 ３ ｎ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層 ４ Ｇａ0.5Ｉｎ0.5Ｐ活性層 ５ ｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐクラッド層 ６ 薄膜多層構造 ７ ｐ−Ｇａ0.5Ｉｎ0.5Ｐ層 ８ ｎ−ＧａＡｓ電流ブロック層 ９ ｐ−ＧａＡｓコンタクト層 １０ ｐ電極 １１ ｎ電極 １２ ＳｉＯ2 １３ ｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層 １４ ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層 １５ ｐ−（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ層 １６ 不純物無添加の（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐ
層
層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−119679（ＪＰ，Ａ) 特開 平２−33990（ＪＰ，Ａ) 特開 平３−227089（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50
Claims (27)
- 【請求項１】ｎ型クラッド層を基板の上に形成する第１
の工程と、活性層を前記ｎ型クラッド層の上に形成する
第２の工程と、不純物を有する第１の半導体層と前記不
純物を有さない第２の半導体層とを備えた多層構造のｐ
型クラッド層を前記活性層の上に形成する第３の工程と
を有する半導体レ−ザの作製方法であって、前記第１の
半導体層の禁制帯幅が前記第２の半導体層の禁制帯幅よ
り大きいことを特徴とする半導体レ−ザの作製方法。 - 【請求項２】ｎ型クラッド層を基板の上に形成する第１
の工程と、活性層を前記ｎ型クラッド層の上に形成する
第２の工程と、不純物を有する第１の半導体層と前記不
純物を有さない第２の半導体層とを備えた多層構造のｐ
型クラッド層を前記活性層の上に形成する第３の工程と
を有する半導体レ−ザの作製方法であって、前記ｐ型ク
ラッド層の形成温度が、前記第１の半導体層から前記第
２の半導体層へ前記不純物の拡散が生じる温度であると
ともに、前記第１の半導体層の禁制帯幅が前記第２の半
導体層の禁制帯幅より大きいことを特徴とする半導体レ
−ザの作製方法。 - 【請求項３】ｎ型クラッド層を基板の上に形成する第１
の工程と、活性層を前記ｎ型クラッド層の上に形成する
第２の工程と、不純物を有する第１の半導体層と前記不
純物を有さない第２の半導体層とを備えた多層構造のｐ
型クラッド層を前記活性層の上に形成する第３の工程
と、前記第３の工程の後に、前記第１の半導体層から前
記第２の半導体層へ前記不純物の拡散が生じる温度とな
る第４の工程とを有する半導体レ−ザの作製方法であっ
て、前記第１の半導体層の禁制帯幅が前記第２の半導体
層の禁制帯幅より大きいことを特徴とする半導体レ−ザ
の作製方法。 - 【請求項４】ｎ型クラッド層を基板の上に形成する第１
の工程と、活性層を前記ｎ型クラッド層の上に形成する
第２の工程と、不純物を有する第１の半導体層と前記不
純物を有さない第２の半導体層とを備えた多層構造のｐ
型クラッド層を前記活性層の上に形成する第３の工程
と、前記第３の工程の後に、前記第１の半導体層から前
記第２の半導体層へ前記不純物の拡散が生じる温度で任
意の層を前記ｐ型クラッド層の上に形成する第４の工程
とを有する半導体レ−ザの作製方法であって、前記第１
の半導体層の禁制帯幅が前記第２の半導体層の禁制帯幅
より大きいことを特徴とする半導体レ−ザの作製方法。 - 【請求項５】任意の層がコンタクト層であることを特徴
とする請求項４に記載の半導体レ−ザの作製方法。 - 【請求項６】任意の層が電流ブロック層であることを特
徴とする請求項４に記載の半導体レ−ザの作製方法。 - 【請求項７】ｎ型クラッド層を基板の上に形成する第１
の工程と、活性層を前記ｎ型クラッド層の上に形成する
第２の工程と、不純物を有する第１の半導体層と前記不
純物を有さない第２の半導体層とを備えた多層構造体を
前記活性層の上に形成する第３の工程と、ｐ型クラッド
層を前記多層構造体の上に形成する第４の工程とを有す
る半導体レ−ザの作製方法であって、前記第１の半導体
層の禁制帯幅が前記第２の半導体層の禁制帯幅より大き
いことを特徴とする半導体レ−ザの作製方法。 - 【請求項８】ｎ型クラッド層を基板の上に形成する第１
の工程と、活性層を前記ｎ型クラッド層の上に形成する
第２の工程と、不純物を有する第１の半導体層と前記不
純物を有さない第２の半導体層とを備えた多層構造体を
前記活性層の上に形成する第３の工程と、ｐ型クラッド
層を前記多層構造体の上に形成する第４の工程とを有す
る半導体レ−ザの作製方法であって、前記ｐ型クラッド
層の形成温度が、前記第１の半導体層から前記第２の半
導体層へ前記不純物の拡散が生じる温度であるととも
に、前記第１の半導体層の禁制帯幅が前記第２の半導体
層の禁制帯幅より大きいことを特徴とする半導体レ−ザ
の作製方法。 - 【請求項９】ｎ型クラッド層を基板の上に形成する第１
の工程と、活性層を前記ｎ型クラッド層の上に形成する
第２の工程と、不純物を有する第１の半導体層と前記不
純物を有さない第２の半導体層とを備えた多層構造体を
前記活性層の上に形成する第３の工程と、ｐ型クラッド
層を前記多層構造体の上に形成する第４の工程と、前記
第４の工程の後に、前記第１の半導体層から前記第２の
半導体層へ前記不純物の拡散が生じる温度となる第５の
工程とを有する半導体レ−ザの作製方法であって、前記
第１の半導体層の禁制帯幅が前記第２の半導体層の禁制
帯幅より大きいことを特徴とする半導体レ−ザの作製方
法。 - 【請求項１０】ｎ型クラッド層を基板の上に形成する第
１の工程と、活性層を前記ｎ型クラッド層の上に形成す
る第２の工程と、不純物を有する第１の半導体層と前記
不純物を有さない第２の半導体層とを備えた多層構造体
を前記活性層の上に形成する第３の工程と、ｐ型クラッ
ド層を前記多層構造体の上に形成する第４の工程と、前
記第４の工程の後に、前記第１の半導体層から前記第２
の半導体層へ前記不純物の拡散が生じる温度で任意の層
を形成する第５の工程とを有する半導体レ−ザの作製方
法であって、前記第１の半導体層の禁制帯幅が前記第２
の半導体層の禁制帯幅より大きいことを特徴とする半導
体レ−ザの作製方法。 - 【請求項１１】任意の層がコンタクト層であることを特
徴とする請求項１０に記載の半導体レ−ザの作製方法。 - 【請求項１２】任意の層が電流ブロック層であることを
特徴とする請求項１０に記載の半導体レ−ザの作製方
法。 - 【請求項１３】ｎ型クラッド層を基板の上に形成する第
１の工程と、活性層を前記ｎ型クラッド層の上に形成す
る第２の工程と、不純物を有する第１の半導体層と前記
不純物を有さない第２の半導体層とを備えた多層構造体
を前記活性層の上に形成する第３の工程と、ｐ型クラッ
ド層を前記多層構造体の上に形成する第４の工程と、前
記第４の工程の後に、前記第１の半導体層から前記第２
の半導体層へ前記不純物の拡散が生じる温度となる第５
の工程とを有する半導体レ−ザの作製方法。 - 【請求項１４】ｎ型クラッド層を基板の上に形成する第
１の工程と、活性層を前記ｎ型クラッド層の上に形成す
る第２の工程と、不純物を有する第１の半導体層と前記
不純物を有さない第２の半導体層とを備えた多層構造体
を前記活性層の上に形成する第３の工程と、ｐ型クラッ
ド層を前記多層構造体の上に形成する第４の工程と、前
記第４の工程の後に、前記第１の半導体層から前記第２
の半導体層へ前記不純物の拡散が生じる温度で任意の層
を形成する第５の工程とを有する半導体レ−ザの作製方
法。 - 【請求項１５】任意の層がコンタクト層であることを特
徴とする請求項１４に記載の半導体レ−ザの作製方法。 - 【請求項１６】任意の層が電流ブロック層であることを
特徴とする請求項１４に記載の半導体レ−ザの作製方
法。 - 【請求項１７】基板の上に形成されたｎ型クラッド層
と、前記ｎ型クラッド層の上に形成された活性層と、前
記活性層の上に形成された、不純物を有する第１の半導
体層と前記不純物を有さない第２の半導体層を備えた多
層構造のｐ型クラッド層とを有する半導体レ−ザであっ
て、前記第１の半導体層の禁制帯幅が前記第２の半導体
層の禁制帯幅より大きいことを特徴とする半導体レ−
ザ。 - 【請求項１８】基板の上に形成されたｎ型クラッド層
と、前記ｎ型クラッド層の上に形成された活性層と、前
記活性層の上に形成された、不純物を有する第１の半導
体層と前記不純物を有さない第２の半導体層を備えた多
層構造のｐ型クラッド層と、前記ｐ型クラッド層の上に
前記第１の半導体層から前記第２の半導体層へ前記不純
物の拡散が生じる温度で形成された任意の層とを有する
半導体レ−ザであって、前記第１の半導体層の禁制帯幅
が前記第２の半導体層の禁制帯幅より大きいことを特徴
とする半導体レ−ザ。 - 【請求項１９】任意の層がコンタクト層であることを特
徴とする請求項１８に記載の半導体レ−ザ。 - 【請求項２０】任意の層が電流ブロック層であることを
特徴とする請求項１８に記載の半導体レ−ザ。 - 【請求項２１】基板の上に形成されたｎ型クラッド層
と、前記ｎ型クラッド層の上に形成された活性層と、前
記活性層の上に形成された、不純物を有する第１の半導
体層と前記不純物を有さない第２の半導体層を備えた多
層構造体と、前記多層構造体の上に形成されたｐ型クラ
ッド層とを有する半導体レ−ザであって、前記第１の半
導体層の禁制帯幅が前記第２の半導体層の禁制帯幅より
大きいことを特徴とする半導体レ−ザ。 - 【請求項２２】基板の上に形成されたｎ型クラッド層
と、前記ｎ型クラッド層の上に形成された活性層と、前
記活性層の上に形成された、不純物を有する第１の半導
体層と前記不純物を有さない第２の半導体層を備えた多
層構造体と、前記多層構造体の上に形成されたｐ型クラ
ッド層と、前記ｐ型クラッド層の上に前記第１の半導体
層から前記第２の半導体層へ前記不純物の拡散が生じる
温度で形成された任意の層とを有する半導体レ−ザであ
って、前記第１の半導体層の禁制帯幅が前記第２の半導
体層の禁制帯幅より大きいことを特徴とする半導体レ−
ザ。 - 【請求項２３】任意の層がコンタクト層であることを特
徴とする請求項２２に記載の半導体レ−ザ。 - 【請求項２４】任意の層が電流ブロック層であることを
特徴とする請求項２２に記載の半導体レ−ザ。 - 【請求項２５】基板の上に形成されたｎ型クラッド層
と、前記ｎ型クラッド層の上に形成された活性層と、前
記活性層の上に形成された、不純物を有する第１の半導
体層と前記不純物を有さない第２の半導体層を備えた多
層構造体と、前記多層構造体の上に形成されたｐ型クラ
ッド層と、前記ｐ型クラッド層の上に前記第１の半導体
層から前記第２の半導体層へ前記不純物の拡散が生じる
温度で形成された任意の層とを有する半導体レ−ザ。 - 【請求項２６】任意の層がコンタクト層であることを特
徴とする請求項２５に記載の半導体レ−ザ。 - 【請求項２７】任意の層が電流ブロック層であることを
特徴とする請求項２５に記載の半導体レ−ザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32902498A JP3206573B2 (ja) | 1991-04-08 | 1998-11-19 | 半導体レーザおよびその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32902498A JP3206573B2 (ja) | 1991-04-08 | 1998-11-19 | 半導体レーザおよびその作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3074977A Division JP2893990B2 (ja) | 1991-04-08 | 1991-04-08 | 半導体レーザおよびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220221A JPH11220221A (ja) | 1999-08-10 |
| JP3206573B2 true JP3206573B2 (ja) | 2001-09-10 |
Family
ID=18216756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32902498A Expired - Lifetime JP3206573B2 (ja) | 1991-04-08 | 1998-11-19 | 半導体レーザおよびその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206573B2 (ja) |
-
1998
- 1998-11-19 JP JP32902498A patent/JP3206573B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11220221A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050040384A1 (en) | Semiconductor light-emitting element and method of manufacturing the same | |
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| JP3095545B2 (ja) | 面発光型半導体発光装置およびその製造方法 | |
| JPH11274635A (ja) | 半導体発光装置 | |
| JP3429446B2 (ja) | 半導体発光素子 | |
| US7215691B2 (en) | Semiconductor laser device and method for fabricating the same | |
| JP3318391B2 (ja) | 半導体発光装置 | |
| JP2009302582A (ja) | 二波長半導体レーザ装置 | |
| JP2893990B2 (ja) | 半導体レーザおよびその作製方法 | |
| JP2001015864A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3206573B2 (ja) | 半導体レーザおよびその作製方法 | |
| JP3197042B2 (ja) | 半導体発光装置 | |
| JP2001144375A (ja) | 半導体発光素子 | |
| JP3801410B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2679974B2 (ja) | 半導体レーザ装置 | |
| JP2003008147A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP3071021B2 (ja) | 半導体レーザ装置の製造方法 | |
| EP0867949B1 (en) | Semiconductor light-emitting device | |
| JP3285079B2 (ja) | 半導体レーザ | |
| JP2004134786A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3505780B2 (ja) | 半導体発光素子 | |
| JP2862726B2 (ja) | 半導体発光素子 | |
| JPH0572118B2 (ja) | ||
| JP3193087B2 (ja) | ＡｌＧａＩｎＰ半導体発光装置 | |
| JP2908125B2 (ja) | 半導体レーザ素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20070706 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090706 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100706 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110706 |