JPH05121335A - 半導体微細構造の製造方法 - Google Patents

半導体微細構造の製造方法

Info

Publication number
JPH05121335A
JPH05121335A JP14938591A JP14938591A JPH05121335A JP H05121335 A JPH05121335 A JP H05121335A JP 14938591 A JP14938591 A JP 14938591A JP 14938591 A JP14938591 A JP 14938591A JP H05121335 A JPH05121335 A JP H05121335A
Authority
JP
Japan
Prior art keywords
crystal
growth
plane
crystal plane
growth rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14938591A
Other languages
English (en)
Other versions
JP3030932B2 (ja
Inventor
Shigeyuki Otake
茂行 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP14938591A priority Critical patent/JP3030932B2/ja
Publication of JPH05121335A publication Critical patent/JPH05121335A/ja
Application granted granted Critical
Publication of JP3030932B2 publication Critical patent/JP3030932B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【目的】本発明は、量子細線や量子ドット等を作製する
ことができる半導体微細構造の製造方法を提供すること
にある。 【構成】本発明では、基板上に2つの結晶面が上面と斜
面を形成するメサ構造の半導体からなる凸部を設け、こ
の凸部の前記2つの結晶面のうちの第1の結晶面の成長
速度が第2の結晶面の成長速度よりも速くなる条件で結
晶成長を行うことにより前記第1の結晶面を消失させる
第1の工程と、前記2つの結晶面のうちの第1の結晶面
の成長速度が第2の結晶面の成長速度よりも遅くなる条
件で結晶成長を行うことにより再び第1の結晶面が現れ
るように結晶成長を行う第2の工程とを有することを特
徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子、正孔、あるいは
光の閉じ込めを行なうために、微細な半導体の横方向構
造を作製する方法を提供するものであり、1μm以下の
活性層幅を持つ半導体レーザダイオードや量子細線を応
用した半導体レーザダイオード、半導体スイッチング素
子等に応用することができる。
【0002】
【従来の技術】化合物半導体を用いて、半導体レーザ、
高速電子デバイスなどが作製されている。これらの半導
体デバイスの性能を向上させるために、量子井戸構造
や、二次元電子ガスなどのヘテロ構造が用いられてき
た。一方、量子細線や、量子箱などの提案がなされ、こ
れらのデバイスの性能向上が理論的に予想されている。
しかし、これらの構造の作製技術は、未だに確立されて
おらず微細加工技術の応用やファセットの選択成長によ
り作製する試みが行われている。微細加工技術の応用で
は、電子ビームリソグラフィーと反応性イオンエッチン
グを組み合わせて行なう方法により、30nmの量子細
線や量子箱が作られている(H.Temkin et
al.,Appl.Phys.Lett. 50,41
3(1987)参照)。また干渉露光と、ケミカルエッ
チングを組み合わせた方法により作製したサンプルで、
フォトルミネッセンスによる発光波長の変化が報告され
ている(Y.Miyamoto et al., J.
J.A.P. 26,L225,(1987)参照)。
【0003】一方、ファセット成長により作製する方法
は、結晶の異方性によって生じる結晶面の成長速度の違
いを成長条件によって相対的に変化させることによって
行なうものである。これについては、ガリウム砒素や、
アルミニウムガリウム砒素のMOCVD法による成長に
おいていくつかの報告がある。今まで提案された方法
は、二次元電子ガスの細線であるファセット量子細線を
作る方法(特開平2−137316号公報参照)、(1
11)B面の基板を用い、<110>方向への成長を利
用してラテラル量子細線や四面体量子ドット等を作る方
法(T. Fukui et al., SJAP A
P902220 No,434参照)がある。このほか
に、V溝上への成長でV溝の底の部分の成長速度が速く
なることを応用して量子細線レーザの作製を試みた例が
ある(R.Bhat et al.,J.Cryst.
Growth 93,850(1988)参照)。
【0004】
【発明が解決しようとする課題】微細加工技術の応用で
は、加工時の界面へのダメージが問題となり、発光デバ
イス等への応用には好ましくない。特に、アルミニウム
ガリウム砒素/ガリウム砒素の系では、界面の欠陥が問
題となるため、上記の例は、いずれもバンドギャップ内
に界面準位のできにくいインジウム燐系の材料を用いて
いる。また、この方法は大きさの制御性が不十分であ
る。二次元電子ガスの細線であるファセット量子細線に
於ては、界面にできた二次元あるいは一次元電子ガスを
用いるものであり、この方法では、電子輸送に応用が限
られる。
【0005】ラテラル量子細線は、横方向の、膜厚が成
長膜厚で制御できる特長を持つが、(001)面の成長
は、良好な面を得ることが難しい。また、細線の片側が
常に露出するために、半導体のなかに埋め込む目的では
問題がある。四面体量子ドットでは、微細な構造を作製
するために、(111)B面で囲まれた頂点付近で成長
材料を切り換える必要があるが、この成長膜厚の制御が
底辺の大きさに対する、微細構造の大きさになるため、
底辺の大きさが、1μmでも1%の変化が、10nmの
変化になり、大きさの制御は極めて難しい。V溝上への
成長では、V溝の底の部分の大きさを制御できないとい
う大きな欠点がある。本発明は、これらの従来の問題点
を解決し、単原子オーダーで制御可能な半導体微細構造
の製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、基板上に2つ
の結晶面が上面と斜面を形成するメサ構造の半導体から
なる凸部を設け、この凸部の前記2つの結晶面のうちの
第1の結晶面の成長速度が第2の結晶面の成長速度より
も速くなる条件で結晶成長を行うことにより前記第1の
結晶面を消失させる第1の工程と、前記2つの結晶面の
うちの第1の結晶面の成長速度が第2の結晶面の成長速
度よりも遅くなる条件で結晶成長を行うことにより再び
第1の結晶面が現れるように結晶成長を行う第2の工程
とを有することを特徴とする。
【0007】さらに本発明は、基板上に2つの結晶面が
上面と斜面を形成するメサ構造の第1の半導体からなる
凸部を設け、この凸部の前記2つの結晶面のうちの第1
の結晶面の成長速度が第2の結晶面の成長速度よりも速
くなる条件で第1の半導体層の結晶成長を行うことによ
り前記第1の結晶面を消失させる第1の工程と、前記2
つの結晶面のうちの第1の結晶面の成長速度が第2の結
晶面の成長速度よりも遅くなる条件で結晶成長を行うこ
とにより再び第1の結晶面が現れるようにバンドギャッ
プの広い第2の半導体層の結晶成長を行う第2の工程
と、その上に前記第1の結晶面の成長速度が前記第2の
結晶面の成長速度よりも速くなる条件でバンドギャップ
の狭い第3の半導体層を結晶成長させる第3の工程と、
さらにその上にバンドギャップの広い第4の半導体層を
設ける第4の工程とを有することを特徴とする。ここで
第1の半導体とバンドギャップの広い第2の半導体とは
同じ材料でもよいし、異なる材料でもよい。
【0008】さらに本発明は、基板上に2つの結晶面が
上面と斜面を形成するメサ構造の第1の半導体からなる
凸部を設け、この凸部の前記2つの結晶面のうちの第1
の結晶面の成長速度が第2の結晶面の成長速度よりも速
くなる条件で第1の半導体層の結晶成長を行うことによ
り前記第1の結晶面を消失させる第1の工程と、前記2
つの結晶面のうちの第1の結晶面の成長速度が第2の結
晶面の成長速度よりも遅くなる条件で結晶成長を行うこ
とにより再び第1の結晶面が現れるように屈折率の小さ
い第2の半導体層の結晶成長を行う第2の工程と、その
上に前記第1の結晶面の成長速度が前記第2の結晶面の
成長速度よりも速くなる条件で屈折率の大きい第3の半
導体層を結晶成長させる第3の工程と、さらにその上に
屈折率の小さい第4の半導体層を設ける第4の工程とを
有する。ここで第1の半導体と屈折率の小さい第2の半
導体は同じ材料でもよいし、異なる材料でもよい。本発
明において、特定の結晶面を成長させる方法としては、
MOCVD法における半導体層の成長において基板温度
を変化させる方法や、使用する原料においてIII族と
V族の供給量の比を変える方法等が使用できる。
【0009】
【作用】本発明においては、メサ構造の半導体結晶の上
面と斜面の結晶成長速度が、結晶成長条件により異なる
ことを利用して、前記上面部分に半導体微細構造を形成
する。すなわち、斜面に比し上面の結晶成長速度が斜面
の結晶成長速度よりも速い第1の条件で結晶成長を行え
ば結晶は主に上方に成長し、やがて上面の結晶面は消失
する。この状態から斜面の結晶成長速度が上面の結晶成
長速度よりも速い第2の条件で結晶成長を行えば、主に
斜面方向に結晶が成長するので再び上面の結晶面が現
れ、その幅は第2の条件の成長時間で制御することがで
きる。
【0010】例えば、GaAs/AlGaAsの成長で
は高温で成長し、(001)面を消失させた後に、低温
で成長することにより(001)面の横幅は、低温で成
長した(111)A面の成長膜厚の約2倍となる。この
ように、高温での成長と、低温での成長を組み合わせる
ことにより、成長膜厚で決まる任意の幅を持つ(00
1)面が作製可能となる。この上に、(001)面が
(111)A面と比較して速く成長する条件でバンドギ
ャップの小さい材料を井戸層とし、さらにバンドギャッ
プの大きい材料でクラッド層を構成することで、横方向
のバンドギャップの変化を実現し、電子や正孔を横方向
に閉じ込め、一次元の閉じ込め構造(量子細線)や、実
効的なバンドギャップ差を利用した電流狭搾に使うこと
が可能となる。
【0011】また、同様にして、横方向の屈折率の変化
を実現できる。この構造は、半導体レーザなどの光閉じ
込めを横方向で行なう時に有効なものである。本発明に
よる方法で、サブμmの幅を持つ活性層を用いたレーザ
を構成する場合、活性層への光閉じ込め係数を高くする
ためには、本方法により、横方向の導波路構造をサブμ
m領域で作製することが閾値電流を下げるために重要で
ある。さらに、成長による横方向の構造作製方法である
ために、界面のダメージもなく、発光材料としても発光
効率の高いものが得られる。
【0012】
【実施例】本発明を構成する成長方法を、ここではMO
CVD法によるガリウム砒素の成長を例にとって説明す
る。結晶面の方向を示すバーガーズベクトルは、例えば
[−110]のように結晶軸のマイナス符号を数字の上
ではなく数字の左に付けて示した。図1(a)および
(b)には、(001)面基板上に[−110]方向に
エッチングによりメサストライプを作製し、その上に成
長した基板を[−110]方向より観察した断面形状を
示した。それぞれの破線の矢印は、面方位を、また矢印
大きさは、成長速度を模式的に示している。図1(a)
は、ガリウム砒素を高温(例として800℃)で成長し
たときの成長形状を示している。また実線は、成長前の
基板表面形状である。この温度では、(001)面2の
成長速度が、(111)A面3に比べ4倍ほど速いため
に成長と共に、点線で示したような形状に変化し、最終
的には(001)面は消失する。この時(001)面の
成長膜厚は、最初の(001)面の幅の1.25倍の厚
さで消失する。一方低温(例として600℃)では、
(001)面が消失した後でも、(111)A面3’の
成長速度が(001)面に比べ3倍ほど速いために、成
長によって(001)面2’’が現われて、図1(b)
の点線で示したような形状になる。このように、高温で
成長し、(001)面を消失させた後に、低温(例とし
て600℃)で成長することにより(001)面の幅
は、低温で成長した(111)A面の成長膜厚で決定で
きる。この場合は(111)A面の成長膜厚の約2倍と
なる。
【0013】このように、成長条件を変化させる条件と
して成長温度を変化させる方法を使うと、高温での成長
と、低温での成長を組み合わせることにより、成長膜厚
で決まる任意の幅を持つ(001)面が作製可能とな
る。このほかにも、成長条件を変化させる方法として原
料のIII族とV族の供給比を変える方法がある。以上
のような成長条件を用いて(001)面と(111)A
面からなる[−110]方向のストライプ状の構造の上
に、(001)面が(111)A面に比べ成長速度が速
い第1の成長条件で成長し(001)面を一度消失さ
せ、その後再び(001)面の成長速度が(111)A
面に比べ相対的に遅い第2の成長条件で成長させること
により、(001)面の幅を(001)面が現われ大き
くなって行く第2の成長条件での成長時間によって制御
して作製することが可能となる。
【0014】また、バンドギャップの小さい材料の両側
にバンドギャップの大きい材料を設けた微細構造を作る
こともできる。図2に本発明を用いて作製した微細な横
方向の閉じ込め構造を示す。まずはじめに、第1の材料
でこのような微細な(001)面を、図1において説明
したのと同様に形成する。すなわち、高温(例えば80
0゜C)の結晶成長条件で(001)面を消失させた結
晶4の上にバンドギャップの大きい第2の半導体層5を
結晶成長させ、微細な(001)面6を形成する。さら
にその上に、高温でバンドギャップの小さい第3の半導
体層7を成長することにより、(001)面に厚く、
(111)A面に薄く膜を付けることができる。その上
に更に、バンドギャップの大きい第4の半導体層8を成
長する。この第3の半導体層の膜厚を、量子効果が現わ
れるような厚さにすることにより(001)面の量子準
位を(111)A面よりも小さくできる。これにより電
子、正孔の閉じ込めや横方向の実効的なバンドギャップ
の変化を実現しうる。ここで(001)面を消失させた
結晶4と、その上に形成されたバンドギャップの大きい
材料は同じ材料であってもよいし、異なる材料であって
もよい。
【0015】さらにまた、屈折率の大きい材料の両側に
屈折率の小さい材料を設けた微細構造を作ることもでき
る。図3に本発明を用いて作製した微細な横方向屈折率
分布構造を示す。まずはじめに、第1の材料で微細な
(001)面を、図1において説明したのと同様に形成
する。すなわち、高温(例えば800゜C)の結晶成長
条件で(001)面を消失させた結晶9の上に屈折率の
小さい第2の半導体層10を結晶成長させ、微細な(0
01)面11を形成する。さらにその上に、高温で屈折
率の大きい第3の半導体層12を成長することにより、
(001)面に厚く、(111)A面に薄く膜を付ける
ことができる。その上に更に、屈折率の小さい第4の半
導体層13を成長することにより図3に示すような形状
が作製できる。これにより、横方向の屈折率の変化を実
現できるようになる。ここで(001)面を消失させた
結晶9と、その上に形成された屈折率の小さい半導体層
は同じ材料であってもよいし、異なる材料であってもよ
い。
【0016】このように、本発明は以下の三点を特徴と
する。化合物半導体の結晶成長において、ある特定の成
長速度の速い結晶面が消失した後に、成長条件を変え、
当該結晶面の成長速度を相対的に遅くすることにより、
再びその結晶面が現われるように成長することで、その
幅が成長条件を変えた後の成長膜厚で制御されるように
なる。このようにして第2のバンドギャップの大きい材
料で作製された微細な結晶面上に、さらに、バンドギャ
ップの小さい第3の材料で作製された半導体層を、当該
結晶面の成長速度を相対的に速くする成長条件で成長す
るとともに、この当該結晶面の周りの成長速度の遅い面
の厚さが、量子効果が現われるような厚さになるように
し、この上に、第4のバンドギャップの大きい材料で作
製された半導体層を成長することにより、縦方向および
横方向の両方向でバンドギャップが変化した微細な構造
を作製することが可能になる。
【0017】同様にして、第2の屈折率の小さい材料で
作製された微細な結晶面上に、さらに、屈折率の大きい
第3の材料で作製された半導体層を、当該結晶面の成長
速度が相対的に速くなる成長条件で成長することにより
当該結晶面の周りの成長速度の遅い面の厚さを当該結晶
面よりも薄くし、さらにこの上に、第4の屈折率の小さ
い材料で作製された半導体層を成長することにより、縦
方向および横方向の光の閉じ込め構造を作製することが
可能になる。次に、本発明の成長方法を用いて、ガリウ
ム砒素アルミニウムガリウム砒素を用いた量子細線構造
を作製した実施例1、および、活性層幅が、0.2μm
の半導体量子井戸レーザーを作製した実施例2を示す。
なお、実施例は一つの例示であって、本発明の精神を逸
脱しない範囲において、種々の変更や改良を行ないうる
ことは言うまでもない。
【0018】(実施例1)図4は本発明の成長方法を用
いて、ガリウム砒素アルミニウムガリウム砒素を用いた
量子細線構造を作製した実施例の説明図である。成長用
の基板として、ガリウム砒素基板に、[−110]方向
に平行に10μm幅のストライプ状のレジストマスクを
つけ、燐酸:過酸化水素:水=10:1:1の溶液に
て、2分間のエッチングを行なった後、レジストを取り
除き、基板に(001)面14と(111)A面15で
囲まれた基板16のようなメサ構造を作る。このとき、
メサ構造の上面の横幅はサイドエッチのため1μm程度
になる。この基板上に、MOCVD法を用い、800℃
において、Al0.3Ga0.7As層17を成長させる。
(001)面上に1.5μm成長したところで、成長を
一時停止する。成長温度を600℃に下げ、温度が安定
したところでAl0.3Ga0.7As層18を(111)A
面上で10nm成長させる。これにより、(001)面
の幅は20nmとなる。
【0019】さらに、成長を一時停止し、再び成長温度
を800℃に変更し、温度が安定したところでGaAs
層19を(001)面上で10nm成長させる。この上
に、バリアー層としてAl0.3Ga0.7As層20を(0
01)面上で100nm成長した。このように成長する
ことで、(111)A面のGaAs層19’’の厚さ
は、約2.5nmとなり、量子効果のため電子は10n
mの厚さのある(001)面上のGaAs層19’に閉
じ込められる。この結果、この頂点に厚さ10nm、幅
20nmの量子細線が作製できる。
【0020】(実施例2)図5は本発明の成長方法を用
いて、ガリウム砒素アルミニウムガリウム砒素を用いた
活性層幅が、0.2μmの半導体量子井戸レーザーを作
製した実施例の説明図である。成長用の基板として、シ
リコンドープガリウム砒素(001)面基板21に、シ
リコン酸化膜またはシリコン窒化膜層22を付け、[−
110]方向に平行に2μm幅のストライプ状のレジス
トマスクをつけ、バッファードフッ酸溶液にて、シリコ
ン窒化膜のエッチングを行なった後、レジストを取り除
き、基板にシリコン酸化膜の無い幅2μmのストライプ
状になった窓領域を作る。この基板上に、MOCVD法
を用い、800℃において、セレンドープn−GaAs
バッファー層23を1.0μm、n−Al0.3Ga0.7
sバッファー層24を0.5μm選択成長させる。さら
にn−Al0.6Ga0.4Asクラッド層25を1.5μm
成長させる。
【0021】ここで、成長を一時停止し、成長温度を6
00℃に下げ、温度が安定したところでn−Al0.6
0.4As層26を(111)A面上の厚さで0.15
μm成長させる。これにより、(001)面の幅は0.
3μmとなる。さらに、また成長を一時停止し、再び成
長温度を800℃に変更し、温度が安定したところでア
ンドープAl0.2Ga0.8As導波路層27を0.09μ
m、GaAs活性層28を(001)面上で10nm成
長させる。この上に、アンドープAl0.2Ga0.8As導
波路層29を0.09μmそして、p−クラッド層とし
て亜鉛ドープAl0.6Ga0.4As層30を0.1μm成
長した。(001)面がなくなることで成長速度が遅く
なるため、再び(001)面を広げるために、成長を一
時停止し、成長温度を600℃に下げ、温度が安定した
ところでp−Al0.6Ga0.4As層31を(111)A
面上の厚さで1.0μm成長させる。
【0022】さらに、成長を一時停止し、再び成長温度
を800℃に変更し、温度が安定したところでp−クラ
ッド層として亜鉛ドープAl0.6Ga0.4As層32を
0.5μm成長した。最後に、コンタクト層として亜鉛
ドープGaAs層33を0.1μm成長した。このよう
にして成長した基板に電極34、35をつけ、劈開する
ことで、量子井戸レーザが作製できる。このような方法
で作成したレーザはほぼ円形の導波路を持つために縦横
共に、広がり角の等しい円形のビームとなる。また、閾
値電流も横方向の光閉じ込めが縦方向と同じように行は
れるために、活性層幅が小さいにも関わらず大きな光閉
じ込め係数が得られ、活性層幅にほぼ比例して減少して
いる。
【0023】なお、ここに示した実施例1、実施例2の
ほかにも本方法を用いることで横方向の微細構造を有効
に活用できる。例として、実施例2の構造は、端面を無
反射コーティングすることでそのまま光増幅器として応
用出来る。また、ここでは、量子井戸を一層であった
が、量子井戸が、多層に配置されてなる多重量子井戸を
用いることも可能である。また、実施例1では、エッチ
ングによるメサ形状の基板を用い、実施例2では、マス
ク基板上への選択成長を用いたが、これらは本質的なも
のではなくどちらの方法で作成した基板でも用いること
が出来る。エッチングによるメサ形状の基板を用い、実
施例2の構造を作製する場合には、電流ブロック層を用
いることで対応できる。さらに、本方法の微細構造作製
方法は、ここに挙げた、ガリウム砒素/アルミニウムガ
リウム砒素に限ったものではなく、このほかの化合物半
導体にも適用可能である。また、成長方法もここでは、
MOCVD法を用いたが、MBE法や、MOMBE法、
あるいは、ガスソースMBE法等にも適用可能である。
【0024】
【発明の効果】以上説明したことから明らかなように、
(001)面を一度消失させ、その後再び(001)面
が現われるようにすることによって、(001)面のの
幅を(001)面が現われるような成長条件での成長時
間によって制御性良く作製することが可能となる。これ
を用いて、電子や正孔を横方向に閉じ込め、一次元の閉
じ込め構造である量子細線や、実効的なバンドギャップ
差を利用した電流狭搾に使うことが可能となる。また、
横方向の屈折率の変化も実現できる。さらに、本方法を
用いて作製した量子細線レーザや、狭い活性層幅を持つ
レーザは、閾値電流を大幅に低減することが可能とな
る。
【0025】
【図面の簡単な説明】
【図1】 本発明による半導体微細構造の製造方法の一
実施例を示し、結晶の成長方向を[−110]方向から
見た断面図である。(a)は高温(800℃)での結晶
成長による断面形状の変化を示す。(b)は低温(60
0℃)成長による断面形状の変化を示す。点線は成長に
よって変わってゆく様子を示す。
【図2】 本発明を用いて微細な横方向閉じ込め構造を
作製する場合を示す。
【図3】 本発明を用いて微細な横方向屈折率分布を作
製する場合を示す。
【図4】 量子細線構造を作成した実施例1の断面図で
ある。
【図5】 活性層幅が0.2μmの半導体量子井戸レー
ザーを作製した実施例2の断面図である。
【0026】
【符号の説明】
1…GaAs結晶、2,2’,2’’…(001)面、
3,3’…(111)A面、4…(001)面を消失さ
せた第1の半導体結晶、5…バンドギャップの大きい第
2の半導体層、6…(001)面、7…バンドギャップ
の小さい第3の半導体層、8…バンドギャップの大きい
第4の半導体層、9…(001)面を消失させた第1の
半導体結晶、10…屈折率の小さい第2の半導体層、1
1…(001)面、12…屈折率の大きい第3の半導体
層、13…屈折率の小さい第4の半導体層、14…(0
01)面、15…(111)面、16…エッチングによ
り作成した基板、17…800℃で成長したAl0.3
0.7As、18…600℃で成長したAl0.3Ga0.7
As、19,19’,19’’…800℃で成長したG
aAs、20…800℃で成長したAl0.3Ga0.7
s、22…SiNxマスク層、23…n−aAsバッフ
ァー層、24…n−Al0.3Ga0.7Asバッファー層、
25…n−Al0.6Ga0.4Asクラッド層、26…60
0℃で成長したn−Al0.6Ga0.4Asクラッド層、2
7…アンドープGaAs活性層、28…アンドープAl
0.2Ga0.8As導波路層、29…アンドープAl0.2
0.8As導波路層、30…p−Al0.6Ga0.4Asク
ラッド層、31…600℃で成長したp−Al0.6Ga
0.4Asクラッド層、32…800℃で成長したp−A
0.6Ga0.4Asクラッド層、33…p−GaAsコン
タクト層、34,35…オーミック電極
【手続補正書】
【提出日】平成4年10月13日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 半導体微細構造の製造方法

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】基板上に2つの結晶面が上面と斜面を形成
    するメサ構造の半導体からなる凸部を設け、この凸部の
    前記2つの結晶面のうちの第1の結晶面の成長速度が第
    2の結晶面の成長速度よりも速くなる条件で結晶成長を
    行うことにより前記第1の結晶面を消失させる第1の工
    程と、前記2つの結晶面のうちの第1の結晶面の成長速
    度が第2の結晶面の成長速度よりも遅くなる条件で結晶
    成長を行うことにより再び第1の結晶面が現れるように
    結晶成長を行う第2の工程とを有することを特徴とする
    半導体微細構造の製造方法。
  2. 【請求項2】基板上に2つの結晶面が上面と斜面を形成
    するメサ構造の第1の半導体からなる凸部を設け、この
    凸部の前記2つの結晶面のうちの第1の結晶面の成長速
    度が第2の結晶面の成長速度よりも速くなる条件で第1
    の半導体層の結晶成長を行うことにより前記第1の結晶
    面を消失させる第1の工程と、前記2つの結晶面のうち
    の第1の結晶面の成長速度が第2の結晶面の成長速度よ
    りも遅くなる条件で結晶成長を行うことにより再び第1
    の結晶面が現れるようにバンドギャップの広い第2の半
    導体層の結晶成長を行う第2の工程と、その上に前記第
    1の結晶面の成長速度が前記第2の結晶面の成長速度よ
    りも速くなる条件でバンドギャップの狭い第3の半導体
    層を結晶成長させる第3の工程と、さらにその上にバン
    ドギャップの広い第4の半導体層を設ける第4の工程と
    を有することを特徴とする半導体微細構造の製造方法。
  3. 【請求項3】基板上に2つの結晶面が上面と斜面を形成
    するメサ構造の第1の半導体からなる凸部を設け、この
    凸部の前記2つの結晶面のうちの第1の結晶面の成長速
    度が第2の結晶面の成長速度よりも速くなる条件で第1
    の半導体層の結晶成長を行うことにより前記第1の結晶
    面を消失させる第1の工程と、前記2つの結晶面のうち
    の第1の結晶面の成長速度が第2の結晶面の成長速度よ
    りも遅くなる条件で結晶成長を行うことにより再び第1
    の結晶面が現れるように屈折率の小さい第2の半導体層
    の結晶成長を行う第2の工程と、その上に前記第1の結
    晶面の成長速度が前記第2の結晶面の成長速度よりも速
    くなる条件で屈折率の大きい第3の半導体層を結晶成長
    させる第3の工程と、さらにその上に屈折率の小さい第
    4の半導体層を設ける第4の工程とを有することを特徴
    とする半導体微細構造の製造方法。
JP14938591A 1991-05-23 1991-05-23 半導体微細構造の製造方法 Expired - Fee Related JP3030932B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14938591A JP3030932B2 (ja) 1991-05-23 1991-05-23 半導体微細構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14938591A JP3030932B2 (ja) 1991-05-23 1991-05-23 半導体微細構造の製造方法

Publications (2)

Publication Number Publication Date
JPH05121335A true JPH05121335A (ja) 1993-05-18
JP3030932B2 JP3030932B2 (ja) 2000-04-10

Family

ID=15473974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14938591A Expired - Fee Related JP3030932B2 (ja) 1991-05-23 1991-05-23 半導体微細構造の製造方法

Country Status (1)

Country Link
JP (1) JP3030932B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114384A (ja) * 2008-11-10 2010-05-20 Sumitomo Electric Ind Ltd フォトニック結晶面発光レーザおよびフォトニック結晶面発光レーザの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114384A (ja) * 2008-11-10 2010-05-20 Sumitomo Electric Ind Ltd フォトニック結晶面発光レーザおよびフォトニック結晶面発光レーザの製造方法

Also Published As

Publication number Publication date
JP3030932B2 (ja) 2000-04-10

Similar Documents

Publication Publication Date Title
JP3153153B2 (ja) 窒化ガリウム系半導体レーザおよびその製造方法
JPH07221392A (ja) 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ
JP2558744B2 (ja) 半導体レーザ素子及びその製造方法
Bhat et al. Quantum wire lasers by OMCVD growth on nonplanar substrates
JP2007194230A (ja) 半導体量子ドット装置
EP0209387B1 (en) Semiconductor laser device
JP3982985B2 (ja) 半導体レーザ素子の製造方法
JP4928811B2 (ja) 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
US5027169A (en) Semiconductor device with substrate misorientation
JPH0529713A (ja) 半導体レーザ素子
US6639926B1 (en) Semiconductor light-emitting device
JPH1093198A (ja) 窒化ガリウム系化合物半導体レーザ及びその製造方法
US5478775A (en) Ridge stripe type laser diode and method for fabricating the same
JPS62200785A (ja) 半導体レ−ザ装置及びその製造方法
JPH0677592A (ja) 半導体レーザ素子
JP3030932B2 (ja) 半導体微細構造の製造方法
JPH02228087A (ja) 半導体レーザ素子
JPH0541560A (ja) 半導体レーザ素子
JPH0548215A (ja) 半導体レーザダイオードおよびその製造方法
JP3521792B2 (ja) 半導体レーザの製造方法
JPH0439988A (ja) 半導体発光装置
JPH1051074A (ja) 半導体発光素子
JP2611509B2 (ja) 半導体レーザ
JP2699662B2 (ja) 半導体レーザとその製造方法
JPH06164064A (ja) 可視光半導体レーザ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees