JPS60157283A - 半導体レ−ザ素子の製造方法 - Google Patents
半導体レ−ザ素子の製造方法Info
- Publication number
- JPS60157283A JPS60157283A JP24817883A JP24817883A JPS60157283A JP S60157283 A JPS60157283 A JP S60157283A JP 24817883 A JP24817883 A JP 24817883A JP 24817883 A JP24817883 A JP 24817883A JP S60157283 A JPS60157283 A JP S60157283A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- liquid phase
- epitaxial growth
- current confinement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
この発明はＩｎＧａＡｓＰ系材料を用いた半導体レーザ
素子の製造方法に関する。
素子の製造方法に関する。
（技術的背景）
従来のこの種の半導体レーザ素子の製造方法は文献：
１ｒＡｐｐ１．Ｐｈｙｓ、Ｌｅｔｔ、 ３５（３） 、
２３２ （１９７９）（Ｈ，Ｎ１５ｈｉ ｅｔ ａｌ
） ｊにも開示されているように、二回の液相エピタキ
シャル法によって内部に電流狭窄層を形成している。こ
の従来方法につき第１図（Ａ）〜（Ｃ）を参照して説明
する。
１ｒＡｐｐ１．Ｐｈｙｓ、Ｌｅｔｔ、 ３５（３） 、
２３２ （１９７９）（Ｈ，Ｎ１５ｈｉ ｅｔ ａｌ
） ｊにも開示されているように、二回の液相エピタキ
シャル法によって内部に電流狭窄層を形成している。こ
の従来方法につき第１図（Ａ）〜（Ｃ）を参照して説明
する。
先ず、最初の液相エピタキシャル成長工程において、第
１図（Ａ）に示すように、ｎ −１ｎＰ ｐ、Ｌ：板ｌ
上に下側クラッド層？であるｎ −１ｎＰ層、活性層３
であるアンドープＩ ｎ 、−ｘＧ ａｘ Ａ Ｓ ｌ
−７９＞層、−１，側クララ１：層４であるｐ −Ｉｎ
Ｐ層を構成し半導体層から成る第一層４ａ、電流狭窄層
用の半導体層５であるｎ −１ｎ、−ｗｆ：ｉａ、／Ａ
ｓ、−７ｐＬ 層５を順次に成長させている。
１図（Ａ）に示すように、ｎ −１ｎＰ ｐ、Ｌ：板ｌ
上に下側クラッド層？であるｎ −１ｎＰ層、活性層３
であるアンドープＩ ｎ 、−ｘＧ ａｘ Ａ Ｓ ｌ
−７９＞層、−１，側クララ１：層４であるｐ −Ｉｎ
Ｐ層を構成し半導体層から成る第一層４ａ、電流狭窄層
用の半導体層５であるｎ −１ｎ、−ｗｆ：ｉａ、／Ａ
ｓ、−７ｐＬ 層５を順次に成長させている。
次に、第１図（Ｂ、）に示すように、この半導体層５に
対し化学エツチングによりストライプ状の溝６を掘り、
下地の上側クラッド層４の第一層４ａの面を露出させ、
残存する半導体層５ａで電流狭窄層を形成している。
対し化学エツチングによりストライプ状の溝６を掘り、
下地の上側クラッド層４の第一層４ａの面を露出させ、
残存する半導体層５ａで電流狭窄層を形成している。
続いて、第１図（Ｃ）に示すように、二回目の液相エピ
タキシャル成長を行って、この第一層４ａの露出面上及
び電流狭窄層５ａ上に第一層４ａと同一の材料の第二層
（ｐ−ＩｎＰ層） ４ｂを上側クラッド層４の一部分と
して成長させ、さらに、その上側にｐＩｎ（−５Ｇａｓ
ＡＳｒ−ｅ”ｔキャップ層７を成長させている。
タキシャル成長を行って、この第一層４ａの露出面上及
び電流狭窄層５ａ上に第一層４ａと同一の材料の第二層
（ｐ−ＩｎＰ層） ４ｂを上側クラッド層４の一部分と
して成長させ、さらに、その上側にｐＩｎ（−５Ｇａｓ
ＡＳｒ−ｅ”ｔキャップ層７を成長させている。
しかしながら、この従来方法では、二回目の液相エピタ
キシャル成長を行うに当り、表面をメルトバンクしない
で、熱によって荒れた表面上に液相エピタキシャル成長
させていた。これがため、低しきい値電流での発振が得
られておらず、効率も悪く、寿命も短いという欠点があ
った。
キシャル成長を行うに当り、表面をメルトバンクしない
で、熱によって荒れた表面上に液相エピタキシャル成長
させていた。これがため、低しきい値電流での発振が得
られておらず、効率も悪く、寿命も短いという欠点があ
った。
（発明の目的）
この発明の目的は、低駆動電流及び高効率で動作出来し
かも長寿命となし得るように、内部電流狭窄層を有する
１ｎＧａＡｓＰ系材料の半導体レーザ素子を筒中かつ容
易に製造する方法を提供するにある。
かも長寿命となし得るように、内部電流狭窄層を有する
１ｎＧａＡｓＰ系材料の半導体レーザ素子を筒中かつ容
易に製造する方法を提供するにある。
（発明の構成）
この目的の達成を図るため、この発明においては、二回
目のエピタキシャル成長を行うに当り、メルトバックを
行って液相エピタキシャル成長を行うべき表面層から熱
ダメージを取り除くと同時に電流狭窄層を形成し、熱ダ
メージの除かれた表面層上に液相エピタキシャル成長を
行うことを要旨とする。
目のエピタキシャル成長を行うに当り、メルトバックを
行って液相エピタキシャル成長を行うべき表面層から熱
ダメージを取り除くと同時に電流狭窄層を形成し、熱ダ
メージの除かれた表面層上に液相エピタキシャル成長を
行うことを要旨とする。
（実施例の説明）
以下、図面を参照してこの発明の実施例につき説明する
。
。
第２図（八）〜（ロ）はこの発明による半導体レーザの
製造方法の一実施例を説明するための製造工程図で、夫
々、主要製造段階での素子の状態を断面図で概略的に示
しである。尚、図が複雑化となるのを回避するために、
断面を表わすハンチング等を省略して示す。また各図に
おいて第１図（Ａ）〜（Ｃ）に示した構成成分と同一の
構成成分については同一の符合を付して示す。
製造方法の一実施例を説明するための製造工程図で、夫
々、主要製造段階での素子の状態を断面図で概略的に示
しである。尚、図が複雑化となるのを回避するために、
断面を表わすハンチング等を省略して示す。また各図に
おいて第１図（Ａ）〜（Ｃ）に示した構成成分と同一の
構成成分については同一の符合を付して示す。
先ず、第２図（Ａ）に示すように、ｎ−ＩｎＰ基板基板
用意し、第一回目のエピタキシャル成長によって、この
基板１上にｎ −ＩｎＰ層からなる下側クランド層２、
アンドープＩ ｎ 、、Ｇａ、 Ａ ｓ、−７Ｐ２層か
らなる活性層３、上側クラッド層４を構成しがっｐ−Ｉ
ｎＰ層からなる第一層４ａ（〜０．３ｐｍ）、電流狭窄
層として供しかつｎ −Ｉｎ、、ＧａＷＡｓ、−、Ｐ、
層からなる第一半導体層８（〜１ルｍ）及び電流狭窄層
として供することのあるｎ −ＩｎＰ層からなる第二半
導体層９（〜１ ｇｍ ）を順次にエピタキシャル成長
させる。このエピタキシャル成長は、液相、気相、有機
金属化合物熱分解、分子線その他の方法のいずれの方法
を用いて行っても良い。この場合、電流狭窄層として供
すべき第一半導体層８のキャリア濃度は最終的に形成さ
れる電流狭窄層の厚さに対応して定められるが、この場
合にはその濃度を約２ Ｘ １０ ｃｍ−３という大き
な値とし、電流狭窄層として充分に機能出来るようにな
している。また、この第一半導体層８の光学ギャップを
活性層３の光学キャップより狭くして発振光を吸収する
ように設定する。
用意し、第一回目のエピタキシャル成長によって、この
基板１上にｎ −ＩｎＰ層からなる下側クランド層２、
アンドープＩ ｎ 、、Ｇａ、 Ａ ｓ、−７Ｐ２層か
らなる活性層３、上側クラッド層４を構成しがっｐ−Ｉ
ｎＰ層からなる第一層４ａ（〜０．３ｐｍ）、電流狭窄
層として供しかつｎ −Ｉｎ、、ＧａＷＡｓ、−、Ｐ、
層からなる第一半導体層８（〜１ルｍ）及び電流狭窄層
として供することのあるｎ −ＩｎＰ層からなる第二半
導体層９（〜１ ｇｍ ）を順次にエピタキシャル成長
させる。このエピタキシャル成長は、液相、気相、有機
金属化合物熱分解、分子線その他の方法のいずれの方法
を用いて行っても良い。この場合、電流狭窄層として供
すべき第一半導体層８のキャリア濃度は最終的に形成さ
れる電流狭窄層の厚さに対応して定められるが、この場
合にはその濃度を約２ Ｘ １０ ｃｍ−３という大き
な値とし、電流狭窄層として充分に機能出来るようにな
している。また、この第一半導体層８の光学ギャップを
活性層３の光学キャップより狭くして発振光を吸収する
ように設定する。
次に、第２図（Ｂ）に示すように、第二半導体層９に電
流狭窄用のストライプ状の溝１０を、化学又はドライエ
ツチングにより通常のマスキング技術を用いて、この第
二半導体層９を突き抜ける深さで、形成する。この実施
例では、この溝の幅Ｗを４ルｍとし、この残存第二半導
体層を８ａで示す。
流狭窄用のストライプ状の溝１０を、化学又はドライエ
ツチングにより通常のマスキング技術を用いて、この第
二半導体層９を突き抜ける深さで、形成する。この実施
例では、この溝の幅Ｗを４ルｍとし、この残存第二半導
体層を８ａで示す。
次に、液相エピタキシャル成長させるに当り、液相成長
炉内において、メルＩ・バック処理を行って、第２図（
Ｃ）に示すように、第二半導体層９に形成した溝１０の
下の第一半導体層８にこの溝１０に連続するストライプ
状の溝１１を形成して下Ｊルの、上側クランド層を構成
する第一）＋’ｊ ４ ａを露出さぜる。このメル）・
パック処理により、残存；ｆ−パ１′・ｑ体層８ａから
成る又は残存第−及び第二４′導体層８ａ及び９ａから
成る電流狭窄層１２（図示例は後者の場合を示す）が同
時に形成される。
炉内において、メルＩ・バック処理を行って、第２図（
Ｃ）に示すように、第二半導体層９に形成した溝１０の
下の第一半導体層８にこの溝１０に連続するストライプ
状の溝１１を形成して下Ｊルの、上側クランド層を構成
する第一）＋’ｊ ４ ａを露出さぜる。このメル）・
パック処理により、残存；ｆ−パ１′・ｑ体層８ａから
成る又は残存第−及び第二４′導体層８ａ及び９ａから
成る電流狭窄層１２（図示例は後者の場合を示す）が同
時に形成される。
このメルトバック処理はＨ２カス雰囲気中で行うのが好
適であり、また、Ｉ”ｒ−ｗ”ｗ ＡＳｒ−ｐ Ｐａか
ＩｎＰよりもメルトバックされ易いという事実を利用し
て行うものである。
適であり、また、Ｉ”ｒ−ｗ”ｗ ＡＳｒ−ｐ Ｐａか
ＩｎＰよりもメルトバックされ易いという事実を利用し
て行うものである。
この発明において、このようなメルトバックを行うのは
、次の液相エピタキシャル法で成長が行われるべき第一
層４ａの露出面及び第−及び第二半導体層８ａ及び８ａ
の露出面等の表面層から熱ダメージを除去しかつ化学的
及び物理的に奇麗な表面に保持するためである。
、次の液相エピタキシャル法で成長が行われるべき第一
層４ａの露出面及び第−及び第二半導体層８ａ及び８ａ
の露出面等の表面層から熱ダメージを除去しかつ化学的
及び物理的に奇麗な表面に保持するためである。
このメルトバック処理に続いて、同一液相成長炉内で、
二回目のエピタキシャル成長工程を行う。この場合、液
相エピタキシャル成長を行って、第２図（Ｄ）に示すよ
うに、下地層である第一層４ａ及び残存第−及び第二半
導体層８ａ及び８ａの露出面上に、この第一層４ａと同
一の導電型であってかつ同一の材料から成る層、すなわ
ち、ｐ −ＩｎＰ層４ｂを成長させて、この層４ｂを上
側クラッド層の第二層とし、この第二層４ｂ上にｐ −
Ｉｎ、−、Ｇａ、 Ａｓ、−、Ｐ。
二回目のエピタキシャル成長工程を行う。この場合、液
相エピタキシャル成長を行って、第２図（Ｄ）に示すよ
うに、下地層である第一層４ａ及び残存第−及び第二半
導体層８ａ及び８ａの露出面上に、この第一層４ａと同
一の導電型であってかつ同一の材料から成る層、すなわ
ち、ｐ −ＩｎＰ層４ｂを成長させて、この層４ｂを上
側クラッド層の第二層とし、この第二層４ｂ上にｐ −
Ｉｎ、−、Ｇａ、 Ａｓ、−、Ｐ。
コンタクト層１３を続けて液相エピタキシャル成長させ
る。このように液相エピタキシャル成長させることによ
り、第一層４ａ及び第二層４ｂとで上側クラッド層４を
構成すると同時に、残存第−及び第二半導体層８ａ及び
９ａを内部電流狭窄層１２として形成することが出来る
。
る。このように液相エピタキシャル成長させることによ
り、第一層４ａ及び第二層４ｂとで上側クラッド層４を
構成すると同時に、残存第−及び第二半導体層８ａ及び
９ａを内部電流狭窄層１２として形成することが出来る
。
そして、コンタクト層１３の上側面にＰ側電極１４び基
板１の下側面゛にｎ側電極１５を蒸着によって被着し、
第２図（Ｄ）に示すような構造の半導体レーザ素子を得
る。これら電極材料としては任怠好適の材料を使用出来
１例えば、Ｐ側電極としてＡｕＺｎを、又、ｎ側電極と
してＡｕＧｅＮｉを！蒸着することか出来る。
板１の下側面゛にｎ側電極１５を蒸着によって被着し、
第２図（Ｄ）に示すような構造の半導体レーザ素子を得
る。これら電極材料としては任怠好適の材料を使用出来
１例えば、Ｐ側電極としてＡｕＺｎを、又、ｎ側電極と
してＡｕＧｅＮｉを！蒸着することか出来る。
次に、このようにして製造された半導体レーザの動作に
つき簡単に説明する。
つき簡単に説明する。
第２図（Ｄ）に示す半導体レーザ素子のｎ側電極１５を
接地し、Ｐ側電極１４に正電圧を印加すると、活性層３
に流れる電流が電流狭窄層１２によって制限される。こ
の活性層３で発振する光は電流狭窄層１２で吸収される
ので、横方向にも屈折率の差か出来、高出力まで横基本
モード発振か得られる。
接地し、Ｐ側電極１４に正電圧を印加すると、活性層３
に流れる電流が電流狭窄層１２によって制限される。こ
の活性層３で発振する光は電流狭窄層１２で吸収される
ので、横方向にも屈折率の差か出来、高出力まで横基本
モード発振か得られる。
発光領域は第２図の胴線１６で示した領域近傍に限られ
る。
る。
（発明の効果）
上述した説明からも明らかなように、この発明による半
導体レーザ素子の製造方法によれば、従′ 来方法のよ
うに熱ダメージを受けたままの表面層に液相エピタキシ
ャル成長を行うのではなく、液相エピタキシャル成長の
時、メルトバックを行って表面層の熱タメージを取り除
いてしまい、得られた熱タメージの無い表面層上に液相
エピタキシャル成長を行うのであるから、低しきい値電
流で発振し、高効率で高出力のしかも長寿命の半導体レ
ーザ素子を簡単かつ容易に製造することが出来るという
利点を有する。
導体レーザ素子の製造方法によれば、従′ 来方法のよ
うに熱ダメージを受けたままの表面層に液相エピタキシ
ャル成長を行うのではなく、液相エピタキシャル成長の
時、メルトバックを行って表面層の熱タメージを取り除
いてしまい、得られた熱タメージの無い表面層上に液相
エピタキシャル成長を行うのであるから、低しきい値電
流で発振し、高効率で高出力のしかも長寿命の半導体レ
ーザ素子を簡単かつ容易に製造することが出来るという
利点を有する。
又、この発明による方法では、メルト／へツタを用いて
レーザ素子内部に電流狭窄層を埋込んだ構造となし得る
ので、色々な発光受光素子の製造に尾：用出来る。
レーザ素子内部に電流狭窄層を埋込んだ構造となし得る
ので、色々な発光受光素子の製造に尾：用出来る。
尚、この発明は上述した実施例にのみ限定されるもので
はないこと明らかである。例えば、基板」−に形成され
る各半導体層等の層厚や形成されるべきストライプ状の
溝の幅等は設計に応じた適切な値を選定することか出来
ると共に、その他の条件も所要に応して選定することが
出来る。
はないこと明らかである。例えば、基板」−に形成され
る各半導体層等の層厚や形成されるべきストライプ状の
溝の幅等は設計に応じた適切な値を選定することか出来
ると共に、その他の条件も所要に応して選定することが
出来る。
また、電流狭窄層を、メル［・バンクにより第一半導体
層のみ或いは第−及び第二半導体層の両層を残存させる
ことにより、設計に応じた層構造とすることも出来る。
層のみ或いは第−及び第二半導体層の両層を残存させる
ことにより、設計に応じた層構造とすることも出来る。
第１図（Ａ）〜（Ｇ）は従来の半導体レーザ素子の製造
方法を説明するための製造工程図、第２図（Ａ）〜（Ｄ
）はこの発明の半導体レーザ素子の製造方法を説明する
だめの製造工程図である。 １・・・基板（ｎ−Ｉｎ Ｐ基板） ２・・・下側クラッド層（ｎ−１ｎＰ層）３・・・活性
層（アンドープＩｎ、ｚＧａ、Ａｓ、−、Ｐ、層）４・
・・上側クラット層（ｐ −ＩｎＰ層）４ａ・・・（上
側クラッド層を構成する）第一層４ｂ・・・（上側クラ
ッド層を構成する）第二層５・・・電流狭窄層用の半導
体層 （ｎ −Ｉｎ、−ｖｖＧａＷＡｓ、−、ｐ、層）５ａ・
・・電流狭窄層 ６・・・ストライプ状の溝 ７１１．キャップ層（ｐ Ｉ ｎ ＋−３Ｇａｓ Ａ
５ｒ−ｔ Ｐｔ層）８・・・（電流狭窄層として供する
）第一半導体層８ａ・・・残存第一半導体層 ９・・・（電流狭窄層として供する）第二半導体層９ｂ
・・・残存第二半導体層 １０・・・（第二半導体層の）ストライブ状の溝１１・
・・（第一半導体層の）ストライプ状の溝１２・・・電
流狭窄層 １３ ・・・コンタクト層（ｐ Ｉｎ、−、Ｇａ、 Ａ
ｓ、−ｔＰ＜層）１４・・・ｐ側電極 １５・・・ｎ側電極 １６・・・発光領域。 特許出願人 沖電気工業株式会社 手Ｎ己槓１ｊ正書 １事件の表示 昭和５８年特許願第２４８１７８号２発
明の名称 半導体レーザ素子の製造方法 ３補正をする者 事件との関係 特許出願人 住所（〒−１０５） 東京都港区虎ノ門１丁目７番１２号 名称（０２！９）沖電気工業株式会社 代表者 橋本 南海男 ４代理人 〒１７０ 山（９８Ｂ）５５６３住所 東京
都豊島区東池袋１丁目２０番地５６補正の対象 明細書の「発明の名称の欄」 ７補正の内容 発明の名称を半導体レーザ素子の製造方法と手続補正書 昭和ｇｏ年１月１０日 特許庁長官 志賀 学 殿 半導体レーザ素子の製造方法 ３補正をする者 事件との関係 特許出願人 住所（〒−１０５） 東京都港区虎ノ門１丁目７番１２号 名称（０２９）沖電気工業株式会社 代表者 橋本 南面男 ４代理人 〒１７０ ８（９８８）５５８３住所 東京
都豊島区東池袋１丁１１２０番地５池袋ホワイトハウス
ビル９０５号 ６補正の対象 明細書の発明の詳細な説明の欄 （１）明細書の第５頁第１８行の「２×」を「４×」と
訂正する。 （２）、同、第６頁第３行の「マスキング」を「ホトリ
ングラフ」 と訂正する。
方法を説明するための製造工程図、第２図（Ａ）〜（Ｄ
）はこの発明の半導体レーザ素子の製造方法を説明する
だめの製造工程図である。 １・・・基板（ｎ−Ｉｎ Ｐ基板） ２・・・下側クラッド層（ｎ−１ｎＰ層）３・・・活性
層（アンドープＩｎ、ｚＧａ、Ａｓ、−、Ｐ、層）４・
・・上側クラット層（ｐ −ＩｎＰ層）４ａ・・・（上
側クラッド層を構成する）第一層４ｂ・・・（上側クラ
ッド層を構成する）第二層５・・・電流狭窄層用の半導
体層 （ｎ −Ｉｎ、−ｖｖＧａＷＡｓ、−、ｐ、層）５ａ・
・・電流狭窄層 ６・・・ストライプ状の溝 ７１１．キャップ層（ｐ Ｉ ｎ ＋−３Ｇａｓ Ａ
５ｒ−ｔ Ｐｔ層）８・・・（電流狭窄層として供する
）第一半導体層８ａ・・・残存第一半導体層 ９・・・（電流狭窄層として供する）第二半導体層９ｂ
・・・残存第二半導体層 １０・・・（第二半導体層の）ストライブ状の溝１１・
・・（第一半導体層の）ストライプ状の溝１２・・・電
流狭窄層 １３ ・・・コンタクト層（ｐ Ｉｎ、−、Ｇａ、 Ａ
ｓ、−ｔＰ＜層）１４・・・ｐ側電極 １５・・・ｎ側電極 １６・・・発光領域。 特許出願人 沖電気工業株式会社 手Ｎ己槓１ｊ正書 １事件の表示 昭和５８年特許願第２４８１７８号２発
明の名称 半導体レーザ素子の製造方法 ３補正をする者 事件との関係 特許出願人 住所（〒−１０５） 東京都港区虎ノ門１丁目７番１２号 名称（０２！９）沖電気工業株式会社 代表者 橋本 南海男 ４代理人 〒１７０ 山（９８Ｂ）５５６３住所 東京
都豊島区東池袋１丁目２０番地５６補正の対象 明細書の「発明の名称の欄」 ７補正の内容 発明の名称を半導体レーザ素子の製造方法と手続補正書 昭和ｇｏ年１月１０日 特許庁長官 志賀 学 殿 半導体レーザ素子の製造方法 ３補正をする者 事件との関係 特許出願人 住所（〒−１０５） 東京都港区虎ノ門１丁目７番１２号 名称（０２９）沖電気工業株式会社 代表者 橋本 南面男 ４代理人 〒１７０ ８（９８８）５５８３住所 東京
都豊島区東池袋１丁１１２０番地５池袋ホワイトハウス
ビル９０５号 ６補正の対象 明細書の発明の詳細な説明の欄 （１）明細書の第５頁第１８行の「２×」を「４×」と
訂正する。 （２）、同、第６頁第３行の「マスキング」を「ホトリ
ングラフ」 と訂正する。
Claims (1)
- 内部に電流狭窄層を有するＩｎＧａＡｓＦ’系材料の半
導体レーザ素子を製造するに当り、下地層上に電流狭窄
層として供する第−及び第二半導体層をエビクキシャル
成長させ、上側の該第二半導体層にストライプ状の溝を
設け、然る後メルトバンクを行って下側の前記第一半導
体層にストライプ状の溝を形成して前記下地層を露出さ
せて前記第一半導体層から成る又は前記第−及び第二半
導体層から成る前記電流狭窄層を形成し、次に、前記下
地層の露出面及び前記電流狭窄層」二に別の半導体層を
液相エピタキシャル成長させることを特徴とする半導体
レーザ素子の製造、方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24817883A JPS60157283A (ja) | 1983-12-26 | 1983-12-26 | 半導体レ−ザ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24817883A JPS60157283A (ja) | 1983-12-26 | 1983-12-26 | 半導体レ−ザ素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60157283A true JPS60157283A (ja) | 1985-08-17 |
Family
ID=17174361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24817883A Pending JPS60157283A (ja) | 1983-12-26 | 1983-12-26 | 半導体レ−ザ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60157283A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62147794A (ja) * | 1985-12-20 | 1987-07-01 | Mitsubishi Electric Corp | 半導体レ−ザ装置 |
| JPH0669599A (ja) * | 1992-05-27 | 1994-03-11 | Gold Star Co Ltd | 半導体レーザダイオード及びその製造方法 |
-
1983
- 1983-12-26 JP JP24817883A patent/JPS60157283A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62147794A (ja) * | 1985-12-20 | 1987-07-01 | Mitsubishi Electric Corp | 半導体レ−ザ装置 |
| JPH0587035B2 (ja) * | 1985-12-20 | 1993-12-15 | Mitsubishi Electric Corp | |
| JPH0669599A (ja) * | 1992-05-27 | 1994-03-11 | Gold Star Co Ltd | 半導体レーザダイオード及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003332694A (ja) | 半導体レーザ | |
| JPH0856045A (ja) | 半導体レーザ装置 | |
| JPS60157283A (ja) | 半導体レ−ザ素子の製造方法 | |
| JP3521793B2 (ja) | 半導体レーザの製造方法 | |
| JPH09214045A (ja) | 半導体レーザ及びその製造方法 | |
| JP2007049007A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS61296783A (ja) | 半導体レ−ザ装置 | |
| JPH0671121B2 (ja) | 半導体レーザ装置 | |
| JP2606963B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2561802Y2 (ja) | 半導体レーザ | |
| JPS60126880A (ja) | 半導体レ−ザ装置 | |
| JPH0125238B2 (ja) | ||
| JP2003304028A (ja) | 光変調器集積半導体レーザ | |
| JPH0728093B2 (ja) | 半導体レ−ザ素子 | |
| JPH0621564A (ja) | 半導体レーザ装置の製造方法 | |
| JPS62165989A (ja) | 分布帰還型半導体レ−ザ素子 | |
| JP2890505B2 (ja) | 半導体量子井戸レーザ | |
| JPS5882587A (ja) | 埋め込みヘテロ構造半導体レ−ザの製造方法 | |
| JPS58115878A (ja) | 半導体レ−ザ−素子 | |
| JPS60132381A (ja) | 半導体レ−ザ装置 | |
| JPS6062181A (ja) | 半導体発光素子の製造方法 | |
| JPS5867087A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPS62102583A (ja) | 埋め込み構造半導体レ−ザ | |
| JPH02260681A (ja) | 半導体レーザ装置 | |
| JPS62296582A (ja) | 半導体レ−ザ装置 |