JPS60126880A - 半導体レ−ザ装置 - Google Patents
半導体レ−ザ装置Info
- Publication number
- JPS60126880A JPS60126880A JP23366583A JP23366583A JPS60126880A JP S60126880 A JPS60126880 A JP S60126880A JP 23366583 A JP23366583 A JP 23366583A JP 23366583 A JP23366583 A JP 23366583A JP S60126880 A JPS60126880 A JP S60126880A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- semiconductor
- type
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用範囲〕
本発明は横モードが安定で、かつ低雑音特性がすぐれた
半導体レーザ装置に関するものである。。
半導体レーザ装置に関するものである。。
半導体レーザ装置は従来液相成長法によって形成されて
おり、たとえばＣ８Ｐ （Ｃａｎｎｅｌｅｄ ５ｕｂｓ
ｔｒａｔｅＰｌａｎａｒ ）形レーザでは第１図に示す
ように、基板１上に凹部２をもつチャネルを設け、この
上に第１の半導体層３、第２の半導体層４、第３の半導
体層５、第４の半導体層６を設け、」二記第２の半導体
層４を活性層とし、がっＺｎ拡散層７や電極８を設ける
なとの諸工程を経て半導体レーザ装置を形成していた。
おり、たとえばＣ８Ｐ （Ｃａｎｎｅｌｅｄ ５ｕｂｓ
ｔｒａｔｅＰｌａｎａｒ ）形レーザでは第１図に示す
ように、基板１上に凹部２をもつチャネルを設け、この
上に第１の半導体層３、第２の半導体層４、第３の半導
体層５、第４の半導体層６を設け、」二記第２の半導体
層４を活性層とし、がっＺｎ拡散層７や電極８を設ける
なとの諸工程を経て半導体レーザ装置を形成していた。
」１記従来の方法においては第１図に明らかなように、
第２の半導体層４である活性層は四部２の」−も平坦化
されるという特徴があった。
第２の半導体層４である活性層は四部２の」−も平坦化
されるという特徴があった。
近年、有機金属を用いた気相成長法（Ｍｅｔａｌ Ｏｒ
ｇａｎｉｃＣｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ 、以下ＭＯＣＶＤと略す）が、結晶性かよ
い均一な平坦層を広い面積に形成できることから、半導
体レーザ装置の作製に対して注「Ｉされているが、成長
機構が異るため」二記のような構造を作製することがで
きない。このため安定な横モードをもつ半導体レーザ装
置を実現することは困難であった。
ｇａｎｉｃＣｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ 、以下ＭＯＣＶＤと略す）が、結晶性かよ
い均一な平坦層を広い面積に形成できることから、半導
体レーザ装置の作製に対して注「Ｉされているが、成長
機構が異るため」二記のような構造を作製することがで
きない。このため安定な横モードをもつ半導体レーザ装
置を実現することは困難であった。
〔発明の目的〕
本発明はＭＯＣＶＤ法によって作製された安定な横モー
ドを保ち、かつ雑音特性がすぐれた半導体レーザ装置を
得ることを目的とする。
ドを保ち、かつ雑音特性がすぐれた半導体レーザ装置を
得ることを目的とする。
本発明は、所定の半導体基板上に少なくとも第１、第２
、第３、第４および第５の半導体層を積層し、それらの
積層内にＰＮ接合を有し、第２の半導体層は第１および
第３の半導体層よりも禁制帯幅が狭く設定されており、
」二記第３の半導体層と同じかもしくはそれより広い禁
制帯幅をもち、かつ逆導電型を有する第４の半導体層と
、」二記第２の半導体層と同じかもしくはそれより狭い
禁制帯幅をもち、かつ第４の半導体層と同一の導電型を
有する第５ｆｆ）半導体層よりなり、さらに」二記第４
および第５の半導体層がストライプ状にエツチングで除
去され、その幅が第５の半導体層の方が第４の半導体層
よりも広く設定されており、さらに上記エツチングで除
去された表面および第５の半導体層の表面上に、第３の
半導体層と同じかそれよりも広い禁制帯幅をもつ第６の
半導体層と、第２の半導体層と同じかそれより狭い禁制
帯幅をもつ第７の半導体層とで埋込んだ埋込み層を設け
たことにより、ＭＯＣＶＤ法を用いて形成した横モード
が安定で雑音特性がすぐれた半導体レーザ装置を得たも
のである。
、第３、第４および第５の半導体層を積層し、それらの
積層内にＰＮ接合を有し、第２の半導体層は第１および
第３の半導体層よりも禁制帯幅が狭く設定されており、
」二記第３の半導体層と同じかもしくはそれより広い禁
制帯幅をもち、かつ逆導電型を有する第４の半導体層と
、」二記第２の半導体層と同じかもしくはそれより狭い
禁制帯幅をもち、かつ第４の半導体層と同一の導電型を
有する第５ｆｆ）半導体層よりなり、さらに」二記第４
および第５の半導体層がストライプ状にエツチングで除
去され、その幅が第５の半導体層の方が第４の半導体層
よりも広く設定されており、さらに上記エツチングで除
去された表面および第５の半導体層の表面上に、第３の
半導体層と同じかそれよりも広い禁制帯幅をもつ第６の
半導体層と、第２の半導体層と同じかそれより狭い禁制
帯幅をもつ第７の半導体層とで埋込んだ埋込み層を設け
たことにより、ＭＯＣＶＤ法を用いて形成した横モード
が安定で雑音特性がすぐれた半導体レーザ装置を得たも
のである。
つぎに本発明の実施例を図面とともに説明する。
第２図は本発明による半導体レーザ装置の一実施例を示
す断面図、第３図は」１記半導体レーザ装置の他の実施
例における第２の半導体層の詳細を示す図である。第２
図において、ｎ型ＧａＡｓ基板１目二に第１半導体層で
あるｎ型Ｇａ１−Ｘ ＡＬＸ Ａｓクラッド層１２ （
ｘ＝０．４５、厚さ１．５〜２．０ ｐｍ ）、第２半
導体層であるアンド−プＱａＪ−ｙ Ａ／、ｙ Ａｓ活
性層１３ （ｙ＝ｏ、＋ｓ、厚さ０．０５〜０．１５μ
ｍ）、第３半導体層であるｐ型ＧａＩ−ＸＡｔＸ Ａｓ
クラッド層１４． （Ｘ＝０．４５、厚さ０．２〜０．
５μｍ）、第４半導体層であるｎ型Ｇａ１−ｚ Ｍｚ
Ａｓ電流狭窄層１５ （ｚ−０，４，５〜０．５５、厚
さ０．１〜０．２ μｍ ）、第５半導体層であるｎ型
Ｇａ１−１１ ＡｌｌＩＡｓ層１．６ （ｕ＝ｏ−０，
１−５、厚さ０３〜０４μｍ）を順次ＭＯＣＶＤ法で成
長させる。
す断面図、第３図は」１記半導体レーザ装置の他の実施
例における第２の半導体層の詳細を示す図である。第２
図において、ｎ型ＧａＡｓ基板１目二に第１半導体層で
あるｎ型Ｇａ１−Ｘ ＡＬＸ Ａｓクラッド層１２ （
ｘ＝０．４５、厚さ１．５〜２．０ ｐｍ ）、第２半
導体層であるアンド−プＱａＪ−ｙ Ａ／、ｙ Ａｓ活
性層１３ （ｙ＝ｏ、＋ｓ、厚さ０．０５〜０．１５μ
ｍ）、第３半導体層であるｐ型ＧａＩ−ＸＡｔＸ Ａｓ
クラッド層１４． （Ｘ＝０．４５、厚さ０．２〜０．
５μｍ）、第４半導体層であるｎ型Ｇａ１−ｚ Ｍｚ
Ａｓ電流狭窄層１５ （ｚ−０，４，５〜０．５５、厚
さ０．１〜０．２ μｍ ）、第５半導体層であるｎ型
Ｇａ１−１１ ＡｌｌＩＡｓ層１．６ （ｕ＝ｏ−０，
１−５、厚さ０３〜０４μｍ）を順次ＭＯＣＶＤ法で成
長させる。
つぎに写真食刻工程およびＧａＡｓの選択エツチング法
により第５半導体層１６を第２図に示すように幅２〜１
５μｍのストライプ状に除去し、その後再び写真食刻工
程とＧａ１−ｚ Ａｔｚ Ａｓエツチング法によって、
上記第４半導体層の電流狭窄層１５を第５半導体層１６
のストライプ幅よりも狭く幅１〜１５μｍのストライプ
状状に除去する。ホトレジスト（化学蒸着５ｉ０２膜の
場合もある）を除去し前処理洗浄した後、再び第６の半
導体層であるｐ型Ｇａ１−ｗＡｔｗＡｓ層１７（Ｗ＝０
．４５〜０．５５、厚さ０．８〜ｉ、２７７ｍ ’）、
第７の半導体層であるｐ型Ｑａｌ−Ｖ ＡＡｖＡｓ層１
８ （ｖ＝ｏ〜０．１５、厚さ０．５−１０μｍ）をＭ
ＯＣＶＤ法により順次成長させる。
により第５半導体層１６を第２図に示すように幅２〜１
５μｍのストライプ状に除去し、その後再び写真食刻工
程とＧａ１−ｚ Ａｔｚ Ａｓエツチング法によって、
上記第４半導体層の電流狭窄層１５を第５半導体層１６
のストライプ幅よりも狭く幅１〜１５μｍのストライプ
状状に除去する。ホトレジスト（化学蒸着５ｉ０２膜の
場合もある）を除去し前処理洗浄した後、再び第６の半
導体層であるｐ型Ｇａ１−ｗＡｔｗＡｓ層１７（Ｗ＝０
．４５〜０．５５、厚さ０．８〜ｉ、２７７ｍ ’）、
第７の半導体層であるｐ型Ｑａｌ−Ｖ ＡＡｖＡｓ層１
８ （ｖ＝ｏ〜０．１５、厚さ０．５−１０μｍ）をＭ
ＯＣＶＤ法により順次成長させる。
つぎに上記ｐ型Ｇａ４−ｖ ＡｔｖＡｓ層１８上に５ｉ
０２膜形成工程および写真食刻工程を経て幅５〜７μｍ
のストライプ状の５ｉ０２の窓を形成した後、この窓を
通してＺｎを拡散しｐ＋領域１９を形成する。ただしこ
れは全面拡散でもよいし、結晶成長時にＺｎの高濃度（
〜ＩＱ１９ｃｍ−３）ドープ層を形成してもよい。つい
でｐ側電極２１およびｎ側電極２０を形成したのち、へ
き開によって共振器長約３００μｍの半導体レーザ装置
を形成した。
０２膜形成工程および写真食刻工程を経て幅５〜７μｍ
のストライプ状の５ｉ０２の窓を形成した後、この窓を
通してＺｎを拡散しｐ＋領域１９を形成する。ただしこ
れは全面拡散でもよいし、結晶成長時にＺｎの高濃度（
〜ＩＱ１９ｃｍ−３）ドープ層を形成してもよい。つい
でｐ側電極２１およびｎ側電極２０を形成したのち、へ
き開によって共振器長約３００μｍの半導体レーザ装置
を形成した。
」二記の半導体レーザ装置は発振波長７８０ ｎｍ、し
きい値電流３０〜４０ｍＡ、光出力は３０ ｍＷまで安
定な・横基本モードで発振した。また埋込み層の幅が狭
い第４半導体層１５に埋込み層の幅が広い第５半導体層
１６を積層し、」二記狭い埋込み層の幅を１〜１５μｍ
とし広い埋込み層の幅を２〜１５μｍに設定することに
より、自励発振形の構造にしたため、相対雑音強度は２
Ｘ１０ ”Ｈｚ ］以下であった。
きい値電流３０〜４０ｍＡ、光出力は３０ ｍＷまで安
定な・横基本モードで発振した。また埋込み層の幅が狭
い第４半導体層１５に埋込み層の幅が広い第５半導体層
１６を積層し、」二記狭い埋込み層の幅を１〜１５μｍ
とし広い埋込み層の幅を２〜１５μｍに設定することに
より、自励発振形の構造にしたため、相対雑音強度は２
Ｘ１０ ”Ｈｚ ］以下であった。
第３図に部分図を示した他の実施例は、活性層と光ガイ
ド層とを交互に多層にしたいわゆるマルチ・クワンタム
ウエ／ｌ／ （Ｍｕｌｔｉ−Ｑｕａｎｔｕｍ Ｗｅｌｌ
）構造を有する半導体レーザ装置で、上記実施例と同
様にｎ型ＧａＡｓ基板１１上に第１半導体層であるｎ型
Ｇａｐ−ＸＡｔ、Ａｓクラッド層１２を形成したのち、
それぞれ各組成が異なったウェルＧａＡｓ層２２（厚さ
１００Ａ）５層とバリアＧａＡｔＡｓ層２３ （Ｘ＝０
．２、厚さ５０Ａ）４層とを交互に積層して第２半導体
層１３とし、その」−に第３半導体層であるｐ型Ｇａ］
−Ｘ ＡｔＸＡｓクラッド層１４を形成し、以降第２図
に示す上記実施例と同様の諸工程を経て半導体レーザ装
置を形成した・。
ド層とを交互に多層にしたいわゆるマルチ・クワンタム
ウエ／ｌ／ （Ｍｕｌｔｉ−Ｑｕａｎｔｕｍ Ｗｅｌｌ
）構造を有する半導体レーザ装置で、上記実施例と同
様にｎ型ＧａＡｓ基板１１上に第１半導体層であるｎ型
Ｇａｐ−ＸＡｔ、Ａｓクラッド層１２を形成したのち、
それぞれ各組成が異なったウェルＧａＡｓ層２２（厚さ
１００Ａ）５層とバリアＧａＡｔＡｓ層２３ （Ｘ＝０
．２、厚さ５０Ａ）４層とを交互に積層して第２半導体
層１３とし、その」−に第３半導体層であるｐ型Ｇａ］
−Ｘ ＡｔＸＡｓクラッド層１４を形成し、以降第２図
に示す上記実施例と同様の諸工程を経て半導体レーザ装
置を形成した・。
その結果、−に記実施例とほぼ同様の効果が得ら４′だ
。
。
上記実施例はｎ型基板を用いたが、ｐ型基板を用いても
各半導体層の導電型を逆にすれば同様に実施することが
できる。また半導体材料をＧａＡｔＡｓ系としたが、Ｉ
ｎＧａＡｓＰあるいはＩｎＧａＡｔＰなど他の材料を用
いても上記実施例と同様に実施することができる。さら
に分布帰還型のフィードバック手段を用いてもよいこと
はいうまでもない。
各半導体層の導電型を逆にすれば同様に実施することが
できる。また半導体材料をＧａＡｔＡｓ系としたが、Ｉ
ｎＧａＡｓＰあるいはＩｎＧａＡｔＰなど他の材料を用
いても上記実施例と同様に実施することができる。さら
に分布帰還型のフィードバック手段を用いてもよいこと
はいうまでもない。
上記のように本発明による半導体レーザ装置は、所定の
半導体基板上に少なくとも第１、第２、第３、第４およ
び第５の半導体層を積層し、それらの積層内にＰＮ接合
を有し、第２の半導体層は第１および第３の半導体層よ
りも禁制帯幅が狭く設定されており、上記第３の半導体
層と同じかもしくはそれより広い禁制帯幅をもち、かつ
逆導電型を有する第４の半導体層と、上記第２の半導体
層と同じかもしくはそれより狭い禁制帯幅をもち、かつ
第４の半導体層と同一の導電型を有する第５の半導体層
よりなり、さらに」二記第４および第５の半導体層がス
トライプ状にエツチングで除去され、その幅が第５の半
導体層の方が第４の半導体層よりも広く設定されており
、さらに上記エツチングで除去された表面および第５の
半導体層の表面上に、第３の半導体層と同じかそれより
も広い禁制帯幅をもつ第６の半導体層と、第２の半導体
層と同じかそれより狭い禁制帯１１弗をもつ第７の半導
体層とで埋込んだ埋込み層を設けたことにより、上記第
２の半導体層である活性層を含む周囲の半導体層を平坦
に形成したからＭＯＣＶＤ法が適用でき、また埋込み層
の幅が狭い第４半導体層に埋込み層の幅が広い第５半導
体層を積層し自励発振形の構造にしたため雑音特性がす
ぐれ、ＭＯＣＶＤ法によって横モードが制御され、かつ
相対雑音強度か十分に低い、量産化に適した低シストの
半導体・レーザ装置を得ることができる。
半導体基板上に少なくとも第１、第２、第３、第４およ
び第５の半導体層を積層し、それらの積層内にＰＮ接合
を有し、第２の半導体層は第１および第３の半導体層よ
りも禁制帯幅が狭く設定されており、上記第３の半導体
層と同じかもしくはそれより広い禁制帯幅をもち、かつ
逆導電型を有する第４の半導体層と、上記第２の半導体
層と同じかもしくはそれより狭い禁制帯幅をもち、かつ
第４の半導体層と同一の導電型を有する第５の半導体層
よりなり、さらに」二記第４および第５の半導体層がス
トライプ状にエツチングで除去され、その幅が第５の半
導体層の方が第４の半導体層よりも広く設定されており
、さらに上記エツチングで除去された表面および第５の
半導体層の表面上に、第３の半導体層と同じかそれより
も広い禁制帯幅をもつ第６の半導体層と、第２の半導体
層と同じかそれより狭い禁制帯１１弗をもつ第７の半導
体層とで埋込んだ埋込み層を設けたことにより、上記第
２の半導体層である活性層を含む周囲の半導体層を平坦
に形成したからＭＯＣＶＤ法が適用でき、また埋込み層
の幅が狭い第４半導体層に埋込み層の幅が広い第５半導
体層を積層し自励発振形の構造にしたため雑音特性がす
ぐれ、ＭＯＣＶＤ法によって横モードが制御され、かつ
相対雑音強度か十分に低い、量産化に適した低シストの
半導体・レーザ装置を得ることができる。
第１図は従来の半導体レーザ装置を示す断面図・、第２
図は本発明による半導体レーザ装置の一実施例を示す断
面図、第３図は上記半導体レーザ装置の他の実施例にお
ける第２の半導体層の詳細を示す図である。 １１・・・半導体基板 １２・・・第１の半導体層１３
・・・第２の半導体層 １４・・・第３の半導体層１５
・・・第４の半導体層 １６・第５の半導体層１７・・
・第６の半導体層 １８・・・第７の半導体層代理人弁
理士 中村純之助
図は本発明による半導体レーザ装置の一実施例を示す断
面図、第３図は上記半導体レーザ装置の他の実施例にお
ける第２の半導体層の詳細を示す図である。 １１・・・半導体基板 １２・・・第１の半導体層１３
・・・第２の半導体層 １４・・・第３の半導体層１５
・・・第４の半導体層 １６・第５の半導体層１７・・
・第６の半導体層 １８・・・第７の半導体層代理人弁
理士 中村純之助
Claims (3)
- （１）所定の半導体基板上に少なくとも第１、第２、第
３、第４および第５の半導体層を積層し、それらの積層
内にＰＮ接合を有し、第２の半導体層は第１および第３
の半導体層よりも禁制帯幅が狭く設定されており、」二
記第３の半導体層と同じかもしくはそれより広い禁制帯
幅をもち、かつ逆ｌ導電型を有する第４の半導体層と、
上記第２の半導体層と同じかもしくはそれより狭い禁制
帯幅をもち、かつ第４の半導体層と同一の導電型を有す
る第５の半導体層よりなり、さらに上記第４および第５
の半導体層がストライプ状にエツチングで除去され、そ
の幅が第５の半導体層の方が第４の半導体層よりも広く
設定されており、さらに上記エツチングで除去された表
面および第５の半導体層の表面上に、第３の半導体層と
同じかそれよりも広い禁制帯幅をもつ第６の半導体層と
、第２の半導体層と同じかそれより狭い禁制帯幅をもつ
第７の半導体層とで埋込んだ埋込み層を設けた半導体レ
ーザ装置。 - （２）上記エツチングで除去するストライプ状の除去幅
は、第４の半導体層が１〜１．５μｍであり、第５の半
導体層が２〜１５μｍであることを特徴とする特許請求
の範囲第１項に記載した半導体レーザ装置。 - （３）上記埋込み層は有機金属気相成長（ＭＯＣＶＤ”
）法で形成されたことを特徴とする特許請求の範囲１０
第１項または第２項に記載した半導体レーザ装置・。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23366583A JPS60126880A (ja) | 1983-12-13 | 1983-12-13 | 半導体レ−ザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23366583A JPS60126880A (ja) | 1983-12-13 | 1983-12-13 | 半導体レ−ザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60126880A true JPS60126880A (ja) | 1985-07-06 |
Family
ID=16958607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23366583A Pending JPS60126880A (ja) | 1983-12-13 | 1983-12-13 | 半導体レ−ザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60126880A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179189A (ja) * | 1986-01-31 | 1987-08-06 | Nec Corp | 半導体発光素子 |
| JPH03206679A (ja) * | 1990-01-08 | 1991-09-10 | Nec Corp | 半導体レーザー |
| JPH03227090A (ja) * | 1990-01-31 | 1991-10-08 | Nec Corp | 半導体レーザ |
-
1983
- 1983-12-13 JP JP23366583A patent/JPS60126880A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62179189A (ja) * | 1986-01-31 | 1987-08-06 | Nec Corp | 半導体発光素子 |
| JPH0535587B2 (ja) * | 1986-01-31 | 1993-05-26 | Nippon Electric Co | |
| JPH03206679A (ja) * | 1990-01-08 | 1991-09-10 | Nec Corp | 半導体レーザー |
| JPH03227090A (ja) * | 1990-01-31 | 1991-10-08 | Nec Corp | 半導体レーザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2558744B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP3734849B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPS59152684A (ja) | 量子井戸型面発光半導体レ−ザ | |
| JPS60126880A (ja) | 半導体レ−ザ装置 | |
| JPH02228087A (ja) | 半導体レーザ素子 | |
| JPH02156588A (ja) | 半導体レーザおよびその製造方法 | |
| JP2903321B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2957198B2 (ja) | 半導体レーザ装置 | |
| JPH0437598B2 (ja) | ||
| JPH05190977A (ja) | 半導体レーザ | |
| JPS6124839B2 (ja) | ||
| JPS62279689A (ja) | 半導体発光装置の製造方法 | |
| JPS5925399B2 (ja) | 半導体レ−ザの製造方法 | |
| JPS62186584A (ja) | 半導体素子の製造法 | |
| JPS6126280A (ja) | 半導体レ−ザ | |
| JPH01166592A (ja) | 半導体レーザ素子 | |
| JPH0380589A (ja) | 半導体レーザ素子の製造方法 | |
| JPH08204277A (ja) | 半導体レーザ | |
| JPH09283838A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH02240988A (ja) | 半導体レーザ | |
| JPH0832175A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0574217B2 (ja) | ||
| JPS63306685A (ja) | 半導体レ−ザの製造方法 | |
| JPS62196882A (ja) | 半導体レ−ザ | |
| JPS61212083A (ja) | 半導体レ−ザの製造方法 |